DE102005039478B4 - Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben - Google Patents

Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005039478B4
DE102005039478B4 DE102005039478A DE102005039478A DE102005039478B4 DE 102005039478 B4 DE102005039478 B4 DE 102005039478B4 DE 102005039478 A DE102005039478 A DE 102005039478A DE 102005039478 A DE102005039478 A DE 102005039478A DE 102005039478 B4 DE102005039478 B4 DE 102005039478B4
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor chip
spacer
semiconductor device
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005039478A
Other languages
English (en)
Other versions
DE102005039478A1 (de
Inventor
Ralf Dipl.-Phys. Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005039478A priority Critical patent/DE102005039478B4/de
Priority to US11/464,958 priority patent/US7898080B2/en
Publication of DE102005039478A1 publication Critical patent/DE102005039478A1/de
Application granted granted Critical
Publication of DE102005039478B4 publication Critical patent/DE102005039478B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Leistungshalbleiterbauteil mit Halbleiterchipstapel (17) insbesondere mit Leistungsfeldeffekttransistoren in Brücken- (16), Parallel- oder Serienschaltung (18), wobei das Leistungshalbleiterbauteil (30) einen Basisleistungshalbleiterchip (1) mit großflächigen Außenelektroden (S1, D1) auf Ober- (31) und Rückseite (32) aufweist und mindestens einen gestapelten Leistungshalbleiterchip (2) trägt, der mit mindestens einer großflächigen Außenelektrode (D2) auf einer entsprechend großflächigen Außenelektrode (S1) der Oberseite (31) des Basisleistungshalbleiterchips (1) oberflächenmontiert ist, wobei zwischen den oberflächenmontierten Außenelektroden (S1, D2) des Basisleistungshalbleiterchips (1) und des gestapelten Leistungshalbleiterchips (2) mindestens ein metallischer strukturierter Abstandshalter (33) angeordnet ist, dessen Struktur mindestens eine Aussparung (34) für ein nicht oberflächenmontierbares Verbindungselement (35) des Basisleistungshalbleiterchips (1) aufweist, wobei die Oberseite (37) des Abstandshalters (33) unabhängig von der großflächigen Außenelektrode (S1) auf der Oberseite (31) des Basishalbleiterleistungschips (1) in ihrer Kontur und ihrer flächigen Erstreckung an die Rückseite (38) des gestapelten Leistungshalbleiterchips (2) angepasst ist und zwischen den oberflächenmontierten großflächigen Außenelektroden (S1, D2) und der Oberseite (37) und/oder...

Description

  • Die Erfindung betrifft ein Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben. Insbesondere betrifft die Erfindung ein Leistungshalbleiterbauteil mit Leistungsfeldeffekttransistoren in Brücken-, Parallel- oder Serienschaltung, wobei das Leistungshalbleiterbauteil einen Basisleistungshalbleiterchip mit großflächigen Außenelektroden auf Ober- und Rückseite aufweist, und mindestens einen gestapelten Leistungshalbleiterchip trägt, der mit mindestens einer großflächigen Außenelektrode auf einer entsprechend großflächigen Außenelektrode der Oberseite des Basisleistungshalbleiterchips oberflächenmontiert ist.
  • Aus der Druckschrift DE 101 57 361 A1 ist ein elektronisches Bauteil mit einem Stapel aus Halbleiterchips bekannt, wobei zwischen den gestapelten Halbleiterchips ein Zwischenträger als Abstandshalter angeordnet ist, um sicherzustellen, dass der Zwischenraum zwischen den gestapelten Halbleiterchips ausreicht, so dass Bondverbindungen eines Basischips nicht von dem gestapelten Halbleiterchip, der über den Basischip hinausragt, beschädigt werden. Bei dem bekannten elektronischen Bauteil werden Halbleiterchips gestapelt, die eine Vielzahl von Kontaktflächen in ihren Randbereichen aufweisen, die über die Bondverbindungen mit entsprechenden Außenkontakten des elektronischen Bauteils elektrisch in Verbindung stehen. Dementsprechend soll der isolierend wirkende Abstandshalter dafür sorgen, dass eine isolierend wirkende Kunststoffmasse den Zwischenraum zwischen den gestapelten Halbleiterchips derart auffüllt, dass die über den Basischip hinaus ragenden Ränder des gestapelten Halbleiterchips gestützt werden. Ein Nachteil eines derartigen Abstandshalters besteht darin, dass er lediglich mechanische Funktionen übernehmen kann, und für die Kopplung und Weiterleitung von Strömen und Signalen ungeeignet ist.
  • Aus der WO 02/058 151 A1 ist eine Schaltungsanordnung bekannt, bei der mehrere Halbleiterchips zwischen metallischen Trägerkörpern angeordnet sind. Durch die Verwendung ausreichend stabiler Trägerkörper ist die Schaltungsanordnung selbsttragend ausgebildet. Sie ist somit einer Miniaturisierung nur sehr eingeschränkt zugänglich.
  • Die JP 2005 16 72 86 A (PAJ) offenbart ein Halbleiterbauteil mit Raumsparend gestapelten Halbleiterchips, bei denen der obere Chip Aussparungen für Bonddrähte des Basischips aufweist.
  • Aus der DE 100 09 171 A1 und der DE 103 39 462 A1 sind Verfahren zur Montage von Halbleiterbauteilen bekannt, bei denen Diffusionslotschichten zur Verbindung einzelner Elemente eingesetzt werden.
  • Aus der Druckschrift DE 196 35 582 C1 ist ein Leistungshalbleiterbauelement für Brückenschaltungen mit sogenannten High-Side-Schaltern bzw. Low-Side-Schaltern bekannt, dass einen ersten Basisleistungshalbleiterchip aufweist, der einen vertikalen ersten Transistor enthält und ein weiterer zweiter Leistungshalbleiterchip mit einem zweiten vertikalen Transistor ist auf dem ersten Basisleistungshalbleiterchip montiert, so dass die Leitungsstrecken der beiden Transistoren in Serie geschaltet sind. Eine derartige Anordnung lässt sich, wie es die 6 und 7 zeigen, in einfacher Weise zu einer Vollbrücke erweitern.
  • 6 zeigt die aus dem Stand der Technik bekannte Brückenschaltung von Leistungshalbleiterchips, wobei der Basisleistungshalbleiterchip 1 auf einer sogenannten Kühlfläche 6 montiert ist und zwei sourceseitig voneinander isolierte Halbleiterschalter H1, H2 enthält. Die beiden Drainanschlüsse der Halbleiterschalter H1 und H2 bilden die Rückseite des Basisleistungshalbleiterchips 1, die auf der Kühlfläche 6 montiert ist. Auf den auf der Oberseite des Basisleistungshalbleiterchips 1 befindlichen Sourceflächen der beiden Transistoren H1 und H2 sind dann zwei weitere Leistungshalbleiterchips 2 und 3 gestapelt.
  • Diese gestapelten Leistungshalbleiterchips 2 und 3 weisen jeweils weitere Leistungstransistoren L1 und L2 auf. Dazu sind die Drainbereiche der Transistoren L1 und L2 auf den jeweiligen Sourcebereichen der Leistungstransistoren H1 und H2 montiert und bilden die Knotenpunkte 4 und 5, die über die jeweiligen Außenanschlüsse 10 und 14 anschließbar sind. Die jeweiligen Sourcebereiche der Leistungstransistoren L1 und L2 sind über die Außenanschlüsse 7 und 8 ebenfalls durch Bondung kontaktierbar. Die Außenanschlüsse 9, 11, 13 und 15 dienen der Ansteuerung der jeweiligen Transistoren H1, H2, L1 und L2 der Vollbrücke.
  • Eine Realisierung der Brückenschaltung 16 zeigt die 7, bei der die Brückenschaltung 16 in einem oberflächenmontierbaren Gehäuse 20 mit externen Anschlüsse 22 angeordnet ist. Dabei sind die beiden an der Oberfläche des Basisleistungshalbleiterchips 1 befindlichen Sourceflächen der Transistoren H1 und H2 größer als die auf ihnen montierten zweiten und dritten gestapelten Leistungshalbleiterchips 2 und 3. Dadurch kann die Kontaktierung durch die Kontaktierungsflächen an den Knoten 4 und 5 auf einfache Weise mittels Bonddrähten 24 und 26 mit den Außenanschlüssen 22 erfolgen. Auch die Sourceflächen der Halbleiterchips 2 und 3 werden ebenfalls von oben durch Bonddrähte 23 und 25 mit jeweiligen von außen zugänglichen Anschlüssen 22 verbunden.
  • Bei dieser Anordnung ist von Nachteil, da die Low-Side-Schalter L1 und L2, die in den Leistungshalbleiterchips 2 und 3 enthaltenen sind, in ihrer Drainanschluss-Grundfläche kleiner sind, als die jeweiligen Sourcekontaktierflächen der High-Side-Schalter H1 und H2 im Basisleistungshalbleiterchip 1. Damit ist der Nachteil verbunden, dass die zulässige Stromaufnahme der Brückenschaltungszweige durch die verminderte Größe der gestapelten Leistungshalbleiterbauelemente 2 und 3 deutlich eingeschränkt ist.
    •
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und ein Leistungshalbleiterbauelement mit einem Stapel aus Leistungshalbleiterchips anzugeben, bei dem die Halbleiterchipgröße des gestapelten Leistungshalbleiterchips nicht durch die flächige Erstreckung der Sourceelektrode des Basisleistungshalbleiterchips vorgegeben ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Leistungshalbleiterbauteil mit Halbleiterchipstapel, insbesondere mit Leistungsfeldeffekttransistor in Brücken-, Parallel- oder Serienschaltung geschaffen. Das Leistungshalbleiterbauteil weist dazu einen Basisleistungshalbleiterchip mit großflächigen Außenelektroden auf seiner Oberseite und seiner Rückseite auf. Ferner weist das Leistungshalbleiterbauteil mindestens einen gestapelten Leistungshalbleiterchip auf, der von dem Basisleistungshalbleiterchip getragen wird, und mit mindestens einer großflächigen Außenelektrode auf einer entsprechend großflächigen Außenelektrode des Basisleistungshalbleiterchips oberflächenmontiert ist. Dazu ist zwischen den oberflächenmontierten Außenelektroden des Basisleistungshalbleiterchips und des gestapelten Leistungshalbleiterchips mindestens ein metallischer, strukturierter Abstandshalter angeordnet. Die Struktur des Abstandshalters weist mindestens eine Aussparung für ein nicht oberflächenmontierbares Verbindungselement des Basisleistungshalbleiterchips auf.
  • Die Oberseite des Abstandshalters ist unabhängig von der großflächigen Außenelektrode auf der Oberseite des Basishalbleiterleistungschips in ihrer Kontur und ihrer flächigen Erstreckung an die Rückseite des gestapelten Leistungshalbleiterchips angepasst. Zwischen den oberflächenmontierten großflächigen Außenelektroden und der Oberseite und/oder der Unterseite des Abstandhalters sind Diffusionslotschichten mit intermetallischen Phasen angeordnet.
  • Ein derartiges Leistungshalbleiterbauteil mit Halbleiterchipstapel hat den Vorteil, dass beispielsweise bei Brückenschaltungen die gestapelten Leistungshalbleiterbauteile in ihrer Größe nicht mehr begrenzt sind. Auch lässt sich mit dem erfindungsgemäßen Abstandshalter, die aus der Druckschrift DE 196 35 582 C1 bekannte Einschränkung überwinden, dass für eine derartige Brückenanordnung die Bedingung gilt, dass die Low-Side-Transistoren enthaltenen Leistungshalbleiterchips 2 und 3 in ihrer Drainanschlussgrundfläche kleiner sein müssen, als die jeweiligen Sourcekontaktierflächen der High-Side-Schalter H1 und H2 im Basisleistungshalbleiterchip 1. Diese einschrän kende Bedingung wird mit dem erfindungsgemäßen metallischen und strukturierten Abstandshalter überwunden, so dass die Größe der Low-Side-Leistungstransistoren der Größe der High-Side-Leistungstransistoren im Basisleistungshalbleiterchip 1 angepasst werden können und eine entsprechend vergrößerte zulässige Stromaufnahme bei sonst unveränderten Außenmaßen des Leistungshalbleiterbauteils möglich ist.
  • In einer bevorzugten Ausführungsform der Erfindung ist die Unterseite des Abstandshalters in ihrer Kontur und ihrer flächigen Erstreckung an eine großflächige Außenelektrode auf der Oberseite des Basisleistungshalbleiterchips angepasst. Damit bedeckt die Unterseite des Abstandshalters eine derartige großflächige Elektrode des Basisleistungshalbleiterchips nahezu vollständig, bis auf die oben erwähnte Aussparung für ein nicht oberflächenmontierbares Verbindungselement. Somit kann die Unterseite des Abstandshalters stoffschlüssig mit einer großflächigen Außenelektrode auf der Oberseite des Basisleistungshalbleiterchips verbunden werden, wozu vorzugsweise ein Diffusionslotverfahren eingesetzt wird.
  • Weiterhin ist es vorgesehen, dass die Oberseite des Abstandshalters unabhängig von der großflächigen Außenelektrode auf der Oberseite des Basisleistungshalbleiterchips in ihrer Kontur und ihrer flächigen Erstreckung an die Rückseite des gestapelten Leistungshalbleiterchips angepasst ist. Somit ist es möglich, auch Leistungshalbleiterchips auf der Oberseite des Basisleistungshalbleiterbauteils anzubringen, die in ihrer flächigen Erstreckung größer als der Basisleistungshalbleiterchip sind.
  • In einer bevorzugten Ausführungsform der Erfindung ist es vorgesehen, dass der Basisleistungshalbleiterchip einen Leis tungshalbleiterchip mit Halbleiterstrukturen für einen Außenanschluss auf hohem Versorgungspotential aufweist. Damit entspricht dieser Basisleistungshalbleiterchip einem aus dem Stand der Technik bekannten Halbleiterchip mit High-Side-Transistoren.
  • Darüber hinaus ist es vorgesehen, dass der Basisleistungshalbleiterchip Komponenten von zwei Brückenzweigen mit vertikalen Halbleiterschaltern aufweist, um eine H-Brückenschaltung mit verbesserter zulässiger Stromaufnahme gegenüber herkömmlichen H-Brückenschaltungen zu realisieren.
  • Bei einer weiteren Ausführungsform der Erfindung weist der gestapelte Leistungshalbleiterchip Komponenten von zwei Brückenzweigen mit Halbleiterstrukturen für einen Außenanschluss auf niedrigem Versorgungspotential auf. Damit entsprechen diese gestapelten Leistungshalbleiterchips den Low-Side-Transistoren aus dem oben zitierten Stand der Technik.
  • Aufgrund der vorgesehenen Aussparungen ergeben sich unterschiedliche Formen für den Querschnitt des Abstandshalters. Vorzugsweise weist der Abstandshalter einen T-förmigen Querschnitt auf. Bei einem derartigen T-förmigen Querschnitt können in den dabei entstehenden Aussparungen mindestens zwei nicht oberflächenmontierbare Verbindungselemente montiert werden. In einer weiteren Ausführungsform der Erfindung weist der Abstandshalter einen L-förmigen Querschnitt für lediglich ein einzelnes, nicht oberflächenmontierbares Verbindungselement auf. Weiterhin ist es vorgesehen, dass der Abstandshalter über den Basisleistungshalbleiterchip hinausragt. Ein derartiges Leistungshalbleiterbauteil hat den Vorteil, dass Halbleiterchipstapel realisiert werden können, die als gesta pelte Halbleiterchips einen Steuerchip oder einen Speicherchip mit Signalverarbeitung aufweisen.
  • Vorzugsweise weist der Abstandshalter Kupfer, Eisen, Silber oder Legierungen desselben auf. Diese metallischen Materialien haben den Vorteil, dass nicht nur eine elektrisch leitenden Verbindung geschaffen wird, sondern dass auch eine thermische Kopplung zwischen Basisleistungshalbleiterchip und gestapelten Leistungshalbleiterchip auftritt, sodass für den Abstandshalter und den Basisleistungshalbleiterchip Verlustwärme nach außen über die Unterseite des Basisleistungshalbleiterchips abgeführt werden kann.
  • In einer bevorzugten Ausführungsform der Erfindung ist der metallische Abstandshalter mit Aussparungen als Kontaktelement derart ausgebildet, dass er in einen Montagebügel übergeht und eine elektrische Verbindung zu Kontaktanschlussflächen eines Schaltungsträgers zusätzlich herstellt.
  • Zwischen den oberflächenmontierten großflächigen Außenelektroden und der Oberseite und/oder der Unterseite des Abstandshalters ist eine Diffusionslotschicht mit intermetallischen Phasen, vorzugsweise aus der Gruppe CuSn, AgSn oder AuSn, angeordnet. Dieses hat den Vorteil, dass durch die intermetallischen Phasen eine Diffusionslotschicht entsteht, die auch dann nicht aufgelöst wird, wenn beispielsweise das Leistungshalbleiterbauteil auf eine übergeordnete Platine gelötet werden muss, da die Temperaturen derartiger Lötprozesse niedriger liegen als die Schmelztemperaturen der unterschiedlichen intermetallischen Phasen aus der oben angegebenen Gruppe.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Leistungshalbleiterbauteil zwischen und/oder auf dem Halbleiterleistungschipstapel oberflächenmontierbare Montagebügel auf. Derartige Montagebügel haben den Vorteil, dass sie großflächig und stoffschlüssig mit den unterschiedlichen großflächigen Außenelektroden der Halbleiterchips verbindbar sind und eine Verbindung zwischen den großflächigen Außenelektroden der Leistungshalbleiterchips des Halbleiterchipstapels mit entsprechenden großflächigen Kontaktanschlussflächen eines Schaltungsträgers verbinden können. Über derartige Montagebügel können somit höhere Ströme für die Leistungshalbleiterbauteile zu- bzw. abgeführt werden als über Bonddrähte.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Leistungshalbleiterbauteil einen Basisleistungshalbleiterchip mit einer großflächigen Außenelektrode auf der Unterseite als Drainelektrode und auf der Oberseite zwei voneinander isolierte, großflächige Sourceelektroden auf. Außerdem sind auf der Oberseite zwei Gateelektroden angeordnet, die als nicht oberflächenmontierbare Außenelektroden über Bonddrähte mit dem Schaltungsträger elektrisch in Verbindung stehen. Ein derartiger Basisleistungshalbleiterchip entspricht dem aus dem Stand der Technik bekannten Basisleistungshalbleiterchip für eine H-Brückenschaltung.
  • Jedoch weist dieser Basisleistungshalbleiterchip auf den zwei Elektroden der Oberseite des Basisleistungshalbleiterbauteils zwei entsprechend flächig angepasste Abstandshalter auf, die auf ihren Oberseiten zwei zu stapelnde Halbleiterleistungschips aufweisen, welche eine größere Außenelektrode aufweisen können, als es für die bekannte Brückenschaltung möglich ist. Das hat den Vorteil, dass die zulässige Stromaufnahme der Low-Side-Transistoren und der High-Side-Transistoren in dieser Brückenschaltung aneinander angepasst sein können.
  • Zusammenfassend ist festzustellen, dass mit Hilfe der hier vorgeschlagenen elektrisch leitfähigen Abstandshalter sich die Zwischenebene zwischen den aufeinander gestapelten Halbleiterchips ohne Einfluss auf die Größe des gestapelten Leistungshalbleiterchips kontaktieren lässt, da der Bereich oberhalb der nicht oberflächenmontierbaren Bonddrähte auch für das Anbringen des gestapelten Halbleiterleistungschips nun zur Verfügung steht. Somit ermöglichen die elektrisch leitfähigen Abstandshalter in der Zwischenebene, dass für die Chip-on-Chip-Montage, insbesondere für Leistungsfeldeffekttransistoren in Brückenschaltung, die Größe der einsetzbaren gestapelten Leistungshalbleiterchips beliebig variiert werden kann.
  • Ein Verfahren zur Herstellung eines Leistungshalbleiterbauteils mit Halbleiterchipstapel weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Basisleistungshalbleiterchip und ein darauf zu stapelnder Leistungshalbleiterchip mit großflächigen Außenelektroden auf ihren Ober- und Rückseiten hergestellt. Weiterhin wird ein metallischer Abstandhalter, dessen Struktur Aussparungen für nicht oberflächenmontierbare Verbindungselemente aufweist, hergestellt. Die Oberseite des Abstandhalters ist unabhängig von der großflächigen Außenelektrode auf der Oberseite des Basishalbleiterleistungschips in ihrer Kontur und ihrer flächigen Erstreckung an die Rückseite des zu stapelnden Leistungshalbleiterchips angepasst. Der Basisleistungshalbleiterchip wird dann auf einen Schaltungs träger montiert und an den Basisleistungshalbleiterchip werden nicht oberflächenmontierbare Verbindungselemente zwischen dem Basisleistungshalbleiterchip und dem Schaltungsträger angebracht.
  • Zur Herstellung des Halbleiterchipstapels aus Leistungshalbleiterchips wird der Abstandshalter mit Aussparungen für nicht oberflächenmontierbare Verbindungselemente auf dem Basisleistungshalbleiterchip auf einer großflächigen Außenelektrode des Basisleistungshalbleiterchips ausgerichtet und auf dem Abstandshalter der zu stapelnde Leistungshalbleiterchip aufgebracht. Zur stoffschlüssigen Verbindung dieses Stapels aus Basisleistungshalbleiterchip, Abstandshalter und gestapeltem Leistungshalbleiterchip auf einem Schaltungsträger wird anschließend ein Diffusionslöten durchgeführt. Abschließend wird dann der Halbleiterchipstapel mit Verbindungselementen sowie Abschnitten des Schaltungsträgers in eine Kunststoffgehäusemasse zu einem Leistungshalbleiterbauteil eingebettet.
  • Ein derartiges Verfahren hat den Vorteil, dass damit Halbbrücken und Vollbrücken in Chip-on-Chip-Montage-(CoC) und Vollbrücken hergestellt werden können, welche mittels elektrisch leitfähigem Abstandshalter realisiert werden. Dieser Abstandshalter aus elektrisch und thermisch gut leitfähigem Material, wie Kupfer, Eisen und/oder Silber, stellt neben der elektrischen Verbindungsmöglichkeit auch eine gute thermische Anbindung bereit. Ein Diffusionslöten, beispielsweise mittels CuSn, AgSn oder AuSn hat den Vorteil, dass hierdurch ein mehrfacher "Diebond-Prozess" ohne Wiederaufschmelzung der vorangegangenen Diffusionslotverbindung ermöglicht wird, und damit reproduzierbare Fügespaltdicken erzeugt werden können. Der Abstandshalter kann dafür die unterschiedlichsten Struk turen und Formen aufweisen und rechteckig, T-förmig oder L-förmig in seinem Querschnitt ausgebildet sein, um die maximal mögliche Fläche für den gestapelten Leistungshalbleiterchip zu erreichen, wobei der gestapelte Leistungshalbleiterchip auch über den Abstandshalter hinausragen kann.
  • Vorzugsweise werden auf der Oberseite des Basisleistungshalbleiterchips und/oder auf der Oberseite des gestapelten Leistungshalbleiterchips Montagebügel zum Verbinden von großflächigen Außenelektroden mit dem Schaltungsträger angebracht. Die Kombination aus Montagebügel und Abstandshalter ermöglicht eine beliebige Anzahl von Steuer- und Signalbonddrähten, die nicht oberflächenmontierbar sind, mit Hilfe eines Metallbügels zu überbrücken. Somit könnte der Basisleistungshalbleiterchip und/oder der gestapelte Halbleiterchip auch Halbleiterchipstrukturen aufweisen, die Steuer-, Logik- und/oder Speicherfunktionen neben den Leistungsschaltfunktionen erfüllen.
  • In einer bevorzugten Durchführungsform des Verfahrens erfolgt das Aufbringen des Basisleistungshalbleiterchips auf einen Schaltungsträger mittels Lottechnik, vorzugsweise mittels Diffusionslöten. Die Vorteile des Diffusionslöten für einen derartigen Leistungshalbleiter wurden bereits oben diskutiert.
  • Für das Anbringen von nicht oberflächenmontierbaren Verbindungselementen zwischen dem Basisleistungshalbleiterchip und dem Schaltungsträger können vorzugsweise Bonddrahtverbindungstechniken eingesetzt werden. Diese Bonddrahtverbindungstechniken erfordern entsprechend große Aussparungen in dem Abstandshalter, um sicherzustellen, dass Bondbögen bei der Montage des gestapelten Leistungshalbleiterchips nicht beschädigt werden.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil, einer ersten Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil, einer zweiten Ausführungsform der Erfindung;
  • 3 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil, einer dritten Ausführungsform der Erfindung;
  • 4 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil, gemäß einer vierten Ausführungsform der Erfindung;
  • 5 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil, gemäß einer fünften Ausführungsform der Erfindung;
  • 6 zeigt eine Prinzipskizze einer H-Brückenschaltung, gemäß dem Stand der Technik;
  • 7 zeigt einen schematischen Querschnitt durch ein oberflächenmontierbares Gehäuse mit der Brückenschaltung gemäß 6;
  • 1 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 30, einer ersten Ausführungsform der Erfindung. Die Komponenten des Leistungshalbleiterbauteils 30 sind in eine Kunststoffgehäusemasse 28 eingebettet, wobei auf der Unterseite des Leistungshalbleiterbauteils 30 oberflächenmontierbare Außenkontaktflächen 43, eines Schaltungsträgers 27 angeordnet sind. Auf einer Aufnahmevorrichtung 21 des Schaltungsträger 27 ist ein Basisleistungshalbleiterchip 1 mit seiner Rückseite 32 angeordnet, wobei auf der Rückseite 32 eine großflächige Drainelektrode D1, einen Drainanschluss 12 für ein hohes Versorgungspotential vorgesehen ist. Die Drainelektrode D1 ist auf der Aufnahmevorrichtung 21, die auch ein Kühlkörper sein kann, mittels Diffusionslöten aufgebracht. Auf der Oberseite 31 des Basisleistungshalbleiterchips 1 ist eine nicht oberflächenmontierbare Gateelektrode G1 angeordnet und eine großflächige und oberflächenmontierbare Sourceelektrode S1.
  • Während die Gateelektrode G1 über ein nicht oberflächenmontierbares Verbindungselement 35 in Form eines Bonddrahtes 13 mit einer entsprechenden oberflächenmontierbaren Außenkontaktfläche 43 des Schaltungsträgers 27 verbunden ist, ist auf der Sourceelektrode S1 ein metallischer, strukturierter Abstandshalter 33 oberflächenmontiert, der eine Aussparung 34 für das nicht oberflächenmontierbare Verbindungselement 35 aufweist. Diese Aussparung 34 kann auf ein kleines Volumenelement begrenzt sein, so dass gerade nur der Bonddraht 13 mit seinem Bonddrahtbogen ohne Berührung des metallischen Abstandshalters 33 die Oberseite 31 des Basisleistungshalbleiterchips 1 erreicht. Die stoffschlüssige Verbindung zwischen der Sourceelektrode S1 und der Unterseite 36 des Abstandshalters 33 weist eine Diffusionslotschicht 39 auf.
  • Durch die Aussparung 34 in dem Abstandshalter ist es in vorteilhafter Weise möglich, dass die Oberseite 37 des Abstandshalters in ihrer flächigen Erstreckung über den Bonddraht 13 hinausragt und somit einen großflächigen, gestapelten Leistungshalbleiterchip 2 aufnehmen kann. Dieser gestapelte Leistungshalbleiterchip 2 weist auf seiner Rückseite 38 eine Drainelektrode D2 auf, die mit der Oberseite 37 des Abstandshalters 33 über eine Diffusionslotschicht 29 stoffschlüssig verbunden ist.
  • Die Oberseite 42 des gestapelten Leistungshalbleiterchips 2 weist ebenfalls eine nicht oberflächenmontierbare Gateelektrode G2 auf, die über eine weitere Bondverbindung 11 mit dem Schaltungsträger 27 verbunden ist, während die großflächige, auf der Oberseite 42 des gestapelten Leistungshalbleiterchips 2 befindliche Sourceelektrode S2 über einen Montagebügel 19 mit dem Schaltungsträger 27 elektrisch in Verbindung steht. Der Montagebügel 19 hat den Vorteil, dass er oberflächenmontierbar ist und als Metallband derart gestaltet ist, dass er über den Rand des Halbleiterchipstapels 17 hinausragt und in Richtung auf den Schaltungsträger 6 abgebogen werden kann.
  • Dieser Halbleiterchipstapel 17 hat den Vorteil, dass der gestapelte Leistungshalbleiterchip 2 in seiner flächigen Erstreckung mindestens die gleiche Fläche einnehmen kann, wie der Basisleistungshalbleiterchip 1. Somit kann durch einen derartigen Brückenhalbzweig ein Strom geleitet werden, der die beiden gestapelten Leistungshalbleiterchips in gleicher Weise belastet, da die Struktur des Abstandshalter 33 es ermöglicht, dass auf seiner Oberseite 37 ein größerer Halbleiterleistungschip fixiert werden kann, als es die Fläche der Sourceelektrode S1 des Basisleistungshalbleiterchips 1 zulas sen würde. Dieser Brückenhalbzweig realisiert eine Serienschaltung 18 von zwei Leistungshalbleiterchips in einem Halbleiterchipstapel 17.
  • 2 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 40, einer zweiten Ausführungsform der Erfindung. In diesem Leistungshalbleiterbauteil 40 ist aus einer Kunststoffgehäusemasse 28 ein oberflächenmontierbares Gehäuse 20 mit oberflächenmontierbaren Außenkontaktflächen 43 geschaffen, wobei die Kunststoffgehäusemasse 28 einen Halbleiterstapel 17 einbettet, der ein Basisleistungshalbleiterbauteil 1 und ein gestapeltes Leistungshalbleiterbauteil 2 mit dazwischen angeordnetem T-förmigen Abstandshalter 33 aufweist. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Der T-förmige Abstandshalter 33 weist zwei Aussparungen 34 auf, die einerseits für ein nicht oberflächenmontierbares Verbindungselement 35 einer Gateelektrode G1 vorgesehen sind und andererseits für das Anbringen eines Bonddrahtes 26, der zusätzlich zu dem T-förmigen Abstandshalter 33 auf der Sourceelektrode S1 des Basisleistungshalbleiterchips 1 angeordnet und mit einem Außenanschluss 8 des Schaltungsträger 27 elektrisch in Verbindung steht.
  • 3 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 50, einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. In dieser dritten Ausführungsform der Erfindung weist der Basisleistungshalbleiterchip 1 zwei Leistungstransistoren auf, die eine gemeinsame Drainelektrode D1 besitzen und auf der Oberseite 31 zwei getrennte Gateelektrode G1 und G3 aufweisen, die über Bondverbindungen 13 und 11 mit dem Schaltungsträger 27 verbunden sind.
  • Außerdem weist die Oberseite 31 des Basisleistungshalbleiterchips 1 zwei elektrisch getrennte, großflächige Sourceelektroden S1 und S3 auf, auf denen L-förmige Abstandshalter 33 bzw. 41 angeordnet sind, um entsprechende gestapelte Leistungshalbleiterchips 2 bzw. 3 aufzunehmen, so dass mit diesem Leistungshalbleiterbauteil 50 eine vollständige H-Brückenschaltung darstellbar ist. Die Sourceelektroden S2 und S4 sind wieder über Montagebügel 19 mit dem Schaltungsträger 27 verbunden, während die Gateelektroden G2 bzw. G4 über die Bondverbindungen 15 und 9 mit dem Schaltungsträger 27 Kontakt halten. Aufgrund der L-förmigen Abstandshalter 33 und 41 können entsprechend großflächige Leistungshalbleiterchips 2 und 3 auf dem Basisleistungshalbleiterchip 1 gestapelt werden, die in ihrer Größe und Strombelastbarkeit den beiden in dem Basisleistungshalbleiterchip 1 strukturierten Leistungstransistoren der Brückenschaltung 16 entsprechen.
  • 4 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 60, gemäß einer vierten Ausführungsform der Erfindung. Bei diesem Leistungshalbleiterbauteil 60 wurde auf ein Montagebügelverbindung verzichtet, und die Verbindung durch entsprechende Bonddrähte verwirklicht. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Bei dieser Ausführungsform der Erfindung überragt der gestapelte Leistungshalbleiterchip 2 die Oberseite 37 des Abstandshalters 33, ohne dass der gestapelte Leistungshalbleiterchip 2 bei der Montage bzw. bei dem Auf bringen der Bondverbindungen beschädigt wird. Dieses ist nur dadurch möglich, dass großflächige Kontaktflächen 44 auf der Oberseite 42 des gestapelten Leistungshalbleiterchips 2 zentral im Mittenbereich angeordnet sind, so dass sie vom zentral angeordneten Abstandshalter 33 beim Bonden gestützt werden können.
  • 5 zeigt einen schematischen Querschnitt eines Leistungshalbleiterbauteils 70, gemäß einer fünften Ausführungsform der Erfindung. Die Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Diese Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen dadurch, dass sowohl auf der Oberseite des Halbleiterchipstapels 17, als auch im Zwischenbereich des Halbleiterchipstapels 17 Montagebügel 19 angeordnet sind, um einerseits die großflächige Sourceelektrode S1 des Basisleistungshalbleiterchips 1 mit dem Schaltungsträger 27 zu verbinden und andererseits die großflächige Sourceelektrode S2 des gestapelten Leistungshalbleiterchips 2 über einen Montagebügel 19 mit einem entsprechenden Bereichs des Schaltungsträgers 27 zu koppeln.
  • Diese fünfte Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen ferner dadurch, dass der T-förmige Abstandshalter 33 den Basisleistungshalbleiterchip 1 überragt und gleichzeitig einen an diese Größe angepassten gestapelten Leistungshalbleiterchip 2 trägt. Mit diesem T-förmigen Abstandshalter 33 wird gewährleistet, dass die Gateelektrode G2 beim Aufbonden des oberflächenmontierbaren Verbindungselements 35 gestützt wird und keine Mikrorisse in den gestapelten Leistungshalbleiterchip 2 induziert werden.
    • 1
    Basisleistungshalbleiterchip
    2
    gestapelter Leistungshalbleiterchip
    3
    gestapelter Leistungshalbleiterchip
    4
    Knotenpunkt
    5
    Knotenpunkt
    6
    Kühlfläche
    7
    Außenanschluss
    8
    Außenanschluss
    9
    Bondverbindung
    10
    Außenanschluss
    11
    Bondverbindung
    12
    Drainaußenanschluss auf hohem Versorgungspotential
    13
    Bondverbindung
    14
    Außenanschluss
    15
    Bondverbindung
    16
    Brückenschaltung
    17
    Halbleiterchipstapel
    18
    Serienschaltung
    19
    Montagebügel
    20
    oberflächenmontierbares Gehäuse
    21
    Aufnahmevorrichtung (bzw. Kühlkörper)
    22
    externer Anschluss
    23
    Bonddraht
    24
    Bonddraht
    25
    Bonddraht
    26
    Bonddraht
    27
    Schaltungsträger
    28
    Kunststoffgehäusemasse
    29
    Diffusionslotschicht
    30
    Leistungshalbleiterbauteil mit Halbleiterchipstapel (erste Ausführungsform)
    31
    Oberseite des Basisleistungshalbleiterchips
    32
    Rückseite des Basisleistungshalbleiterchips
    33
    Abstandshalter
    34
    Aussparung
    35
    nicht oberflächenmontierbares Verbindungselement
    36
    Unterseite des Abstandshalters
    37
    Oberseite des Abstandshalters
    38
    Rückseite des gestapelter Leistungshalbleiterchips
    39
    Diffusionslotschicht
    40
    Leistungshalbleiterbauteil mit Halbleiterchipstapel (zweite Ausführungsform)
    41
    Abstandshalter
    42
    Oberseite des gestapelter Leistungshalbleiterchips
    43
    oberflächenmontierbare Außenkontaktflächen
    44
    großflächige Kontaktflächen
    50
    Leistungshalbleiterbauteil mit Halbleiterchipstapel (dritte Ausführungsform)
    60
    Leistungshalbleiterbauteil mit Halbleiterchipstapel (vierte Ausführungsform)
    70
    Leistungshalbleiterbauteil mit Halbleiterchipstapel (fünfte Ausführungsform)
    D1
    Drainelektrode
    D2
    Drainelektrode
    D4
    Drainelektrode
    G1
    Gateelektrode
    G2
    Gateelektrode
    G3
    Gateelektrode
    G4
    Gateelektrode
    H1
    Leistungstransistor (High-Side-Schalter)
    H2
    Leistungstransistor (High-Side-Schalter)
    L1
    Leistungstransistor (Low-Side-Schalter)
    L2
    Leistungstransistor (Low-Side-Schalter)
    S1
    Sourceelektrode
    S2
    Sourceelektrode
    S3
    Sourceelektrode
    S4
    Sourceelektrode

Claims (18)

  1. Leistungshalbleiterbauteil mit Halbleiterchipstapel (17) insbesondere mit Leistungsfeldeffekttransistoren in Brücken- (16), Parallel- oder Serienschaltung (18), wobei das Leistungshalbleiterbauteil (30) einen Basisleistungshalbleiterchip (1) mit großflächigen Außenelektroden (S1, D1) auf Ober- (31) und Rückseite (32) aufweist und mindestens einen gestapelten Leistungshalbleiterchip (2) trägt, der mit mindestens einer großflächigen Außenelektrode (D2) auf einer entsprechend großflächigen Außenelektrode (S1) der Oberseite (31) des Basisleistungshalbleiterchips (1) oberflächenmontiert ist, wobei zwischen den oberflächenmontierten Außenelektroden (S1, D2) des Basisleistungshalbleiterchips (1) und des gestapelten Leistungshalbleiterchips (2) mindestens ein metallischer strukturierter Abstandshalter (33) angeordnet ist, dessen Struktur mindestens eine Aussparung (34) für ein nicht oberflächenmontierbares Verbindungselement (35) des Basisleistungshalbleiterchips (1) aufweist, wobei die Oberseite (37) des Abstandshalters (33) unabhängig von der großflächigen Außenelektrode (S1) auf der Oberseite (31) des Basishalbleiterleistungschips (1) in ihrer Kontur und ihrer flächigen Erstreckung an die Rückseite (38) des gestapelten Leistungshalbleiterchips (2) angepasst ist und zwischen den oberflächenmontierten großflächigen Außenelektroden (S1, D2) und der Oberseite (37) und/oder der Unterseite (36) des Abstandhalters (33) Diffusionslotschichten (29, 39) mit intermetallischen Phasen angeordnet sind.
  2. Leistungshalbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Unterseite (36) des Abstandshalters (33) in ihrer Kontur und ihrer flächigen Erstreckung an eine großflächige Außenelektrode (S1) auf der Oberseite (31) des Basishalbleiterleistungschips (1) unter Berücksichtigung des Platzbedarfs eines nicht oberflächenmontierbaren Verbindungselements (35) angepasst ist.
  3. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Basisleistungshalbleiterchip (1) ein Leistungshalbleiterchip mit Halbleiterstrukturen für einen Außenanschluss (12) auf hohem Versorgungspotential aufweist.
  4. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Basisleistungshalbleiterchip (1) Komponenten von zwei Brückenzweigen mit vertikalen Halbleiterschaltern (H1, H2) aufweist.
  5. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das gestapelte Leistungshalbleiterchip (2) Komponenten von zwei Brückenzweigen mit Halbleiterstrukturen für einen Außenanschluss (78) auf niedrigem Versorgungspotential aufweist.
  6. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Abstandshalter (33) ein metallischer Abstandhalter (33) ist und Aussparungen (34) aufweist und als Kontaktelement (19) derart ausgeführt ist, dass der Abstandshalter in einen Montagebügel (19) übergeht.
  7. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Abstandshalter (33) einen T- oder L-förmigen Querschnitt aufweist.
  8. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Abstandshalter (33) über den Basisleistungshalbleiterchip (1) hinausragt.
  9. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Abstandshalter (33) Kupfer, Eisen, Silber oder Legierungen derselben aufweist.
  10. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil (30) zwischen und/oder auf dem Halbleiterchipstapel (17) oberflächenmontierbare Montagebügel (19) aufweist.
  11. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als eine großflächige Außenelektrode (D1) auf der Rück seite (32) des Basisleistungshalbleiterchips (1) eine Drainelektrode (D1) und auf der Oberseite (31) zwei Sourceelektroden (S1, S3) angeordnet sind, wobei die Oberseite (31) zwei Gateelektroden (G1, G3) aufweist, die als nicht oberflächenmontierbare Außenelektroden über Bonddrähte (24, 26) mit dem Schaltungsträger (27) elektrisch in Verbindung stehen.
  12. Leistungshalbleiterbauteil nach Anspruch 11, dadurch gekennzeichnet, dass auf den zwei Sourceelektroden (S1, S3) des Basisleistungshalbleiterbauteils (1) die großflächigen Außenelektroden (D2, D4) von zwei zu stapelnden Leistungshalbleiterchips (2, 3) mit ihren großflächigen Drainelektroden (D2, D4) auf zwei entsprechenden Abstandshaltern (33, 41) angeordnet sind.
  13. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zwischen den oberflächenmontierten großflächigen Außenelektroden (S1, D2) und der Oberseite (37) und/oder der Unterseite (36) des Abstandhalters (33) angeordneten Diffusionslotschichten (29, 39) intermetallische Phasen der Gruppe CuSn, AgSn oder AuSn aufweisen.
  14. Verfahren zur Herstellung eines Leistungshalbleiterbauteils (30), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Basisleistungshalbleiterchips (1) und eines darauf zu stapelnden Leistungshalbleiterchips (2) mit großflächigen Außenelektroden (S1, S2; D1, D2) auf Ober- (31, 42) und Rückseiten (32, 38) der Leistungshalbleiterchips (1, 2); – Herstellen mindestens eines metallischen Abstandhalters (33), dessen Struktur Aussparungen (34) für nicht oberflächenmontierbare Verbindungselemente (35) aufweist und dessen Oberseite (37) unabhängig von der großflächigen Außenelektrode (S1) auf der Oberseite (31) des Basishalbleiterleistungschips (1) in ihrer Kontur und ihrer flächigen Erstreckung an die Rückseite (38) des zu stapelnden Leistungshalbleiterchips (2) angepasst ist; – Aufbringen des Basisleistungshalbleiterchips (1) auf einen Schaltungsträger (27) und Anbringen von nicht oberflächenmontierbaren Verbindungselementen (35) zwischen dem Basisleistungshalbleiterchip (1) und dem Schaltungsträger (27); – Ausrichten und Stapeln des Abstandshalters (33) mit Aussparungen (34) für nicht oberflächenmontierbare Verbindungselemente (35) und dem zu stapelnden Leistungshalbleiterchip (2) auf einer großflächigen Außenelektrode (S1) des Basisleistungshalbleiterchips (1); – Diffusionslöten des Halbleiterchipstapels (17); – Einbetten des Halbleiterchipstapels (17) mit Verbindungselementen (19, 35) sowie Abschnitten des Schaltungsträgers (27) in einer Kunststoffgehäusemasse (28).
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass auf der Oberseite (31) des Basisleistungshalbleiterchips (1) und/oder auf der Oberseite (42) des gestapelten Leistungshalbleiterchips (2) Montagebügel (19) zum Ver binden von großflächigen Außenelektroden (S1, S2) mit dem Schaltungsträger (27) angebracht werden.
  16. Verfahren nach Anspruch 14 oder Anspruch 15, dadurch gekennzeichnet, dass das Aufbringen des Basisleistungshalbleiterchips (1) auf einen Schaltungsträger (27) mittels Löttechnik vorzugsweise mittels Diffusionslöten erfolgt.
  17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass zum Anbringen von nicht oberflächenmontierbaren Verbindungselementen (35) zwischen dem Basisleistungshalbleiterchip (1) und dem Schaltungsträger (27) eine Bonddrahtverbindungstechnik eingesetzt wird.
  18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass zum Diffusionslöten des Halbleiterchipstapels (17) Diffusionslote aus der Gruppe CuSn, AgSn oder AuSn eingesetzt werden.
DE102005039478A 2005-08-18 2005-08-18 Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben Expired - Fee Related DE102005039478B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005039478A DE102005039478B4 (de) 2005-08-18 2005-08-18 Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
US11/464,958 US7898080B2 (en) 2005-08-18 2006-08-16 Power semiconductor device comprising a semiconductor chip stack and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005039478A DE102005039478B4 (de) 2005-08-18 2005-08-18 Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102005039478A1 DE102005039478A1 (de) 2007-02-22
DE102005039478B4 true DE102005039478B4 (de) 2007-05-24

Family

ID=37697407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005039478A Expired - Fee Related DE102005039478B4 (de) 2005-08-18 2005-08-18 Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7898080B2 (de)
DE (1) DE102005039478B4 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4676277B2 (ja) * 2005-08-16 2011-04-27 ルネサスエレクトロニクス株式会社 半導体装置
DE102006002381B3 (de) * 2006-01-17 2007-07-19 Infineon Technologies Ag Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
DE102007012154B4 (de) 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007039916A1 (de) * 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
KR101469770B1 (ko) * 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
JP2009164160A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8101463B2 (en) * 2009-02-12 2012-01-24 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8304884B2 (en) * 2009-03-11 2012-11-06 Infineon Technologies Ag Semiconductor device including spacer element
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
TWI426595B (zh) * 2010-03-01 2014-02-11 Alpha & Omega Semiconductor 一種應用於功率切換器電路的半導體封裝結構
DE102011008952A1 (de) * 2011-01-19 2012-07-19 Texas Instruments Deutschland Gmbh Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler
US8963338B2 (en) * 2011-03-02 2015-02-24 International Rectifier Corporation III-nitride transistor stacked with diode in a package
US20120292788A1 (en) * 2011-05-19 2012-11-22 The University Of Hong Kong Chip stacking
CN102903692B (zh) * 2011-07-26 2015-05-27 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
US8687378B2 (en) * 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module
US8975117B2 (en) * 2012-02-08 2015-03-10 Infineon Technologies Ag Semiconductor device using diffusion soldering
US10128219B2 (en) * 2012-04-25 2018-11-13 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip
US8643189B1 (en) * 2012-07-17 2014-02-04 Freescale Semiconductor, Inc. Packaged semiconductor die with power rail pads
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
KR101977994B1 (ko) * 2013-06-28 2019-08-29 매그나칩 반도체 유한회사 반도체 패키지
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
US20160104662A1 (en) * 2014-10-08 2016-04-14 Semiconductor Components Industries, Llc Method and system for extending die size and packaged semiconductor devices incorporating the same
WO2016094718A1 (en) * 2014-12-10 2016-06-16 Texas Instruments Incorporated Power field-effect transistor (fet), pre-driver, controller, and sense resistor integration
KR101675138B1 (ko) * 2015-02-04 2016-11-10 현대모비스 주식회사 전력반도체 모듈 및 이의 제조방법
US10090259B2 (en) * 2015-12-26 2018-10-02 Intel Corporation Non-rectangular electronic device components
DE102016101801B4 (de) * 2016-02-02 2021-01-14 Infineon Technologies Ag Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür
EP3389090A1 (de) 2017-04-11 2018-10-17 ABB Schweiz AG Leistungselektronisches modul
JP7172847B2 (ja) * 2019-05-15 2022-11-16 株式会社デンソー 半導体装置
KR20210080869A (ko) 2019-12-23 2021-07-01 주식회사 실리콘웍스 드라이버 ic 및 이를 포함하는 표시장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
DE10009171A1 (de) * 2000-02-26 2001-09-13 Bosch Gmbh Robert Stromrichter und sein Herstellverfahren
WO2002058151A1 (de) * 2001-01-22 2002-07-25 Siemens Aktiengesellschaft Schaltungsanordnung
DE10157361A1 (de) * 2001-11-23 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10339462A1 (de) * 2003-08-27 2005-03-31 Infineon Technologies Ag Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip
JP2005167286A (ja) * 2005-03-10 2005-06-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895853A (ja) 1981-12-02 1983-06-07 Hitachi Ltd 半導体装置
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
DE19950026B4 (de) 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
US6566749B1 (en) * 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
DE10301091B4 (de) 2003-01-14 2015-01-22 Infineon Technologies Ag Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen
JP4381779B2 (ja) * 2003-11-17 2009-12-09 株式会社ルネサステクノロジ マルチチップモジュール
EP1603157B1 (de) * 2004-05-31 2008-01-09 STMicroelectronics S.r.l. Vertikal leitender Leistungselektronikchip und Herstellungsmethode
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
DE10009171A1 (de) * 2000-02-26 2001-09-13 Bosch Gmbh Robert Stromrichter und sein Herstellverfahren
WO2002058151A1 (de) * 2001-01-22 2002-07-25 Siemens Aktiengesellschaft Schaltungsanordnung
DE10157361A1 (de) * 2001-11-23 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10339462A1 (de) * 2003-08-27 2005-03-31 Infineon Technologies Ag Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip
JP2005167286A (ja) * 2005-03-10 2005-06-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20070040260A1 (en) 2007-02-22
DE102005039478A1 (de) 2007-02-22
US7898080B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006020243B3 (de) Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102006005420B4 (de) Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102009045181B4 (de) Leistungshalbleitermodul
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE10238037B4 (de) Halbleitereinrichtung mit Gehäuse und Halterung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007001455A1 (de) Elektronisches Bauelement und Verfahren für dessen Montage
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102006031405A1 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102007013186A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE112007000352T5 (de) Mehrchip-Modul für Batterie-Leistungsregelung
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE102006060484A1 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE112021001976T5 (de) Halbleiterbauteil
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee