DE102011008952A1 - Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler - Google Patents

Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler Download PDF

Info

Publication number
DE102011008952A1
DE102011008952A1 DE102011008952A DE102011008952A DE102011008952A1 DE 102011008952 A1 DE102011008952 A1 DE 102011008952A1 DE 102011008952 A DE102011008952 A DE 102011008952A DE 102011008952 A DE102011008952 A DE 102011008952A DE 102011008952 A1 DE102011008952 A1 DE 102011008952A1
Authority
DE
Germany
Prior art keywords
chip module
field effect
sensing circuit
terminal
current sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102011008952A
Other languages
English (en)
Inventor
Dirk Gehrke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102011008952A priority Critical patent/DE102011008952A1/de
Priority to US13/351,072 priority patent/US9711436B2/en
Publication of DE102011008952A1 publication Critical patent/DE102011008952A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Ein Mehrchipmodul umfasst eine Stromabtastschaltung und eine Halbleiter-Halbbrückenkonfiguration, die zwei vertikal gestapelte Feldeffekttransistor-Dies umfasst, die durch horizontal verlaufende Abgriffklemmen auf den jeweils gegenüberliegenden Seiten ihrer Kanäle verbunden sind, wobei die Stromabtastschaltung mit zwei Messpunkten gekoppelt ist, wobei sich wenigstens einer an einer der Abgriffklemmen befindet, um einen Spannungsabfall über einen vorgegebenen Abschnitt der Abgriffklemme, der als ein Nebenschlusswiderstand wirkt, zu messen, um einen Strom zu abtasten, der für einen Schaltknoten der Halbbrückenkonfiguration bereitgestellt wird.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung bezieht sich auf ein Mehrchipmodul, das eine Stromabtastschaltung und eine Halbleiter-Halbbrückenkonfiguration umfasst. Ferner bezieht sich die Erfindung auf ein Verfahren zum Betreiben des Mehrchipmoduls. Ferner bezieht sich die Erfindung auf einen DC/DC-Wandler, der einen Controller zum Ansteuern einer Halbleiter-Halbbrückenkonfiguration, eine Induktionsspule und eine Spannungsabtastschaltung umfasst.
  • HINTERGRUND
  • Kunden von DC/DC-Wandlern haben derzeit einen Bedarf, an der Induktionsspule eine DCR-Stromabtastung vorzunehmen, wobei sie ihren Kupferwiderstandswert verwenden, indem sie parallel zu der Abwärtswandler-Induktionsspule ein RC-Netz hinzufügen, um über den Induktionsspulenwiderstand eine Spannungsabtastung vorzunehmen, oder alternativ einen Nebenschluss verwenden, um die Abtastung vorzunehmen. Ein Nebenschluss wäre ein Widerstand im mOhm-Bereich entweder in der Ausgangsleistungsschiene oder in dem Masserückweg. Dies ermöglicht, den an die Last gelieferten Strom zu messen. Allerdings beeinträchtigen diese Implementierungen die Effizienz und sind üblicherweise nicht so genau wie gewünscht. Insbesondere in der Massenproduktion bedeuten Abgleich und Toleranzen zusätzliche Kosten. Ferner wird erwartet, dass die Schaltfrequenzen der DC/DC-Wandler in naher Zukunft zunehmen, d. h., dass der Induktivitätswert der Induktionsspule kleiner wird, was wiederum zu einem bedeutend kleineren Betriebswiderstandswert der Induktionsspule führt. Dies verursacht ernste Schwierigkeiten beim Auslesen des Stroms in der Induktionsspule unter Verwendung des kleinen DCR ihrer Kupferwindungen. Für die DCR-Stromabtastung kann wieder ein Nebenschlusswiderstand angewendet werden, der aber einen zusätzlichen Leistungsverlust verursacht. Ferner ist ein teurer und genauer Nebenschluss-Abtastwiderstand notwendig. Eine Möglichkeit wäre es, eine Kupferbahn, die Teil einer Leiterplatte ist, als einen Nebenschlusswiderstand zu verwenden. Allerdings erfordert dies eine sehr enge Produktionssteuerung der Leiterplatten, um sicherzustellen, dass der Widerstandswert dieses gedruckten Nebenschlusswiderstands eindeutig definiert ist und immer denselben Wert aufweist. Dies könnte durch Laserabgleich der gedruckten Kupferbahn erreicht werden, wobei dies aber wieder zusätzliche Kosten verursacht und die Komplexität der Produktion erhöht.
  • Ferner streben Kunden, die DC/DC-Wandler entwerfen, eine hohe Effizienz, einen kleinen Formfaktor und eine hohe Integration von Bauelementen an. Im Prinzip wird dies durch Mehrchipmodule (MCM) sichergestellt. Ein weiteres Ziel ist die Senkung der Kosten des DC/DC-Wandlers, während die Leistung und die Effizienz nicht geopfert werden.
  • ZUSAMMENFASSUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Mehrchipmodul, ein Verfahren zum Betreiben desselben und einen DC/DC-Wandler, die bei dem Schaltungsknoten einer Halbbrückenkonfiguration, der Teil des Mehrchipmoduls bzw. des DC/DC-Wandlers ist, eine kostengünstige und genaue Stromabtastung zulassen, zu schaffen.
  • In einem Aspekt der Erfindung wird ein Mehrchipmodul geschaffen, das eine Stromabtastschaltung und eine Halbleiter-Halbbrückenkonfiguration umfasst. Die Halbleiter-Halbbrückenkonfiguration umfasst zwei vertikal gestapelte Feldeffekttransistor-Dies, die durch horizontal verlaufende Abgriffklemmen an jeweils gegenüberliegenden Seiten ihrer Kanäle verbunden sind. Mit anderen Worten, die für diesen Aufbau verwendeten Feldeffekttransistoren sind Source-Down-Feldeffekttransistoren. Die Stromabtastschaltung des Mehrchipmoduls in Übereinstimmung mit der Erfindung ist mit zwei Messpunkten gekoppelt, wobei sich wenigstens einer der zwei Messpunkte an einer der Abgriffklemmen der vertikal gestapelten Feldeffekttransistorkonfiguration befindet. Die zwei Messpunkte sind zum Messen eines Spannungsabfalls über einen vorgegebenen Abschnitt der jeweiligen Abgriffklemme, der als ein Nebenschlusswiderstand wirkt, angeordnet, um einen Strom zu abtasten, der an einem Schaltknoten der Halbbrückenkonfiguration bereitgestellt wird.
  • In Übereinstimmung mit einem anderen Aspekt der Erfindung kann die Form der Abgriffklemmen in der Weise geändert werden, dass kleine Füße hinzugefügt werden, um eine Kelvin-Abtastung zu ermöglichen. Die Abgriffklemmen sind mechanische Teile, wobei diese geringfügige Änderung die Funktionalität der Halbbrückenkonfiguration nicht beeinflusst. Ferner könnte vorzugsweise die Kontaktierung zur Abgriffklemme, die mit dem Äußeren des Gehäuses verbunden ist, entweder mit dem Leiterrahmen-Anschlussstift oder mit der Abgriffklemme selbst verbunden sein.
  • Ein weiteres Ziel beim Entwurf moderner DC/DC-Wandler ist die Verwendung digitaler Steuerung oder digitaler Schnittstellen zum digitalen Auslesen von Werten wie etwa der Spannung, des Stroms oder der Temperatur. Die Stromabtastschaltung könnte so konfiguriert sein, dass sie dieses digitale Auslesen von Daten zulässt. Es ist ebenfalls eine Option, die Stromabtastschaltung über eine digitale Schnittstelle zu programmieren, um einen Spannungs- oder einen Stromgrenzwert einzustellen.
  • Vorteilhaft verwendet das Mehrchipmodul den Betriebswiderstand der Abgriffklemme der vertikal gestapelten Feldeffekttransistorkonfiguration zur Bestimmung des Stroms, der über die Abgriffklemme für den Schaltknoten bereitgestellt wird. Das Mehrchipmodul in Übereinstimmung mit der Erfindung benötigt keinen zusätzlichen Nebenschlusswiderstand. Es ist eine kompakte und hoch integrierte Lösung, die eine Gelegenheit zur genauen DCR-Stromabtastung bei dem Schaltknoten bietet. Weiter vorteilhaft wird eine eingebettete Lösung für die DCR-Stromabtastung geschaffen. Es treten keine zusätzlichen Verluste auf, und gleichzeitig wird die Genauigkeit der DCR-Stromabtastung verbessert. Insbesondere dann, wenn die Stromabtastschaltung vorzugsweise in eine Controllerschaltung integriert ist, die die Halbleiter-Halbbrückenkonfiguration steuert, ist kein zusätzlicher Platinenplatz erforderlich.
  • In Übereinstimmung mit einem anderen Aspekt der Erfindung umfasst ein Mehrchipmodul eine Mittelabgriffklemme, die mit einer Schaltzone gekoppelt ist, die sich zwischen einer Drain-Zone eines Feldeffekttransistors der tiefen Seite und einer Source-Zone eines Feldeffekttransistors der hohen Seite der Halbleiter-Halbbrückenkonfiguration befindet. Die Mittelabgriffklemme stellt eine elektrische Verbindung mit einem Schaltknotenanschluss der Halbbrückenkonfiguration bereit. Wenigstens einer der zwei Messpunkte der Stromabtastschaltung befindet sich an der Mittelabgriffklemme. Vorzugsweise ist der Schaltknoten mit einer Induktivität eines DC/DC-Wandlers gekoppelt. Die häufig gewünschte DCR-Stromabtastung in der Induktivität des Wandlers kann dadurch ausgeführt werden, dass einfach der Betriebswiderstand eines Teils der Mittelabgriffklemme verwendet wird, der als eine Art Nebenschlusswiderstand verwendet wird.
  • In Übereinstimmung mit einer anderen Ausführungsform umfasst das Mehrchipmodul eine Mittelabgriffklemme, die mit einer Schaltzone gekoppelt ist, die sich zwischen einer Source-Zone eines Feldeffekttransistors der tiefen Seite und einer Drain-Zone eines Feldeffekttransistors der hohen Seite der Halbleiter-Halbbrückenkonfiguration befindet, um für einen Schaltknotenanschluss der Halbbrückenkonfiguration eine elektrische Verbindung bereitzustellen, und wobei sich wenigstens einer der zwei Messpunkte der Stromabtastschaltung an der Mittelabgriffklemme befindet.
  • In einem anderen Aspekt der Erfindung ist eine obere Abgriffklemme mit einer Gate-Zone eines Feldeffekttransistors der hohen Seite gekoppelt und/oder ist eine untere Abgriffklemme mit einer Source-Zone eines Feldeffekttransistors der tiefen Seite der Halbleiter-Halbbrückenkonfiguration gekoppelt. Wenigstens einer der zwei Messpunkte der Stromabtastschaltung befindet sich an der oberen oder an der unteren Abgriffklemme. Vorteilhaft kann die Stromabtastung des FET der hohen Seite und/oder die der tiefe Seite ausgeführt werden.
  • Vorteilhaft ist die Stromabtastschaltung mit einem Schaltsignalkanal wenigstens eines der Feldeffekttransistoren gekoppelt, um eine Auslösung der Messung des Stroms zu ermöglichen, der an den Schaltknoten geliefert wird. Störungen der Stromabtastung, die eine Folge der Schaltübergänge sind, können durch eine geeignete Auslösung der Messung herausgefiltert werden. Als Auslösesignale können die Gate-Ansteuersignale des FET der tiefen Seite oder der hohen Seite verwendet werden.
  • In Übereinstimmung mit einem anderen Aspekt der Erfindung können die vorgegebene Entfernung zwischen den zwei Messpunkten, eine Dicke und/oder ein Material der Abgriffklemme, die den wenigstens einen Messpunkt umfasst, so gewählt werden, dass ein vorgegebener Widerstandswert des Nebenschlusswiderstands bereitgestellt wird. Die Abgriffklemmen der gestapelten Halbleiterkonfiguration sind eine mechanische Implementierung, wobei es dementsprechend leicht möglich ist, z. B. eine Dicke der Abgriffklemme zu ändern, um ihren Betriebswiderstandswert zu ändern. Dies ermöglicht eine leichte Einstellung des Betriebswiderstands, ohne eine übermäßige Erwärmung der Gesamtimplementierung zu verursachen.
  • Vorteilhaft sind die Abgriffklemmen aus Kupfer hergestellt, was eine hohe elektrische Leitung und Wärmeleitung sicherstellt. Anstatt bei der Kupferklemmenimplementierung zu bleiben, kann in Übereinstimmung mit einem anderen Aspekt der Erfindung wenigstens die Abgriffklemme, die den wenigstens einen Messpunkt umfasst, aus einer Manganinlegierung hergestellt sein. Manganin ist eine häufig verwendete Bezeichnung für eine Legierung von üblicherweise 86% Kupfer, 12% Mangan und 2% Nickel. Manganin schafft den Vorteil, praktisch einen Temperaturwiderstandkoeffizienten von null zu haben. Ferner bietet es Langzeitstabilität. Da die Notwendigkeit einer temperaturabhängigen Kompensation nicht mehr vorhanden ist, ermöglicht die Verwendung von Manganin, die Stromabtastschaltung zu vereinfachen. In Übereinstimmung mit einem anderen vorteilhaften Aspekt der Erfindung ist der Leiterrahmen des Mehrchipmoduls ebenfalls aus einer Manganinlegierung hergestellt. Dies ermöglicht die Ausführung einer genaueren Stromabtastung des FET der hohen Seite oder des FET der tiefen Seite, falls diese gewünscht ist.
  • In einem anderen Aspekt der Erfindung weist das Mehrchipmodul eine Anordnung auf, in der die Stromabtastschaltung und die Halbleiter-Halbbrückenkonfiguration einen gemeinsamen Leiterahmen gemeinsam nutzen und die Stromabtastschaltung in der Nähe oder auf der Halbleiter-Halbbrückenkonfiguration positioniert ist. In der letzteren Anordnung ist die Stromabtastschaltung vorzugsweise auf der Drain-Klemme des FET der hohen Seite gestapelt. Diese Anordnung spart Platz und erhöht die Leistungsdichte. Weiter vorteilhaft kann die Stromabtastschaltung in eine Controllerschaltung zum Ansteuern der Halbleiter-Halbbrückenkonfiguration integriert sein.
  • In Übereinstimmung mit einem anderen Aspekt der Erfindung wird ein DC/DC-Wandler geschaffen. Der DC/DC-Wandler umfasst:
    einen Controller zum Ansteuern einer Halbleiter-Halbbrückenkonfiguration, die einen Feldeffekttransistor-Die der tiefen Seite und einen der hohen Seite umfasst, die vertikal gestapelt sind und die ferner durch horizontal verlaufende Abgriffklemmen auf jeweils gegenüberliegenden Seiten ihrer Kanäle verbunden sind. Eine Mittelabgriffklemme ist mit einer Drain-Zone des Feldeffekttransistors der tiefen Seite und mit einer Source-Zone des Feldeffekttransistors der hohen Seite gekoppelt, um eine Verbindung zu einem Schaltknotenanschluss bereitzustellen.
  • Der DC/DC-Wandler umfasst ferner eine Induktivität, die mit dem Schaltknotenanschluss gekoppelt ist.
  • Schließlich umfasst der DC/DC-Wandler eine Stromabtastschaltung, die mit zwei Messpunkten gekoppelt ist, wobei sich wenigstens einer der zwei Messpunkte an einer der Abgriffklemmen befindet, um einen Spannungsabfall über einen vorgegebenen Abschnitt der Abgriffklemme, der als ein Nebenschlusswiderstand wirkt, zu abtasten, um einen Strom zu abtasten, der für die Induktivität bereitgestellt wird.
  • Dieselben oder ähnliche Vorteile, die bereits für das Mehrchipmodul erwähnt wurden, betreffen den DC/DC-Wandler in Übereinstimmung mit der Erfindung. Insbesondere ermöglicht der DC/DC-Wandler eine kostengünstige, zuverlässige und genaue Messung des für die Induktivität des Wandlers bereitgestellten Stroms.
  • In Übereinstimmung mit einem anderen Aspekt der Erfindung wird ein Verfahren zum Betreiben eines Mehrchipmoduls geschaffen. Das Mehrchipmodul umfasst eine Stromabtastschaltung und eine Halbleiter-Halbbrückenkonfiguration, die zwei vertikal gestapelte Feldeffekttransistor-Dies umfasst. Die vertikal gestapelten Dies sind durch horizontal verlaufende Abgriffklemmen an den jeweils gegenüberliegenden Seiten ihrer Kanäle verbunden. Die Stromabtastschaltung ist mit zwei Messpunkten gekoppelt, wobei sich wenigstens einer der zwei Messpunkte an einer der Abgriffklemmen befindet. Es wird ein Spannungsabfall über einen vorgegebenen Abschnitt der Abgriffklemme, der als ein Nebenschlusswiderstand wirkt, gemessen und auf der Grundlage des bestimmten Spannungsabfalls ein Strom bestimmt, der für einen Schaltknoten der Halbbrückenkonfiguration bereitgestellt wird.
  • Dieselben oder ähnliche Vorteile, die bereits für das Mehrchipmodul in Übereinstimmung mit der Erfindung erwähnt wurden, betreffen auch das Verfahren, um dieses zu betreiben.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Weitere Aspekte der Erfindung gehen aus der folgenden Beschreibung bevorzugten Ausführungsformen der Erfindung anhand der beigefügten Zeichnung hervor, in der
  • 1 und 5 vereinfachte jeweilige Ansichten eines Mehrchipmoduls in Übereinstimmung mit Ausführungsformen der Erfindung sind,
  • 2 und 6 schematische Querschnittsansichten des Mehrchipmoduls in Übereinstimmung mit 1 bzw. 5 sind,
  • 3 und 7 vereinfachte Draufsichten der Mehrchipmodule in Übereinstimmung mit Ausführungsformen der Erfindung sind,
  • 4 und 8 vereinfachte Stromlaufpläne für DC/DC-Wandler in Übereinstimmung mit Ausführungsformen der Erfindung sind, und
  • 9 ein vereinfachter Stromlaufplan für einen herkömmlichen DC/DC-Wandler ist.
  • AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELAUSFÜHRUNGSFORM
  • 1 ist eine vereinfachte perspektivische Ansicht eines Mehrchipmoduls 2, das eine vertikal gestapelte Halbleiter-Halbbrückenkonfiguration 4 und eine Steuereinheit 6 umfasst, die auf einem gemeinsamen Leiterrahmen 8 nebeneinander positioniert sind. Die vertikal gestapelte Halbleiter-Halbbrückenkonfiguration 4 umfasst einen Feldeffekttransistor-Die 10 der tiefen Seite und einen Feldeffekttransistor-Die 12 der hohen Seite. Die Source des Feldeffekttransistor-Dies 10 der tiefen Seite ist mit einem unteren Kontakt (nicht gezeigt) des Mehrchipmoduls 2 gekoppelt, während sein Drain mit einer Mittelabgriffklemme 14 gekoppelt ist.
  • Die Mittelabgriffklemme 14 stellt einen Schaltknoten bereit, der vorzugsweise mit einer Induktivität eines DC/DC-Wandlers verbunden ist. Der Drain des Feldeffekttransistor-Dies 12 der hohen Seite ist mit einer oberen Abgriffklemme 16 gekoppelt. Die Abgriffklemmen, d. h. die untere Abgriffklemme (nicht gezeigt), die Mittelabgriffklemme 14 und die obere Abgriffklemme 16, sind vorzugsweise aus Kupfer hergestellt. Alternativ sind sie aus einer Manganinlegierung, die eine Legierung aus vorzugsweise 86% Kupfer, 12% Mangan und 2% Nickel ist, hergestellt. In Übereinstimmung mit einer anderen Ausführungsform ist der Leiterrahmen 8 ebenfalls aus einer Manganinlegierung hergestellt. Die Steuereinheit 6 umfasst einen Pulsbreitenmodulator-Controller (auch als ein PWM-Controller bezeichnet), der für einen jeweiligen Treiber des Feldeffekttransistors 12, 10 der hohen Seite und der tiefen Seite ein pulsbreitenmoduliertes Signal bereitstellt, um ein Signal für die Induktivität eines DC/DC-Wandlers bereitzustellen. Zur Verbesserung der Klarheit von 1 ist die jeweilige Verdrahtung zwischen der Steuereinheit 6 und den Treibern, die ferner ein Teil der Steuereinheit 6 sein können, und den jeweiligen Feldeffekttransistoren 12, 10 der hohen Seite und der tiefen Seite nicht gezeigt. Die Steuereinheit 6 umfasst ferner eine Stromabtast-Schaltungsanordnung (CSC) zum Abtasten eines Spannungsabfalls über einen vorgegebenen Abschnitt 18 der Mittelabgriffklemme 14. In Übereinstimmung mit der beispielhaften Ausführungsform befinden sich an der Mittelabgriffklemme 14 ein erster Messpunkt 20 und ein zweiter Messpunkt 22. Allerdings ist es ebenfalls möglich, den zweiten Messpunkt 22 an dem Leiterrahmen oder an einem Kontakt davon anzuordnen. Durch Messen eines Spannungsabfalls über einen vorgegebenen Abschnitt 18 zwischen dem ersten und dem zweiten Messpunkt 20, 22 kann ein Strom gemessen werden, der durch die Mittelabgriffklemme 14 für einen Schaltknoten bereitgestellt wird.
  • 2 ist eine schematische Querschnittsansicht eines Mehrchipmoduls 2 aus 1 in einer Ebene, die die Halbleiter-Halbbrückenkonfiguration 4 schneidet. In 1 ist das üblicherweise aufgetragene Formmaterial, das zum Packen des Mehrchipmoduls 2 verwendet wird, aus Klarheitsgründen weggelassen. In 2 ist die Halbleiter-Halbbrückenkonfiguration 4 in ein Formmaterial 24 eingebettet. Ein Feldeffekttransistor-Die 12 der hohen Seite befindet sich zwischen der oberen Abgriffklemme 16 und der Mittelabgriffklemme 14. Ein Feldeffekttransistor-Die 10 der tiefen Seite ist zwischen der Mittelabgriffklemme 14 und einer unteren Abgriffklemme 26 angeordnet. Der erste und der zweite Messpunkt 20, 22 sind durch jeweilige Pfeile dargestellt. Der vorgegebene Abschnitt 18 verläuft in der Mittelabgriffklemme 14 zwischen den zwei Messpunkten 20, 22.
  • Beispielhaft ist die vertikal gestapelte Halbbrückenkonfiguration, die den Feldeffekttransistor-Die 12, 10 der hohen Seite und der tiefen Seite umfasst, ähnlich wie die sogenannte Leistungsblockvorrichtung, z. B. der Leistungsblock CSD86350Q5D von Texas Instruments, konstruiert. Üblicherweise ist ein Leistungsblock eine gestapelte Source-Down-NexFET-Konfiguration, bei der die Mittelabgriffklemme 16, die üblicherweise zum Kontaktieren eines Schaltknotens verwendet wird, mit dem Drain des Feldeffekttransistor-Dies 10 der tiefen Seite und mit einer Source des Feldeffekttransistor-Dies 12 der hohen Seite gekoppelt ist. Eine obere und eine untere Abgriffklemme 16, 26 sind mit einem jeweils gegenüberliegenden Ende des Kanals des Feldeffekttransistor-Dies 12, 10 der hohen Seite und der tiefen Seite, das von der Mittelabgriffklemme 14 abgewandt ist, gekoppelt.
  • 3 ist eine vereinfachte Draufsicht des aus 1 bekannten Mehrchipmoduls 2. Die Steuereinheit 6 stellt ein pulsbreitenmoduliertes Signal über die Verbindung 28 zu dem Feldeffekttransistor-Die 16 der hohen Seite und über die Verbindung 30 zu dem Feldeffekttransistor-Die 10 der tiefen Seite bereit. Die Stromabtast-Schaltungsanordnung (CSC) ist mit dem ersten und mit dem zweiten Messpunkt 20, 22 gekoppelt, die an der Mittelabgriffklemme 14 positioniert sind. Das Mehrchipmodul 2 empfängt eine Versorgungsspannung VDD und stellt eine Schaltspannung VSW z. B. für eine Induktivität eines DC/DC-Wandlers bereit. Das Mehrchipmodul 2 empfängt eine Eingangsspannung über den Anschluss VIN. Weitere Anschlüsse sind ENABLE, TEST1, TEST2, BOOT, BOOT_R, FCCM und NC. Die Länge des vorgegebenen Abschnitts der Mittelabgriffklemme 14 ist in Übereinstimmung mit der hier gezeigten Ausführungsform L.
  • 4 ist ein vereinfachter Stromlaufplan eines DC/DC-Wandlers, der ein Mehrchipmodul 2 in Übereinstimmung mit einer Ausführungsform der Erfindung umfasst. Das Mehrchipmodul 2 umfasst eine Steuereinheit 6, die einen PWM-Controller aufweist, der ein pulsbreitenmoduliertes Signal PWM für einen ersten und für einen zweiten Treiber D1, D2, der den Feldeffekttransistor (auch als FET bezeichnet) der hohen Seite HFET und den FET der tiefen Seite LFET ansteuert, bereitstellt. Die Source des FET der hohen Seite HFET und der Drain des FET der tiefen Seite LFET sind mit einem Schaltknoten SN gekoppelt, der beispielhaft gleich dem Anschluss VSW des Mehrchipmoduls 2 in 3 ist. Ein erster und ein zweiter Messpunkt 20, 22 sind beispielhaft mit dem Schaltknoten SN gekoppelt, und der zum Messen eines Spannungsabfalls verwendete vorgegebene Abschnitt 18 ist schematisch durch die Entfernung L zwischen den zwei Messpunkten 20, 22 gezeigt. Die Stromabtastschaltung CSC berechnet einen Strom, der von dem Spannungsabfall über den vorgegebenen Abschnitt 18 mit der Länge L bei dem Schaltknoten SN bereitgestellt wird.
  • Dementsprechend kann ein Strom, der für die Induktivität 10, die ein Teil eines DC/DC-Wandlers, der L0 und die Kapazität C0 umfasst, ist, bereitgestellt wird, d. h. der Strom IL, bestimmt werden. Der DC/DC-Wandler stellt einen gewandelten Strom für eine Last LV bereit. Zwischen der Induktivität L0 und der Kapazität C0 wird ein Rückkopplungssignal FS abgegriffen, wobei dieses mit dem PWM-Controller gekoppelt ist.
  • In Übereinstimmung mit der oben erwähnten Ausführungsform wurde die Stromabtastung bei dem Schaltknoten SN ausgeführt, wobei es aber ebenfalls möglich ist, durch Messen eines Spannungsabfalls über einen vorgegebenen Abschnitt der unteren Abgriffklemme 16 eine Stromabtastung der hohen Seite bereitzustellen. Eine beispielhafte Ausführungsform für die Stromabtastung der hohen Seite ist in 5 bis 8 gezeigt, die eine perspektivische Ansicht eines Mehrchipmoduls (5), eine Querschnittsansicht desselben (6), eine schematische Draufsicht desselben (7) und einen entsprechenden vereinfachten Stromlaufplan (8) zeigen.
  • Die perspektivische Ansicht in 5 entspricht der perspektivischen Ansicht in 1, wobei sich aber der erste und der zweite Messpunkt 20, 22 an der oberen Abgriffklemme 16 befinden, um eine Stromabtastung der hohen Seite zuzulassen. Dementsprechend ist der vorgegebene Abschnitt ein Teil der oberen Abgriffklemme 16. Weitere Teile des Mehrchipmoduls 2 sind bereits in Verbindung mit 1 erwähnt worden.
  • 6 ist eine schematische Querschnittsansicht des Mehrchipmoduls 2 aus 5, bei dem im Gegensatz zu 2 die Stromabtastung bei dem FET der hohen Seite ausgeführt wird und sich dementsprechend der erste und der zweite Messpunkt 20, 22 an der Klemme 16 der hohen Seite befinden. Weitere Teile der Querschnittsansicht aus 6 sind bereits in Bezug auf 2 erläutert worden.
  • 7 ist eine vereinfachte Draufsicht des aus 5 bekannten Mehrchipmoduls 2, die 3 entspricht. Ungeachtet der Tatsache, dass sich der erste und der zweite Messpunkt 20, 22 für die Ausführung der Stromabtastung der hohen Seite an der Klemme 16 der hohen Seite befinden, ist die Draufsicht bereits mit Bezug auf 3 erläutert worden. Die Länge des vorgegebenen Abschnitts 18 kann anders sein, d. h. in Übereinstimmung mit der hier gezeigten Ausführungsform ist sie L1.
  • 8 ist ein vereinfachter Stromlaufplan eines DC/DC-Wandlers in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung. Der DC/DC-Wandler umfasst ein Mehrchipmodul 2 in Übereinstimmung mit der Ausführungsform aus 5 bis 7, das eine Stromabtastung der hohen Seite zulässt. Der Stromlaufplan ist vergleichbar mit dem in 4 gezeigten. Allerdings wird ein Spannungsabfall über eine vorgegebene Länge L1 (siehe 7) zwischen dem ersten und dem zweiten Messpunkt 20, 22 durch die Stromabtastschaltung CSC bei dem Feldeffekttransistor der hohen Seite HFET gemessen.
  • 9 ist ein herkömmlicher DC/DC-Wandler. Der Strom IL, der bei dem Schaltknoten SN für die Induktivität 10 bereitgestellt wird, wird durch einen Widerstand RFLT und durch einen Kondensator CFLT gemessen, die mit der Induktivität 10 des DC/DC-Wandlers, der die Induktivität 10 und die Kapazität C0 umfasst, in Reihe geschaltet sind. Beim Vergleich des DC/DC-Wandlers in 9 mit den Ausführungsformen in den oben erwähnten 1 bis 8 ist klar, dass die Stromabtastung in der Induktivität 10 in Übereinstimmung mit der Erfindung ohne Verwendung einer weiteren Schaltungsanordnung ausgeführt werden kann.
  • Obgleich die Erfindung beispielhaft anhand eines DC/DC-Wandlers erläutert worden ist, können selbstverständlich andere Halbleiter-Halbbrückenkonfigurationen Ausführungsformen in Übereinstimmung mit der Erfindung sein, bei denen eine Stromabtastung bei dem Schaltknoten bereitgestellt wird.
  • Unter Verwendung eines Mehrchipmoduls in Übereinstimmung mit einer Ausführungsform der Erfindung kann eine Voll- oder Halbbrückenimplementierung, z. B. für eine Motorsteuerung oder zur Bereitstellung eines Klasse-D-Verstärkers, realisiert werden. Für eine Motorsteuerungs-Halb- oder -Vollbrückenkonfiguration kann es sogar vorteilhaft sein, Drain-Down-Feldeffekttransistoren zu verwenden, um den Drain des Feldeffekttransistors der tiefen Seite mit dem Leiterrahmen zu verbinden. Im Vergleich zu den oben erwähnten Ausführungsformen werden die Feldeffekttransistor-Dies 10, 12 genau umgekehrt, d. h. mit dem Drain nach unten, in die Halbleiter-Halbbrückenkonfiguration integriert. Dementsprechend werden die Source des Feldeffekttransistors der tiefen Seite und der Drain des Feldeffekttransistors der hohen Seite mit der Mittelabgriffklemme 14 gekoppelt und würde der Feldeffekttransistor der hohen Seite mit der oberen Abgriffklemme 16 gekoppelt. Auf diese Weise würde die obere Abgriffklemme die Stromabtastung gegen Masse zulassen. Der Leiterrahmen würde mit einer positiven Versorgungsschiene gekoppelt. Dieser Aufbau könnte für ein Mehrchipmodul, bei dem eine Halb- oder Vollbrücke eines der zwei oben erwähnten Aufbaue in einem Klasse-D-Verstärker verwendet würde, oder in einem kontaktlosen Tl/Fulton-Leistungsübertragungs-Mehrchipmodulaufbau vorteilhaft sein.
  • Obwohl die Erfindung oben anhand einer spezifischen Ausführungsform beschrieben worden ist, ist sie nicht auf diese Ausführungsform beschränkt und fallen dem Fachmann zweifellos weitere Alternativen ein, die im Umfang der wie beanspruchten Erfindung liegen.

Claims (11)

  1. Mehrchipmodul, das umfasst: eine Stromabtastschaltung und eine Halbleiter-Halbbrückenkonfiguration, die zwei vertikal gestapelte Feldeffekttransistor-Dies umfasst, die durch horizontal verlaufende Abgriffklemmen auf den jeweils gegenüberliegenden Seiten ihrer Kanäle verbunden sind, wobei die Stromabtastschaltung mit zwei Messpunkten gekoppelt ist, wobei sich wenigstens einer an einer der Abgriffklemmen befindet, um einen Spannungsabfall über einen vorgegebenen Abschnitt der Abgriffklemme, der als ein Nebenschlusswiderstand wirkt, zu messen, um einen Strom zu abtasten, der für einen Schaltknoten der Halbbrückenkonfiguration bereitgestellt wird.
  2. Mehrchipmodul nach Anspruch 1, bei dem eine Mittelabgriffklemme mit einer Schaltzone gekoppelt ist, die sich zwischen einer Drain-Zone eines Feldeffekttransistors der tiefen Seite und einer Source-Zone eines Feldeffekttransistors der hohen Seite der Halbleiter-Halbbrückenkonfiguration befindet, um für einen Schaltknotenanschluss der Halbbrückenkonfiguration eine elektrische Verbindung bereitzustellen, und bei dem sich wenigstens einer der zwei Messpunkte der Stromabtastschaltung an der Mittelabgriffklemme befindet.
  3. Mehrchipmodul nach Anspruch 1, bei dem eine obere Abgriffklemme mit einer Gate-Zone eines Feldeffekttransistors der hohen Seite gekoppelt ist und/oder eine untere Abgriffklemme mit einer Source-Zone eines Feldeffekttransistors der tiefen Seite der Halbleiter-Halbbrückenkonfiguration gekoppelt ist, und bei dem sich wenigstens einer der zwei Messpunkte der Stromabtastschaltung an der oberen oder an der unteren Abgriffklemme befindet.
  4. Mehrchipmodul nach einem der Ansprüche 1 bis 3, bei dem die Stromabtastschaltung ferner mit einem Schaltsignalkanal wenigstens eines der Feldeffekttransistoren gekoppelt ist, um ein Auslösen der Messung des für den Schaltknoten bereitgestellten Stroms zu ermöglichen.
  5. Mehrchipmodul nach einem der Ansprüche 1 bis 4, bei dem eine vorgegebene Entfernung zwischen den zwei Messpunkten, eine Dicke und/oder ein Material der Abgriffklemme, die den wenigstens einen Messpunkt umfasst, so gewählt sind, dass ein vorgegebener Widerstandswert des Nebenschlusswiderstands erreicht wird.
  6. Mehrchipmodul nach einem der Ansprüche 1 bis 5, bei dem die Abgriffklemmen aus Kupfer hergestellt sind.
  7. Mehrchipmodul nach einem der Ansprüche 1 bis 5, bei dem wenigstens die Abgriffklemme, die den wenigstens einen Messpunkt umfasst, aus einer Manganinlegierung hergestellt ist.
  8. Mehrchipmodul nach Anspruch 7, bei dem der Leiterrahmen aus einer Manganinlegierung hergestellt ist.
  9. Mehrchipmodul nach einem der Ansprüche 1 bis 8, bei dem die Stromabtastschaltung und die Halbleiter-Halbbrückenkonfigurationen einen gemeinsamen Leiterrahmen gemeinsam nutzen und bei dem die Stromabtastschaltung in der Nähe oder auf der Halbleiter-Halbbrückenkonfiguration positioniert ist.
  10. DC/DC-Wandler, der umfasst: a) einen Controller zum Ansteuern einer Halbleiter-Halbbrückenkonfiguration, die einen Feldeffekttransistor-Die der tiefen Seite und einen der hohen Seite umfasst, die vertikal gestapelt und durch horizontal verlaufende Abgriffklemmen an jeweils gegenüberliegenden Seiten ihrer Kanäle verbunden sind, wobei sich eine Mittelabgriffklemme in einer Drain-Zone des Feldeffekttransistors der tiefen Seite und in einer Source-Zone des Feldeffekttransistors der hohen Seite befindet, um eine Verbindung mit einem Schaltknotenanschluss bereitzustellen, b) eine Induktivität, die mit dem Schaltknotenanschluss gekoppelt ist, und c) eine Stromabtastschaltung, die mit zwei Messpunkten gekoppelt ist, wobei sich wenigstens einer an einer der Abgriffklemmen befindet, um einen Spannungsabfall über einen vorgegebenen Abschnitt der Klemme, der als ein Nebenschlusswiderstand wirkt, zu abtasten, um einen Strom zu abtasten, der für die Induktivität bereitgestellt wird.
  11. Verfahren zum Betreiben eines Mehrchipmoduls, das eine Stromabtastschaltung und eine Halbleiter-Halbbrückenkonfiguration, die zwei vertikal gestapelte Feldeffekttransistor-Dies umfasst, die durch horizontal verlaufende Abgriffklemmen an jeweils gegenüberliegenden Seiten ihrer Kanäle verbunden sind, umfasst, wobei die Stromabtastschaltung mit zwei Messpunkten gekoppelt ist, wobei sich wenigstens einer an einer der Abgriffklemmen befindet, wobei ein Spannungsabfall über einen vorgegebenen Abschnitt der Abgriffklemme, der als ein Nebenschlusswiderstand misst, gemessen wird und ein Strom, der für einen Schaltknoten der Halbbrückenkonfiguration bereitgestellt wird, auf der Grundlage des gemessenen Spannungsabfalls bestimmt wird.
DE102011008952A 2011-01-19 2011-01-19 Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler Ceased DE102011008952A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102011008952A DE102011008952A1 (de) 2011-01-19 2011-01-19 Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler
US13/351,072 US9711436B2 (en) 2011-01-19 2012-01-16 Multi chip module, method for operating the same and DC/DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011008952A DE102011008952A1 (de) 2011-01-19 2011-01-19 Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler

Publications (1)

Publication Number Publication Date
DE102011008952A1 true DE102011008952A1 (de) 2012-07-19

Family

ID=46490300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011008952A Ceased DE102011008952A1 (de) 2011-01-19 2011-01-19 Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler

Country Status (2)

Country Link
US (1) US9711436B2 (de)
DE (1) DE102011008952A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013207507B3 (de) * 2013-04-25 2014-07-24 Conti Temic Microelectronic Gmbh Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
DE102017118913A1 (de) * 2017-08-18 2019-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiter mit einem Shuntwiderstand
DE102019104518A1 (de) * 2019-02-22 2020-08-27 Avl Software And Functions Gmbh Leistungsmodul mit einer Strommessanordnung

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674497B2 (en) 2011-01-14 2014-03-18 International Business Machines Corporation Stacked half-bridge package with a current carrying layer
US8426952B2 (en) * 2011-01-14 2013-04-23 International Rectifier Corporation Stacked half-bridge package with a common conductive leadframe
US8680627B2 (en) 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
KR101977994B1 (ko) * 2013-06-28 2019-08-29 매그나칩 반도체 유한회사 반도체 패키지
JP2018503250A (ja) * 2014-12-10 2018-02-01 日本テキサス・インスツルメンツ株式会社 パワー電界効果トランジスタ（ｆｅｔ）、プリドライバ、コントローラ、及び感知レジスタの統合
US10063149B2 (en) * 2016-11-23 2018-08-28 Apple Inc. Multi-phase switching power converter module stack
EP3389090A1 (de) 2017-04-11 2018-10-17 ABB Schweiz AG Leistungselektronisches modul
DE102017208147B4 (de) 2017-05-15 2021-12-30 Schweizer Electronic Ag Elektronisches Bauteil und Leiterplatte mit diesem elektronischen Bauteil
WO2019082345A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
DE102018207308B4 (de) * 2018-05-09 2020-07-02 Infineon Technologies Ag Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
US11088055B2 (en) 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
US11387179B2 (en) * 2019-12-10 2022-07-12 Texas Instruments Incorporated IC package with half-bridge power module
JP7332537B2 (ja) 2020-06-03 2023-08-23 三菱電機株式会社 パワーモジュール
US11562949B2 (en) 2020-06-17 2023-01-24 Texas Instruments Incorporated Semiconductor package including undermounted die with exposed backside metal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005011342A2 (en) * 2003-07-09 2005-02-03 Motorola, Inc. , A Corporation Of The State Of Delaware Embedded directional impedance control channels for pc boards
JP2006140217A (ja) * 2004-11-10 2006-06-01 Toyota Motor Corp 半導体モジュール
DE102005039478A1 (de) * 2005-08-18 2007-02-22 Infineon Technologies Ag Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3451808A (en) * 1966-12-06 1969-06-24 Isabellen Hutte Heusler Kg Copper-manganese alloys and articles made therefrom
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US7466012B2 (en) * 2004-09-13 2008-12-16 International Rectifier Corporation Power semiconductor package
DE102004049251A1 (de) * 2004-09-30 2006-04-06 Robert Bosch Gmbh Gerät zum Ermitteln von elektrischen Größen
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
KR100761860B1 (ko) * 2006-09-20 2007-09-28 삼성전자주식회사 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법
JP4278680B2 (ja) * 2006-12-27 2009-06-17 三菱電機株式会社 電子制御装置
TW200901610A (en) * 2007-06-29 2009-01-01 Richtek Technology Corp Device and method for improving a transient response of a voltage converter
US20090251119A1 (en) * 2007-08-13 2009-10-08 Goran Stojcic Three chip package
US7662726B2 (en) * 2007-09-13 2010-02-16 Infineon Technologies Ag Integrated circuit device having a gas-phase deposited insulation layer
US8400778B2 (en) * 2010-02-02 2013-03-19 Monolithic Power Systems, Inc. Layout schemes and apparatus for multi-phase power switch-mode voltage regulator
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005011342A2 (en) * 2003-07-09 2005-02-03 Motorola, Inc. , A Corporation Of The State Of Delaware Embedded directional impedance control channels for pc boards
JP2006140217A (ja) * 2004-11-10 2006-06-01 Toyota Motor Corp 半導体モジュール
DE102005039478A1 (de) * 2005-08-18 2007-02-22 Infineon Technologies Ag Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013207507B3 (de) * 2013-04-25 2014-07-24 Conti Temic Microelectronic Gmbh Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
US10027094B2 (en) 2013-04-25 2018-07-17 Conti Temic Microelectronic Gmbh Power module, power converter and drive arrangement with a power module
DE102017118913A1 (de) * 2017-08-18 2019-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiter mit einem Shuntwiderstand
DE102019104518A1 (de) * 2019-02-22 2020-08-27 Avl Software And Functions Gmbh Leistungsmodul mit einer Strommessanordnung

Also Published As

Publication number Publication date
US20120181996A1 (en) 2012-07-19
US9711436B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
DE102011008952A1 (de) Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler
DE69931120T2 (de) Temperaturerfassung in einem spannungsgesteuerten Halbleiter-Bauelement
EP2565608B1 (de) Halbleiterbauelement in Chipbauweise
AT502244B1 (de) Batterieladegerät und verfahren zum betreiben eines solchen batterieladegeräts und stromwandler
DE10245133B4 (de) Kalibrierungsanordnung
DE102008001025A1 (de) Verfahren und Vorrichtung zur Strommessung in Phasenleitungen
DE10013345B4 (de) Einrichtung zum Messen eines durch eine Leiterbahn fließenden elektrischen Stroms und deren Anwendung
EP1625660B1 (de) Halbleiterschalteranordnung
DE2427327C2 (de) Meßvorrichtung zum Erzeugen eines sich mit der Amplitude eines Wechselstromsignals ändernden Gleichstroms
DE102004041886B4 (de) Verfahren und Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements
DE102020208167A1 (de) Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer verbesserten Temperaturbestimmung der Leistungshalbleiter
EP0268249A2 (de) Leistungs-MOSFET mit Stromerfassung
DE19714552A1 (de) Schaltungsanordnung zur Vervielfachung eines Stromsignals
EP3380821A1 (de) Halbleiterbauelement mit einem ersten temperaturmesselement sowie verfahren zum bestimmen eines durch ein halbleiterbauelement fliessenden stromes
DE19824199C1 (de) Integrierte, temperaturkompensierte Verstärkerschaltung
WO2002069482A1 (de) Schaltungsaufbau für eine schaltung zum schalten von strömen
DE102021124225A1 (de) Messplatine und Messaufbau für Transistoren
DE102020124737A1 (de) Erfassungseinrichtung, Messanordnung, Batteriezelleneinheit, Kraftfahrzeug und Verfahren zum Erfassen einer Spannung
DE1690549A1 (de) Einrichtung zur Bestimmung des Betriebszustandes eines elektrischen Lichtbogenofens
DE102004049162B4 (de) Verfahren und Vorrichtung zum Symmetrieren von transienten Strömen in Schaltervorrichtungen und System aus einer Schaltervorrichtung und einer Vorrichtung zum Symmetrieren von transienten Strömen in Schaltervorrichtung
WO2020064485A1 (de) Temperaturmessung eines halbleiterleistungsschaltelementes
EP1247109B1 (de) Elektrische schaltungsanordnung zur umformung einer elektrischen eingangsgrösse in eine elektrische ausgangsspannung
EP2254215A1 (de) Schaltungsanordnung
DE4444492A1 (de) Steuerung der Drehzahl von Gleichstrommotoren durch getaktete Ansteuerung
AT502659B1 (de) Stromwandler

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023160000

Ipc: H01L0025160000

Free format text: PREVIOUS MAIN CLASS: H01L0025070000

Ipc: H01L0025160000

Free format text: PREVIOUS MAIN CLASS: H01L0025070000

Ipc: H01L0023160000

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final