JPS5895853A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5895853A JPS5895853A JP19283181A JP19283181A JPS5895853A JP S5895853 A JPS5895853 A JP S5895853A JP 19283181 A JP19283181 A JP 19283181A JP 19283181 A JP19283181 A JP 19283181A JP S5895853 A JPS5895853 A JP S5895853A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor elements
- wiring
- resin
- terminals
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は３相ダイオードモジユールに適用して好適な半
導体装置に関するものである。
導体装置に関するものである。
従来、３相ダイオードブリツジのモジュールは″絶縁板
の上に半導体ベレットを６個平面状に配置して枦互に接
続し、銅ヒートシンクと共に樹脂でモールドした構造と
なっている。このため、部゛品点数も多く、製作に手間
がかかる上、外形寸法も比較的大きい（６０Ｘ４０Ｘ２
０程度）ものとなっていた。
の上に半導体ベレットを６個平面状に配置して枦互に接
続し、銅ヒートシンクと共に樹脂でモールドした構造と
なっている。このため、部゛品点数も多く、製作に手間
がかかる上、外形寸法も比較的大きい（６０Ｘ４０Ｘ２
０程度）ものとなっていた。
本発明の目的は、製作工程を大幅に減らした高密度超小
型の三相ダイオードモジュールを提供することにある。
型の三相ダイオードモジュールを提供することにある。
本発明は、従来平面状に配置されていた半導体素子を、
たてに積み重ねることにより高密度超小型をはかり、ま
たその製作法には、ウェハーを積み重ねたあとで切断す
るとともに、配線ケースへの１回マウント方式により製
作工程の短縮を図るようにしたものである。
たてに積み重ねることにより高密度超小型をはかり、ま
たその製作法には、ウェハーを積み重ねたあとで切断す
るとともに、配線ケースへの１回マウント方式により製
作工程の短縮を図るようにしたものである。
以下、本発明を図示する実施例に基づいて詳細に説明す
る。
る。
第１図は３相ダイオードブリツジの回路図を示すもので
あって、６個の半導体素子１〜６から成り、入力端子５
１．５２．５３に３相交流を入力すると、出力端子５５
，５６から直流出力が送出される構成のものである。
あって、６個の半導体素子１〜６から成り、入力端子５
１．５２．５３に３相交流を入力すると、出力端子５５
，５６から直流出力が送出される構成のものである。
第２図は第１図に示した３相ダイオードブリツ １ジ
を実現する本発明の一実施例を示す図であって、半導体
素子１〜６とその間の金属板（例えば、ＦｅＮｉなと）
７〜１３とは、半田材１４〜２５で相互に接続されてい
る。この接続ペレットは、第１図の回路の点線で囲んだ
部分に相当する。すなわちペレットの極性は、第２図に
おいて左から、半導体素子１および２はＰＮ、半導体素
子３および４はＮＰ、半導体素子５および６はＰＮの順
になっている。
を実現する本発明の一実施例を示す図であって、半導体
素子１〜６とその間の金属板（例えば、ＦｅＮｉなと）
７〜１３とは、半田材１４〜２５で相互に接続されてい
る。この接続ペレットは、第１図の回路の点線で囲んだ
部分に相当する。すなわちペレットの極性は、第２図に
おいて左から、半導体素子１および２はＰＮ、半導体素
子３および４はＮＰ、半導体素子５および６はＰＮの順
になっている。
第３図にこの接続ペレットを設置する配線ケースを示す
。配線ケース５０は、例えばエポキシ樹脂で構成され、
接続配線端子５１〜５５が予めうめ込まれている。この
配線ケース５０の上部に第２図に示した接続ペレットが
配置され、接続部５４、と金属板７．５１．と８．．５
５．と９．５２、と１０，５４ｂと１１．５３１と１２
．５５ｂと１３がそれぞれろう材で接続される。すると
、第１図に示す３相ブリツジの結線が実現でき、端子５
１〜５３は入力端子、５４．５５はそれぞれ出力端子に
なる。最後に、全体は第４図の断面構造図の如く樹脂封
止される。すなわら、樹脂ケース３０をかぶせて、中に
パシベーション材（例えばシリコーンゴム）３１、さら
に充填材３２（例えばエポキシ樹脂）を充填して封止す
る。
。配線ケース５０は、例えばエポキシ樹脂で構成され、
接続配線端子５１〜５５が予めうめ込まれている。この
配線ケース５０の上部に第２図に示した接続ペレットが
配置され、接続部５４、と金属板７．５１．と８．．５
５．と９．５２、と１０，５４ｂと１１．５３１と１２
．５５ｂと１３がそれぞれろう材で接続される。すると
、第１図に示す３相ブリツジの結線が実現でき、端子５
１〜５３は入力端子、５４．５５はそれぞれ出力端子に
なる。最後に、全体は第４図の断面構造図の如く樹脂封
止される。すなわら、樹脂ケース３０をかぶせて、中に
パシベーション材（例えばシリコーンゴム）３１、さら
に充填材３２（例えばエポキシ樹脂）を充填して封止す
る。
なお、第４図において３３〜３９はろう材である。
ところで、金属板７〜１３はＦｅＮｉである必要はなく
、電気伝導性を有する材丹なら何でも良いことは言うま
で、もない。また、実施例１では半導体素子６個による
３相ダイオードブリツジを示したが、半導体素子４個に
よる単相ダイオードブリッジにも同様に適用できる。
、電気伝導性を有する材丹なら何でも良いことは言うま
で、もない。また、実施例１では半導体素子６個による
３相ダイオードブリツジを示したが、半導体素子４個に
よる単相ダイオードブリッジにも同様に適用できる。
以上の説明から明らかなように、本発明によれば、接続
ペレットの段階で数ｌ角、樹脂封止後でも１０＋ｍ角程
度の３相ダイオードモジユールが実現でき、高密度、高
集積化の効果が大きい。
ペレットの段階で数ｌ角、樹脂封止後でも１０＋ｍ角程
度の３相ダイオードモジユールが実現でき、高密度、高
集積化の効果が大きい。
また樹脂の量が大輪に低減されるので、樹脂の応力が減
少し、信頼性が向上する。
少し、信頼性が向上する。
また、接続ペレットの製作には、半導体ウェハと半田ク
ラッドした金属板を重ねて抄着し、そのうち必要な大き
さは切断すればよく、量産に適しているとともに、製作
工程の大幅短縮がはかられる。さらに、配線ケースとの
接続も、部品点数が２個（接続ペレットと配線ケース）
であり、かつ１回のマウント作業で良いので全体の製作
工程及び製作コストは大きく低減するなど優れた効果が
ある。
ラッドした金属板を重ねて抄着し、そのうち必要な大き
さは切断すればよく、量産に適しているとともに、製作
工程の大幅短縮がはかられる。さらに、配線ケースとの
接続も、部品点数が２個（接続ペレットと配線ケース）
であり、かつ１回のマウント作業で良いので全体の製作
工程及び製作コストは大きく低減するなど優れた効果が
ある。
第１図は３相ダイオードブリツジの回路図、第２図は本
発明の一実捲例を示す接続ペレットの構成図、第３図は
配線ケースの一例を示す構成図、第４図は樹脂封止後の
断面構造を示す図である。 １〜６・・・半導体素子、７〜１３・・・金属板、１４
〜２５・・・半田材、５１〜５３・・・３相入力端子、
５４．５５・・・出力端子、５０・・・配線ケース、５
４．．５１、．５５ｍ、５２ｍ、５４ｂ、５３ｍ、５５
ｂ第 １ 口 第 Ｚ 図 第 ３ 図
発明の一実捲例を示す接続ペレットの構成図、第３図は
配線ケースの一例を示す構成図、第４図は樹脂封止後の
断面構造を示す図である。 １〜６・・・半導体素子、７〜１３・・・金属板、１４
〜２５・・・半田材、５１〜５３・・・３相入力端子、
５４．５５・・・出力端子、５０・・・配線ケース、５
４．．５１、．５５ｍ、５２ｍ、５４ｂ、５３ｍ、５５
ｂ第 １ 口 第 Ｚ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、ＰＮ接合を有する検数の半導体素子をろう材により
積層した半導体装置において、各半導体素子間に金属板
を設けたことを特徴とする半導体装置。 ２．２個の半導体素子を１組として３組を互いに極性が
異なるように配列したことを特徴とする特許請求の範囲
第１項記軟の半導体装置。 ３．３絹の半導体素子を収納ケースに形成された配線パ
ターンにより接続することを特徴とする特許請求の範囲
第２項記軟の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19283181A JPS5895853A (ja) | 1981-12-02 | 1981-12-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19283181A JPS5895853A (ja) | 1981-12-02 | 1981-12-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895853A true JPS5895853A (ja) | 1983-06-07 |
Family
ID=16297696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19283181A Pending JPS5895853A (ja) | 1981-12-02 | 1981-12-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895853A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10303463A1 (de) * | 2003-01-29 | 2004-08-19 | Infineon Technologies Ag | Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontakierten Chips |
| US7898080B2 (en) | 2005-08-18 | 2011-03-01 | Infineon Technologies Ag | Power semiconductor device comprising a semiconductor chip stack and method for producing the same |
| CN103715185A (zh) * | 2013-12-31 | 2014-04-09 | 杭州士兰集成电路有限公司 | 二极管及其制造方法 |
-
1981
- 1981-12-02 JP JP19283181A patent/JPS5895853A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10303463A1 (de) * | 2003-01-29 | 2004-08-19 | Infineon Technologies Ag | Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontakierten Chips |
| US7053474B2 (en) | 2003-01-29 | 2006-05-30 | Infineon Technologies Ag | Semiconductor component having at least two chips which are integrated in a housing and with which contact is made by a common contact chip |
| DE10303463B4 (de) * | 2003-01-29 | 2006-06-14 | Infineon Technologies Ag | Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontaktierten Chips |
| US7898080B2 (en) | 2005-08-18 | 2011-03-01 | Infineon Technologies Ag | Power semiconductor device comprising a semiconductor chip stack and method for producing the same |
| CN103715185A (zh) * | 2013-12-31 | 2014-04-09 | 杭州士兰集成电路有限公司 | 二极管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811430B (zh) | 层叠封装结构及其形成方法 | |
| US4303934A (en) | Molded lead frame dual in line package including a hybrid circuit | |
| US3341649A (en) | Modular package for semiconductor devices | |
| JPH02501873A (ja) | 高密度電子パッケージ及びその製造方法 | |
| CN102569214A (zh) | 三维系统级封装堆栈式封装结构 | |
| JP2002203939A (ja) | 集積型電子部品及びその集積方法 | |
| CN209592035U (zh) | 封装 | |
| JP2019037047A5 (ja) | ||
| US20120138946A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5457071A (en) | Stackable vertical thin package/plastic molded lead-on-chip memory cube | |
| US3629668A (en) | Semiconductor device package having improved compatibility properties | |
| JPH1022435A (ja) | 半導体装置及びその製造方法 | |
| US20220199502A1 (en) | Multiple substrate package systems and related methods | |
| CN101083243B (zh) | 集成电路封装及其制造方法 | |
| JPH05299456A (ja) | 樹脂封止型半導体装置 | |
| JPS5895853A (ja) | 半導体装置 | |
| JPH11307721A (ja) | パワーモジュール装置およびその製造方法 | |
| CN104112733A (zh) | 用于封装半导体芯片的模制材料和方法 | |
| US6846697B2 (en) | Integrated circuit packages and the method for making the same | |
| JPS6370532A (ja) | 半導体装置 | |
| JP3048087B2 (ja) | 複合電子部品 | |
| JPS60100443A (ja) | 半導体装置の実装構造 | |
| JP2795687B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS5814610Y2 (ja) | 半導体装置 | |
| JPS62293750A (ja) | 配線板およびその製造方法 |