CN209592035U - 封装 - Google Patents

封装 Download PDF

Info

Publication number
CN209592035U
CN209592035U CN201920030220.7U CN201920030220U CN209592035U CN 209592035 U CN209592035 U CN 209592035U CN 201920030220 U CN201920030220 U CN 201920030220U CN 209592035 U CN209592035 U CN 209592035U
Authority
CN
China
Prior art keywords
submodule
spacer
semiconductor element
substrate
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201920030220.7U
Other languages
English (en)
Inventor
常洁
陈惠斌
李根赫
J·特耶塞耶雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to CN201921668810.9U priority Critical patent/CN210607250U/zh
Application granted granted Critical
Publication of CN209592035U publication Critical patent/CN209592035U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在一个一般方面，一种封装可包括第一子模块，第一子模块包括联接到第一衬底和第一间隔件并且设置在第一间隔件与第一衬底之间的第一半导体管芯。第一子模块包括与第一半导体管芯横向地设置的第二间隔件。所述封装包括第二子模块，第二子模块包括联接到第二衬底和第三间隔件并且设置在第三间隔件与第二衬底之间的第二半导体管芯。第二子模块包括与第二半导体管芯横向地设置的第四间隔件。所述封装包括设置在所述第一子模块与所述第二子模块之间的模块间层。第一子模块的第一间隔件经由模块间层电联接到第二子模块的第四间隔件。第一子模块的第二间隔件经由模块间层电联接到第二子模块的第三间隔件。

Description

封装
技术领域
本说明书涉及封装，特别涉及具有多个子模块的高功率模块。
背景技术
在一些应用中，可能希望设计并制造功率器件，以提供足够的性能、成本和可靠性。一种此类应用可包括混合动力和电动车辆应用。半导体功率器件通常分立制造的，而不是集成在集成电路(IC)工艺中。对于功率器件而言典型的是，当部件被加热到一定温度以上时，热性能可决定故障率。因此，需要系统、方法和装置来解决现有技术的不足并提供其它新颖且创新的特征。
实用新型内容
本申请提供高性能、可靠性和/或改善的热管理的封装，同时保持子模块的适当电性能。
在一个一般方面，封装可包括第一子模块，第一子模块包括第一半导体管芯，第一半导体管芯联接到第一衬底和第一间隔件并且设置在第一间隔件与第一衬底之间。第一子模块包括第二间隔件，其与第一半导体管芯横向地设置。封装包括第二子模块，第二子模块包括第二半导体管芯，第二半导体管芯联接到第二衬底和第三间隔件并且设置在第三间隔件与第二衬底之间。第二子模块包括第四间隔件，其与第二半导体管芯横向地设置。封装包括模块间层，其设置在第一子模块与第二子模块之间。第一子模块的第一间隔件经由模块间层电联接到第二子模块的第四间隔件。第一子模块的第二间隔件经由模块间层电联接到第二子模块的第三间隔件。
在一个一般方面，一种封装可包括：第一子模块，所述第一子模块包括第一半导体管芯和第二间隔件，所述第一半导体管芯联接到第一衬底并且设置在第一间隔件与所述第一衬底之间，所述第二间隔件联接到所述第一衬底，所述第二间隔件的厚度基本上等于在联接到所述第一间隔件时所述第一半导体管芯的组合厚度；第二子模块，所述第二子模块包括第二半导体管芯和第四间隔件，所述第二半导体管芯联接到第二衬底并且设置在第三间隔件与所述第二衬底之间，所述第四间隔件联接到所述第二衬底；和模块间层，所述模块间层设置在所述第一子模块与所述第二子模块之间，所述模块间层沿着水平平面对准，所述第一半导体管芯在第一竖直堆叠内对准，所述第一竖直堆叠平行于第二竖直堆叠，所述第二竖直堆叠包括所述第二半导体管芯。
附图说明
图1A是根据一个示例性实施方案的示意图，其示出了封装的平面图，封装包括提供双侧冷却的至少两个子模块。
图1B是示意图，其示出了图1A所示的封装的一部分的侧视图。
图1C至图1D是根据一个示例性实施方案的示意图，其示出了图1A的子模块的部件的各种剖视图。
图1E至图1H是示意图，其示出了图1A的子模块的部件的各种剖视图。
图2A和图2B是示意图，其示出了复合堆叠中的图1A至图1H所示部件的平面图。
图2C至图2F是示意图，其示出了图1A所示封装的子模块的各种视图。
图3A至图3D是示意图，其示出了图1A所示封装的另一个子模块的各种视图。
图4A至图4K是示意图，其示出了制造本文所述封装的至少一部分的方法。
图5A至图5K是示意图，其示出了制造本文所述子模块的至少一部分的方法。
图6是示意图，其示出了使用本文所述子模块制造最终组件的方法。
图7A至图7C示出了在已联接子模块之后的封装的各种视图。
图8是示意图，其示出了具有引线的封装的侧视图。
图9A至图9C是流程图，其共同示出了用于制造包括至少两个子模块的半导体封装的方法。
图10A至图10C是示意图，其示出了用于制造结合至少图6和图9C所述的最终组件的工具。
图11是示意图，其示出了用于本文所述封装的冷却配置。
图12是示意图，其示出了可使用本文所述封装实现的示例性电路配置。
图13是示意图，其示出了可使用本文所述封装实现的示例性电路配置。
具体实施方式
在一些具体实施中，本文所述的子模块和封装包括高功率器件，其一起组装到单个封装中。例如，子模块可包括多个半导体管芯(例如，硅半导体管芯、碳化硅(SiC)半导体管芯、绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)管芯等)，其可一起组装以提供高性能、可靠性和/或热管理的改善，同时保持子模块的适当电性能。在一些具体实施中，本文所述的封装可包括一个或多个模块间层，其可设置在子模块之间以便为连接在一起时的两个或更多个子模块提供热冷却效应。因此，模块间层可为设置在这些子模块之间的公共冷却衬底。此类模块间层(及其中包括的材料)可用作子模块的双侧冷却和构成子模块的各部件的冷却的一部分。在一些具体实施中，子模块可经由模块间层加以热联接和/或电联接。在一些具体实施中，子模块可经由模块间层加以热隔离和/或电隔离。
在一些具体实施中，本文所述的制造工艺例如在将子模块组合到封装中之前可允许生成子模块、加以质量评估、清洗和/或部分测试。在一些具体实施中，可使用本文所述的制造工艺来提高封装的质量，因为此类工艺可确保均匀的封装厚度以及在将子模块组装到最终器件封装(例如，组件)中之前对单独子模块加以冷却。
在一些具体实施中，本文所述的封装可为复合封装(例如，由两个或更多个子模块制成的组合封装)。复合封装可包括高功率模块(例如，汽车高功率模块(AHPM))，其为第一(左侧)子模块部件和第二(右侧)子模块的形式。此类子模块可在通过例如按压型银烧结连接之前单独地模制并磨掉(并以其他方式处理)。(用于单独子模块中的每个的)单独工艺在生成封装之前将子模块连接在一起时改善了子模块的易操作性。
在一些具体实施中，复合封装可生成具有多个部件(例如，管芯、间隔件、衬底、焊料等)的夹层封装(即，在一个封装中堆叠的两个或更多个子模块)，这些部件可用于形成对封装厚度尺寸具有更宽容差的堆叠。例如，本文所述子模块中的一者或多者可具有的厚度为在大约1.5至3mm范围内，整个封装厚度可为在大约4.0至7mm的范围内。
二合一封装(例如，夹层封装)(也称为多子模块封装)可提供比在未在整个封装上拆分子模块的情况下生成的单个模块更宽的容差的优点。双子模块封装可减少封装翘曲和/或提供可变形态，而不影响此类组装好的器件的操作。在一些具体实施中，多子模块封装可提供子模块器件内的一个或多个间隔件上的更宽研磨范围，以允许通过附加研磨来满足封装容差。包括在子模块内的间隔件可称为子模块间隔件。包括在子模块之间的间隔件可称为模块间间隔件。
在一些具体实施中，本文所述的多子模块封装可提供改善的器件故障监测，因为器件在组装到最终器件封装中之前可加以部分测试。在一些具体实施中，多子模块封装还可实现例如部件之间的间隙的更早清洗，以确保保持线粘合质量。在一些具体实施中，多子模块封装可简化针对检测短路事件的工艺挑战，这些短路事件可对用于冷却部件的水夹套封装造成损坏。
在一些具体实施中，本文所述的子模块(及包括这些子模块的最终封装)可用于具有高电压(例如，高于600V)、高电流密度(例如，在100A至800A之间(例如，400A))和/或高开关频率(例如，大于1kHz)的应用。在一些具体实施中，本文所述的子模块可为或可包括多芯片公共栅极/源极，其在薄型封装下方。
这些子模块可包括在多种应用中，包括例如高功率器件应用(例如，大于600V的高功率应用(尤其是在使用碳化硅管芯时)、大于400V的高功率应用(例如，在使用硅管芯时))。在一些具体实施中，这些模块可包括在多种应用中，包括例如汽车应用(例如，汽车高功率模块(AHPM)、电动车辆、混合动力电动车辆)、计算机应用、工业设备、牵引逆变器、车载充电应用、反相器应用等等。在一些具体实施中，本文所述半导体管芯中的一者或多者可包括或可为汽车高功率模块(AHPM)功率器件的至少一部分。
图1A是根据一个示例性实施方案的示意图，其示出了封装100的平面图，封装100包括具有双侧冷却的至少两个子模块。具体地讲，封装100包括第一子模块LMOD(在底部上示出)和第二子模块RMOD(在顶部上示出)。虽然被示出为包括两个子模块，但在一些具体实施中，封装100可包括附加子模块。
虽然未在图1A或图1B中示出，但封装100的子模块RMOD，LMOD中的每个可包括一个或多个衬底。例如，在一些具体实施中，封装100可为双冷子模块，其在半导体管芯的第一侧面上(子模块LMOD上)具有第一衬底(未图1A中示出)，并且在半导体管芯的第二侧面上(子模块RMOD上)具有第二衬底(未在图1A中示出)。与多个衬底有关的附加细节将结合下图中的至少一些图描述。
图1B是示意图，其示出了封装100(没有引线)的一部分的侧视图，封装100包括设置在封装100内的至少两个子模块RMOD，LMOD。侧视图来自图1A的经封装的半导体器件(例如，封装100)的方向S3。如图1B所示，模块间层INT设置在子模块RMOD与子模块LMOD之间，并且沿着平面Q3对准。模块间层INT可为间距(及其中设置的材料)，其可用于提供子模块RMOD，LMOD的双侧冷却和构成子模块RMOD，LMOD的各部件的冷却的至少一部分。模块间层INT可具有厚度T7(例如，竖直厚度)。模块间层INT还可为机构，可将子模块RMOD，LMOD的部件穿过机构进行电连接(例如，电联接)或电绝缘。模块间层INT可为冷却表面，其作为子模块RMOD，LMOD之间的公共冷却衬底加以共享。下面将描述与双冷却有关的更多细节。
图1C是根据一个示例性实施方案的示意图，其示出了子模块RMOD，LMOD的部件的剖视图。图1C中的尺寸略微夸大或扭曲(相对于图1A和图1B)以更清楚地示出封装100的主要元件。具体地讲，图1C中不包括间隔件元件中的一些，并且未示出元件中的一些的细节中的一些。图1D示出了包括未在图1C中示出的间隔件元件中的一些的更详细视图。
图1C中的子模块LMOD和子模块RMOD沿着图1A所示的剖切线Q2示出(并且沿着方向S2观察)。子模块RMOD包括衬底HR，其联接到半导体管芯R20A和间隔件RS-c。半导体管芯R20A电联接到(沿S1方向，如图1A所示)从子模块RMOD延伸的引线119A(其可为子模块RMOD的引线框的一部分)。
模块间层INT设置在子模块RMOD与子模块LMOD之间。子模块LMOD包括衬底HL，其联接到半导体管芯L20C和间隔件LS-a。半导体管芯L20C电联接到如图1A所示那样沿S1方向从子模块LMOD延伸的引线119C(其可为子模块LMOD的引线框的一部分)。虽然未示出，但在一些具体实施中，用于子模块中的一者的引线可沿与用于子模块中的另一者的引线不同的方向延伸。在一些具体实施中，第一子模块RMOD可为右侧子模块，并且第二子模块LMOD可为左侧子模块。引线119B和119C也从封装100延伸。
如图1C所示，半导体管芯R20A的厚度T1等于间隔件RS-c的厚度T2。在一些具体实施中，厚度T1大于或小于厚度T2。虽然未在图1C中示出，但可将相同厚度参数应用于子模块LMOD的部件(例如，半导体管芯和间隔件)。
在一些具体实施中，半导体管芯R20A的长度L1与间隔件RS-a的长度L2相同。在一些具体实施中，半导体管芯R20A的长度L1小于或大于间隔件RS-c的长度L2。虽然未在图1C中示出，但可将相同长度参数应用于子模块LMOD的部件(例如，半导体管芯和间隔件)。
如图1C所示，半导体管芯和间隔件的取向在子模块内被限定，以使得一个子模块中的半导体管芯可联接到子模块中的另一者的间隔件。如果并排取向，则这些子模块在制造方面将是类似的(这将在下文更详细描述)。例如，子模块LMOD的间隔件LS-a经由模块间层INT联接到子模块RMOD的半导体管芯R20A。类似地，子模块RMOD的间隔件RS-c经由模块间层INT联接到子模块LMOD的半导体管芯L20C。
如图1C所示，子模块RMOD设置在封装100的侧面H1(也可称为RMOD侧面)上，并且子模块LMOD设置在封装100的侧面H2(也可称为LMOD侧面)上。通过沿着封装100的平面方向(例如，主平面)平分封装100来限定侧面H1和H2，平面方向是平面Q3(其沿着模块间层INT对准并且是水平取向的平面)。在一些具体实施中，模块间层INT可用作取向特征而非平面Q3，因为模块间层INT沿着平面Q3对准。由于侧面H1和H2由平面Q3(和模块间层INT)平分且是水平取向的，因此侧面H1和H2可称为水平取向的(或平面取向的)侧面(例如，水平取向的侧面H1和水平取向的侧面H2)。
子模块RMOD设置在模块间层INT的侧面H1上，并且子模块LMOD设置在模块间层INT的侧面H2上。因此，子模块LMOD和子模块RMOD位于封装100的相对侧面上。
与子模块RMOD相关联并且联接到半导体管芯R20A的引线119A位于模块间层INT的侧面H1上，并且与子模块LMOD相关联并且联接到半导体管芯120A的引线119B位于模块间层INT的侧面H2上。因此，引线119A和引线119B位于封装100的相对侧面上。
如图1C所示，半导体管芯R20A相对于间隔件RS-c横向地设置。因此，半导体管芯R20A和间隔件RS-c沿着模块间层INT对准，但在模块间层INT上方。类似地，半导体管芯120A和间隔件RS-c沿着模块间层INT对准，但在模块间层INT上方。
如图1C所示，封装100可沿着平面Q1平分，平面Q1与模块间层INT正交并且是竖直取向的平面(相对于模块间层INT和平面Q3)。平面Q1沿着与引线119A，119C相同的方向(即与图1A所示的S1相同的方向)对准。平面Q1设置在半导体管芯R20A与间隔件RS-c之间(例如，在这两者之间平分子模块RMOD)。平面Q1还设置在半导体管芯120A与间隔件LS-a之间(例如，在这两者之间平分子模块LMOD)。平面Q1将模块分成侧面V1和V2。由于侧面V1和V2由平面Q1平分且是竖直取向的，因此侧面V1和V2可称为竖直取向的侧面(例如，竖直取向的侧面V1和竖直取向的侧面V2)。
如图1C所示，模块间层INT设置在半导体管芯R20A与间隔件LS-a之间，并且模块间层INT设置在半导体管芯120A与间隔件RS-c之间。然而，如图1C所示，半导体管芯R20A和间隔件LS-a的取向相对于半导体管芯120A和间隔件RS-c的取向是翻转的。具体地讲，如在图1C中自上而下取向的侧面V1上的封装100的竖直堆叠是衬底HR、半导体管芯R20A、模块间层INT、间隔件LS-a和衬底HL。如在图1C中自上而下取向的侧面V2上的封装100的竖直堆叠是衬底HR、间隔件RS-c、模块间层INT、半导体管芯L20C和衬底HL。因此，在衬底HL与衬底HR之间，半导体管芯和间隔件在侧面V1上围绕模块间层INT的取向相对于半导体管芯和间隔件在侧面V2上围绕模块间层INT的取向是相反的(或翻转的)。
对角取向的象限包括相同(或类似)元件，并且竖直取向的象限包括不同元件。例如，象限V2-H2包括半导体管芯L20C，并且对角相邻象限V1-H1包括半导体管芯R20A。象限V2-H1包括间隔件RS-c，并且对角相邻象限V1-H2包括间隔件LS-a。例如，象限V2-H2包括半导体管芯L20C，并且竖直相邻象限V2-H1包括间隔件RS-c。象限V1-H2包括间隔件LS-a，并且水平相邻象限V1-H1包括半导体管芯R20A。
如图1C所示，模块间层INT可为用于子模块LMOD，RMOD两者的双侧冷却元件或可为其一部分。例如，子模块LMOD可包括衬底HL和模块间层INT，衬底HL用于在一个侧面上冷却，模块间层INT用于在另一个侧面上冷却。子模块RMOD可包括衬底HR和模块间层INT，衬底HR用于在一个侧面上冷却，模块间层INT用于在另一个侧面上冷却。因此，模块间层INT可为公共层，其用于冷却子模块LMOD，RMOD两者。
在一些具体实施中，第一衬底HL、第二衬底HR和模块间层INT被配置为向子模块RMOD和子模块LMOD中包括的多个部件提供热冷却。在一些具体实施中，模块间层INT可包括至少一种材料，其对第一子模块RMOD和第二子模块LMOD进行热冷却。
图1D是示意图，其示出了图1C所示的子模块LMOD，RMOD的部件的剖视图的变型。沿着图1A所示的剖切线Q1示出了子模块LMOD和子模块RMOD。在此具体实施中，包括半导体管芯R20A，L20C的象限还包括间隔件。半导体管芯R20A，L20C可比间隔件RS-c，LS-a更薄，因此为了实现在整个子模块LMOD，RMOD厚度上的一致性，可将间隔件联接到半导体管芯R20A，L20C。
具体地讲，如图1D所示，子模块RMOD包括第一半导体管芯R20A，其联接到第一衬底HR并且设置在间隔件RS-a与第一衬底HR之间。子模块RMOD还包括间隔件RS-c，其与第一模块层111中的第一半导体管芯R20A(和间隔件RS-a)横向地设置。另外，如图1D所示，第二半导体管芯L20C联接到第二衬底HL，并且设置在间隔件LS-c与第二衬底HL之间。另外，子模块LMOD包括间隔件LS-a，其与第二模块层113中的第二半导体管芯L20C横向地设置。
在此具体实施中，模块间层INT设置在间隔件RS-a与第三间隔件LS-a之间(并且可电联接这两者)。模块间层INT还设置在间隔件RS-c与间隔件LS-c之间(并且可电联接这两者)。
如图1D所示，侧面V1上的竖直堆叠相对于侧面V2上的竖直堆叠是翻转的。上文结合图1C所述的取向特征可应用于图1D。具体地讲，如在图1D中自上而下取向的侧面V1上的封装100的竖直堆叠是衬底HR、半导体管芯R20A、间隔件RS-a、模块间层INT、间隔件LS-a和衬底HL。如在图1C中自上而下取向的侧面V2上的封装100的竖直堆叠是衬底HR、间隔件RS-c、模块间层INT、间隔件LS-c、半导体管芯L20C和衬底HL。因此，在衬底HL与衬底HR之间，半导体管芯和间隔件在侧面V1上围绕模块间层INT的取向相对于半导体管芯和间隔件在侧面V2上围绕模块间层INT的取向是相反的(或翻转的)。
如图1D所示，间隔件RS-c的厚度T2等于(例如，基本上等于)组合的半导体管芯R20A的厚度T1和间隔件RS-a的厚度T3。因此，与模块间层INT接触的子模块RMOD的表面可沿着间隔件RS-a和间隔件RS-c(以平面方式)对准。类似地，间隔件LS-a的厚度T6等于(例如，基本上等于)组合的半导体管芯L20C的厚度T5和间隔件LS-c的厚度T4。
图1E是沿着图1A所示的线R剖切的封装100的侧剖视图。如图1E所示，引线119A和119B从子模块RMOD延伸，并且延伸到封装100的外部(例如，暴露于封装100的外部)。引线119A和119B经由衬底HR电联接到子模块RMOD(和/或其中设置的其他部件)。引线119A(沿着平面Q3)延伸出子模块RMOD的一端，并且引线119B(沿着平面Q3)延伸出子模块RMOD的相对端。
图1F示出了图1E所示封装100的侧剖视图的放大部分(以虚线示出)的示例性剖视图。如图所示，子模块RMOD包括衬底HR。在此具体实施中，衬底HR联接到半导体管芯R20A(例如，绝缘栅双极晶体管(IGBT)器件)和半导体管芯R20B(例如，快恢复二极管(FRD))。子模块RMOD(沿着此视图)包括间隔件RS-a和RS-b，并且子模块LMOD包括间隔件LS-a和LS-b。间隔件RS-a可经由设置在模块间层INT中的间隔件(未示出)联接到间隔件LS-a，以使得间隔件RS-a可电联接到间隔件LS-a和半导体管芯R20A。类似地，间隔件RS-b可经由设置在模块间层INT中的间隔件(未示出)联接到间隔件LS-b，以使得间隔件RS-b可电联接到间隔件LS-b和半导体管芯R20B。
如图1E所示，引线119A中的每个的至少一部分朝向封装100的RMOD侧面(远离LMOD侧面)弯曲(在两个拐点处弯曲)。另外，引线119B朝向封装100的RMOD侧面(远离LMOD侧面)弯曲(利用一个拐点以90度角弯曲)。在一些具体实施中，根据应用板设计，引线成形类型可为笔直的或以不同角度弯曲。
图1G是沿着图1A所示的线L剖切的封装100的侧剖视图。如图1E所示，引线119B从子模块LMOD延伸，并且延伸到封装100的外部(例如，暴露于封装100的外部)。引线119B经由衬底HL电联接到子模块LMOD(和/或其中设置的其他部件)。引线119D从子模块RMOD延伸，并且延伸到封装100的外部(例如，暴露于封装100的外部)。引线119D经由衬底HR电联接到子模块RMOD(和/或其中设置的其他部件)。引线119B沿一个方向(沿着平面Q3)从子模块LMOD延伸，并且引线119D沿相反方向(沿着平面Q3)从子模块RMOD延伸。
图1H示出了图1G所示封装100的侧剖视图的放大部分(以虚线示出)的示例性剖视图。如图所示，子模块LMOD包括衬底HL。在此具体实施中，衬底HL联接到半导体管芯L20C(例如，绝缘栅双极晶体管(IGBT)器件)和半导体管芯L20D(例如，快恢复二极管(FRD))。子模块RMOD(沿着视图)包括间隔件RS-c和RS-d，并且子模块LMOD包括间隔件LS-c和LS-d。间隔件RS-c可经由设置在模块间层INT中的间隔件(未示出)联接到间隔件LS-c，以使得间隔件RS-c可电联接到间隔件LS-c和半导体管芯L20C。类似地，间隔件RS-d可经由设置在模块间层INT中的间隔件(未示出)联接到间隔件LS-d，以使得间隔件RS-d可电联接到间隔件LS-d和半导体管芯L20D。
如图1H所示，引线119B中的每个的至少一部分朝向封装100的RMOD侧面(远离LMOD侧面)弯曲(在两个拐点处弯曲)。另外，引线119D(其联接到子模块RMOD的HR衬底)朝向封装100的RMOD侧面(远离LMOD侧面)弯曲(利用一个拐点以90度角弯曲)。在一些具体实施中，根据应用板设计，引线成形类型可为笔直的或以不同角度弯曲。
在一些具体实施中，一个或多个二极管半导体器件可包括在子模块LMOD和/或RMOD中。例如，在半导体管芯的晶体管器件中所包括的体二极管对于特定电路应用不足够的情况下，二极管半导体器件可包括在封装100中。在一些具体实施中，封装100可包括多个二极管器件。在一些具体实施中，封装100可包括1∶1比率的二极管器件和晶体管器件。在一些具体实施中，封装100可包括大于或小于1∶1(例如，1∶2、2∶1)比率的二极管器件和晶体管器件。
在一些具体实施中，图1G和图1H所示的半导体管芯L20C，L20D例如可与低侧晶体管相关联，或可包括低侧晶体管。在一些具体实施中，图1E和图1F所示的半导体管芯R20A，R20B例如可与高侧晶体管相关联，或可包括高侧晶体管。在一些具体实施中，半导体管芯(例如，R20A，R20B，L20C，L20D)中的一者或多者可以以非倒装芯片配置或以倒装芯片配置来取向。
在一些具体实施中，引线119A至119E中的一者或多者或其一部分可沿不同方向、以不同角度(例如，小于90度)或利用不止两个拐点弯曲。例如，引线119A至119E中的一者或多者或其一部分并不朝向RMOD侧面弯曲，而是可朝向LMOD侧面弯曲。在一些具体实施中，根据应用板设计，引线成形类型可为笔直的或以不同角度弯曲。
包括在子模块RMOD中的部件可(至少部分或完全)包封在模制料R120中，并且包括在子模块LMOD中的部件可(至少部分或完全)包封在模制料L120中。在一些具体实施中，模制料R120和/或模块L120可为环氧树脂模制化合物(EMC)，其可用于保护电路免受周围环境的影响。在一些具体实施中，衬底HR，HL可有助于隔离和/或冷却部件。
在一些具体实施中，子模块RMOD，LMOD可经由模块间层INT加以热联接和/或电联接。在一些具体实施中，子模块RMOD，LMOD可经由模块间层INT加以热隔离和/或电隔离。在一些具体实施中，模块间层INT中的间隙填充材料可包括例如B阶段膜(B-stage film)、凝胶、环氧树脂等等。在一些具体实施中，模块间层INT中的间隙填充材料可为热绝缘材料和电绝缘材料。在一些具体实施中，导电的一个或多个间隔件可与作为热绝缘材料和电绝缘材料的间隙填充材料一起包括在模块间层INT中。
在一些具体实施中，模块间层INT中的间隙填充材料可为热界面材料(例如，热界面膜、热界面浆料、热界面相变材料等)。热界面材料可为电绝缘材料，但可为导热的。在此类具体实施中，热界面材料可有利于例如子模块RMOD，LMOD之间的热传递。在一些具体实施中，导电的一个或多个间隔件可与作为导热材料但为电绝缘材料的热界面材料(作为间隙填充材料)一起包括在模块间层INT中。
在一些具体实施中，模块间层INT可包括热界面材料，并且可不包括间隔件。在此类具体实施中，子模块RMOD和子模块LMOD可为电独立的，但为热联接的。例如，热可在侧面V1上沿着方向Z1(从衬底HR到衬底HL的方向)从半导体管芯R20A流过间隔件RS-a、模块间层INT和间隔件LS-a。热可在侧面V2上沿着方向Z2(从衬底HL到衬底HR的方向和相反方向Z1)从半导体管芯L20C流过间隔件RS-c、模块间层INT和间隔件LS-c。因此，子模块RMOD，LMOD可为电隔离或单独的子模块，但为热联接的，以便在例如衬底HR与衬底HL之间实现双冷却目的。
在一些具体实施中，衬底HL和/或HR可为直接粘合的金属衬底(例如，直接粘合的铜(DBC)衬底)。衬底HR和/或HL可包括例如一个或多个金属层和一个或多个电介质层。在一些具体实施中，衬底HR和/或HL可包括电介质，其设置在直接粘合的铜(DBC)衬底中的第一导体与第二导体之间。在一些具体实施中，衬底HR和/或HL的金属层中的一者或多者可被图案化，并且可被配置为迹线、焊盘等等。
虽然未在所有具体实施中示出，但上述部件(半导体管芯、间隔件、衬底等等)中的一者或多者可经由粘合层加以联接(例如，电联接、以绝缘方式联接)，粘合层可为或可包括烧结层、焊接层和/或其他粘合层。
虽然未在图1A至图1H中示出，但在一些具体实施中，封装100可包括不止两个子模块。例如，第一子模块可包括衬底，其在第一子模块的至少一个侧面(例如，外表面)上。第一模块间层可设置在第一子模块与第二子模块之间，并且第二模块间层可设置在第二子模块与第三子模块之间。衬底可包括在第三子模块的至少一个侧面上。在一些具体实施中，第二子模块还可包括衬底。
图2A和图2B是示意图，其示出了在研磨之前(在间隔件暴露之前)图1A至图1H所示的子模块RMOD的平面图。图2A描绘了子模块RMOD的顶视图，其示出了组装好的封装100的右侧部分。
图2B描绘了子模块RMOD的底视图(当与另一个子模块(例如，子模块LMOD)联接时，底侧可暴露在封装100的外部)。子模块RMOD的底视图示出了衬底HR的底表面通过子模块RMOD暴露。
此处，子模块RMOD已被制造、组装、模制、清洗和线粘合以生成可组装到组装好的封装100中的部件。图2C至图2F是示意图，其示出了封装100的子模块RMOD的各种剖视图。
图2C是示意图，其示出了沿着图2B所示的线B1剖切的侧剖视图。图2D示出了图2C的放大部分(以虚线示出)。图2D示出了联接到衬底HR的间隔件RS-c和RS-d。
图2E是示意图，其示出了沿着图2B所示的线B2剖切的侧剖视图。图2F示出了图2E的放大部分(以虚线示出)。图2F示出了分别联接到半导体管芯R20A和R20B的半导体管芯间隔件RS-a和RS-b。
图3A和图3B是示意图，其示出了在研磨之前(在间隔件暴露之前)图1A至图1H中所示的子模块LMOD的平面图。图3A描绘了子模块LMOD的顶视图，其示出了组装好的封装100的左侧部分。
图3B描绘了子模块LMOD的底视图(当与另一个子模块(例如，子模块LMOD)联接时，底侧可暴露在封装100的外部)。子模块LMOD的底视图示出了衬底HR的底表面通过子模块LMOD暴露。
此处，子模块LMOD已被制造、组装、模制、清洗和线粘合以生成可组装到组装好的封装100中的部件。图3C至图3F是示意图，其示出了封装100的子模块LMOD的各种剖视图。
图3C是示意图，其示出了沿着图3B所示的线C1剖切的侧剖视图。图3D示出了图3C的放大部分(以虚线示出)。图3D示出了联接到衬底HL的间隔件LS-a和LS-c。
图3E是示意图，其示出了沿着图3B所示的线C2剖切的侧剖视图。图3F示出了图3E的放大部分(以虚线示出)。图3F示出了分别联接到半导体管芯L20C和L20D的半导体管芯间隔件LS-c和LS-d。
图4A至图4K是示意图，其示出了制造本文所述封装的至少一部分的方法。在此示例中，工艺流程可涉及封装100的右侧部分(例如，子模块RMOD)。图4A中的制造方法可包括限定(例如，形成)衬底(例如，衬底HR)和/或使衬底的层(例如，金属层)图案化。
图4B示出了将粘合层404(例如，焊料层、导电环氧树脂层、烧结材料)丝网印刷在衬底HR上。图4C包括将半导体管芯R20A，R20B和间隔件RS-c，RS-d联接到层404上。
图4D示出了将引线119A，119B，119D(其可为引线框的一部分)联接到子模块RMOD上。引线119A、119B和119D可电联接到半导体管芯R20A，R20B中的一者或多者和/或间隔件RS-c，RS-d中的一者或多者。在图4D处，可在高温下执行第一回流以将半导体管芯R20A，R20B中的一者或多者和/或间隔件RS-c，RS-d中的一者或多者联接到衬底HR。另外，可执行第一清洗。
图4E示出了包括将例如粘合层414(例如，焊料层、导电环氧树脂层、烧结材料)分配在半导体管芯R20A，R20B上。图4F示出了将间隔件RS-a和RS-b联接到粘合层414。如图4G所示，横向于间隔件RS-c的间隔件RS-a的表面积可大约与间隔件RS-c的表面积相同。类似地，横向于间隔件RS-d的间隔件RS-b的表面积可大约与间隔件RS-d的表面积相同。间隔件RS-a和RS-c可具有大于间隔件RS-c和RS-d的表面积。可在高温下执行第二回流工艺以将间隔件RS-a，RS-b中的一者或多者联接到半导体管芯R20A，R20B。
图4G示出了对子模块RMOD内的粘合线/引线执行线粘合。图4H至图4J示出了在由模制料R120包覆模制之后但在研磨之前子模块RMOD的顶视图、侧视图和底视图。如图4J所示，衬底HR的一部分通过模制料R120暴露。
图5K描绘了在研磨模制料R120以暴露间隔件RS-a至RS-d之后的顶视图。例如，可执行研磨以获得预定厚度，从而暴露间隔件。然后器件可用例如电镀和最终组装加以处理。最终组装可为通过银烧结/干式卡箍(dry clamp)等连接(例如，夹入、联接)两个部分。在连接完成后，可用凝胶、B阶段膜、环氧树脂等填充这两个部分之间形成的间隙。
在一些具体实施中，本文所述的子模块可与烧结工艺(例如，银烧结工艺)兼容，其中部件之间(例如，引线框与半导体管芯之间)的界面使用烧结材料和工艺来形成。在一些具体实施中，可能希望烧结界面(其可涉及固体材料在热和高压下的聚结)具有与碳化硅管芯相关联的高结温度。烧结界面可(相对于例如焊接和回流界面)具有所需的热性能、可靠性和/或温度系数。
图5A至图5K是示意图，其示出了制造本文所述封装的至少一部分的方法。在此示例中，工艺流程可涉及封装100的右侧部分(例如，子模块RMOD)。由于图5A至图5K所示的工艺与结合图4A至图4K所述的工艺相对应，因此本文将不再重复处理步骤和细节。然而应当注意，子模块LMOD的部件(例如，半导体管芯L20C，L20D和间隔件LS-a至LS-d)包括在图5A至图5K的工艺流程中。
如图4A至图4K和图5A至图5K所示，子模块的取向大致相同。例如，在图4A至图4K中，联接到半导体管芯R20A，R20B的引线119A设置在衬底HR的左侧上，并且间隔件(厚间隔件)RS-c，RS-d位于衬底HR的右侧上。类似地，在图5A至图5K中，联接到半导体管芯L20C，L20D的引线119D设置在衬底HL的左侧上，并且间隔件(厚间隔件)LS-a，LS-b位于衬底HR的右侧上。
图6是示意图，其示出了使用本文所述子模块RMOD和LMOD制造最终组件的方法。子模块RMOD翻转并且联接到子模块LMOD。具体地讲，子模块RMOD和LMOD如虚线所示的那样对准，以使得间隔件RS-a与间隔件LS-a对准，间隔件RS-b与间隔件LS-b对准，间隔件RS-c与间隔件LS-c对准，并且间隔件RS-d与间隔件LS-d对准。换句话讲，子模块间隔件(LS-a至LS-d)与子模块间隔件(RS-a至RS-d)对准。
间隔件INT-a至INT-d(其是模块间间隔件)可包括在相应子模块RMOD，LMOD中的上述间隔件对中的每一者之间。在此具体实施中，四个间隔件INT-a至INT-d可包括在子模块RMOD，LMOD之间。间隔件INT-a至INT-d可包括在模块间层INT中，并且可限定模块间层INT内的间隙。间隔件INT-a至INT-d可最初联接到子模块RMOD或子模块LMOD。
在一些具体实施中，上述模块间间隔件中的一者或多者可被配置为将IGBT源极焊盘电连接到衬底(例如，DBC)。在一些具体实施中，上述模块间间隔件中的一者或多者可被配置为将二极管(例如，FRD)阳极电连接到衬底(例如，DBC)。
图7A至图7C示出了在已联接子模块RMOD，LMOD之后的封装100的各种视图。图7A示出了至少部分暴露的衬底HR，并且图7C示出了至少部分暴露的衬底HL。在图7B中的封装的侧视图中示出了模块间层INT。在添加间隔件INT-a至INT-d并且经由间隔件INT-a至INT-d联接子模块RMOD，LMOD之后，可将模制料(例如，凝胶/环氧树脂)填充到各部件之间的空间中作为模块间层INT的一部分。
图8是示意图，其示出了引线119已弯曲的封装100的侧视图。封装100在一些具体实施中可包括增加的封装厚度(模块间层INT间距)以允许封装100中的各层之间的附加冷却。
图9A至图9C是流程图，其共同示出了用于制造包括至少两个子模块的半导体封装的方法。在一些具体实施中，方法可包括制造多个子模块并且以并排方式联接这些子模块。在一些具体实施中，可基于图9A所示的方法来制造第一子模块，并且可基于图9B所示的方法来制造第二子模块。可基于图9C所示的方法将这些子模块组合到单个封装中。
如图9A所示，制造第一子模块(例如，子模块RMOD)可包括在衬底的导电层内限定图案(方框902)。可在DBC的导电层(例如，金属层)内限定图案。在一些具体实施中，图案可包括一个或多个半导体管芯和/或一个或多个间隔件的位置。
将第一半导体管芯联接到衬底的导电层的第一部分(方框904)。联接可包括使用粘合层(例如，焊接层、烧结材料、导电环氧树脂)加以联接。
将第一间隔件联接到导电层的第二部分(方框906)。联接可包括使用粘合层(例如，焊接层、烧结材料、导电环氧树脂)加以联接。第一间隔件的厚度可大于第一半导体管芯的厚度。
方法可包括将第二间隔件联接到第一半导体管芯(方框908)。第二间隔件的厚度可小于第一间隔件的厚度。第二间隔件和第一半导体管芯(在联接时)的组合厚度可等于(例如，基本上等于)第一间隔件的厚度。
虽然未示出，但在一些具体实施中，一个或多个引线可联接到导电层。可在方框902和910之间的任何点处联接所述一个或多个引线。
可将模制料施加到第一子模块(方框910)。模制料可完全包封第一间隔件、第二间隔件和/或第一半导体管芯。模制料可完全包封衬底。在一些具体实施中，衬底的至少一部分保持暴露。例如，即使采用模制工艺，也可暴露衬底的第二导电层(在第一导电层的相对侧面上)。
如图9A所示，可暴露第一子模块的第一间隔件的表面和第二间隔件的表面(方框912)。在一些具体实施中，可磨掉模制料的至少一部分以暴露第一间隔件和第二间隔件。在一些具体实施中，可移除模制料的至少一部分以提供通向第一子模块的部件中的任何者(例如，管芯和/或衬底)的入口。
图9B示出了用于制造第二子模块的方法。由于方框922至932中的处理基本上与结合方框902至912所述的那些相同，因此将不再重复这些细节。应当注意，第二子模块包括第三间隔件和第四间隔件，第三间隔件联接到第二衬底的导电层，第四间隔件联接到第二半导体管芯，第二半导体管芯联接到第二衬底的导电层。
如图9C所示，可通过经由模块间间隔件将第二间隔件联接到第三间隔件(方框940)来将第一子模块联接到第二子模块。可包括附加子模块间隔件和/或模块间间隔件。例如，可将第一子模块的第一间隔件联接到第二子模块中所包括的第四间隔件。
如图9C所示，将模制料施加在第一子模块与第二子模块之间(方框942)。可通过模制料包封模块间间隔件(以使得它们不暴露)。施加在第一子模块与第二子模块之间的模制料可包括在模块间层(例如，模块间层INT)的至少一部分中(例如，可限定所述至少一部分)。模块间间隔件还包括在模块间层(例如，模块间层INT)的至少一部分中。
在一些具体实施中，第一半导体管芯可为IGBT器件，并且第二半导体管芯可为另一个IGBT器件或另一种类型的器件。在一些具体实施中，通过至模块间间隔件侧面的粘合层(例如，焊料等)将第二子模块电连接到第一子模块。在一些具体实施中，联接第一子模块和第二子模块得到经封装的汽车高功率模块(AHPM)功率器件。
图10A至图10C是示意图，其示出了用于制造结合至少图6和图9C所述的最终组装好的封装100的工具(及其部件)。图10A描绘了顶板1002、间隙支撑板1004a和1004b和底板1006，它们可用于支持(例如，两个或更多个子模块的组件)夹入到提供双侧冷却的一个封装(例如，封装100)中。例如，工具可用于控制封装100的厚度。
图10B是间隙支撑板1004a和1004b的俯视图。模块间层的至少一些部分(例如，模块间间隔件)形成在间隙支撑板1004a和1004b之间或设置在间隙支撑板1004a和1004b之间的开口1004(或空间)内，目的是为了考虑到例如将这些子模块压缩和粘合(例如，经由焊料加以电粘合等)在一起。模块间间隔件例如可设置在间隙支撑板1004a和1004b之间限定的开口1004内。开口1004由以镜像配置取向时的此对间隙支撑板1004a和1004b限定。
在此具体实施中，间隙支撑板1004a和1004b中的每一者限定U形。在一些具体实施中，间隙支撑板1004a和1004b可具有不同形状。在一些具体实施中，间隙支撑板1004a和1004b中的每一者可具有不同形状。在一些具体实施中，间隙支撑板1004a和1004b中的每一者可具有不同形状，只要可在间隙支撑板1004a和1004b之间限定开口(例如，开口1004)即可。
图10C示出了在与子模块LMOD，RMOD一起使用时图10A和图10B的工具。工具包括板1002、1004a和1004b和1006。另外，子模块LMOD和子模块RMOD被示出为被配合在一起。顶板1002可用于支撑子模块RMOD，并且底板1006可用于支撑子模块LMOD。间隙支撑板1004a和1004b可设置在子模块LMOD，RMOD之间，同时这些子模块经由模块间间隔件加以联接(例如，粘合)。间隙支撑板1004a和1004b可具有保持子模块LMOD，RMOD之间的所需间距(例如，竖直间距、模块间间距)(等于板1004a，1004b的厚度)的厚度，同时子模块LMOD，RMOD被联接。
在一些具体实施中，可在粘合层(例如，焊料材料)回流之后移除间隙支撑板1004a和1004b。例如，可将焊料施加到模块间间隔件与子模块间隔件之间，子模块间隔件包括在第一子模块中且暴露于第一子模块的表面上。还可将焊料施加在模块间间隔件与子模块间隔件之间，子模块间隔件包括在第二子模块中且暴露于第二子模块的表面上。可将模块间间隔件设置在间隙支撑板1004a和1004b中的开口1004内，同时将间隙支撑板1004a和1004b设置在第一子模块和第二子模块之间。在模块间间隔件的每个侧面上的焊料回流之后，可移除间隙支撑板1004a和1004b。在已移除间隙支撑板1004a和1004b之后，可将模制料设置在第一子模块和第二子模块之间的间隙中。
图11是示意图，其示出了用于本文所述封装的冷却(例如，排热)配置变型。如图11所示，可对封装100内的部件执行双侧冷却。如图11所示，冷却夹套1110可联接在每个子模块(在此示例中为子模块LMOD和RMOD)周围。具体地讲，冷却夹套1110的第一部分1110A联接到子模块RMOD的外表面(例如，暴露的衬底表面)，冷却夹套1110的第二部分1110B设置在子模块RMOD，LMOD之间，并且冷却夹套1110的第三部分1110B联接到子模块RMOD的外表面(例如，暴露的衬底表面)。冷却夹套1110的第二部分1110B联接到子模块RMOD和子模块LMOD的内表面。冷却夹套1110的第二部分1110B包括在应当包括模块间层(如上所述)的封装中。在此具体实施中，第一部分1110A、第二部分1110B和第三部分1110C彼此平行地对准。如图11所示，模块间间隔件RS-a，RS-b包括在封装100中。如图11，冷却夹套1110限定贯穿其中的内腔1120。因此，流体(例如，冷却液体、水、空气等)可流过内腔1120。流体可用于冷却封装100的各个表面。例如，当流体流过冷却夹套1110的第一部分1110A时，子模块RMOD的外表面可被冷却。内腔1120内的箭头用于示出流体流动方向。在一些具体实施中，流体流动方向可与图11所示的方向不同。
在一些具体实施中，冷却夹套1110可从图11所示的冷却夹套修改而来。例如，在一些具体实施中，冷却夹套1110可包括多个单独部分。作为具体示例，第一部分1110A可与第二部分1110B分开。在此类具体实施中，第一部分1110A可限定第一内腔，第一内腔与由第二部分1110B限定的第二内腔分开。第一流体可流过第一部分1110A的第一内腔，并且第二流体可流过第二部分1110B的第二内腔。
在一些具体实施中，冷却夹套1110可包括比图11所示更多或更少的部分。在一些具体实施中，冷却夹套1110内的内腔1120可限定弯曲通道，而非具有突变正交角度的通道。如图11所示，内腔1120的入口部分1110I(和入口开口)和内腔1120的出口部分1110O(和出口开口)与部分1110A，1110B正交。在一些具体实施中，入口部分1110I和/或出口部分1110O可与部分1110A，1110B中的一者或多者对准。
在一些具体实施中，图11所示的封装100可包括热界面材料。在一些具体实施中，例如，热界面材料可设置在子模块RMOD，LMOD之间，并且可包括在冷却夹套1110的至少一部分周围。虽然未在图11中示出，但在一些具体实施中，间隔件(例如，间隔件RS-a，RS-b)可排除在封装100之外。在此类具体实施中，子模块RMOD，LMOD可被电隔离，但可经由冷却夹套1110和热界面材料加以热联接。图12是示意图，其示出了可使用本文所述子模块(和封装)实现的示例性电路配置1200。电路是电流半桥AHPM。如图12所示，电路包括高侧器件(例如，P型器件(器件P))和低侧器件(例如，N型器件(器件N))。图12中标记了这些器件中每一者的源极集电极(C1和C2)、栅极(G1和G2)、发射极(E1和E2)和二极管(D1和D2)。图12中示出了高侧端子(H-term)、低侧端子(L-term)和输出端子Out。可在子模块内限定这些器件(例如，器件P、器件N)中的每一者。
图12所示的电路1200可例如在本文所述的子模块中实现。电路1200的端子H-term、L-term、Out可与引线119B、119D和119E相对应。与低侧端子相关联的器件的侧面可称为器件的低侧，并且与高侧端子相关联的器件的侧面可称为器件的高侧。在电路1200的操作中，可施加负载以感应电压来驱动IGBT1202和IGBT 1204。
图13是示意图，其示出了可使用本文所述子模块实现的示例性电路配置1300。此处，可堆叠三个AHPM电路1200以产生用于本文所述的任何应用的功率栅极驱动器件。电路配置1300可包括三个集成半桥驱动器以产生三个电流iu、iv和iw。
在一个一般方面，封装可包括第一子模块，第一子模块包括第一半导体管芯，第一半导体管芯联接到第一衬底和第一间隔件并且设置在第一间隔件与第一衬底之间。第一子模块可包括第二间隔件，其与第一半导体管芯横向地设置。封装可包括第二子模块，第二子模块包括第二半导体管芯，第二半导体管芯联接到第二衬底和第三间隔件并且设置在第三间隔件与第二衬底之间。第二子模块可包括第四间隔件，其与第二半导体管芯横向地设置。封装可包括模块间层，其设置在第一子模块与第二子模块之间，并且第一子模块的第一间隔件可经由模块间层电联接到第二子模块的第四间隔件。第一子模块的第二间隔件可经由模块间层电联接到第二子模块的第三间隔件。
在一些具体实施中，模块间层沿着水平平面在第二间隔件与第四间隔件之间对准。在一些具体实施中，从封装的第一子模块侧面到封装的第二子模块侧面，第一半导体管芯、第一间隔件、模块间层和第四间隔件限定第一竖直堆叠。从封装的第一子模块侧面到封装的第二子模块侧面，第二间隔件、模块间层、第三间隔件和第二半导体管芯限定第二竖直堆叠。
在一些具体实施中，第一半导体管芯、第一间隔件、模块间层和第四间隔件限定第一竖直堆叠。封装的第二子模块侧面、第二间隔件、模块间层、第三间隔件和第二半导体管芯可限定第二竖直堆叠。第一竖直堆叠可限定相对于第二竖直堆叠中的部件次序翻转的部件次序。
在一些具体实施中，第一衬底、第二衬底和模块间层被配置为向第一子模块和第二子模块中包括的多个部件提供热冷却。在一些具体实施中，第一半导体管芯是汽车高功率模块(AHPM)功率器件的第一部分，并且第二半导体管芯是汽车高功率模块(AHPM)功率器件的第二部分。
在一些具体实施中，第一半导体管芯联接到从第一子模块延伸的第一引线，并且第二半导体管芯联接到从第二子模块延伸的第二引线。第一引线和第二引线可从模块间层的相对侧面延伸。在一些具体实施中，第一子模块与第二子模块平行地对准。在一些具体实施中，第一半导体管芯包括至少一个绝缘栅双极晶体管器件和至少一个快恢复二极管。在一些具体实施中，第一半导体管芯和第一间隔件的组合厚度基本上等于第二间隔件的厚度。
在另一个一般方面，封装可包括第一子模块，第一子模块包括第一半导体管芯和第二间隔件，第一半导体管芯联接到第一衬底并且设置在第一间隔件与第一衬底之间，第二间隔件联接到第一衬底。第二间隔件的厚度可基本上等于在联接到第一间隔件时第一半导体管芯的组合厚度。封装可包括第二子模块，第二子模块包括第二半导体管芯和第四间隔件，第二半导体管芯联接到第二衬底并且设置在第三间隔件与第二衬底之间，第四间隔件联接到第二衬底。封装可包括模块间层，其设置在第一子模块与第二子模块之间。模块间层沿着水平平面对准，并且第一半导体管芯可在第一竖直堆叠内对准，第一竖直堆叠平行于包括第二半导体管芯的第二竖直堆叠。
在一些具体实施中，模块间层设置在第一子模块与第二子模块之间。第一衬底可位于模块间层的第一侧面上，并且第二衬底设置在模块间层的第二侧面上。第一衬底可限定封装的第一外表面的至少一部分，并且第二衬底可限定封装的第二外表面的至少一部分。
在一些具体实施中，模块间层被配置为向第一子模块和第二子模块提供公共热冷却表面。在一些具体实施中，封装还可包括冷却夹套，冷却夹套限定内腔并且包括联接到第一子模块的一部分和联接到第二子模块的一部分。
在又一个一般方面，形成封装的方法可包括对于第一子模块而言，将半导体管芯联接到衬底的导电层的图案的第一部分，将第一间隔件联接到衬底的导电层的第二部分，将第二间隔件联接到半导体管芯，将模制料施加到第一子模块，以及暴露第一子模块的至少第一间隔件的表面。方法还可包括对于第二子模块而言，暴露第二子模块的至少第三间隔件的表面，以及经由模块间间隔件将第二间隔件联接到第三间隔件。
在一些具体实施中，衬底是第一衬底，在没有中间半导体管芯的情况下将第二子模块的第三间隔件联接到第二子模块的第二衬底。在一些具体实施中，半导体管芯是第一半导体管芯，衬底是第一衬底，模块间间隔件是第一模块间间隔件。方法还可包括对于第二子模块而言，将第二半导体管芯联接到第二衬底的导电层，将第一间隔件联接到第二衬底的导电层，将第四间隔件联接到第二半导体管芯，通过模制料暴露第二子模块的至少第三间隔件的表面，以及经由第二模块间间隔件将第二子模块的第四间隔件联接到第一子模块的第一间隔件。
在一些具体实施中，方法可包括在经由模块间间隔件联接之后将模制料施加在第一子模块与第二子模块之间。在一些具体实施中，经由模块间间隔件将第二间隔件联接到第三间隔件包括将第一子模块夹紧到第二子模块。在一些具体实施中，经由模块间间隔件将第二间隔件联接到第三间隔件包括使用包括间隙支撑板的工具加以联接。
在至少一个一般方面，方法可包括形成封装。方法可包括对于第一子模块而言，将半导体管芯联接到衬底的导电层的图案的第一部分，将第一间隔件联接到衬底的导电层的第二部分，将第二间隔件联接到半导体管芯，将模制料施加到第一子模块，以及暴露第一子模块的至少第一间隔件的表面。方法可包括对于第二子模块而言，暴露第二子模块的至少第三间隔件的表面，以及经由模块间间隔件将第二间隔件联接到第三间隔件。
在一些具体实施中，衬底是第一衬底，在没有中间半导体管芯的情况下将第二子模块的第三间隔件联接到第二子模块的第二衬底。在一些具体实施中，半导体管芯是第一半导体管芯，衬底是第一衬底，并且模块间间隔件是第一模块间间隔件。方法可包括对于第二子模块而言，将第二半导体管芯联接到第二衬底的导电层，将第一间隔件联接到第二衬底的导电层，将第四间隔件联接到第二半导体管芯，通过模制料暴露第二子模块的至少第三间隔件的表面，以及经由第二模块间间隔件将第二子模块的第四间隔件联接到第一子模块的第一间隔件。
方法可包括在经由模块间间隔件联接之后将模制料施加在第一子模块与第二子模块之间。在一些具体实施中，经由模块间间隔件将第二间隔件联接到第三间隔件包括将第一子模块夹紧到第二子模块。在一些具体实施中，经由模块间间隔件将第二间隔件联接到第三间隔件包括使用包括间隙支撑板的工具加以联接。
应当理解，在前面的描述中，当元件诸如层、区域、衬底或部件被提及在另一个元件上，连接到另一个元件，电连接到另一个元件，联接到另一个元件，或电联接到另一个元件上时，元件可直接在另一个元件上，连接或联接到另一个元件上，或者可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接联接到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不通篇使用术语直接在...上、直接连接到...、或直接联接到...，但是被示为直接在元件上、直接连接或直接联接的元件可以此类方式提及。本申请的权利要求(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在...上方、在...上面、在...之上、在...下方、在...下面、在...之下、在...之以下等等)还旨在涵盖器件在使用或操作中的不同取向。在一些具体实施中，在...上面和在...下面的相对术语可分别包括竖直地在...上面和竖直地在...下面。在一些具体实施中，相邻可包括横向相邻或水平相邻。
本文所述的各种技术的具体实施可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)进行，并且装置可实现为专用逻辑电路。
可在计算系统中实现具体实施，计算系统包括后端部件(例如，作为数据服务器)，或者包括中间件部件(例如，应用服务器)，或者包括前端部件(例如，具有用户可通过其与具体实施进行交互的图形用户界面或Web浏览器的客户端计算机)，或者包括此类后端、中间件或前端部件的任何组合。部件可通过任何形式或介质的数字数据通信(例如，通信网络)互连。通信网络的示例包括局域网(LAN)和广域网(WAN)，例如互联网。
一些具体实施可使用各种半导体处理和/或封装技术来实现。一些具体实施可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等。
虽然所描述的具体实施的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落入具体实施的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的具体实施可包括所描述的不同具体实施的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种封装，其特征在于，包括：第一子模块、第二子模块和模块间层，
所述第一子模块包括：第一半导体管芯和第二间隔件，
所述第一半导体管芯联接到第一衬底和第一间隔件，并且设置在所述第一间隔件与所述第一衬底之间；
所述第二间隔件与所述第一半导体管芯横向地设置；
所述第二子模块包括：第二半导体管芯和第四间隔件，
所述第二半导体管芯联接到第二衬底和第三间隔件，并且设置在所述第三间隔件与所述第二衬底之间；
所述第四间隔件与所述第二半导体管芯横向地设置；
所述模块间层设置在所述第一子模块与所述第二子模块之间，所述第一子模块的所述第一间隔件经由所述模块间层电联接到所述第二子模块的所述第四间隔件，所述第一子模块的所述第二间隔件经由所述模块间层电联接到所述第二子模块的所述第三间隔件。
2.根据权利要求1所述的封装，其中，所述模块间层沿着水平平面在所述第二间隔件与所述第四间隔件之间对准。
3.根据权利要求1所述的封装，其中，从所述封装的所述第一子模块侧面到所述封装的所述第二子模块侧面，所述第一半导体管芯、所述第一间隔件、所述模块间层和所述第四间隔件限定第一竖直堆叠，
其中，从所述封装的所述第一子模块侧面到所述封装的所述第二子模块侧面，所述第二间隔件、所述模块间层、所述第三间隔件和所述第二半导体管芯限定第二竖直堆叠。
4.根据权利要求1所述的封装，其中，所述第一半导体管芯、所述第一间隔件、所述模块间层和所述第四间隔件限定第一竖直堆叠，
所述封装的所述第二子模块侧面、所述第二间隔件、所述模块间层、所述第三间隔件和所述第二半导体管芯限定第二竖直堆叠，所述第一竖直堆叠限定相对于所述第二竖直堆叠中的部件次序翻转的部件次序。
5.根据权利要求1所述的封装，其中，所述第一衬底、所述第二衬底和所述模块间层被配置为向所述第一子模块和所述第二子模块中包括的多个部件提供热冷却，
所述第一半导体管芯是汽车高功率模块功率器件的第一部分，并且所述第二半导体管芯是所述汽车高功率模块功率器件的第二部分。
6.根据权利要求1所述的封装，其中，所述第一半导体管芯联接到从所述第一子模块延伸的第一引线，并且所述第二半导体管芯联接到从所述第二子模块延伸的第二引线，所述第一引线和所述第二引线从所述模块间层的相对侧面延伸。
7.根据权利要求1所述的封装，其中，所述第一子模块与所述第二子模块平行地对准，所述第一半导体管芯和所述第一间隔件的组合厚度基本上等于所述第二间隔件的厚度。
8.根据权利要求1所述的封装，其中，所述第一半导体管芯包括至少一个绝缘栅双极晶体管器件和至少一个快恢复二极管。
9.一种封装，其特征在于，包括：
第一子模块，所述第一子模块包括第一半导体管芯和第二间隔件，所述第一半导体管芯联接到第一衬底并且设置在第一间隔件与所述第一衬底之间，所述第二间隔件联接到所述第一衬底，所述第二间隔件的厚度基本上等于在联接到所述第一间隔件时所述第一半导体管芯的组合厚度；
第二子模块，所述第二子模块包括第二半导体管芯和第四间隔件，所述第二半导体管芯联接到第二衬底并且设置在第三间隔件与所述第二衬底之间，所述第四间隔件联接到所述第二衬底；和
模块间层，所述模块间层设置在所述第一子模块与所述第二子模块之间，所述模块间层沿着水平平面对准，所述第一半导体管芯在第一竖直堆叠内对准，所述第一竖直堆叠平行于第二竖直堆叠，所述第二竖直堆叠包括所述第二半导体管芯。
10.根据权利要求9所述的封装，其中，所述模块间层设置在所述第一子模块与所述第二子模块之间，所述第一衬底位于所述模块间层的第一侧面上，并且所述第二衬底设置在所述模块间层的第二侧面上，所述第一衬底限定所述封装的第一外表面的至少一部分，所述第二衬底限定所述封装的第二外表面的至少一部分。
11.根据权利要求9所述的封装，其中，所述模块间层包括热界面材料，所述热界面材料被配置为向所述第一子模块和所述第二子模块提供公共热冷却表面。
12.根据权利要求9所述的封装，其中，所述封装还包括：
冷却夹套，所述冷却夹套限定内腔，并且包括联接到所述第一子模块的一部分和联接到所述第二子模块的一部分。
CN201920030220.7U 2018-01-18 2019-01-08 封装 Expired - Fee Related CN209592035U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921668810.9U CN210607250U (zh) 2018-01-18 2019-01-08 封装

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/874,355 2018-01-18
US15/874,355 US10553517B2 (en) 2018-01-18 2018-01-18 High power module semiconductor package with multiple submodules

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201921668810.9U Division CN210607250U (zh) 2018-01-18 2019-01-08 封装

Publications (1)

Publication Number Publication Date
CN209592035U true CN209592035U (zh) 2019-11-05

Family

ID=67214258

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201920030220.7U Expired - Fee Related CN209592035U (zh) 2018-01-18 2019-01-08 封装
CN201921668810.9U Active CN210607250U (zh) 2018-01-18 2019-01-08 封装

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201921668810.9U Active CN210607250U (zh) 2018-01-18 2019-01-08 封装

Country Status (2)

Country Link
US (2) US10553517B2 (zh)
CN (2) CN209592035U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267656A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 功率模块的封装结构及封装方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US11121055B2 (en) * 2020-01-10 2021-09-14 Semiconductor Components Industries, Llc Leadframe spacer for double-sided power module
WO2022088179A1 (en) * 2020-11-02 2022-05-05 Dynex Semiconductor Limited High power density 3d semiconductor module packaging
US20240107654A1 (en) * 2020-12-03 2024-03-28 Cummins Inc. Enclosure assemblies, and related devices and methods

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543740A (en) 1995-04-10 1996-08-06 Philips Electronics North America Corporation Integrated half-bridge driver circuit
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JP2914342B2 (ja) * 1997-03-28 1999-06-28 日本電気株式会社 集積回路装置の冷却構造
US5920120A (en) * 1997-12-19 1999-07-06 Intel Corporation Assembly for dissipatating heat from a semiconductor chip wherein a stress on the semiconductor chip due to a thermally conductive member is partially relieved
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
KR101075169B1 (ko) 2003-08-27 2011-10-19 페어차일드코리아반도체 주식회사 파워 모듈 플립 칩 패키지
US7068097B2 (en) 2003-12-18 2006-06-27 The Boeing Company High frequency high power H-bridge power amplifier
JP4423462B2 (ja) 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
WO2005122249A2 (en) 2004-06-03 2005-12-22 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
US7126217B2 (en) * 2004-08-07 2006-10-24 Texas Instruments Incorporated Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support
US7227198B2 (en) 2004-08-11 2007-06-05 International Rectifier Corporation Half-bridge package
US8018056B2 (en) 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
KR100793916B1 (ko) 2006-04-05 2008-01-15 삼성전기주식회사 인쇄회로기판 내장형 커패시터의 제조방법
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7795724B2 (en) * 2007-08-30 2010-09-14 International Business Machines Corporation Sandwiched organic LGA structure
KR101524545B1 (ko) 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
JP5440010B2 (ja) * 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
CN102460695A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 布线基板以及电力变换装置
US20110260314A1 (en) 2010-04-27 2011-10-27 Stmicroelectronics S.R.L. Die package and corresponding method for realizing a double side cooling of a die package
JP5529208B2 (ja) * 2011-08-25 2014-06-25 トヨタ自動車株式会社 パワーモジュールの構造及び成形方法
US9892990B1 (en) * 2014-07-24 2018-02-13 Amkor Technology, Inc. Semiconductor package lid thermal interface material standoffs
US10292258B2 (en) * 2015-03-26 2019-05-14 Apple Inc. Vertical shielding and interconnect for SIP modules
DE102015108700A1 (de) * 2015-06-02 2016-12-08 Infineon Technologies Austria Ag Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
KR20180023488A (ko) * 2016-08-26 2018-03-07 삼성전기주식회사 반도체 패키지 및 반도체 패키지 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267656A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 功率模块的封装结构及封装方法

Also Published As

Publication number Publication date
US11127651B2 (en) 2021-09-21
US20190221493A1 (en) 2019-07-18
US10553517B2 (en) 2020-02-04
US20200194336A1 (en) 2020-06-18
CN210607250U (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
CN209592035U (zh) 封装
CN110444525A (zh) 半导体功率器件的封装件及封装半导体功率器件的方法
CN109698178B (zh) 半导体装置设备及其形成方法
CN111276447B (zh) 双侧冷却功率模块及其制造方法
CN107112294A (zh) 半导体装置以及功率模块
CN101675520B (zh) 电力用半导体模块
CN102903693A (zh) 功率器件封装模块及其制造方法
US20110260314A1 (en) Die package and corresponding method for realizing a double side cooling of a die package
CN108155168B (zh) 电子器件
US20220122906A1 (en) Stacked transistor chip package with source coupling
CN104681525A (zh) 一种多芯片叠层的封装结构及其封装方法
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
JP4906650B2 (ja) パワー半導体モジュール及びその製法
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
CN215183929U (zh) 双面散热的mosfet封装结构与电子装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
US20230326876A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
CN216288399U (zh) 半导体器件组件
CN116314043A (zh) 含有多层级电力基板的射频封装和相关联制造方法
JP6316073B2 (ja) 半導体モジュールの製造方法
CN118553697A (zh) 双面一体化直接液冷碳化硅功率模块封装结构及制备方法
CN118448401A (zh) 一种插件封装SiC MOSFET半桥结构及制备方法
JP2001250880A (ja) 金属ベース回路基板と電子モジュールの製造方法
JPS59210654A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191105

Termination date: 20200108