CN215183929U - 双面散热的mosfet封装结构与电子装置 - Google Patents

双面散热的mosfet封装结构与电子装置 Download PDF

Info

Publication number
CN215183929U
CN215183929U CN202121737841.2U CN202121737841U CN215183929U CN 215183929 U CN215183929 U CN 215183929U CN 202121737841 U CN202121737841 U CN 202121737841U CN 215183929 U CN215183929 U CN 215183929U
Authority
CN
China
Prior art keywords
drain
heat dissipation
island
chip
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121737841.2U
Other languages
English (en)
Inventor
谢文华
任炜强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhenmaojia Semiconductor Co ltd
Original Assignee
Shenzhen Zhenmaojia Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhenmaojia Semiconductor Co ltd filed Critical Shenzhen Zhenmaojia Semiconductor Co ltd
Application granted granted Critical
Publication of CN215183929U publication Critical patent/CN215183929U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

涉及一种双面散热的MOSFET封装结构，包括芯片主体、第一散热载片、封装胶体及第二散热载片。芯片主体翻转并接合于第一散热载片上，芯片主体的源极垫与柵极垫分别导通到第一散热载片的源极岛与柵极岛;封装胶体形成在第一散热载片上;封装胶体开设有连通到漏极层的第一限位孔以及在漏极层以外的第二限位孔,连通到第一散热载片的漏极岛;第二散热载片翻转并贴合在封装胶体上，第二散热载片的第一漏极柱插接于第一限位孔，以导通漏极层与第二散热载片，第二漏极柱插接于第二限位孔，以导通第二散热载片与第一散热载片的漏极岛。本实用新型的双面散热MOSFET封装结构具有器件双面的热容量高、在瞬间大功率的冲击下温升低和芯片内晶体管不容易过热烧毁的效果。

Description

双面散热的MOSFET封装结构与电子装置
本实用新型的优先权基础包括：申请号202110770519.8、申请日2021.07.07、专利名称为“双面散热的MOSFET封装结构”的发明申请案。
技术领域
本实用新型涉及功率半导体器件的封装技术领域，尤其是涉及一种双面散热的MOSFET封装结构与使用该封装结构的电子装置。
背景技术
MOSFET为金氧半场效晶体管（Metal-Oxide-Semiconductor Field-EffectTransistor）的简称,是一种广泛使用在模拟电路与数字电路的场效晶体管。MOSFET芯片的封装如同一般半导体封装的需求,希望封装体积越小越好,即芯片在封装尺寸中的面积占比越大越好,当芯片封装占比达到0.64以上(封装长宽各在芯片长宽的1.2倍以内)可称之为芯片尺寸封装(CSP)。当封装体积越小,则散热问题就是直面需要马上解决的,功率半导体器件的容易发热的问题更是需要时时考虑的要素。在已有的现有技术中,有人提出了双面散热的MOSFET封装结构或一些增强散热的设计方法。
中国发明专利公开号CN108288607A公开了一种增强散热的Power MOSFET及其设计方法。在MOSFET芯片封装的结构设计上,包括芯片和引线，引线从芯片中引出，PowerMOSFET的正面表面上设置有Source极的焊盘，Power MOSFET的底面设置有Drain极的焊盘，引线分别从芯片引出后电连接至Source极和Drain极的焊盘,即从Power MOSFET的芯片中引出引线连接至Source极焊盘。Power MOSFET正面Source极的焊盘面积与底面Drain极的焊盘面积大小相适配。然而现有技术若采用该专利相关技术中,引线是以打线工艺形成,打线的銲针只能接合在朝上一致方向的接点,当Power MOSFET的底面设置于Drain极的焊盘,位于Power MOSFET的正面表面上设置的Source极的焊盘上表面位于封装的顶面,Source极的焊盘下表面位于封装内侧且朝下面对MOSFET芯片,MOSFET芯片的打线焊盘与Source极的焊盘不是一致朝上,引线在打线接合上存在接合困难,目前封装工艺中并没有銲针接合时能180度转向銲针接合方向的设计;此外,引线是作为电讯号的传导,其过细的线径不利于导散热,故封装表面有双面散热的形态,封装内部却缺乏足够良好的导热机制,只能依靠原本导热能力有限的环氧树脂层进行封装内部的导热。进一步研究发现,打线(wire bond)形成引线的MOSFET芯片封装的电阻通常在0.3mR以上。
中国发明专利公开号CN111477683A公开了一种功率MOSFET芯片的封装结构。MOSFET芯片的正面包含栅极和源极，背面包含漏极；以面对面贴合方式使具体如金属钼散热片的第一导电体与MOSFET芯片背面的漏极电性连接；以面对面贴合方式使具体如金属钼散热片的第二导电体通过压接封装与MOSFET芯片正面的源极电性连接；源极占据MOSFET芯片正面的区域内设有应力缓冲区，第二导电体与源极接触的边缘位于应力缓冲区内。MOSFET芯片正面设置的应力缓冲区显然是不可或许的,应力缓冲区的回形轮廓的尺寸略小于MOSFET芯片正面上源极占据的区域面积,这是因为封装制程中是芯片正面朝上先安装芯片在第一导电体上,再将第二导电体安装在朝上的芯片正面,故在芯片安装时芯片正面被取放治具所吸附接触,在第二导电体安装时第二导电体直接压触到芯片正面,在两次操作中具有源极与柵极电路结构的芯片正面直接承受应力,内部接近芯片正面的晶体管结构容易受到损害。特别是目前MOSFET芯片的结构中源极与柵极都设置于芯片的正面;为了让第三导电体与MOSFET芯片正面的栅极电性连接(现有的通常技术中第三导电体为打线形成的銲线),第二导电体的往下压合需要避开柵极连接区,使得第二导电体难以均匀下压在芯片正面,受压力的不平均容易造成芯片正面的局部应力发生,接近芯片正面的晶体管容易受损。
中国实用新型专利公告号CN204464263U公开了一种模块化的MOSFET封装结构。包括封装于包封体内的芯片Ⅰ和芯片Ⅱ，其正面再布线金属层Ⅱ通过包封体上表面的绝缘层开口分别与芯片Ⅰ和芯片Ⅱ连接，其正面再布线金属层Ⅰ位于芯片Ⅰ的正面的垂直区域之外，正面再布线金属层Ⅰ和正面再布线金属层Ⅱ的上表面的一部分分别形成焊盘，保护层露出焊盘；金属连接物Ⅰ与正面再布线金属层Ⅰ设置于芯片Ⅰ的同侧，金属连接物Ⅱ设置于芯片Ⅰ的下方，背面再布线金属层连接金属连接物Ⅰ和金属连接物Ⅱ。相关技术中,是采用了芯片正面贴附的模封技术与晶圆双面沉积金属层的制程,极薄金属层的热容积不足以发挥良好的封装双面散热。制造上需要使用专属的封装设备,前置设备成本较大;并且,芯片正面(又可称为处理表面或主动面,即半导体制程的IC处理表面)过于接近封装结构的结合面,对于芯片正面的保护不如传统的封装结构。
实用新型内容
本实用新型的主要目的一是提供一种双面散热的MOSFET封装结构，具有器件双面的热容量高、在瞬间大功率的冲击下温升低和芯片内晶体管不容易过热烧毁的效果，克服现有双面散热结构在封装过程中在芯片正面容易发生压合应力或热容量不足的问题。
本实用新型的主要目的二是提供一种双面散热的MOSFET封装结构的制造方法，达到双面散热架构下减少MOSFET芯片半导体封装的制造难度和生产工艺流程的效果。
本实用新型的主要目的三是提供一种电子装置，能更快的导出MOSFET芯片内热量的效果。
本实用新型的主要目的一是通过以下技术方案得以实现的：
提出一种双面散热的MOSFET封装结构，包括：
芯片主体，具有处理表面与相对的背面，所述处理表面上设置有源极垫与柵极垫，所述背面上设置有漏极层;
第一散热载片，供所述芯片主体以覆晶结合方式的翻转与接合，所述芯片主体的所述源极垫与所述柵极垫分别导通到所述第一散热载片的源极岛与柵极岛;
第一封装胶体，形成在所述第一散热载片上，以密封所述芯片主体;所述第一封装胶体开设有连通到所述漏极层的第一限位孔以及在所述漏极层以外的第二限位孔,所述第二限位孔连通到所述第一散热载片的漏极岛;
第二散热载片，覆晶结合方式设置在所述第一封装胶体上，所述第二散热载片的内表面设置有相互导通的第一漏极柱与第二漏极柱，所述第二散热载片的内表面翻转朝向所述第一封装胶体，所述第一漏极柱插接于所述第一限位孔，以导通所述漏极层与所述第二散热载片;并且，所述第二漏极柱插接于所述第二限位孔，以导通所述第二散热载片与所述第一散热载片的所述漏极岛，所述第二散热载片的第二散热表面平行于封装底面。
通过采用上述技术方案，利用第二散热载片覆晶结合方式设置在第一封装胶体上以及第二散热载片的第二散热表面平行于封装底面，在第二散热载片的一次覆晶结合中，第二散热载片的第一漏极柱导通芯片主体的漏极层,第二散热载片的第二漏极柱导通第一散热载片的漏极岛,以取代打线形成的銲线并具有高热容量。第二散热载片能作为封装或/与测试过程中的外置散热片也能作为封装结构成品的内置散热片,消内外之短,兼具内外之长,解决现有技术直接采用内置散热片在芯片正面容易发生压合应力与模封灌胶困难的问题,或者直接采用外置散热片在封装内热阻高的问题。
本实用新型在较佳示例中可以进一步配置为：所述源极垫导通到所述源极岛的连接以及所述柵极垫导通到所述柵极岛的连接包括同平面的焊接;所述第一漏极柱导通至所述漏极层的连接以及所述第二漏极柱导通至所述漏极岛的连接包括高低位差的焊接或是金属柱插接的紧配合;当采用金属柱插接的紧配合，在所述第一封装胶体的上表面以及所述第一限位孔与所述第二限位孔的孔内侧壁与底部形成一层金属覆盖层,在安装所述第二散热载片之前预先使所述芯片主体的所述漏极层与所述第一散热载片的所述漏极岛电性互连。
可以通过采用上述优选技术特点，利用第二散热载片的第一漏极柱导通至芯片主体的漏极层的连接以及第二散热载片的第二漏极柱导通至第一散热载片的漏极岛的连接包括高低位差的焊接或是金属柱插接的紧配合，第二散热载片的第一散热表面可以不需要平行于封装底面,容许较大的封装裕度。当采用金属柱插接的紧配合，利用金属覆盖层在安装第二散热载片之前预先使芯片主体的所述漏极层与所述第一散热载片的漏极岛电性互连，第二漏极柱可作为粗定位,第一漏极柱可作为细定位,第二散热载片能准确定位在芯片主体上。
本实用新型在较佳示例中可以进一步配置为：封装结构还包括第二封装胶体，形成在所述第一封装胶体上，以圈围固定所述第二散热载片的周边。
通过采用上述优选技术特点，利用第二封装胶体形成在第一封装胶体上，使封装过程的第二散热载片由外置散热片转变为成品的内置散热片。
本实用新型在较佳示例中可以进一步配置为：由所述第二封装胶体与所述第二散热载片共同提供一个齐平的封装顶面,与所述第一散热载片提供的封装底面相互平行。
通过采用上述优选技术特点，利用第二封装胶体与第二散热载片共同提供一个齐平的封装顶面，与封装底面相互平行，使第一封装胶体即不作为封装底面的一部分也不作为封装顶面的一部分，第一封装胶体的形成有更广阔的封装裕度，第一封装胶体只需要能封装芯片主体,不承担封装厚度的需求。第二散热载片在第一封装胶体上厚度能作为成品封装厚度的再调整。
本实用新型在较佳示例中可以进一步配置为：在所述第二封装胶体成形固化之前,所述第二散热载片相对于所述第一封装胶体为可拆卸分离。
通过采用上述优选技术特点，利用第二散热载片相对于第一封装胶体为可拆卸分离，只要在第二封装胶体固化之前基于测试结果都能对第二散热载片进行修整或替换。
本实用新型在较佳示例中可以进一步配置为：所述柵极岛位于所述源极岛的角隅缺口,所述漏极岛位于所述源极岛远离所述角隅缺口的侧边。
通过采用上述优选技术特点，利用柵极岛位于源极岛的角隅缺口以及利用漏极岛位于源极岛远离角隅缺口的侧边,在封装底面中以源极岛隔开柵极岛与漏极岛,且漏极岛与源极岛有较大于柵极岛的面积,导流到漏极岛的电子流对于柵极岛的电磁场效应大幅减少。此外,还使得柵极岛、漏极岛与源极岛都具有至少两侧边邻近到封装底面四个周边的至少两对应侧,有利于封装制程对于第一散热载片的各岛稳固。
本实用新型在较佳示例中可以进一步配置为：所述封装结构是覆晶型芯片尺寸封装(FC-CSP),所述第二散热载片的第二散热表面同时大于且覆盖所述芯片主体的所述漏极层与所述第一散热载片的所述源极岛的任一者;优选的,多个所述第一漏极柱与多个所述第二漏极柱分别排列在所述第二散热载片的内表面的个别阵列区域内,所述第二漏极柱的长度大于所述第一漏极柱的长度;更优选的,所述第一漏极柱或/与所述第二漏极柱的阵列图案定义为所述芯片主体的个别MOSFET的隐藏识别编码。
通过采用上述优选技术特点，利用芯片主体与第二散热载片都能被覆晶结合,在封装尺寸缩小下,半导体功率器件的封装结构得到双面散热的覆晶型芯片尺寸封装(FC-CSP)的形态。优选的,利用多个第一漏极柱与多个第二漏极柱的分区阵列配置,较长的第二漏极柱能作为安装第二散热载片的粗定位,较短的第一漏极柱能作为安装第二散热载片的细定位,有效传递芯片运算热量到封装顶面。更优选的,利用多个第一漏极柱与多个第二漏极柱的分区阵列配置的图案,作为芯片主体的个别MOSFET的隐藏识别编码,用于识别芯片主体的制造信息。例如,芯片主体的尺寸不同时,大部分第一漏极柱能接合到芯片主体的漏极层,形成并联的导体柱连接，少部分第一漏极柱不会接合到芯片主体的漏极层,由电子流分布可以辨识那些第一漏极柱是空连接,或者在安装第二散热载片之前能确定那些第一限位孔是浮空连接。
本实用新型的主要目的二是通过以下技术方案得以实现的：
提出一种双面散热的MOSFET封装结构的制造方法，用以制造如上所述任意技术方案可能组合的双面散热的MOSFET封装结构，该制造方法包括：
制备单离的芯片主体，所述芯片主体具有处理表面与对应的背面，所述处理表面上设置有源极垫与柵极垫，所述背面上设置有漏极层;
以覆晶结合方式翻转所述芯片主体并接合在第一散热载片上，使所述芯片主体的所述源极垫与所述柵极垫分别导通到所述第一散热载片的源极岛与柵极岛;
形成第一封装胶体在所述第一散热载片上，以密封所述芯片主体;所述第一封装胶体开设有连通到所述漏极层的第一限位孔以及在所述漏极层以外的第二限位孔,所述第二限位孔连通到所述第一散热载片的漏极岛;
翻转单离的第二散热载片并覆晶结合方式设置在所述第一封装胶体上，所述第二散热载片的内表面设置有相互导通的第一漏极柱与第二漏极柱，在一次的翻转与接合工序中,所述第一漏极柱插接于所述第一限位孔，以导通所述漏极层与所述第二散热载片;同时,所述第二漏极柱插接于所述第二限位孔，以导通所述第二散热载片与所述第一散热载片的所述漏极岛。
通过采用上述技术方案，利用翻转单离的第二散热载片并使其覆晶结合方式设置在所述第一封装胶体上，与芯片主体的覆晶结合工序相同能共用封装设备且不需要打线工艺,并且封装顶面具有良好热容量，更大量的带出芯片内热量，封装工序简单且不需要投资专用设备。封装过程中,不会对芯片主体的处理表面(正面)压合而造成内应力。芯片主体内部不需要制作矽穿孔结构,芯片主体内晶体管有效工作区能有效扩大。
本实用新型在较佳示例中可以进一步配置为：
安装所述芯片主体的过程中，所述源极垫导通到所述源极岛的连接以及所述柵极垫导通到所述柵极岛的连接包括同平面的焊接;安装所述第二散热载片的过程中，所述第一漏极柱导通至所述漏极层的连接以及所述第二漏极柱导通至所述漏极岛的连接包括高低位差的焊接或是金属柱插接的紧配合;当采用金属柱插接的紧配合，在所述第一封装胶体的上表面以及所述第一限位孔与所述第二限位孔的孔内侧壁与底部形成一层金属覆盖层,在安装所述第二散热载片之前预先使所述芯片主体的所述漏极层与所述第一散热载片的所述漏极岛电性互连;
或/与,形成所述第一封装胶体之后,所述柵极岛位于所述源极岛的角隅缺口,所述漏极岛位于所述源极岛远离所述角隅缺口的侧边;
或/与,在翻转与接合所述第二散热载片之后,还包括：形成第二封装胶体在所述第一封装胶体上，以圈围固定所述第二散热载片的周边;
或/与,在所述第二封装胶体成形固化之前,所述第二散热载片相对于所述第一封装胶体为可拆卸分离;
或/与,在形成所述第二封装胶体之后,还包括：平坦化研磨所述第二封装胶体与所述第二散热载片,由所述第二封装胶体与所述第二散热载片共同提供一个齐平的封装顶面,与所述第一散热载片提供的封装底面相互平行;
或/与,在所述第二封装胶体形成之后,还包括：封装单离化切割，使所述封装结构构成为覆晶型芯片尺寸封装(FC-CSP),所述第二散热载片的第二散热表面同时大于且覆盖所述芯片主体的所述漏极层与所述第一散热载片的所述源极岛的任一者。
可以通过采用上述优选技术特点，利用上述对应结构特征或其可能结构特征的组合达到如上所述特征相应的技术效果。
本实用新型的主要目的三是通过以下技术方案得以实现的：
提出一种电子装置，包括：印刷电路板以及接合于所述印刷电路板上如上所述任意技术方案可能组合的双面散热的MOSFET封装结构,位于所述双面散热的MOSFET封装结构的封装底面的所述源极岛、所述柵极岛与所述漏极岛以焊料结合至所述印刷电路板,所述第二散热载片裸露于所述双面散热的MOSFET封装结构的封装顶面。
通过采用上述技术方案，电子装置能更快速传递出MOSFET封装结构的热量,第二散热载片不仅作为漏极中间连接也作为封装顶面的散热。
综上所述，本实用新型的技术方案包括以下至少一种对现有技术作出贡献的技术效果：
1.本实用新型示例的双面散热的MOSFET封装结构能进一步降低封装内部电阻，在电性上以芯片覆晶接合在第二散热载片上的方式取代原本源极/柵极朝上的打线连接,以第二散热载片覆晶接合在第一封装胶体上的方式取代原本漏极朝下的安装,在DFN5*6封装形态下引入的电阻能降至0.1mΩ以下，而传统以打线(wire bond)连接的封装电阻通常在0.3mR以上。
2.现有技术中对于MOSFET芯片的封装都是芯片正面朝上，通过打线的内部引线将源极引出，引线较长且细，接近芯片正面的晶体管相对远离底部载板，致封装内导热不理想，芯片运作热量主要通过接近芯片背面的封装底部与基板传热，热阻较大，并且封装上下表面的热量不均衡，容易产生区域热点而造成芯片过热烧毁，本实用新型芯片采用倒装覆晶结合(FLIP CHIP)方式，源极的电连接通过底部的第一散热载板直接与外部印刷电路板(PCB)相连，芯片整个源极与第一散热载板的源极岛进行焊接，接触面积大，电阻能降得极低，而且传热路径短，晶体管运作热量直接通过芯片正面的源极传到第一散热载板，达到封装底部表面散热的效果，传播到芯片背面的漏极热量则由第二散热载板往上散热，达到封装顶部表面散热的效果，不容易产生热点;第二散热载板利用双漏极柱再将漏极电性导接到第一散热载片的漏极岛，半导体功率器件的大电流能力得到较大提升，比起同等级芯片在传统封装下的电流传输能力提高20%以上。
3.现有技术下以DFN(Dual Flat No-Lead, 双侧扁平无接脚)封装形态的MOSFET封装结构通常外露表面便是塑封料壳,导热差不利于散热，本实用新型的示例结构中封装上下表面都是金属载片,除了下表面的热传导，热量还能从封装上表面散热到空气中，能增强散热性能，本申请的第二散热载片在封装与测试阶段可以作为外置散热片,在成品阶段可以作为内置散热片,具有更好的散热能力可调整效果。
4.现有技术下以DFN DUAL COOL封装形态的MOSFET封装结构在封装上表面设有散热片,是通过塑封前先压合一层内置金属片的方式增加的,内置散热片通过粘合剂与载板(或芯片)粘接，内置散热片的粘合界面受到模封压力的影响，内置散热片的厚度与倾斜度难以控制，导热效果不够理想。本实用新型的示例结构中通过第一限位孔与第二限位孔作为第一封装胶体的通孔以引出漏极，优选先沉积金属层作为第二散热载片的导电和散热连接，生产步骤更为简单，与半导体的封装工艺兼容，容易大规模生产;结合第二封装胶体与顶面整平工艺下，整体封装厚度和第二散热载片在封装顶面的倾斜度容易控制。
5.同等封装外形尺寸的情况下，比传统DFN封装的可封装的芯片面积可以更大，而对比到传统的CSP封装，本实用新型的示例结构中在封装顶面还有第二散热片及第二封装胶体的塑封料保护，内部芯片不容易受到物理损伤，并且可以做成标准的封装尺寸，方便生产。
6.底部的金属基板和上部的金属基板共同组成了器件的正面和背面散热，实现双面散热，并且由于金属基板的加入，相比WLCSP(晶圆等级芯片尺寸封装)，器件的热容量更高，在瞬间大功率的冲击下，温升更低，不容易过热烧毁。
7.本实用新型的示例结构中的封装内部对于源极(Source)和柵极(Gate)的连接不通过引线，而是直接与第一散热载片以覆晶结合方式连接,对于漏极(Drain)的连接也不通过引线，而是以第二散热载片对第一散热载片与芯片以覆晶结合方式连接，信号传输路径短，延迟小，感抗低，更利于高频器件的工作。
附图说明
图1绘示本实用新型一些较佳实施例的双面散热的MOSFET封装结构的截面示意图；
图2绘示本实用新型一些较佳实施例的双面散热的MOSFET封装结构的封装底面示意图；
图3绘示本实用新型一些较佳实施例的双面散热的MOSFET封装结构的封装顶面示意图；
图4绘示本实用新型一些较佳实施例的MOSFET封装方法中以覆晶结合方式翻转芯片主体并接合在第一散热载片上的截面示意图；
图5绘示本实用新型一些较佳实施例的MOSFET封装方法中形成第一封装胶体在第一散热载片上的截面示意图；
图6绘示本实用新型一些较佳实施例的MOSFET封装方法中第一封装胶体上开设有第一限位孔以及第二限位孔的截面示意图；
图7绘示本实用新型一些较佳实施例的MOSFET封装方法中翻转单离的第二散热载片在第一封装胶体上的截面示意图；
图8绘示本实用新型一些较佳实施例的MOSFET封装方法中覆晶结合方式设置第二散热载片在第一封装胶体上的截面示意图；
图9绘示本实用新型一些较佳实施例的MOSFET封装方法中形成第二封装胶体在第一封装胶体上的截面示意图；
图10绘示本实用新型另一些较佳实施例的双面散热的MOSFET封装结构的截面示意图；
图11绘示本实用新型另一些较佳实施例的双面散热的MOSFET封装方法中在开设限位孔后在第一封装胶体上形成一层金属覆盖层的截面示意图；
图12绘示本实用新型另一些较佳实施例的双面散热的MOSFET封装方法中在形成一层金属覆盖层后翻转单离的第二散热载片在第一封装胶体上的截面示意图。
附图标记: 10、芯片主体;11、处理表面;12、背面;13、源极垫;14、柵极垫; 15、漏极层; 20、第一散热载片;21、源极岛;21A、角隅缺口;21B、侧边; 22、柵极岛;23、漏极岛;30、第一封装胶体;31、第一限位孔;32、第二限位孔; 40、第二散热载片;41、第一漏极柱;42、第二漏极柱; 43、第一散热表面;44、第二散热表面; 50、第二封装胶体;51、封装顶面;60、銲料;70、金属覆盖层。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是作为理解本实用新型的发明构思一部分实施例，而不能代表全部的实施例，也不作唯一实施例的解释。基于本实用新型中的实施例，本领域普通技术人员在理解本实用新型的发明构思前提下所获得的所有其他实施例，都属于本实用新型保护的范围内。
需要说明，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。为了更方便理解本实用新型的技术方案,以下将本实用新型的双面散热的MOSFET封装结构做进一步详细描述与解释，但不作为本实用新型限定的保护范围。
说明书中记载的“覆晶结合”,指能被覆晶结合机器倒装接合的物件在制造时处理表面朝上、在安装时处理表面朝下,物件可以是芯片也可以是散热片。若是芯片时,处理表面为器件形成表面;若是散热片时,处理表面为设置有导热柱的表面。例如,本实用新型示例中,芯片在半导体制造时,芯片主体10的处理表面11朝上,以制作晶体管等器件;在芯片的封装安装时,芯片主体10的处理表面11朝下进行接合。第二散热载片40在制造时,第二散热载片40的内表面朝上,以设置漏极柱41、42;在第二散热载片40的封装安装时,第二散热载片40的内表面朝下进行接合。
说明书中记载的“散热载片”,指在某散热物件对应封装表面的散热显露面积在60%以上,例如：第一散热载片20在封装底面的占据面积在60%以上,具体在69.4%以上(如图2所示),通常不超过100%;第二散热载片40在封装顶面的占据面积在60%以上,具体在69.4%以上(如图3所示),通常不超过100%。
附图所示包括多个实施例具有共性的部分，变化例具有差异或区别的部分另以文字方式描述。因此，应当基于产业特性与技术本质，熟知本领域的技术人员应正确且合理的理解与判断以下所述的个别技术特征或其任意多个的组合是否能够表征到同一实施例，或者是多个技术本质互斥的技术特征仅能分别表征到不同变化实施例。
图1绘示本实用新型一些较佳实施例的双面散热的MOSFET封装结构的截面示意图,图2绘示双面散热的MOSFET封装结构的封装底面示意图,图3绘示双面散热的MOSFET封装结构的封装顶面示意图。参阅图1至图3,本实用新型的一些较佳实施例中提出一种双面散热的MOSFET封装结构，包括：芯片主体10、位于芯片主体10下方的第一散热载片20、密封所述芯片主体10的第一封装胶体30以及设置在第一封装胶体30上的第二散热载片40。
芯片主体10具有处理表面11与相对的背面12，所述处理表面11上设置有源极垫13与柵极垫14，所述背面12上设置有漏极层15。芯片主体10内设有晶体管(图未示出)，芯片主体10的基础材质是半导体,具体是矽,还可以包括SIC、GaN、Ga2O3、SiGe、或GaAs等任意的半导体材料，或其他III-V族或II-VI化合物。示例中，处理表面11是半导体工艺中形成器件的处理表面，背面12是相反于处理表面11的表面，源极垫13与柵极垫14通常为金属材质，漏极层15也可为金属材质，优选为铝或其他导电金属材料，源极垫13、柵极垫14与漏极层15均是以半导体制作工艺在晶圆等级制得,经过单体切割形成个别的芯片主体10。透过柵极垫14施加的电偏压以形成柵极场效应,使源极垫13与漏极层15导通。
第一散热载片20供所述芯片主体10以覆晶结合方式的翻转与接合，所述芯片主体10的所述源极垫13与所述柵极垫14分别导通到所述第一散热载片20的源极岛21与柵极岛22。具体可利用銲块或銲球等銲料60达到垫与岛的结合。所述覆晶结合方式使所述芯片主体10的处理表面11朝向所述第一散热载片20。示例中,所述第一散热载片20还包括有漏极岛23,源极岛21、柵极岛22与漏极岛23的一种示例分布如图2所示。面积比较下,源极岛21大于漏极岛23,漏极岛23又大于柵极岛22。源极岛21间隔在漏极岛23与柵极岛22之间。第一散热载片20为导热良好的金属材质,通常为铜、铁或其合金。第一散热载片20的下表面提供封装底面。示例中,第一散热载片20的厚度占整体封装厚度的8～30%;所述MOSFET封装结构的整体封装厚度约为200～700µm(微米)。
第一封装胶体30形成在所述第一散热载片20上，以密封所述芯片主体10;所述第一封装胶体30开设有连通到所述漏极层15的第一限位孔31以及在所述漏极层15以外的第二限位孔32,所述第二限位孔32连通到所述第一散热载片20的漏极岛23。通常所述第一封装胶体30是热固化绝缘材料,以模封方式成形。第一限位孔31与第二限位孔32形成优选可以在第一封装胶体30模封形成之后,以刻蚀或雷射形成孔;也可以在第一封装胶体30模封形成过程中形成孔。
第二散热载片40覆晶结合方式设置在所述第一封装胶体30上，所述第二散热载片40的内表面设置有相互导通的第一漏极柱41与第二漏极柱42，所述第二散热载片40的内表面翻转朝向所述第一封装胶体30，所述第一漏极柱41插接于所述第一限位孔31，以导通所述漏极层15与所述第二散热载片40;并且，所述第二漏极柱42插接于所述第二限位孔32，以导通所述第二散热载片40与所述第一散热载片20的所述漏极岛23，所述第二散热载片40的第二散热表面44平行于封装底面。具体可利用銲块或銲球等銲料60达到柱与垫的结合。第二散热载片40为导热良好的金属材质,通常为铜、铁或其合金。第二散热载片40的上表面(第二散热表面44)提供封装顶面51的部分或全部。具体来说,参阅图7,第二散热载片40具有封装制程中的第一散热表面43,与芯片主体10的背面12相同,具有可被同一覆晶结合机台(flip-chip bonder)取放安装的设备适用性。示例中,第二散热载片40的主体层厚度占整体封装厚度的5～20%。
以上实施例的原理为：利用第二散热载片40覆晶结合方式设置在第一封装胶体30上以及第二散热载片40的第二散热表面44平行于封装底面，在第二散热载片40的一次覆晶结合中，第二散热载片40的第一漏极柱41导通芯片主体10的漏极层15,第二散热载片40的第二漏极柱42导通第一散热载片20的漏极岛23,以取代打线形成的銲线并具有高热容量。第二散热载片40能作为封装或/与测试过程中的外置散热片也能作为封装结构成品的内置散热片,消内外之短,兼具内外之长,解决现有技术直接采用内置散热片在芯片正面容易发生压合应力与模封灌胶困难的问题,或者直接采用外置散热片在封装内热阻高的问题。在半导体封装过程中,可以不需要过度要求第一封装胶体30的上表面与封装底面相平行,也可以不需要过度要求第二散热载片40的第一散热表面43平行于封装底面。另外,由于所述第一漏极柱41插接于所述第一限位孔3以及所述第二漏极柱42插接于所述第二限位孔32,形成所述第二散热表面44的内应力不会造成第二散热载片40的剥离。
在较佳示例中,参阅图1,所述源极垫13导通到所述源极岛21的连接以及所述柵极垫14导通到所述柵极岛22的连接包括同平面的焊接;再参阅图1,所述第一漏极柱41导通至所述漏极层15的连接以及所述第二漏极柱42导通至所述漏极岛23的连接包括高低位差的焊接;或是再参阅图10,所述第一漏极柱41导通至所述漏极层15的连接以及所述第二漏极柱42导通至所述漏极岛23的连接金属柱插接的紧配合。当采用金属柱高低位差的焊接,以銲料60连接柱底与孔底,在安装所述第二散热载片40之前,所述芯片主体10的所述漏极层15与所述第一散热载片20的所述漏极岛23之间不会电性互连。在安装所述第二散热载片40之后,第二散热载片40的第一漏极柱41导通至芯片主体10的漏极层15的连接以及第二散热载片40的第二漏极柱42导通至第一散热载片20的漏极岛23，第二散热载片40的第一散热表面43可以不需要平行于封装底面,容许较大的封装裕度。较长的第二漏极柱42可作为粗定位,较短的第一漏极柱41可作为细定位,第二散热载片40能准确定位在芯片主体10上。第二散热载片40的第一散热表面43转变成第二散热表面44能以平坦化研磨实现。
在较佳示例中,再参阅图1,封装结构还包括第二封装胶体50，形成在所述第一封装胶体30上，以圈围固定所述第二散热载片40的周边。利用第二封装胶体50形成在第一封装胶体30上，使封装过程的第二散热载片40由外置散热片转变为成品的内置散热片。第二封装胶体50的作用除了拘束第二散热载片40的活动,在优选示例中,还具有调节封装结构上下层热膨胀系数的平衡作用,例如封装结构的下半部受热膨胀的程度比上半部较大时,第二封装胶体50选用或调配较大热膨胀系数的材质或材料,达到封装成品的上下热膨胀平衡。
在较佳示例中,再参阅图1,由所述第二封装胶体50与所述第二散热载片40共同提供一个齐平的封装顶面51,与所述第一散热载片20提供的封装底面相互平行。利用第二封装胶体50与第二散热载片40共同提供一个齐平的封装顶面51，与封装底面相互平行，使第一封装胶体30即不作为封装底面的一部分也不作为封装顶面51的一部分，第一封装胶体30的形成有更广阔的封装裕度，第一封装胶体30只需要能封装芯片主体10,不承担封装厚度的需求。第二散热载片40在第一封装胶体30上厚度能作为成品封装厚度的再调整。
在较佳示例中,再参阅图1、图7,在所述第二封装胶体50成形固化之前,所述第二散热载片40相对于所述第一封装胶体30为可拆卸分离。利用第二散热载片40相对于第一封装胶体30为可拆卸分离，只要在第二封装胶体50固化之前基于测试结果都能对第二散热载片40进行修整或替换。
在较佳示例中,再参阅图1、图2,所述柵极岛22位于所述源极岛21的角隅缺口21A,所述漏极岛23位于所述源极岛21远离所述角隅缺口21A的侧边21B。利用柵极岛22位于源极岛21的角隅缺口21A以及利用漏极岛23位于源极岛21远离角隅缺口21A的侧边21B,在封装底面中以源极岛21隔开柵极岛22与漏极岛23,且漏极岛23与源极岛21有较大于柵极岛22的面积,导流到漏极岛23的电子流对于柵极岛22的电磁场效应大幅减少。此外,还使得柵极岛22、漏极岛23与源极岛21都具有至少两侧边21B邻近到封装底面四个周边的至少两对应侧,有利于封装制程对于第一散热载片20的各岛稳固。
在较佳示例中,所述封装结构是覆晶型芯片尺寸封装(FC-CSP),所述第二散热载片40的第二散热表面44同时大于且覆盖所述芯片主体10的所述漏极层15与所述第一散热载片20的所述源极岛21的任一者;优选的,多个所述第一漏极柱41与多个所述第二漏极柱42分别排列在所述第二散热载片40的内表面的个别阵列区域内,所述第二漏极柱42的长度大于所述第一漏极柱41的长度;更优选的,所述第一漏极柱41或/与所述第二漏极柱42的阵列图案定义为所述芯片主体10的个别MOSFET的隐藏识别编码。利用芯片主体10与第二散热载片40都能被覆晶结合,在封装尺寸缩小下,半导体功率器件的封装结构得到双面散热的覆晶型芯片尺寸封装(FC-CSP)的形态。优选的,利用多个第一漏极柱41与多个第二漏极柱42的分区阵列配置,较长的第二漏极柱42能作为安装第二散热载片40的粗定位,较短的第一漏极柱41能作为安装第二散热载片40的细定位,有效传递芯片运算热量到封装顶面51。更优选的,利用多个第一漏极柱41与多个第二漏极柱42的分区阵列配置的图案,作为芯片主体10的个别MOSFET的隐藏识别编码,用于识别芯片主体10的制造信息。例如,芯片主体10的尺寸不同时,大部分第一漏极柱41能接合到芯片主体10的漏极层15,形成并联的导体柱连接，少部分第一漏极柱41不会接合到芯片主体10的漏极层15,由电子流分布可以辨识那些第一漏极柱41是空连接,或者在安装第二散热载片40之前能确定那些第一限位孔31是浮空连接。
参阅图4至图9及图1，本实用新型还提出一种双面散热的MOSFET封装结构的制造方法，用以制造如上所述任意技术方案可能组合的双面散热的MOSFET封装结构，该制造方法包括以下步骤。
参阅图4，制备单离的芯片主体10，具体是由晶圆切割形成，所述芯片主体10具有处理表面11与对应的背面12，所述处理表面11上设置有源极垫13与柵极垫14，所述背面12上设置有漏极层15。
再参阅图4，以覆晶结合方式翻转所述芯片主体10并接合在第一散热载片20上，例如使用銲料60使所述芯片主体10的所述源极垫13与所述柵极垫14分别导通到所述第一散热载片20的源极岛21与柵极岛22。所述第一散热载片20在该步骤中为母板形态中的一单元。
参阅图5，以模封方式形成第一封装胶体30在所述第一散热载片20上，以密封所述芯片主体10;第一封装胶体30可为平板模封,覆盖了包括多个第一散热载片20的母板。之后或同时,参阅图6，所述第一封装胶体30开设有连通到所述漏极层15的第一限位孔31以及在所述漏极层15以外的第二限位孔32,所述第二限位孔32连通到所述第一散热载片20的漏极岛23。当第一限位孔31与第二限位孔32的形成在第一封装胶体30形成之后,可采取掩膜激光开孔的方式，将需要通孔的部位塑封料烧出通孔，露出芯片Drain极接触孔和底部金属基板的接触孔。优选示例中但不限定的,该步骤中,所述第一封装胶体30的成形为预固化,还对所述第一封装胶体30执行后固化工艺,可在安装第二散热载片40之后;或可在形成第二封装胶体50的过程中。
参阅图7与图8，使用覆晶结合机台翻转单离的第二散热载片40并覆晶结合方式设置在所述第一封装胶体30上，所述第二散热载片40的内表面设置有相互导通的第一漏极柱41与第二漏极柱42，在一次的翻转与接合工序中(如图7所示）,所述第一漏极柱41插接于所述第一限位孔31，以导通所述漏极层15与所述第二散热载片40;同时,所述第二漏极柱42插接于所述第二限位孔32，以导通所述第二散热载片40与所述第一散热载片20的所述漏极岛23。示例中可利用銲料60完成柱与孔底的连接。最后再进行封装单离切割,以制成如图1所示半导体功率器件的分立封装结构。
实施例的基础原理为：利用翻转单离的第二散热载片40并使其覆晶结合方式设置在所述第一封装胶体30上，与芯片主体10的覆晶结合工序相同能共用封装设备且不需要打线工艺,并且封装顶面51具有良好热容量，更大量的带出芯片内热量，封装工序简单且不需要投资专用设备。封装过程中,不会对芯片主体10的处理表面11(正面)压合而造成内应力。芯片主体10内部不需要制作矽穿孔结构,芯片主体10内晶体管有效工作区能有效扩大。
在较佳示例中,再参阅图4,安装所述芯片主体10的过程中，所述源极垫13导通到所述源极岛21的连接以及所述柵极垫14导通到所述柵极岛22的连接包括同平面的焊接;再参阅图7与图8,安装所述第二散热载片40的过程中，所述第一漏极柱41导通至所述漏极层15的连接以及所述第二漏极柱42导通至所述漏极岛23的连接包括高低位差的焊接。
在较佳示例中,参阅图9,在翻转与接合所述第二散热载片40之后,还包括：形成第二封装胶体50在所述第一封装胶体30上，以圈围固定所述第二散热载片40的周边;在所述第二封装胶体50成形固化之前,所述第二散热载片40相对于所述第一封装胶体30为可拆卸分离。第二封装胶体50的材质可包括热固型环氧树脂。
在较佳示例中,再参阅图1,在形成所述第二封装胶体50之后,还包括：平坦化研磨所述第二封装胶体50与所述第二散热载片40,由所述第二封装胶体50与所述第二散热载片40共同提供一个齐平的封装顶面51,与所述第一散热载片20提供的封装底面相互平行。
在较佳示例中,在所述第二封装胶体50形成之后,还包括：封装单离化切割，使所述封装结构构成为覆晶型芯片尺寸封装(FC-CSP),所述第二散热载片40的第二散热表面44同时大于且覆盖所述芯片主体10的所述漏极层15与所述第一散热载片20的所述源极岛21的任一者。
图10绘示本实用新型另一些较佳实施例的双面散热的MOSFET封装结构的截面示意图。一种双面散热的MOSFET封装结构包括：芯片主体10、位于芯片主体10下方的第一散热载片20、密封所述芯片主体10的第一封装胶体30以及设置在第一封装胶体30上的第二散热载片40。
参阅图10,芯片主体10具有处理表面11与相对的背面12，所述处理表面11上设置有源极垫13与柵极垫14，所述背面12上设置有漏极层15。第一散热载片20供所述芯片主体10以覆晶结合方式的翻转与接合，所述芯片主体10的所述源极垫13与所述柵极垫14分别导通到所述第一散热载片20的源极岛21与柵极岛22。第一封装胶体30形成在所述第一散热载片20上，以密封所述芯片主体10;所述第一封装胶体30开设有连通到所述漏极层15的第一限位孔31以及在所述漏极层15以外的第二限位孔32,所述第二限位孔32连通到所述第一散热载片20的漏极岛23。第二散热载片40覆晶结合方式设置在所述第一封装胶体30上，所述第二散热载片40的内表面设置有相互导通的第一漏极柱41与第二漏极柱42，所述第二散热载片40的内表面翻转朝向所述第一封装胶体30，所述第一漏极柱41插接于所述第一限位孔31，以导通所述漏极层15与所述第二散热载片40;并且，所述第二漏极柱42插接于所述第二限位孔32，以导通所述第二散热载片40与所述第一散热载片20的所述漏极岛23，所述第二散热载片40的第二散热表面44平行于封装底面。
如图10所示的实施例与如图1所示的实施例两者差异在于：所述第一漏极柱41导通至所述漏极层15的连接以及所述第二漏极柱42导通至所述漏极岛23的连接采用金属柱插接的紧配合，在所述第一封装胶体30的上表面以及所述第一限位孔31与所述第二限位孔32的孔内侧壁与底部形成一层金属覆盖层70,在安装所述第二散热载片40之前预先使所述芯片主体10的所述漏极层15与所述第一散热载片20的所述漏极岛23电性互连。利用金属柱插接的紧配合，第二散热载片40的第一散热表面43可以不需要平行于封装底面,容许较大的封装裕度。当采用金属柱插接的紧配合，利用金属覆盖层70在安装第二散热载片40之前预先使芯片主体10的所述漏极层15与所述第一散热载片20的漏极岛23电性互连，第二漏极柱42可作为粗定位,第一漏极柱41可作为细定位,第二散热载片40能准确定位在芯片主体10上。只要第一漏极柱41插接到第一限位孔31的孔壁,即使没有压触到第一限位孔31的底部,也能实现第二散热载片40与芯片主体10的漏极层15之间的电性连接。
本实用新型示例中的封装结构在DFN5*6封装架构下引入的电阻能降至0.1mΩ以下,而传统打线的封装电阻通常在0.3mR以上。基于第二散热载片40的利用,器件的大电流能力得到较大提升，比起同等芯片的传统封装能提高20%以上。
参阅图11与图12，本实用新型示例中还提出前述双面散热的MOSFET封装结构的制造方法，前置包括的步骤可如图4至图6所示,直到所述第一封装胶体30的上表面形成第一限位孔31与第二限位孔32;后置步骤可如图11与图12。
在较佳示例中,参阅图11,以金属沉淀方式在在所述第一封装胶体30的上表面以及所述第一限位孔31与所述第二限位孔32的孔内侧壁与底部形成一层金属覆盖层70。之后,参阅图12,使用覆晶结合机台翻转单离的第二散热载片40并覆晶结合方式设置在已形成有金属覆盖层70的第一封装胶体30上，所述第二散热载片40的内表面设置有相互导通的第一漏极柱41与第二漏极柱42，在一次的翻转与接合工序中(配合参阅图10),所述第一漏极柱41插接于所述第一限位孔31，以导通所述漏极层15与所述第二散热载片40;同时,所述第二漏极柱42插接于所述第二限位孔32，以导通所述第二散热载片40与所述第一散热载片20的所述漏极岛23。在变化示例中可利用銲料完成柱与孔底的连接。最后再进行封装单离切割,以制成如图10所示的封装结构。
本实用新型在其他示例还提出一种电子装置，配合参阅图1或图10，包括：印刷电路板(图未示出)以及接合于所述印刷电路板上如上所述任意技术方案可能组合的双面散热的MOSFET封装结构,位于所述双面散热的MOSFET封装结构的封装底面的所述源极岛21、所述柵极岛22与所述漏极岛23以焊料结合至所述印刷电路板,所述第二散热载片40裸露于所述双面散热的MOSFET封装结构的封装顶面51。电子装置能更快速传递出MOSFET封装结构的热量,第二散热载片40不仅作为漏极中间连接也作为封装顶面51的散热。
本具体实施方式的实施例均作为方便理解或实施本实用新型技术方案的较佳实施例，并非依此限制本实用新型的保护范围，凡依本实用新型的结构、形状、原理所做的等效变化，均应被涵盖于本实用新型的请求保护范围内。

Claims (10)

1.一种双面散热的MOSFET封装结构，其特征在于，包括：
芯片主体，具有处理表面与相对的背面，所述处理表面上设置有源极垫与柵极垫，所述背面上设置有漏极层;
第一散热载片，供所述芯片主体以覆晶结合方式的翻转与接合，所述芯片主体的所述源极垫与所述柵极垫分别导通到所述第一散热载片的源极岛与柵极岛;
第一封装胶体，形成在所述第一散热载片上，以密封所述芯片主体;所述第一封装胶体开设有连通到所述漏极层的第一限位孔以及在所述漏极层以外的第二限位孔,所述第二限位孔连通到所述第一散热载片的漏极岛;
第二散热载片，覆晶结合方式设置在所述第一封装胶体上，所述第二散热载片的内表面设置有相互导通的第一漏极柱与第二漏极柱，所述第二散热载片的内表面翻转朝向所述第一封装胶体，所述第一漏极柱插接于所述第一限位孔，以导通所述漏极层与所述第二散热载片;并且，所述第二漏极柱插接于所述第二限位孔，以导通所述第二散热载片与所述第一散热载片的所述漏极岛，所述第二散热载片的第二散热表面大于所述第一散热载片的所述源极岛;
第二封装胶体，形成在所述第一封装胶体上，以圈围固定所述第二散热载片的周边。
2.根据权利要求1所述的双面散热的MOSFET封装结构，其特征在于，所述源极垫导通到所述源极岛的连接以及所述柵极垫导通到所述柵极岛的连接包括同平面的焊接。
3.根据权利要求1所述的双面散热的MOSFET封装结构，其特征在于，所述第一漏极柱导通至所述漏极层的连接以及所述第二漏极柱导通至所述漏极岛的连接包括高低位差的焊接或是金属柱插接的紧配合。
4.根据权利要求3所述的双面散热的MOSFET封装结构，其特征在于，当采用金属柱插接的紧配合，在所述第一封装胶体的上表面以及所述第一限位孔与所述第二限位孔的孔内侧壁与底部形成一层金属覆盖层,在安装所述第二散热载片之前预先使所述芯片主体的所述漏极层与所述第一散热载片的所述漏极岛电性互连。
5.根据权利要求1所述的双面散热的MOSFET封装结构，其特征在于，由所述第二封装胶体与所述第二散热载片共同提供一个齐平的封装顶面,与所述第一散热载片提供的封装底面相互平行。
6.根据权利要求5所述的双面散热的MOSFET封装结构，其特征在于，在所述第二封装胶体成形固化之前,所述第二散热载片相对于所述第一封装胶体为可拆卸分离。
7.根据权利要求1所述的双面散热的MOSFET封装结构，其特征在于，所述柵极岛位于所述源极岛的角隅缺口,所述漏极岛位于所述源极岛远离所述角隅缺口的侧边。
8.根据权利要求1-7中任一项所述的双面散热的MOSFET封装结构，其特征在于，所述封装结构是覆晶型芯片尺寸封装(FC-CSP),多个所述第一漏极柱与多个所述第二漏极柱分别排列在所述第二散热载片的内表面的个别阵列区域内,所述第二漏极柱的长度大于所述第一漏极柱的长度。
9.根据权利要求8所述的双面散热的MOSFET封装结构，其特征在于，所述第一漏极柱或/与所述第二漏极柱的阵列图案定义为所述芯片主体的个别MOSFET的隐藏识别编码。
10.一种电子装置，其特征在于，包括：印刷电路板以及接合于所述印刷电路板上如权利要求1-9中任一项所述的一种双面散热的MOSFET封装结构,位于所述双面散热的MOSFET封装结构的封装底面的所述源极岛、所述柵极岛与所述漏极岛以焊料结合至所述印刷电路板,所述第二散热载片裸露于所述双面散热的MOSFET封装结构的封装顶面。
CN202121737841.2U 2021-07-07 2021-07-28 双面散热的mosfet封装结构与电子装置 Active CN215183929U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110770519 2021-07-07
CN2021107705198 2021-07-07

Publications (1)

Publication Number Publication Date
CN215183929U true CN215183929U (zh) 2021-12-14

Family

ID=77817477

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110859933.6A Pending CN113451244A (zh) 2021-07-07 2021-07-28 双面散热的mosfet封装结构及其制造方法
CN202121737841.2U Active CN215183929U (zh) 2021-07-07 2021-07-28 双面散热的mosfet封装结构与电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110859933.6A Pending CN113451244A (zh) 2021-07-07 2021-07-28 双面散热的mosfet封装结构及其制造方法

Country Status (1)

Country Link
CN (2) CN113451244A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072629B (zh) * 2023-03-06 2023-06-30 广东气派科技有限公司 一种大功率射频器件增强散热的封装结构及制备方法

Also Published As

Publication number Publication date
CN113451244A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
CN109690761B (zh) 具有高效热路径及模制底填充的堆叠式半导体裸片组合件
CN202534641U (zh) 已封装电子器件
CN104037153B (zh) 3d封装件及其形成方法
US6750546B1 (en) Flip-chip leadframe package
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
JP2982126B2 (ja) 半導体装置およびその製造方法
CN102522376A (zh) 微电子封装及其散热方法
CN209592035U (zh) 封装
US20220238421A1 (en) Molded packaging for wide band gap semiconductor devices
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
CN104733413A (zh) 一种mosfet封装结构
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN215183929U (zh) 双面散热的mosfet封装结构与电子装置
EP1696484B1 (en) Process for assembling a double-sided circuit component
CN111244074A (zh) 氮化镓半导体器件及其封装方法
US11211373B1 (en) Double-sided chip stack assembly
CN113496977A (zh) 共源共栅半导体装置和制造方法
CN112701107A (zh) 一种堆叠封装结构及其封装工艺及电子产品
TWI651827B (zh) 無基板封裝結構
US9484320B2 (en) Vertically packaged integrated circuit
US11676879B2 (en) Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
US7808088B2 (en) Semiconductor device with improved high current performance
US11450623B2 (en) Semiconductor device

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant