CN110444525A - 半导体功率器件的封装件及封装半导体功率器件的方法 - Google Patents

半导体功率器件的封装件及封装半导体功率器件的方法 Download PDF

Info

Publication number
CN110444525A
CN110444525A CN201910343966.8A CN201910343966A CN110444525A CN 110444525 A CN110444525 A CN 110444525A CN 201910343966 A CN201910343966 A CN 201910343966A CN 110444525 A CN110444525 A CN 110444525A
Authority
CN
China
Prior art keywords
substrate
semiconductor element
conductive spacer
dbm
packaging part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910343966.8A
Other languages
English (en)
Inventor
林育圣
J·特耶塞耶雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/145,918 external-priority patent/US10991670B2/en
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN110444525A publication Critical patent/CN110444525A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及用于半导体功率器件的封装件及封装半导体功率器件的方法。本发明公开了一种双面冷却封装件，该双面冷却封装件包括第一半导体管芯和第二半导体管芯，该第一半导体管芯和该第二半导体管芯设置在第一金属直接敷接(DBM)基板和第二DBM基板之间。第一DBM基板的金属表面限定封装件的第一外表面，并且第二DBM基板的金属表面限定封装件的第二外表面。第一半导体管芯热耦合到第一DBM基板。第一导电间隔件将第一半导体管芯热耦合到第二DBM基板。第二半导体管芯热耦合到第二导电间隔件。此外，第二半导体管芯和第二导电间隔件中的一者热耦合到第一DMB基板，并且第二半导体管芯和第二导电间隔件中的另一者热耦合到第二DBM基板。

Description

半导体功率器件的封装件及封装半导体功率器件的方法
相关申请的交叉引用
本申请要求2018年5月2日提交的美国临时申请62/665,598和2019年1月19日提交的美国专利申请16/243,505的优先权和权益，这两份申请作为2018年9月28日提交的美国专利申请16/145,918的部分继续申请，所有申请据此全文以引用方式并入本文。
技术领域
本说明书涉及半导体功率器件的封装件及封装半导体功率器件的方法，更具体地涉及高功率器件模块封装件结构。
背景技术
半导体功率器件可以制造为分立器件，而不是集成在集成电路(IC)中。与功率器件的典型情况一样，当部件被加热到一定温度以上时，热性能可能决定失效率。一些应用可能期望工程化和制造具有足够性能、低成本和高可靠性的功率器件。因此，对于系统、方法和装置存在需要以解决现有技术的不足并提供其他新颖且创新的特征。
发明内容
在一般方面，电路封装件包括半导体管芯，该半导体管芯设置在第一高压隔离载体和第二高压隔离载体之间。在电路封装件中，半导体管芯被定位成将热量传导到(即，热耦合到)第一高压隔离载体。将第一模制材料设置在半导体管芯和第一高压隔离载体之间，并且将导电间隔件设置在半导体管芯和第二高压隔离载体之间。导电间隔件热耦合到半导体管芯并且热耦合到第二高压隔离载体两者。此外，第二模制材料包封第一模制材料和导电间隔件。
在一般方面，器件封装件包括第一金属直接敷接(DBM)基板、第二DBM基板、第一竖直叠堆和第二竖直叠堆。第一DBM基板的金属表面限定封装件的第一外表面，并且第二DBM基板的金属表面限定封装件的第二外表面。封装件内的第一竖直叠堆包括设置在第一DBM基板和第二DBM基板之间的第一半导体管芯。第一半导体管芯热耦合到第一DBM基板。此外，将导电间隔件设置在半导体管芯和第二DBM基板之间。导电间隔件热耦合到第一半导体管芯并且热耦合到第二DBM基板。封装件内的第二竖直叠堆包括第二半导体管芯和设置在第二半导体管芯和第二DBM基板之间的第二导电间隔件。第二半导体管芯热耦合到第二导电间隔件。在封装件中，第二半导体管芯和第二导电间隔件中的一者热耦合到第一基板，并且第二半导体管芯和第二导电间隔件中的另一者热耦合到第二DBM基板。
在一般方面，用于封装半导体功率器件的方法包括：将第一半导体管芯设置在第一DBM基板和第二DBM基板之间，所述第一半导体管芯热耦合到所述第一DBM基板；将第一导电间隔件设置在第一半导体管芯和所述第二DBM基板之间，导电间隔件热耦合到第一半导体管芯并且热耦合到第二DBM基板，第一半导体管芯和第一导电间隔件形成第一竖直叠堆；以及将第二半导体管芯和第二导电间隔件设置在第一DBM基板和第二DBM基板之间，第二半导体管芯热耦合到第二导电间隔件，第二半导体管芯和第二导电间隔件形成第二竖直叠堆，第二半导体管芯或第二导电间隔件中的一者热耦合到第一DBM基板，并且第二半导体管芯和第二导电间隔件中的另一者热耦合到第二DBM基板，以及第一DBM基板具有限定封装件的第一外表面的金属表面，并且第二DBM基板具有限定封装件的第二外表面的金属表面。
本发明的封装件和封装方法可以为功率器件的电气性能提供高性能配置和高可靠性配置，还能改善热管理，同时保持功率器件的适当电气性能。多个半导体管芯可以在单个封装件中组装在一起，使得两个封装件部件(包括封装件材料或基板)可以向彼此传导热量和从彼此传导热量(换句话说，两个封装件部件可以热耦合)。
附图说明
图1A和图1B是示出包括具有双面冷却功率器件模块的示例性工业封装件的透视图的图。
图2是包括功率器件和导电间隔件的示例性竖直器件叠堆的示意图。
图3是包括封闭在一对相对的基板内的两个半导体管芯的示例性器件封装件的示意图。
图4和图5示出了示例性器件封装件。
图6是包括支撑结构的示例性器件封装件的示意图。
图7是直接结合或无线结合到基板的功率器件的示意图。
图8是直接结合或无线结合到基板的功率器件的示意图。
图9是封闭在器件封装件中的竖直器件叠堆中的示例性导电间隔件和功率器件的相对宽度的示意图。
图10A至图10F是示例性器件管芯的具有圆角的不同矩形形状和示例性导电间隔件的不同矩形形状(具有和不具有圆角)的示例的图示。
图11是封装件中使用的倒圆形状部件的示意图。
图12A和图12B是示例性管芯的示意性平面图图示。
图13至图24是用于组装用于封闭的功率器件的具有双面冷却器件封装件的示例性过程的示意图。
图25示出了用于将功率器件封装在双面冷却封装件中的示例性方法。
具体实施方式
在一些实施方式中，本文所述子模块和封装件包括一起组装成单个封装件的高功率器件。例如，封装件可以包括多个半导体管芯(例如，硅半导体管芯、碳化硅(SiC)半导体管芯、绝缘栅双极晶体管(IGBT)管芯、金属氧化物半导体场效应晶体管(MOSFET)管芯等)。将多个半导体管芯一起组装在单个封装件中可以为子模块的电气性能提供高性能配置和高可靠性配置。另外地或除此之外，将多个半导体管芯一起组装在单个封装件中可以导致热管理的改善，同时保持子模块的适当电气性能。多个半导体管芯可以在单个封装件中组装在一起，使得两个封装件部件(包括封装件材料或基板)可以向彼此传导热量和从彼此传导热量(换句话说，两个封装件部件可以热耦合)。
在一些实施方式中，本文所述封装件可以用于具有高电压(例如，高于600V)、高电流密度(例如，介于100A至800A之间(例如，400A))和/或高开关频率(例如，大于1kHz)的应用中。在一些实施方式中，该封装件可以用于各种工业应用，包括例如汽车应用(例如汽车高功率模块(AHPM)、电动车辆和混合动力车辆)、计算机应用、工业设备、牵引逆变器、车载充电应用、逆变器应用等。在一些实施方式中，本文所述半导体管芯中的一个或多个半导体管芯可以包括或者可以是汽车高功率模块(AHPM)功率器件中的至少一部分。
示例性封装件(诸如用于工业应用的逆变器)可以包含多种部件，包括绝缘栅双极晶体管(IGBT)功率器件、功率模块、高压DC线电容器、主电路母排、功率模块驱动电路板、马达控制电路板、三相电流传感器以及DC和大电流AC连接器等。
图1A和图1B是示出根据示例性实施方案的示例性封装件100的透视图的图，该封装件包括具有双面冷却功率器件模块。封装件100示出为一些部件是部分透明的，使得设置在其中的部件可以是可见的。图1A示出了封装件100的顶侧的透视图，而图1B示出了封装件100的底侧的透视图。
封装件100可以包括引线框110(例如，安装框)，该封装件包括螺栓连接器130和外部电连接引线120。在示例性实施方式中，引线框110可以耦接到一对相对的基板140、180。基板140、180中的一个或多个基板可以是例如具有绝缘特性的载体(高压隔离载体)，该绝缘特性提供封装件部件的高压隔离。示例性高压隔离载体可以是金属直接敷接(DBM)基板(例如，直接敷铜(DBC)基板、DBM电路板)。在一些实施方式中，DBM基板140、180中的一个或多个基板可以包括设置在两个金属层之间的电介质层。
封装件100还可以包括功率器件部件，诸如功率器件模块150和功率器件模块160。功率器件模块150和功率器件模块160可以封闭在这对相对的基板140、180之间(例如，在这对相对的基板之间的间隙中)。封闭的部件(例如，功率器件模块150、功率器件模块160等)可以被定位成将热量传导到(换句话说，热耦合(例如结合)到)基板140和/或基板180中的一个或两个基板。
功率器件模块150、160可以包括功率器件(例如，硅半导体管芯、碳化硅(SiC)半导体管芯、绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)管芯、快速恢复二极管(FRD)等)，该功率器件组装在器件封装件(例如，双面直接冷却功率器件封装件)中以受益于双面冷却，双面冷却可以使用一对相对的基板(例如，基板140和基板180)来提供。器件封装件可以组装在一起以提供高性能、可靠性和/或热管理的改善，同时保持功率器件模块的适当电气性能。
在一些实施方式中，器件可以被称为器件管芯或半导体管芯。此外，器件封装件中的一对相对的基板140、180可以被称为顶部基板和底部基板。基本上垂直于沿着这对相对的基板中的每一个基板对齐的平面的方向或轴线可以被称为竖直方向。基本上平行于这对相对的基板的平面的方向或轴线可以被称为横向方向、水平方向或纵向方向。
在示例性实施方式中，功率器件可以在器件封装件中组装成竖直器件叠堆。竖直器件叠堆可以包括功率器件(例如，绝缘栅双极晶体管(IGBT)、快速恢复二极管(FRD)等)的竖直布置，该功率器件在一侧上热耦合到第一冷却基板(例如，基板140)并且在另一侧上热耦合到由导电和导热材料(例如，铜)制成的导电块。导电块(例如，铜间隔件)可以热耦合到第二冷却基板(例如，基板180)基板。
图2示出了设置在基板140和基板180之间的示例性竖直器件叠堆200。基板140和基板180可以例如包括电介质层(例如，陶瓷层、聚合物层)141和181，该电介质层在两侧电镀、涂覆或印刷有铜或其他导电材料层(例如，导电层142、导电层182)。电介质层141和181可以由电绝缘但导热的材料(例如锆掺杂氧化铝)制成。在一些实施方式中，导电层142和导电层182可以是或者可以包括铜层。
竖直器件叠堆200可以例如包括器件管芯210(例如，功率IGBT)，该器件管芯在一侧上耦接(例如，结合)到基板140，并且在另一侧上耦接到导电间隔件220。导电间隔件220在一侧上耦接到基板180，并且在另一侧上耦接到器件管芯210。竖直器件叠堆结构中的耦接件(即，位于基板140和器件管芯210之间的耦接机构212、位于器件管芯210和导电间隔件220之间的耦接机构213、和位于导电间隔件220和基板180之间的耦接机构214)可以包括或者可以是例如焊料、烧结物、熔融结合剂等。在一个示例性实施方式中，器件管芯可以是以倒装芯片配置耦接到基板140的IGBT。器件叠堆200还可以包括底层填料材料211(也可以被称为底层填料)的层。当以倒装芯片配置(即，源极向下取向)将器件管芯210(例如，IGBT)耦接到基板表面时，底层填料材料211可以用于填充倒装芯片和基板140之间的间隙。在一些实施方式中，底层填料材料211可以是例如环氧树脂或聚合物密封剂材料。
在示例性实施方式中，器件封装件(例如，双面直接冷却功率模块封装件)可以包括封闭在一对相对的基板内的多于一个半导体器件管芯。每个半导体管芯可以布置在包括导电间隔件(例如，铜块)的竖直器件叠堆(例如，器件叠堆300a、器件叠堆300b，图3)中。多于一个竖直器件叠堆可以封闭在这对相对的基板内。
图3示出了包括封闭在一对相对的基板(例如，基板140和基板180)内的两个半导体器件(例如，功率器件310a、功率器件310b)的示例性器件封装件300。功率器件310a可以例如包括在包括导电间隔件320a的竖直器件叠堆300a中，而功率器件310b可以例如包括在包括导电间隔件320b的竖直器件叠堆300b中。在竖直器件叠堆300a中，功率器件310a可以在一侧上耦接到基板180，并且在另一侧上耦接到导电间隔件320a。导电间隔件320a可以在一侧上耦接到基板140，并且在另一侧上耦接到功率器件310a。类似地，在竖直器件叠堆300b中，功率器件310b可以在一侧上耦接到基板180，并且在另一侧上耦接到导电间隔件320b。导电间隔件320b可以在一侧上耦接到基板140，并且在另一侧上耦接到功率器件310b。在竖直器件叠堆300a中的部件间耦接机构(即，位于基板180和功率器件310a之间的耦接机构312a、位于功率器件310a和导电间隔件320a之间的耦接机构313a、和位于导电间隔件320a和基板140之间的耦接机构314a)和在竖直器件叠堆300b中的部件间耦接机构(即，位于基板180和功率器件310b之间的耦接机构312b、位于功率器件310b和导电间隔件320b之间的耦接机构313b、和位于导电间隔件320b和基板140之间的耦接机构314b)可以是焊料、烧结物或熔融结合剂。
在示例性实施方式中，功率器件310a和功率器件310b可以是以倒装芯片配置(即，源极向下取向)耦接到基板140的IGBT。竖直器件叠堆300a、300b还可以包括底层填料材料311a、311b的层，该底层填料材料在封装工艺中用于将半导体管芯以倒装芯片配置耦接到表面并用于保护耦接机构(例如，耦接机构312a、312b)。
在示例性实施方式中，在器件封装件300中位于基板140、基板180、竖直器件叠堆300a和竖直器件叠堆300b之间的空隙或开放空间可以用模制材料330(例如，聚合物或环氧树脂)填充，以将竖直器件叠堆300a和竖直器件叠堆300b包封在器件封装件300中。因此，底层填料材料311a、311b可以包封在模制材料330内。在封装件300中，底层填料材料311a、311b可以是第一隔离材料，并且模制材料330可以用作第二隔离材料。
图3示出了器件封装件300的示例性实施方式，其中竖直器件叠堆300a和300b被布置成使得封闭的功率器件310a和310b都耦接到同一基板180，并且导电间隔件320a和导电间隔件320b都耦接到同一相对的基板(即，基板140)。
在相同的示例性实施方式中，两个竖直器件叠堆中的一个竖直器件叠堆(例如，竖直器件叠堆300b)可以颠倒。换句话说，具有两个封闭的功率器件和两个封闭的导电间隔件的竖直器件叠堆300a和300b可以被布置成使得竖直器件叠堆300a的功率器件310a耦接到基板180，而竖直器件叠堆300b的功率器件310b耦接到相对的基板140，并且竖直器件叠堆300a的导电间隔件320a耦接到基板140，而竖直器件叠堆300b的导电间隔件310b耦接到相对的基板180。
图4和图5示出了示例性器件封装件400和500，其中两个封闭的功率器件中的第一个功率器件耦接到该对封闭的基板中的第一个基板，而功率器件中的第二个功率器件耦接到该对封闭的基板中的第二个基板。基板140、180的外表面可以限定器件封装件400、500的外表面。
在器件封装件400和500中，竖直器件叠堆400a和400b被布置成使得竖直器件叠堆400a中的封闭的功率器件410a耦接到基板140，而竖直器件叠堆400b中的封闭的功率器件410b耦接到基板180。相反地，竖直器件叠堆400a中的导电间隔件420a耦接到基板180，而竖直器件叠堆400b中的导电间隔件420b耦接到基板140。
在一些实施方式中，导电间隔件420a和420b可以包括在耦接到功率器件410a、410b的间隔件表面中的凹槽421(例如，周向凹槽)。竖直器件叠堆400a、400b可以被布置成使得功率器件在耦接之前与凹槽对齐。下面将至少结合图9更详细地描述凹槽。
图4和图5还示出了器件封装件400和500的电连接引线430。电连接引线430可以使用导电材料(例如，耦接机构431)耦接到基板140和基板180。
此外，像器件封装件300中的部件间耦接机构一样，器件封装件400中的竖直器件叠堆400a和400b的部件间耦接机构(即，耦接机构312a、耦接机构313a、耦接机构314a、耦接机构312b、耦接机构313b和耦接机构314b)可以是焊料、烧结物或熔融结合剂。可以由导热和导电材料制成的这些耦接机构，除了机械耦合部件之外，还可以提供用于冷却竖直器件叠堆400a、400b中的功率器件的热路径。
图5示出了示例性器件封装件500，该示例性器件封装件具有与器件封装件400相同的结构和部件，但是其中位于功率器件410a(例如，IGBT)和基板140之间的耦接机构312a被明确示出为焊料凸块耦接机构312as(在图5中标记为312a/312as)。图4和图5还示出了例如在器件封装件400和500中使用底层填料311a来保护功率器件410a和基板140之间的耦接机构。在一个或多个实施方式中，底层填料材料的此类使用可以是任选的。
如上所述，器件封装件(例如，双面直接冷却功率模块封装件)可以包括封闭在一对相对的基板内的多于一个半导体管芯。在示例性实施方式中，器件封装件还可以包括在结构上加强器件封装件的结构(例如，导电柱)。器件封装件的此类加强可以帮助避免变形应力(例如，热变形应力)对器件封装件中的器件管芯-基板耦接机构(例如，耦接机构312a和312b)的机械和电气完整性的影响。
图6示出了包括导电柱640的示例性器件封装件600。导电柱640可以被配置为电互连件。在一些实施方式中，导电柱640可以在结构上加强器件封装件600中相对的一对基板140、180的配置。在一些实施方式中，器件封装件600中可以包括多个导电柱。
像器件封装件300一样，器件封装件600包括封闭在一对相对的基板140、180内的两个半导体功率器件610a、610b。在器件封装件600中，竖直器件叠堆600a和600b被布置成使得竖直器件叠堆600a中的功率器件610a和竖直器件叠堆600b中的功率器件610b都耦接到基板140。相反地，竖直器件叠堆600a中的导电间隔件620a和竖直器件叠堆600b中的导电间隔件620b都耦接到基板180。
此外，如图6所示，像器件封装件300中的部件间耦接机构一样，器件封装件600中的竖直器件叠堆600a和600b的部件间耦接机构(即，耦接机构312a、耦接机构313a、耦接机构314a、耦接机构312b、耦接机构313b和耦接机构314b)可以是焊料、烧结物或熔融结合剂。在图6中，位于功率器件610a(例如，IGBT)和基板140之间的耦接机构312a被明确示出为焊料凸块耦接机构312as(并且在图6中标记为312a/312as)。
在器件封装件600中，导电柱640可以设置在基板140和基板180之间，以支撑分开两个基板。导电柱640可以沿着平行于竖直器件叠堆600a和600b的竖直轴线设置。在示例性实施方式中，导电柱640可以是铜柱。导电柱640的相对端部可以使用由环氧树脂或焊料材料制成的耦接机构641耦接到两个基板。在一些实施方式中，导电柱640可以有助于使器件封装件结构硬化，并限制部件间耦接机构312a和312b上的剪切变形应力，从而限制应力诱发管芯破裂的潜在风险。
在本文所述的器件封装件400、500和600中，例如，参照图4至图6，像器件封装件300中一样填充有模制材料330(例如，聚合物或环氧树脂)，位于器件封装件中部件之间(例如，位于基板140、基板180、封闭的竖直器件叠堆和导电柱640之间)的空隙或开放空间可以以将封闭的部件包封在器件封装件中。
此外，如前所述，器件封装件中的功率器件到基板耦接机构312a、312b可以是例如焊料凸块、预成型焊料、焊膏、烧结或熔融结合剂。这些功率器件到基板耦接机构312a、312b不涉及引线结合，并且因此在本文中可以被称为无线耦合件。此外，功率器件(例如，IGBT)可以在具有或不具有底层填料(例如，底层填料材料311a)的情况下以倒装芯片配置耦接到基板(例如，基板140或基板180)。
图7示出了例如功率器件710a和710b(例如，IGBT、FRD等)，该功率器件无线耦合(即，直接耦合)到基板140，而不使用引线结合。器件到基板耦接机构312a和312b可以例如通过焊膏或熔融结合形成。功率器件710a和710b的器件到基板耦接机构312a和312b可以任选地包括底层填料材料311a、311b。
图8示出了例如功率器件810a和810b(例如，IGBT、FRD等)，该功率器件直接耦合到基板140，而不使用引线结合。功率器件810a和810b(例如，IGBT)可以例如使用焊料凸块和底层填料材料(例如，底层填料311a、311b)以倒装芯片配置(即，源极向下取向)耦接到基板140，以形成器件到基板耦接件312a/312as和312b/312bs。
在示例性实施方式中，封闭在器件封装件中的竖直器件叠堆中使用的导电间隔件可以具有比该导电间隔件(间隔件)耦接到的功率器件的尺寸(即宽度)大的横向尺寸(即宽度)。具有比功率器件宽的导电间隔件(具有或不具有表面凹槽)可以有助于减小耦接到导电间隔件的功率器件上的变形应力，在组装过程中引导功率器件在封闭的竖直叠堆中的放置和对齐，并且有助于在形成器件到间隔件耦接机构时控制焊料体积。
如前所述，例如，参照图4，本文所述的器件封装件中使用的导电间隔件(例如，导电间隔件420a和导电间隔件420b)可以包括在耦接到功率器件(例如，功率器件410a和功率器件410b)的间隔件表面中的凹槽421(例如，周向凹槽)。当在器件封装件中组装竖直器件叠堆时，这些凹槽可以用作对齐标记。此外，在示例性实施方式中，功率器件管芯可以具有小于由间隔件表面中的凹槽封闭的区域的耦接表面积。在此类实施方式中，功率器件管芯可以被放置在由凹槽封闭的区域内，用于与导电间隔件耦接。当形成(使用例如焊膏)间隔件到器件耦接机构(例如，耦接机构313a、313b)时，凹槽可以有助于容纳焊料和其他耦接机构材料的溢出物。
图9示出了例如可以封闭在器件封装件900中的竖直器件叠堆(器件叠堆900a和900b)中的导电间隔件和功率器件的相对宽度。为了视觉清晰，图9中仅示出了器件封装件900的一部分。
器件叠堆900a可以包括功率器件管芯910a，该功率器件管芯通过耦接机构312a/312as以倒装芯片配置(即，源极向下取向)耦接到基板140并通过耦接机构313a耦接到导电间隔件920a。类似地，器件叠堆900b可以包括功率器件管芯910b，该功率器件管芯通过耦接机构312b耦接到基板140并通过耦接机构313b耦接到导电间隔件920b。在耦接到功率器件的导电间隔件的间隔件表面中，导电间隔件920a可以包括凹槽921a，并且导电间隔件921b可以包括凹槽921b。
器件封装件900中的部件的尺寸可以由该部件的宽度表征。例如，功率器件管芯910a可以具有横向宽度W管芯(910a)。类似地，导电间隔件920a可以具有横向宽度W间隔件(920a)。由凹槽921a封闭的耦接表面区域可以由宽度W凹槽(920a)表征。类似地，功率器件管芯910b可以具有横向宽度W管芯(910b)；导电间隔件920b可以具有宽度W间隔件(920b)；并且由凹槽921b封闭的耦接表面区域可以由宽度W凹槽(920b)表征。在图9所示的封装件900的示例性实施方式中，导电间隔件920a的宽度自然地大于由凹槽921a封闭的耦接表面区域的宽度，并且由凹槽921b封闭的耦接表面区域的宽度可以大于功率器件管芯910a的宽度。换句话说，W间隔件(920a)>W凹槽(920a)>W管芯(910a)。类似地，对于图9所示的示例性实施方式，W间隔件(920b)>W凹槽(920b)>W管芯(920b)。
当组装竖直器件叠堆900a和900b时，将较窄宽度(W管芯)的功率器件管芯放置在导电间隔件表面中的较宽宽度(W凹槽)凹槽内可以有助于引导功率器件管芯在竖直叠堆中的放置和对齐，并且有助于在形成器件到间隔件结合(例如，耦接机构313a和耦接机构313b)时控制焊料体积。
此外，将功率器件管芯结合到更大尺寸的导电间隔件(具有或不具有凹槽)可以在竖直器件叠堆中留下凸缘(即，横向(水平)延伸超过功率器件管芯的边缘的导电间隔件的边缘部分)。此类结构配置(即，使用更大或更宽尺寸的导电间隔件)可以降低在器件封装件的热循环(TMCL)期间的管芯裂纹风险。
在示例性实施方式中，在器件封装件中的竖直器件叠堆中使用的器件管芯(例如，功率器件310a和功率器件310b、功率器件410a和功率器件410b等)可以具有带圆角的矩形形状。此外，器件管芯耦接到的导电间隔件(例如，间隔件320a和间隔件320b、间隔件420a和间隔件420b等)也可以具有带圆角的矩形形状。
图10A至图10F图示地示出了示例性器件1001的具有圆角的不同矩形形状以及示例性导电间隔件1002的不同矩形形状(具有圆角和不具有圆角)的示例。导电间隔件1002可以在器件管芯1001可以耦接(通过耦接机构1004，该耦接机构可以是焊料结合或烧结结合)到其上的表面上具有周向凹槽1003。
图10A例如在剖视图中示出了经由耦接机构1004耦接到导电间隔件1002的器件管芯1001。器件1001可以放置在周向凹槽1003内，使得其上耦接器件管芯1001的导电间隔件1002的表面的外部部分形成凸缘1005(从器件1001的边缘延伸到导电间隔件1002的边缘)。
图10B至图10F在平面图中示出了器件1001(具有带圆角的不同形状)、导电间隔件1002(具有带圆角和不带圆角的不同形状)、周向凹槽1003和凸缘1005的各种组合的相对几何形状。
如前所述，使用具有倒圆边缘的器件管芯以及形成延伸超过器件管芯的凸缘可以降低在器件封装件的热循环(TMCL)期间器件管芯裂纹损坏的风险。由于导电间隔件(例如，铜间隔件)和器件封装件中使用的模制材料或密封剂材料(模制材料330)的热膨胀系数(TCE)不匹配，器件封装件还可能具有形成裂纹的潜在风险。倒圆导电间隔件(例如，在图10B、图10D和图10E中示出的导电间隔件1002)的使用可以降低在器件封装件的热循环(TMCL)期间在导电间隔件-密封剂材料界面处的破裂损坏的风险。
在示例性实施方式中，将倒圆形状用于导电间隔件的概念可以扩展到器件封装件的其他部件。例如，在器件封装件(例如，器件封装件600)中使用的支撑柱(例如，导电柱640)可以具有倒圆的横截面形状。
图11示出了在封装件1100中使用倒圆形状部件的示例。封装件1100可以包括引线框1001(具有端子1001c)。引线框1001可以保持一对相对的金属直接敷接(DBM)基板140、180，该DBM基板封闭功率器件和导电间隔件组合的竖直器件叠堆1110、1120。在封装件1100中，封闭在基板140和基板180之间的部件还可以包括支撑结构(例如，导电柱1130)，该支撑结构与导电柱640(在器件封装件600中使用)一样可以具有倒圆的横截面形状。
与使用尖角部件相比，除了降低在TMCL中裂纹形成的风险之外，使用倒圆部件(例如，圆形导电间隔件、导电柱和互连件)可以便于组装过程中的焊剂清洗和模制材料流动。
部件的尺寸、材料和组装器件封装件的方法可以导致具有低热机械应力结构的器件封装件。
图12A示出了示例性IGBT管芯1201。IGBT管芯1201可以包括形成在半导体基板1202上的多个IGBT器件(例如，器件1204-1、器件1204-2、器件1204-3和器件1204-4)和其他器件(例如，器件1203-1、器件1203-2、器件1203-3、器件1203-4、器件1203-5、器件1203-6和器件1203-7)。这些其他器件可以例如包括信号调理电路、I/O器件、定时电路等。在示例性实施方式中，IGBT管芯1201可以具有大致矩形的形状，具有边尺寸为几千或几万微米。在一个示例性实施方式中，IGBT管芯1201可以例如是尺寸为约15000μm×15000μm的矩形，并且IGBT器件(例如，器件1204-1、器件1204-2、器件1204-3和器件1204-4)可以具有约3000μm×11000μm的尺寸。
在示例性实施方式中，IGBT管芯1201可以在组装器件封装件600(图6)中用作器件管芯610a。
图12B示出了示例性FRD管芯1205。FRD管芯1205可以包括形成在半导体基板1206上的FRD器件1207。在示例性实施方式中，FRD管芯1205可以具有大致矩形的形状，具有边尺寸为几千或几万微米。在一个示例性实施方式中，FRD管芯1205可以例如是尺寸为约8500μm×14000μm的矩形，并且FRD器件1207可以具有约7000μm×12500μm的尺寸。
在示例性实施方式中，FRD管芯1205可以在组装器件封装件600(图6)中用作器件管芯610b。
图13-图24示出了用于组装器件封装件(例如器件封装件600)的示例性过程和子过程，该器件封装件向封闭的功率器件提供双面冷却。
用于组装器件封装件600的过程可以包括例如用于制备基板140的过程(例如，通过将器件管芯610a和610b耦接到第一DBM基板140)、用于制备基板180的过程(例如，通过将导电间隔件620a和620b耦接到第二DBM基板180)、用于将第一DBM基板140倒置对齐在第二DBM基板180上方的过程，以及用于将第一DBM基板140上的器件管芯610a和610b耦接到第二DBM基板180上的导电间隔件620a和620b以获得器件封装件600的过程。压制夹具可以用于在组装过程中将各种部件组装和保持在一起。
图13至图15示出了用于制备基板140的过程，而图16至图20示出了用于制备基板180的过程。图21和图22示出了在第二DBM基板180上方倒置对齐第一DBM基板140的过程。
图13示出了可以在制备基板140中使用的示例性压制夹具1300。压制夹具包括载体1301和压机1302。在示例性基板制备过程中，具有焊料凸块1310和预成型焊料1320的第一DBM基板140可以放置在载体1301中，以将器件管芯610a和610b耦接到第一DBM基板140。器件管芯610a(例如，倒装芯片配置中的IGBT管芯1201，图12A)和器件管芯610b(例如，FRD管芯1205，图12B)可以对齐并放置在焊料凸块1310和预成型焊料1320上方(使用例如用于对齐和放置的压机1302)。在示例性实施方式中，基板140可以是表面上具有NiP/Au(ENIG)镀层的印刷双面电路板。回流焊接可以用于将器件管芯610a和器件管芯610b耦接到基板140。在示例性实施方式中，为了确保焊料和基板140表面上的ENIG镀层之间的空隙和界面结合，使用甲酸的真空回流可以用于回流焊接。
如图14所示，回流焊接可以产生在器件管芯610a和基板140之间的耦接机构611以及在器件管芯610b和基板140之间的耦接机构612。耦接机构可以由底层填料613保护。另选地，底层填料可以被省略，并且随后用模制底层填料代替，以保护器件封装件600。
图15示出了在基板140的制备中的下一阶段。在此下一阶段，焊膏1710可以被分配到基板140(器件管芯610a和器件管芯610b与该基板耦接，图14)上方。在基板140上具有焊膏1710的情况下，该基板准备好在第二DBM基板180上方倒置对齐(如图21所示)。
图16示出了可以在制备基板180中使用的示例性压制夹具1500。压制夹具1500包括载体1501和压机1502。为了将间隔件620a和620b耦接到第二DBM，其上具有预成型焊料1510的第二DBM基板180被放置在载体1501中。间隔件620a和620b对齐并放置在预成型焊料1510上方。间隔件620a和620b可以具有耦接表面，该耦接表面例如在其中具有凹槽(例如，凹槽421)。此外，支撑导电柱640也可以对齐并放置在预成型焊料1510上方(例如，使用压机1502对齐和放置)。
回流焊接可以用于将间隔件620a、间隔件620a和导电柱640耦接到基板180。如图17所示，回流焊接可以产生在间隔件620a和基板180之间的耦接机构614、在间隔件620b和基板180之间的耦接机构613、和在导电柱640和基板180之间的耦接机构615。
图18至图20示出了在基板180的制备中的下一阶段。如图18所示，在下一阶段，焊膏1810可以被分配在基板180上，并且焊料片1820可以被施加在间隔件620a、间隔件620b和导电柱640(这两个间隔件和该导电柱耦接到基板180，图17)上方。此外，图19示出了印刷在基板180(图18)的结构上的焊剂层1830，并且图20示出了使用支撑夹具(未示出)附接到基板180的引线框2010(用于封装件600)。
在组装过程的这一阶段，基板180准备好接收倒置对齐在基板180上方的制备好的基板140(如图21所示)。
图21示出了制备好的基板140(图15)，该基板倒置并放置在制备好的基板180(图20)的顶部上，其中耦接到基板140的结构(例如，器件管芯610a和器件管芯610b)与耦接到基板180的结构(例如，间隔件620a、间隔件620b和导电柱640、引线框2010)对齐。
如图22所示，夹具2200可以用于保持倒置基板140和基板180的组合组件(图21)。回流焊接可以用于在基板140的结构(例如，器件管芯610a、器件管芯610b、基板140本身)和基板180的结构(例如，间隔件620a、间隔件620b、导电柱640和引线框2010)之间产生耦接机构。
在焊剂清洗之后，如图23所示，模制材料2310可以用于包封基板140和基板180上的结构，以形成器件封装件600。真空模制过程可以用于包封。真空模制过程可以例如在基板180的底部上留下过量的模制物2320。这种过量的模制物可以例如通过研磨去除，以获得最终包封的器件封装件(例如，器件封装件600)，如图24所示。
基板140的金属表面可以限定双面冷却封装件的第一外表面2410，并且基板180的金属表面可以限定双面冷却封装件的第二外表面2420。
在示例性实施方式中，模制材料2310可以是用于包封基板140和基板180之间的结构的包封材料(电隔离材料)。
在一个示例性实施方式中，在组合子部件(例如，基板)之前(图21)，可以使用第一电隔离材料包封制备好的基板140上的结构(图15)，并且可以使用第二电隔离材料包封制备好的基板180上的结构(图20)。
第一电隔离材料和第二电隔离材料可以包括模塑料或灌封化合物、糊剂或环氧树脂。第一电隔离材料可以被施加以填充基板140和其上的结构(例如，半导体管芯、导电间隔件)之间的空间。第二电隔离材料可以被施加以填充基板180和其上的结构(例如，导电间隔件、半导体管芯)之间的空间。在示例性实施方式中，器件封装件600的完全包封可以在器件封装件600的组装期间(例如，在基板140的制备期间(图17)，在基板180的制备期间(图20)，或者在制备好的基板140和制备好的基板180的组合期间(图21、图22))分阶段进行。
在示例性实施方式中，器件封装件600中使用的导电间隔件(例如，间隔件620a、间隔件620b)可以由导电和导热材料(例如，铜、铝或金属合金)制成。
在示例性实施方式中，基板140和180可以是高压(例如，>400V)隔离载体(例如，高压金属直接敷接(DBM)基板、隔离材料基板(IMS)或等效基板)。
在示例性实施方式中，第一半导体管芯和第二半导体管芯可以包括至少IGBT、至少一个FRD或者其他功率器件或组合，诸如碳化硅(SiC)、氮化镓(GaN)、金属氧化物半导体场效应晶体管MOSFET等。
在示例性实施方式中，器件封装件中的导电和导热部件(例如，导电间隔件、导电柱)可以用作器件封装件中的电互连件。
在示例性实施方式中，具有倒圆形状的半导体管芯可以是具有斜面化边缘或拐角的半导体管芯。
本文公开的具体结构和功能细节仅仅是为了描述示例性实施方案的目的而具有代表性。然而，示例性实施方案以多种替代形式实施，并且不应被解释为仅局限于本文阐述的实施方案。
图25示出了根据本公开的原理的用于将半导体功率器件封装在双面冷却封装件(例如，封装件600)中的示例性方法2500。半导体功率器件(例如，IGBT、FRD、MOSFET等)可以是包含在半导体管芯中的器件。例如，第一半导体管芯和第二半导体管芯可以分别包含第一半导体功率器件和第二半导体功率器件。
方法2500包括将第一半导体管芯和第二半导体管芯设置在第一金属直接敷接(DBM)基板和第二DBM基板之间(2510)。第一DBM基板的金属表面可以限定双侧冷却封装件的第一外表面，并且第二DBM基板的金属表面可以限定双侧冷却封装件的第二外表面。第一半导体管芯和第二半导体管芯可以例如分别包含IGBT和FRD。将第一半导体管芯设置在第一DBM基板和第二DBM基板之间2510可以包括设置至少一个IGBT器件。将第二半导体管芯设置在第一DBM基板和第二DBM基板之间2510可以包括设置至少一个FRD器件。
方法2500还包括：将第一半导体管芯热耦合到第一DBM基板(2520)；将第一导电间隔件设置在第一半导体管芯和第二DBM基板之间(2530)；以及将第一导电间隔件热耦合到第一半导体管芯并热耦合到第二DBM基板(2540)。第一半导体管芯和第一导电间隔件可以在第一DBM基板和第二DBM基板之间形成第一竖直叠堆(器件叠堆)。
方法2500还包括：将第二导电间隔件设置在第一DBM基板和第二DBM基板之间(2550)；以及将第二导电间隔件热耦合到第二半导体管芯(2560)。第二半导体管芯和第二导电间隔件可以在第一DBM基板和第二DBM基板之间形成第二竖直叠堆(器件叠堆)。
方法2500还包括将第二半导体管芯和第二导电间隔件中的一者热耦合到第一DBM基板以及将第二半导体管芯和第二导电间隔件中的另一者热耦合到第二DBM基板(2570)。在一个示例性实施方式中，方法2500可以包括将第二导电间隔件耦接到第一DBM基板。在一个示例性实施方式中，方法2500可以包括将第二导电间隔件耦接到第二半导体管芯。
在示例性实施方式中，方法2500还可以包括在封装件中设置从第一基板延伸到第二基板的支撑柱(例如，导电柱)。支撑柱可以例如由铜制成。
本文所述封装件的一些实施方式可以使用各种半导体处理和/或封装技术来实现。一些实施方式可以使用与半导体基板相关联的各种类型的半导体处理技术来实现，该半导体基板包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)等。
本文所用的术语仅用于描述特定实施方式的目的，而并非旨在对实施方式进行限制。如本文所用，单数形式“一个”、“一种”和“该”旨在还包括复数形式，除非语境中另外明确地指出其他情况。还应当理解，当在本说明书中使用术语“包括”、“包含”、“具有”和/或“含有”时，规定了所述特征、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、步骤、操作、元件、部件和/或它们的组的存在或添加。
还应当理解，当元件诸如层、区域或基板被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦合到另一个元件时，该元件可直接在另一个元件上、连接到另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦合到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦合到…，但是被示为直接在元件上、直接连接或直接耦合的元件可以此类方式提及。本申请的权利要求可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近可包括与…横向邻近或与…水平邻近。
本文参照横截面图示描述了本发明概念的示例性实施方式，该横截面图示是示例性实施方式的理想化实施方式(和中间结构)的示意性图示。因此，由于例如制造技术和/或公差的原因，图示的形状的变型是可以预料的。因此，本发明概念的示例性实施方式不应被解释为局限于本文所示区域的特定形状，而是包括例如由制造导致的形状上的偏差。因此，图中示出的区域本质上是示意性的，并且它们的形状并非旨在示出器件的区域的实际形状，也并非旨在限制示例性实施方式的范围。
应当理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于区分一种元件和另一种元件。因此，在不脱离本实施方式的教导的情况下，“第一”元件可以被称为“第二”元件。
除非另外定义，否则本文所用的所有术语(包括技术术语和科学术语)具有与本发明概念所属领域的普通技术人员通常理解的含义相同的含义。还应理解，术语，诸如常用词典中定义的术语，应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且除非本文明确定义，否则不会被解释为理想化或过于正式的含义。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (13)

1.一种用于半导体功率器件的封装件，其特征在于，所述封装件包括：
半导体管芯，所述半导体管芯设置在第一高压隔离载体和第二高压隔离载体之间，所述半导体管芯热耦合到所述第一高压隔离载体；
第一模制材料，所述第一模制材料设置在所述半导体管芯和所述第一高压隔离载体之间的空间中；
导电间隔件，所述导电间隔件设置在所述半导体管芯和所述第二高压隔离载体之间，所述导电间隔件热耦合到半导体管芯并且热耦合到所述第二高压隔离载体；和
第二模制材料，所述第二模制材料包封所述第一模制材料和所述导电间隔件。
2.根据权利要求1所述的封装件，其中，所述半导体管芯通过焊料凸块、预成型焊料、焊膏、烧结或熔融结合剂中的至少一者以倒装芯片配置热耦合到所述第一高压隔离载体。
3.根据权利要求1所述的封装件，其中，所述导电间隔件的纵向尺寸大于设置在所述第一高压隔离载体和所述第二高压隔离载体之间的所述半导体管芯的纵向尺寸。
4.根据权利要求3所述的封装件，其中，所述导电间隔件的表面包括周向凹槽，并且所述半导体管芯在所述周向凹槽内耦接到所述导电间隔件的所述表面。
5.根据权利要求1所述的封装件，其中，所述导电间隔件和所述半导体管芯中的至少一者具有带圆角的矩形形状。
6.根据权利要求1所述的封装件，其中，所述第一高压隔离载体或所述第二高压隔离载体中的至少一个高压隔离载体是金属直接敷接(DBM)基板。
7.根据权利要求1所述的封装件，其中，所述第一模制材料或所述第二模制材料中的至少一个模制材料是电隔离包封材料。
8.一种用于半导体功率器件的封装件，其特征在于，所述封装件包括：
第一金属直接敷接(DBM)基板，所述第一DBM基板的金属表面限定所述封装件的第一外表面；
第二DBM基板，所述第二DBM基板的金属表面限定所述封装件的第二外表面；
在所述封装件内的第一竖直叠堆，所述第一竖直叠堆包括：
第一半导体管芯，所述第一半导体管芯设置在所述第一DBM基板和所述第二DBM基板之间，所述第一半导体管芯热耦合到所述第一DBM基板；和
第一导电间隔件，所述第一导电间隔件设置在所述第一半导体管芯和所述第二DBM基板之间，所述导电间隔件热耦合到第一半导体管芯并且热耦合到所述第二DBM基板；和
在所述封装件内的第二竖直叠堆，所述第二竖直叠堆包括：
第二半导体管芯和第二导电间隔件，所述第二半导体管芯和所述第二导电间隔件设置在所述第一DBM基板和所述第二DBM基板之间，所述第二半导体管芯热耦合到所述第二导电间隔件，所述第二半导体管芯或所述第二导电间隔件中的一者热耦合到所述第一DBM基板，并且所述第二半导体管芯和所述第二导电间隔件中的另一者热耦合到所述第二DBM基板。
9.根据权利要求8所述的封装件，还包括支撑柱，所述支撑柱从所述第一DBM基板延伸到所述第二DBM基板。
10.根据权利要求8所述的封装件，其中，所述第二半导体管芯电耦合到所述第二导电间隔件，并且其中，所述第二导电间隔件电耦合到所述第一DBM基板。
11.一种用于封装半导体功率器件的方法，其特征在于，所述方法包括：
将第一半导体管芯设置在第一金属直接敷接(DBM)基板和第二DBM基板之间，所述第一半导体管芯热耦合到所述第一DBM基板；
将第一导电间隔件设置在第一半导体管芯和所述第二DBM基板之间，所述导电间隔件热耦合到第一半导体管芯并且热耦合到所述第二DBM基板，所述第一半导体管芯和所述第一导电间隔件形成第一竖直叠堆；以及
将第二半导体管芯和第二导电间隔件设置在所述第一DBM基板和所述第二DBM基板之间，所述第二半导体管芯热耦合到所述第二导电间隔件，所述第二半导体管芯和所述第二导电间隔件形成第二竖直叠堆，
所述第二半导体管芯或所述第二导电间隔件中的一者热耦合到所述第一DBM基板，并且所述第二半导体管芯和所述第二导电间隔件中的另一者热耦合到所述第二DBM基板，以及
所述第一DBM基板具有限定封装件的第一外表面的金属表面，并且所述第二DBM基板具有限定所述封装件的第二外表面的金属表面。
12.根据权利要求11所述的方法，还包括：
在所述封装件中设置从所述第一DBM基板延伸到所述第二DBM基板的支撑柱。
13.根据权利要求12所述的方法，还包括：
将所述第二导电间隔件耦接到所述第二半导体管芯并且耦接到所述第一DBM基板。
CN201910343966.8A 2018-05-02 2019-04-26 半导体功率器件的封装件及封装半导体功率器件的方法 Pending CN110444525A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862665598P 2018-05-02 2018-05-02
US62/665,598 2018-05-02
US16/145,918 US10991670B2 (en) 2018-09-28 2018-09-28 Semiconductor device assemblies including spacer with embedded semiconductor die
US16/145,918 2018-09-28
US16/243,505 US11075137B2 (en) 2018-05-02 2019-01-09 High power module package structures
US16/243,505 2019-01-09

Publications (1)

Publication Number Publication Date
CN110444525A true CN110444525A (zh) 2019-11-12

Family

ID=68384294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910343966.8A Pending CN110444525A (zh) 2018-05-02 2019-04-26 半导体功率器件的封装件及封装半导体功率器件的方法

Country Status (2)

Country Link
US (2) US11075137B2 (zh)
CN (1) CN110444525A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210358832A1 (en) * 2020-05-13 2021-11-18 Jmj Korea Co., Ltd. Metal post, semiconductor package including the same, and method of manufacturing the semiconductor package

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
CN110504237A (zh) * 2019-07-30 2019-11-26 合肥华耀电子工业有限公司 一种叠层封装功率模块及功率模组
JP7306294B2 (ja) * 2020-02-19 2023-07-11 株式会社デンソー 半導体モジュール
CN112771665B (zh) * 2020-04-16 2024-05-24 华为数字能源技术有限公司 封装结构、电动车辆和电子装置
US20210391244A1 (en) * 2020-06-10 2021-12-16 Intel Corporation Thermally enhanced silicon back end layers for improved thermal performance
KR20220001292A (ko) 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置
US11430777B2 (en) * 2020-11-19 2022-08-30 Semiconductor Components Industries, Llc Power module package for direct cooling multiple power modules
KR102459361B1 (ko) * 2020-12-14 2022-10-28 파워마스터반도체 주식회사 파워 모듈 패키지
US11631632B2 (en) * 2020-12-28 2023-04-18 Texas Instruments Incorporated Three dimensional package for semiconductor devices and external components
KR20230087833A (ko) * 2021-12-10 2023-06-19 현대자동차주식회사 양면 냉각형 파워모듈 제조 방법 및 양면 냉각형 파워모듈

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543740A (en) 1995-04-10 1996-08-06 Philips Electronics North America Corporation Integrated half-bridge driver circuit
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
US7068097B2 (en) 2003-12-18 2006-06-27 The Boeing Company High frequency high power H-bridge power amplifier
JP4423462B2 (ja) 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
US7301235B2 (en) 2004-06-03 2007-11-27 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
US7227198B2 (en) 2004-08-11 2007-06-05 International Rectifier Corporation Half-bridge package
US20090029074A1 (en) 2004-10-11 2009-01-29 John Sasine Method and process for collecting and processing recyclable waste
US7915744B2 (en) 2005-04-18 2011-03-29 Mediatek Inc. Bond pad structures and semiconductor devices using the same
US8018056B2 (en) 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
KR100793916B1 (ko) 2006-04-05 2008-01-15 삼성전기주식회사 인쇄회로기판 내장형 커패시터의 제조방법
US7777315B2 (en) 2006-05-19 2010-08-17 Fairchild Semiconductor Corporation Dual side cooling integrated power device module and methods of manufacture
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
KR101524545B1 (ko) 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
JPWO2010147199A1 (ja) 2009-06-19 2012-12-06 株式会社安川電機 配線基板および電力変換装置
US20110260314A1 (en) 2010-04-27 2011-10-27 Stmicroelectronics S.R.L. Die package and corresponding method for realizing a double side cooling of a die package
US8723300B2 (en) 2012-08-13 2014-05-13 Fairchild Semiconductor Corporation Multi-chip module power clip
JP6076653B2 (ja) * 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US8933551B2 (en) 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
CN105575924B (zh) * 2014-10-15 2018-07-03 台达电子工业股份有限公司 功率模块
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
US9640471B2 (en) 2015-02-24 2017-05-02 Navitas Semiconductor Inc. Leadless electronic packages for GaN devices
US10292258B2 (en) 2015-03-26 2019-05-14 Apple Inc. Vertical shielding and interconnect for SIP modules
KR102543528B1 (ko) * 2015-12-07 2023-06-15 현대모비스 주식회사 전력 모듈 패키지 및 그 제조방법
US10014280B2 (en) * 2016-03-29 2018-07-03 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
KR20180023488A (ko) 2016-08-26 2018-03-07 삼성전기주식회사 반도체 패키지 및 반도체 패키지 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210358832A1 (en) * 2020-05-13 2021-11-18 Jmj Korea Co., Ltd. Metal post, semiconductor package including the same, and method of manufacturing the semiconductor package
US11798864B2 (en) * 2020-05-13 2023-10-24 Jmj Korea Co., Ltd. Semiconductor package with metal post having non-vertical structure

Also Published As

Publication number Publication date
US20190341332A1 (en) 2019-11-07
US11810775B2 (en) 2023-11-07
US20210351101A1 (en) 2021-11-11
US11075137B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
CN110444525A (zh) 半导体功率器件的封装件及封装半导体功率器件的方法
US9691673B2 (en) Power module semiconductor device
US9252028B2 (en) Power semiconductor module and method of manufacturing the same
US8497572B2 (en) Semiconductor module and method of manufacturing the same
CN109585392A (zh) 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件
CN102903694B (zh) 在一个面上具有两层金属层的功率半导体芯片
EP2940726B1 (en) Semiconductor device
US11631628B2 (en) Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
EP3690938B1 (en) Semiconductor device and production method therefor
CN210607250U (zh) 封装
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
KR20180129614A (ko) 전자 장치
CN113903728A (zh) 功率半导体模块
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
US20240071860A1 (en) High power module package structures
US20230326876A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules
US20230253362A1 (en) High power module package structures
EP4369394A1 (en) Power semiconductor package and method for fabricating the same
CN104882440B (zh) 具有安装到载体的多个芯片的半导体器件
WO2023193928A1 (en) Arrangement for a power module, power module and method for producing an arrangement for a power module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination