CN101083243B - 集成电路封装及其制造方法 - Google Patents

集成电路封装及其制造方法 Download PDF

Info

Publication number
CN101083243B
CN101083243B CN2007101049655A CN200710104965A CN101083243B CN 101083243 B CN101083243 B CN 101083243B CN 2007101049655 A CN2007101049655 A CN 2007101049655A CN 200710104965 A CN200710104965 A CN 200710104965A CN 101083243 B CN101083243 B CN 101083243B
Authority
CN
China
Prior art keywords
encapsulation
encapsulating material
substrate
integrated circuit
naked core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101049655A
Other languages
English (en)
Other versions
CN101083243A (zh
Inventor
雷泽厄·拉曼·卡恩
萨姆·齐昆·赵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies General IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/652,007 external-priority patent/US7714453B2/en
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN101083243A publication Critical patent/CN101083243A/zh
Application granted granted Critical
Publication of CN101083243B publication Critical patent/CN101083243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种改进的集成电路封装及其制造方法。所述集成电路封装包括具有相对的第一和第二表面的衬底、IC裸芯和封装材料。所述衬底的第一表面上具有多个接触焊盘，电连接至第二表面上的多个导电元件。多个导电元件形成在衬底第一表面上的多个接触焊盘上。所述IC裸芯位于衬底的第一表面上。所述封装材料将所述IC以及所述多个导电元件中每一个的一部分封装起来。

Description

集成电路封装及其制造方法
技术领域
本发明涉及集成电路封装技术，更具体地说，本发明涉及叠层封装。
背景技术
裸芯朝上的塑胶球栅阵列封装最先由摩托罗拉公司提出，被称为模压树脂密封凸点陈列载体(Over Molded Plastic Array Carriers，简称OMPAC)。有关该封装类型的具体细节，可以参见“Overmolded Plastic Pad Array Carriers(OMPAC)：A Low Cost，High Interconnect Density IC packaging Solution forConsumer and Industrial Electronics，”Electronic Components and TechnologyConference，IEEE，pp.176-182，1991，本申请在此引用其全文。塑胶球栅阵列封装一般称为“PBGA”封装，其特征在于塑胶印刷电路板(衬底)，一般由双马来酰亚胺三嗪(BT)树脂或FR4材料制成。
现有的球栅阵列(BGA)封装不允许在封装叠层之间通过封装材料进行互连。因此，需要有一种IC封装能够允许通过封装材料进行互连。
发明内容
本发明涉及用于改进集成电路封装的装置、方法和系统。一种集成电路(IC)封装包括具有相对的第一和第二表面的衬底、IC裸芯和封装材料。所述衬底的第一表面上具有多个接触焊盘，电连接至第二表面上的多个导电器件。多个导电元件形成在衬底第一表面上的多个接触焊盘上。所述IC裸芯位于衬底的第一表面上。所述封装材料将所述IC以及所述多个导电元件中每一个的一部分封装起来。
根据本发明一个方面，提供一种集成电路封装，包括：
具有相对的第一表面和第二表面的衬底；
位于所述衬底的第一表面上的多个接触焊盘，电连接至所述衬底的第二表面上的多个导电器件；
安装在所述衬底的第一表面上的集成电路裸芯；
设置在所述衬底的第一表面上的多个接触焊盘上的多个导电元件；
封装材料，将所述集成电路裸芯基于所述多个接触焊盘上的多个导电元件封装，所述封装材料的表面包括第一部分和第二部分，所述第二部分因移除部分封装材料而低于所述封装材料的表面并具有各种形状，其中所述多个导电元件中每个的一部分露出所述第二部分以形成多个接触焊盘用于叠层封装的互连。
优选地，所述封装进一步包括：
安装在所述封装材料的第一表面上的电子元件，所述电子元件的多个导电部件电连接至所述多个导电器件。
优选地，所述电子元件为电阻器、电容器或电感器至少其一。
优选地，所述电子元件为BGA封装、LGA封装或插入式封装。
优选地，所述封装材料的表面具有设置在所述封装材料内的存放空间。
优选地，所述封装材料的表面为形成在所述封装材料内的沟槽。
优选地，多个焊球设置在所述衬底的第二表面上的所述导电器件上。
优选地，所述多个导电元件为多个焊球。
优选地，所述多个导电元件为多个金属柱。
优选地，所示衬底为柔性卷带式衬底。
优选地，所述集成电路裸芯使用胶粘剂安装在所述衬底的第一表面上。
优选地，所述封装进一步包括：
将所述集成电路裸芯的第一表面上的焊盘与所述衬底的第一表面上的焊接手指连接在一起的引线。
根据本发明一个方面，提供一种制造叠层集成电路封装的方法，包括：
将集成电路裸芯安装在衬底的第一表面上，所述衬底的第一表面上具有多个接触焊盘，所述接触焊盘穿过所述衬底电连接至所述衬底第二表面上的多个 导电器件；
在所述衬底第一表面上的多个接触焊盘上设置多个导电元件；
使用封装材料将所述衬底第一表面上的所述裸芯以及所述多个接触焊盘上的多个导电元件每个的一部分封装起来，所述封装材料的表面包括第一部分和第二部分，所述第二部分因移除部分封装材料而低于所述封装材料的表面并具有各种形状，其中所述多个导电元件中每个的一部分露出所述第二部分以形成多个接触焊盘用于叠层封装的互连。
优选地，所述移除步骤包括：
移除所述封装材料的一个平面层以在所述封装材料的表面露出所述多个导电元件每个的一部分。
优选地，所述移除步骤包括：
移除所述封装材料的外围边缘区域以在所述封装材料的表面露出所述多个导电元件每个的一部分。
优选地，所述移除步骤包括：
在所述封装材料内形成沟槽以在所述封装材料的表面露出所述多个导电元件每个的一部分。
优选地，所述移除步骤包括：
磨削所述封装材料以移除一部分所述封装材料。
优选地，所述移除步骤包括：
铣削所述封装材料以移除一部分所述封装材料。
优选地，所述移除步骤包括：
使用化学腐蚀剂蚀刻所述封装材料以移除一部分所述封装材料。
优选地，所述方法进一步包括：
在所述衬底的第二表面上的多个导电器件上形成多个焊球。
优选地，所述封装步骤包括：
使用围堰填充工艺、模盖注塑成型工艺或者条带或平板包覆成型工艺封装所述裸芯和第一组多个导电元件。
优选地，所述方法进一步包括：
将电子元件安装在所述封装材料的第一表面上，使得所述电子元件的多个导电部件电连接至所述多个导电元件。
优选地，所述电子元件为电路元件，其中安装所述电子元件的步骤包括：
将所述电路元件安装在所述封装材料的第一表面上，使得所述电路元件的至少一个引线电连接至所述多个导电元件。
优选地，所述电子元件为LGA封装，其中安装所述电子元件的步骤包括：
将所述LGA封装安装在所述封装材料的第一表面上，使得所述LGA封装的多个接触焊盘通过在所述接触焊盘上涂覆焊膏电连接至所述多个导电元件。
优选地，所述电子元件为插入式封装，其中安装所述电子元件的步骤包括：
将所述插入式封装安装在所述封装材料的第一表面上，使得所述插入式封装的多个端子电连接至所述多个导电元件。
优选地，所述方法进一步包括：
将所述集成电路裸芯的第一表面上的多个焊盘与所述衬底的第一表面上的多个焊接手指连接。
图1是现有的塑胶球栅阵列(PBGA)封装的结构示意图；
图2A是PBGA封装的顶端结构示意图；
图2B是PBGA封装的侧面结构示意图；
图3A是叠层封装的一个示例的结构示意图；
附图说明
图3B是叠层封装的另一示例的结构示意图；
图4是现有的精细间距球栅阵列(FBGA)封装的结构示意图；
图5A-5C分别是根据本发明实施例组装IC封装的基本步骤的示意图；
图6A-6E分别是通过移除一部分封装材料露出导电元件的方法的示意图；
图7A-7C分别是如何使用图6A-6D所示的方法形成叠层封装的示意图；
图8是根据本发明实施例叠层IC封装的组装步骤流程图；
图9A-9J分别是根据本发明实施例处于不同组装阶段的叠层IC封装的结 构示意图；
图10A-10D分别是移除封装材料的不同方法的示意图；
图11A和图11B分别是在平面上移除一部分封装材料后的结构示意图；
图12A和图12B分别是沿封装的外围移除一部分封装材料后的结构示意图；
图13A和图13B分别是在封装材料内形成沟槽后的结构示意图；
图14A和图14B分别是根据本发明如何将LGA封装安装在BGA封装之上的示意图。
下面将结合附图及实施例对本发明作进一步说明，附图中相似的标号表示相同或功能相似的部件。此外，图中标号最左边的一位数字表示该标号第一次出现的附图序号。
本申请中出现的“一个实施例”、“实施例”、“示例”等术语，指的是本申请描述的实施例可包括有特定的特征、结构或特性，但是并非每个实施例都必须包括有这些特定特征、结构或特性。此外，该术语也并非必须指同一个实施例。当结合一个实施例介绍特定特征、结构或特性时，可以认为本领域的技术人员能够将该特征、结构或特性结合到其它实施例中，不管本申请中是否有明确的描述。
本申请公开了结合有本发明特征的一个或多个实施例。所公开的实施例仅仅是对本发明的举例，本发明的范围不局限于所公开的实施例，而由本申请的权利要求来定义。
此外，需要理解的是，本申请中所使用的与空间方位有关的描述(例如“上面”、“下面”、“左边”、“右边”、“向上”、“向下”、“上部”、“底部”等)仅仅是出于举例解释的目的，本申请中所介绍的结构的实际实现可以具有各种不同的方位或方式。
具体实施方式
概述
本发明提供一种形成IC封装的方法和装置，该IC封装包括具有相对的第一和第二表面的衬底、IC裸芯和封装材料。所述衬底的第一表面上具有多个接触焊盘，与第二表面上的多个导电件电连接。多个导电元件设置在衬底的第一表面上的所述多个接触焊盘上。所述IC裸芯位于衬底的所述第一表面上。所述封装材料将所述IC裸芯和所述多个导电元件中每个元件的一部分封装在一起。
所述多个导电元件中每个元件的一部分露出(例如，未被封装材料封装)。所述露出的部分形成多个接触焊盘，用于连接其它器件。所述其它器件可以是另一个封装、电路元件等。所述IC封装可以是各种不同的封装例如球栅阵列(BGA)、精细间距球栅阵列(FBGA)或针栅阵列(PGA)。
集成电路封装技术
球栅阵列(BGA)封装技术用于将IC裸芯封装并连接在电路板例如印刷电路板(PCB)上。BGA封装可用于各种类型的IC裸芯，并尤其适用于高速IC。在BGA封装内，焊盘并非像在芯片载体型封装内仅围绕着封装的外围设置，而是以阵列配置方式覆盖整个底部封装表面。BGA封装又称为凸点陈列载体(pad array carrier，简称PAC)、凸点陈列、连接盘栅格阵列以及触点栅格阵列封装。BGA封装类型将在后续给出详细描述。有关GBA封装的其它描述，请参见Lau，J.H.，Ball Grid Array Technology，McGraw-Hill，New York，(1995)，本申请在此全文引用。
图1是现有的塑胶球栅阵列(PBGA)封装100的结构示意图。如图1所示，PBGA封装100包括衬底102、IC裸芯118、引线(wire bond)104、焊球110、接触焊盘(contact pad)114、焊接手指(bond finger)120、焊盘(bond pad)112和封装材料108。IC裸芯118通过胶粘剂106附着在衬底102的第一表面上。焊线104将IC裸芯118上的焊盘112与衬底102的第一表面上的焊接手指120连接。焊球110电连接至衬底102的第二表面上的接触焊盘114。封装材料108将IC裸芯118、焊线104以及衬底102的第一表面的一部分封装起来，以实现环境保护。衬底102的第一表面上封装材料108周围的部分暴 露在外面(例如，未被封装材料108覆盖)。
BGA封装有裸芯朝上和朝下两种结构。在裸芯朝上的BGA封装中，IC裸芯安装在衬底或加强板的上表面，朝向远离PCB的方向。在裸芯朝下的BGA封装中，IC裸芯安装在衬底或加强板的下表面上，处于朝向PCB的方向。
BGA封装衬底有多种类型，包括陶瓷衬底、塑胶衬底和卷带式衬底(又称为软性衬底)。
图2A和图2B分别是现有的PBGA封装200的俯视图和侧视图，其包括封装材料108、衬底102和多个焊球110。如图2A和2B所示，封装材料108没有全完覆盖衬底102的上表面。
图3A是叠层BGA封装300的示意图，其包括BGA封装302，堆叠在另一个BGA封装304之上。封装304包括多个焊球垫(solder ball land pad)306以及封装材料308、IC裸芯312、衬底314。
多个焊球110与下面的BGA封装304上露出的焊球垫306接触，以实现封装302与封装304之间的电连接。封装304上露出的焊球垫306沿着衬底314上表面的外围分布，并围绕着封装材料308。有关封装300的具体细节，请参见“Implement Stacked Package-on-Package Designs，”Electronic Engineering Times，2005，by Dreiza et al，本申请在此全文引用。
图3B是类似的叠层封装310的结构示意图，但是具有一些区别，将在下面描述。封装310中，位于下面的BGA封装316的IC裸芯312放置在衬底314内的窗口内，从而减小整个封装的高度。图3A和3B中所示的封装可使用现有的回流表面贴装工艺接合。
由于位于下部的封装衬底上表面上的焊球垫必须露出以便堆叠上部的封装，封装底部的IC裸芯必须封装在封装空腔(例如模盖(mold cap))内，以定义出封装材料的封装范围，防止封装材料覆盖或弄脏焊球垫306。由于封装材料的尺寸是受限的，因而包裹在封装材料内的IC裸芯的尺寸也受到限制。封装对封装的互连要求衬底的上表面部分露出，这将下部的封装限制为类似图1和图2所示的封装100和封装200的PBGA封装，或者为具有近似图3A和3B所示的封装304和306的特征的封装。为了最小化因上下封装之间未对准 所产生的应力，上部的封装320也通常限制为转移成型(transfer molded)BGA封装，例如PBGA封装。
图4是现有的精细间距BGA(FBGA)封装400的截面示意图，其包括衬底102、引线104、多个焊球110以及IC裸芯118、封装材料108。封装材料108将衬底102的第一表面(例如上表面)以及IC裸芯118和引线104封装起来。由于封装材料108完全将衬底102的第一表面包裹，类似于封装304和306内的多个接触焊盘不能设置在封装400的外围。这样的话，若采用图3A和3B所示的叠层封装技术时，封装400被限制为只能用作位于上部的封装。
一个封装位于另一封装之上的叠层结构要求上、下封装的外部端子之间具有电连接。模压面积阵列封装(overmolded area array package)例如FBGA和LGA封装在其上表面上没有电信号互连端子。某些类型的引线框架封装(leadframe package)例如无引线的四侧引脚扁平封装(简称QFN，又称为MLP、MLF以及LPCC封装)和TAPP封装(例如参见www.asat.com)也存在同样的问题。结果，这些封装都不能在其上堆叠其它封装。
本发明的各种实施例解决了上述的缺陷。以下将介绍本发明的具体示例。
本发明叠层封装的结构和操作实现的具体细节将在下面几个部分进行介绍。所描述的这些结构和操作实现仅出于解释的目的，不是对本发明的限制。例如，本发明还可应用于其它IC封装类型，包括LGA、PGA和FBGA封装，包括上述的各种BGA封装。此外，以下给出的每个实施例可适用于柔性卷带衬底封装、塑胶衬底封装、陶瓷衬底封装和其它衬底类型。本领域的普通技术人员根据本申请的教导，可将以下的描述适用于其它各种封装类型。
以下介绍的实施例的各种特征可以单独的使用于叠层封装，或以各种方式与其它特征结合使用，这一点对于本领域的技术人员来说是显而易见的。
图5A-5C示出了本发明使用焊球垫(solder ball pad)与焊球提供封装叠层之间的互连的一个实施例，但是本领域技术人员可以理解的是，各种形状的导电元件也可以连接在接触焊盘520上实现电连接。
图5A示出了根据本发明实施例的裸芯朝上的BGA封装500。封装500 包括衬底102、IC裸芯118、多个焊球110、封装材料108、引线104、胶粘剂106和多个焊球垫520。
衬底102可以是有机的(BT、FR4等)、陶瓷的、玻璃的、卷带式的和/或由其它电介质材料制成。此外，衬底102可具有一个或多个导电层，包括有器件例如接触焊盘、焊接手指、迹线、导电平面等，用于电信号的传输，引线、焊球等，以增强电子元件的安装，并用作电源/接地层等等。或者，其它导电器件可用于通过衬底102电连接导电器件。
焊球垫520附着在衬底102的第一表面上，如图5A所示。焊球垫520电连接至衬底102的第二表面(例如下表面)上的多个接触焊盘(图中未示出)。
图5B示出了封装500，其第二组多个焊球522连接在焊球垫520上。一旦焊球522与焊球垫520连接后，衬底102的第一表面被封装在封装材料108内。如果焊球522相对于衬底102的第一表面的高度等于或超过封装材料108的第一表面(上表面)相对于衬底102的第一表面的高度，则每个焊球522的一部分将露出(例如，未被封装材料108包裹住)。
图5C示出了移除一层封装材料108后的封装500。当移掉该层封装材料108后，第二组多个焊球522中每个焊球的一部分暴露在外面并被截去一部分。如图5C所示，移除该层封装材料后，多个被截的焊球暴露在外，形成多个接触焊盘，以便其它器件可以安装在封装500的上面。或者，另一实施例中，移除该层封装材料后，每个焊球的一部分露出，但未被截断。
封装上部露出的焊球522可用于电互连例如封装堆叠，从而形成叠层封装。多个电子器件，包括封装、电感器、电容器和电阻器，也可以安装在封装材料108的上表面。
移除的部分封装材料可以具有各种形状，从而露出并截断多个导电元件以形成多个接触焊盘用于互连。
图6A是根据本发明一个实施例的封装600的截面示意图。封装600包括衬底102、IC裸芯118、引线104、多个焊球垫520、多个焊球522和封装材料108。封装材料108将焊球522、IC裸芯118和焊线104封装起来。封装600的焊球522完全被封装材料108包裹起来，但是并未移除一部分封装材料108 以将多个焊球522中每个焊球的一部分露出。
图6B所示为封装602。该实施例中，封装602实质上与封装600近似，但是在封装602中，封装材料108的一个平面层610被移除掉，露出并截断焊球522。移除平面层610导致封装整体高度的减小。而且，多个焊球522中每个焊球有部分露出以用作接触焊盘，从而允许与位于封装材料108第一表面(例如上表面)上的电子器件和/或其它封装电连接。
图6C所示为封装604。封装604实质上与封装602近似，但是并非如图6B所示移除封装材料的一个平面层，而是移除封装材料108沿着第一表面外围的一部分612，从而在封装材料108内形成存放空间(shelf)。结果，焊球522被截断并露出，从而允许与封装材料108第一表面上的电子器件和/或封装接触。
图6D示出了封装606，其与图6C中的封装604实质上近似。但是封装606中未沿着封装材料108第一表面的外围移除部分封装材料，而是在封装材料108内围绕着IC裸芯118形成矩形环形式的沟槽614，截断并露出焊球522，以便与封装材料108第一表面上的电子器件和/或封装接触。
图6E示出了封装608，其与图6B中的封装602近似。但是，封装608中未使用多个焊球实现竖向的互连，而是使用多个金属柱616实现电连接。图6E所示的实施例中，封装材料108的一个平面层被移除，从而露出金属柱，类似于封装602。但是，本领域技术人员可知的是，封装604或606中的各种特征也可以用于露出金属柱616。
图7A-7C是根据本发明实施例的叠层封装的结构示意图。图7A所示的封装700中，FBGA封装300堆叠在图6B所示的FBGA封装602上。FBGA封装602包括IC裸芯118、多个焊球522、封装材料108和第二组多个焊球110。图7A中，现有的FBGA封装300堆叠在FBGA封装602之上。如图6B及上述介绍所述，FBGA封装602上露出并被截断的焊球522通过移除一个平面层的封装材料108实现。
图7B示出了封装702，其中FBGA封装300堆叠在FBGA封装604之上。在FBGA封装604中，通过沿着封装材料108上表面的外围移除部分封装材 料从而在封装材料108上面形成存放空间，将焊球522截断并露出，如图6C及其描述所示。
图7C示出了另一封装704，其中FBGA封装300堆叠在FBGA封装606之上。FBGA封装606中，通过如图6D及其描述所述在封装材料108的上表面形成沟槽，从而将焊球522截断并露出。图7A-7C所示的实施例包括有FBGA封装300，然而，在其它的实施例中，其它器件例如其它封装和/或电子器件也可以用作该叠层封装内位于上部的封装。此外，叠层封装内的上、下封装可以具有不同的尺寸。封装到封装的互连可在回流焊后实现。
图7A-7C示出了使用位于下部的封装的衬底上表面上的焊球实现的封装到封装互连，然而本领域技术人员可以理解的是，该互连可以通过各种形状的导电器件实现，包括如图6E所示的封装608内的金属柱。
尽管以上描述的封装中IC裸芯均采用朝上的结构，本申请的叠层封装还可应用于裸芯朝下的封装结构。
图8是组装叠层IC封装的示例步骤的流程图800。基于以下的介绍，其它结构上的和操作上的实施例对于本领域技术人员来说是显而易见的。图8所示的方法不需要必要按照图示的顺序执行。以下将详细介绍图8所示的方法步骤。图9A-9J则示出了根据流程图800组装本发明一个实施例的叠层封装过程中各个阶段的示意图，并也将结合流程图800给出描述。
流程图800开始于步骤802。步骤802中，将IC裸芯安装在衬底的第一表面上。衬底的第一表面上具有多个接触焊盘，其穿过衬底电连接至衬底第二表面上的多个导电器件。
步骤804中，将IC裸芯的第一表面上的多个焊盘连接至衬底第一表面上的多个焊接手指。例如，图9A示出的IC封装900中，引线104将焊盘112与接合手指120连接。
步骤806中，在衬底第一表面上的多个接触焊盘上设置多个导电器件。例如，如图9B所示，封装900的第一组多个焊球522形成在焊球垫520的上面。或者，可在多个焊盘上设置其它导电器件例如金属柱。
步骤808中，将导电器件和IC裸芯封装在封装模压材料内。例如，如图 9C所示，IC裸芯110和多个焊球522全都被封装在封装材料108内。第一组多个焊球522可封装成每个焊球的一部分还露在外面的形式。该封装过程可使用围堰填充(dam-and-fill)工艺、模盖注塑成型工艺、条带或平板包覆成型工艺或本领域技术人员可知的任何其它适合的封装工艺实现。
步骤810中，移除一部分封装材料，以将多个导电器件中每个导电器件的一部分露出。被移除的封装材料部分可以是平面层，边缘部分，内部环形部分，或可将每个导电器件露出的任何其它形状。例如，如图9D所示，封装902的封装材料108的一个平面层610被移除，截断并露出多个焊球522。如图9E所示，封装904的封装材料108沿其上表面外围的部分被移除，截断并露出多个焊球522。如图9F所示，封装906内，通过移除封装材料108的内环部分形成沟槽614，露出并截断多个焊球522。部分封装材料的移除可以通过各种方法实现，例如使用化学腐蚀剂蚀刻、铣削(routing)、磨削等，本领域的技术人员可以了解。
步骤812中，在衬底第二表面上的多个导电器件上形成多个焊球。该第二组多个焊球可用于将整个封装安装在电路板例如PCB上。例如，如图9G所示，封装902内，焊球110附着在衬底102第二表面上的接触焊盘114上。图9G中以封装902为例示出该步骤，但是该步骤以及后续的步骤还可以使用封装904或906实现。此外，其它结构例如导电管脚也可用于连接至多个导电器件，以便该封装能安装在电路板上。
步骤814中，将电子器件安装在封装材料的第一表面上。例如，如图9H所示，FBGA封装300被安装在封装材料108的第一表面(例如，上表面)上。尽管图9H中所示为FBGA封装堆叠在封装902上，本发明中还可以将各种不同的电子器件安装在封装902之上。
流程图800中的各步骤还可以以不同于上述顺序的其它顺序执行。特别是，步骤804和806可以颠倒，这样的话，先在衬底第一表面上的接触焊盘上形成多个导电器件，然后将IC裸芯安装在衬底的上表面，多个引线将IC裸芯上表面上的多个焊盘与衬底上表面上的焊接手指连接。例如，如图9I所示，第一组多个焊球522附着在衬底102上表面上的焊球垫520上。然后，如图 9J所示，将IC裸芯118安装在衬底102的上表面上。接合线104将IC裸芯118第一表面上的焊盘112与衬底102上表面上的焊接手指连接。
此外，步骤812和步骤814可以颠倒，这样的话，可以在衬底102的上表面上形成焊球110之前，将FBGA封装安装在上部。
而且，可以使用平面上圆顶(dome over flat)封装技术，使第一组多个焊球中每个焊球的顶端都露出。如果使用这种封装方法，不需要移除封装材料的一部分，并且也不需要截断第一组多个焊球以便将另一器件或封装堆叠在下部的FBGA上。因此，这种情况下，步骤810可以跳过。
流程图800中的步骤还可以用于组装在衬底的上表面使用不同形状的导电器件的封装。具体而言，这些步骤可以用于使用金属柱实现竖向连接。这种情况下，步骤806和808可以颠倒，因为该金属柱的放置可以通过在封装材料内形成柱状腔然后将该金属柱放置在该柱状腔内实现。
此外，流程图800的各步骤还可用于组装下部的封装采用裸芯朝下的结构的叠层封装。这种实施例中，步骤804成为可选步骤，可以去掉。
图10A-10D、11A-11B、12A-12B以及13A-13B示出了移除一部分封装材料以露出多个导电器件的各种不同方法。图10A和图10B分别为未移除封装材料108的任何部分之前的封装衬底102的俯视图和侧视图。图10C所示为何如使用磨削方法移除一部分模压封装化合物108。图10D所示为如何使用铣削移除一部分模压封装化合物108。
图11A所示为封装材料的一个平面层被移除后，一个封装衬底单元的截面示意图；图11B所示为封装材料的一个平面层被移除后，整个封装衬底的俯视图。如图11B所示，被截断并露出的第一组多个焊球522具有与整个衬底上的封装材料108相同的高度。
图12A所示为沿着封装材料上表面的外围移除一部分封装材料后，每个封装中一个封装衬底单元的截面示意图；图12B所示为沿着封装材料上表面的外围移除一部分封装材料后，每个封装中整个封装衬底的俯视图。如图12B所示，每个裸芯的中心部分凸起，比设置有第一组多个被截断的焊球522的外围区域高。
图13A所示为在每个裸芯的模压封装层108内形成沟槽614后，一个封装衬底单元的截面示意图；图13B所示为在每个裸芯的模压封装层108内形成沟槽614后，整个封装衬底的俯视图。如图13B所示，每个IC裸芯封装内形成有矩形环状的沟槽614。
图14A-14B是根据本发明实施例将LGA封装安装在BGA封装之上的过程的示意图。图14A中，焊膏涂覆在LGA封装1400的多个焊球垫1402上。该多个焊球垫1042对应于FBGA封装1404上表面上的多个被截断的焊球522。图14B中，LGA封装1400被安装在BGA封装1404之上，并可使用现有的回流表面贴装工艺进行安装。
优点
与现有的BGA封装，包括前述结合图1-4描述的各种封装进行比较，本发明具有各种优点。以下将介绍其中的一些优点。以下介绍的每一优点都不必应用于每个实施例。此外，本发明的优点并不限于以下的介绍。
(1)本发明实施例的封装允许位于下部的封装的模压封装层横跨衬底的整个表面，并使得IC封装的尺寸不受封装模具(mold chase)尺寸的限制。针对给定的IC裸芯尺寸，下部封装的封装引脚尺寸可以得到最小化。
(2)封装材料上表面上的电连接焊盘允许使用图3所示的精细间距球栅阵列(FBGA)以及其它芯片尺寸封装，这些封装的衬底上表面没有露出的部分以用作叠层封装中的下部封装。
(3)被截断的焊球垫使得采用表面贴装的封装和插入式(through-hole)封装两者都可以用作叠层封装中的上部。由于焊球在温度超过其熔点时熔化，可形成空腔以接受表面贴装和插入式端子。
(4)封装材料上表面上的接触终端焊盘通过截断的焊球形成，因而这些接触焊盘很容易通过焊接熔化并与另一BGA封装的端子引线熔融在一起。封装材料上表面上的这些接触焊盘还很容易与其它类型的端子引线熔融，因为其由焊球形成。
(5)通过使用较小的焊球连接上部的封装，或者如图14所示使用焊膏涂 在接触焊盘上来完全代替焊球，可以减小整个封装的高度。
(6)焊球形成的接触焊盘提供了比现有的使用铜/镍/金进行焊接更好的可靠性，因为在这些端子焊点上不会产生会降低焊接强度的金属互化物。
(7)封装上的接触焊盘使用现有的广泛用于组装的焊球安装、模压成型和机械加工等工艺形成。
(8)由于互连接触焊盘位于封装的上部，容易识别和接触。组装生产量和封装叠层过程的成品率可以得到改进，因为接触焊盘很容易接触到，且其由焊膏制成，可与上部封装的端子引线熔融。
(9)覆盖整个下部封装上表面的封装材料提供了机械支撑和硬度。封装到封装互连的机械支撑由下部封装的封装材料提供，并且不依赖于下部封装衬底的硬度。因而上部和下部的封装均可以使用薄且非常柔软的衬底，包括卷带式衬底和基于薄BT核心的衬底。
总结
尽管以上介绍了本发明的各种实施例，但是可以理解的是，以上仅仅是示例，并非对本发明的限制。本领域的技术人员显然知道，可以对本发明进行各种形式和细节上的改变而不脱离本发明的精神实质和范围。因此，本发明的保护范围不限于任何上述的实施例，而是由权利要求及其等效替换来定义。

Claims (7)

1.一种集成电路封装，其特征在于，包括：
具有相对的第一表面和第二表面的衬底；
位于所述衬底的第一表面上的多个接触焊盘，电连接至所述衬底的第二表面上的多个导电器件；
安装在所述衬底的第一表面上的集成电路裸芯；
设置在所述衬底的第一表面上的多个接触焊盘上的多个导电元件；
封装材料，将所述集成电路裸芯基于所述多个接触焊盘上的多个导电元件封装，所述封装材料的表面包括第一部分和第二部分，所述第二部分因移除部分封装材料而低于所述封装材料的表面并具有各种形状，其中所述多个导电元件中每个的一部分露出所述第二部分以形成多个接触焊盘用于叠层封装的互连。
2.根据权利要求1所述的集成电路封装，其特征在于，所述封装进一步包括：
安装在所述封装材料的第一表面上的电子元件，所述电子元件的多个导电部件电连接至所述多个导电器件。
3.根据权利要求2所述的集成电路封装，其特征在于，所述电子元件为电阻器、电容器或电感器至少其一。
4.根据权利要求2所述的集成电路封装，其特征在于，所述电子元件为BGA封装、LGA封装或插入式封装。
5.根据权利要求1所述的集成电路封装，其特征在于，所述封装材料的表面具有设置在所述封装材料内的存放空间。
6.一种制造叠层集成电路封装的方法，包括：
将集成电路裸芯安装在衬底的第一表面上，所述衬底的第一表面上具有多个接触焊盘，所述接触焊盘穿过所述衬底电连接至所述衬底第二表面上的多个导电器件；
在所述衬底第一表面上的多个接触焊盘上设置多个导电元件；
使用封装材料将所述衬底第一表面上的所述裸芯以及所述多个接触焊盘上的多个导电元件每个的一部分封装起来，所述封装材料的表面包括第一部分和第二部分，所述第二部分因移除部分封装材料而低于所述封装材料的表面并具有各种形状，其中所述多个导电元件中每个的一部分露出所述第二部分以形成多个接触焊盘用于叠层封装的互连。
7.根据权利要求6所述的方法，其特征在于，所述移除步骤包括：
移除所述封装材料的一个平面层以在所述封装材料的表面露出所述多个导电元件每个的一部分。
CN2007101049655A 2006-05-12 2007-05-09 集成电路封装及其制造方法 Active CN101083243B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US79965706P 2006-05-12 2006-05-12
US60/799,657 2006-05-12
US11/652,007 2007-01-11
US11/652,007 US7714453B2 (en) 2006-05-12 2007-01-11 Interconnect structure and formation for package stacking of molded plastic area array package

Publications (2)

Publication Number Publication Date
CN101083243A CN101083243A (zh) 2007-12-05
CN101083243B true CN101083243B (zh) 2011-06-22

Family

ID=38871505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101049655A Active CN101083243B (zh) 2006-05-12 2007-05-09 集成电路封装及其制造方法

Country Status (2)

Country Link
CN (1) CN101083243B (zh)
SG (1) SG137770A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103536A (zh) * 2014-07-15 2014-10-15 南通富士通微电子股份有限公司 Pop封装方法
CN104485292A (zh) * 2014-12-10 2015-04-01 华进半导体封装先导技术研发中心有限公司 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097956B2 (en) * 2009-03-12 2012-01-17 Apple Inc. Flexible packaging for chip-on-chip and package-on-package technologies
US9679836B2 (en) * 2011-11-16 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
TWI529892B (zh) 2014-05-09 2016-04-11 精材科技股份有限公司 晶片封裝體及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103536A (zh) * 2014-07-15 2014-10-15 南通富士通微电子股份有限公司 Pop封装方法
CN104485292A (zh) * 2014-12-10 2015-04-01 华进半导体封装先导技术研发中心有限公司 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法

Also Published As

Publication number Publication date
SG137770A1 (en) 2007-12-28
CN101083243A (zh) 2007-12-05

Similar Documents

Publication Publication Date Title
KR100884199B1 (ko) 몰디드 플라스틱 에어리어 어레이 패키지의 패키지 적층을위한 상호 연결 구조 및 형성
KR100600683B1 (ko) 반도체 장치 및 그 제조 방법
US7772687B2 (en) Multiple electronic component containing substrate
CN101165866B (zh) 一种集成电路封装体及其制造方法
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
EP1168440A1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
CN100353538C (zh) 带有倒焊晶片的无引线半导体封装结构及制造方法
US9099294B1 (en) Molded leadframe substrate semiconductor package
EP1984949A2 (en) A sip module with a single sided lid
CN1937194A (zh) 制作叠层小片封装的方法
CN102683221A (zh) 半导体装置及其组装方法
WO1998044547A1 (fr) Procede de production d'un dispositif a semiconducteur
JP2895022B2 (ja) チップスケールパッケージの製造方法
CN104854695A (zh) 具有印刷形成的端子焊盘的引线载体
CN101083243B (zh) 集成电路封装及其制造方法
KR100226335B1 (ko) 플라스틱 성형회로 패키지
US7078791B1 (en) Chip on board package for imager
US6441453B1 (en) Clear coating for digital and analog imagers
CN102468261B (zh) 四方扁平无引脚封装及与其相适应电路板
JP4038021B2 (ja) 半導体装置の製造方法
JPH1074887A (ja) 電子部品及びその製造方法
CN112713090B (zh) 一种qfn器件的制备方法及qfn器件
CN111900138B (zh) 系统模组封装结构及系统模组封装方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1116298

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1116298

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180507

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Alton Park Road, Irvine, California, 16215, 92618-7013

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190828

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.