CN104103536A - Pop封装方法 - Google Patents

Pop封装方法 Download PDF

Info

Publication number
CN104103536A
CN104103536A CN201410335879.5A CN201410335879A CN104103536A CN 104103536 A CN104103536 A CN 104103536A CN 201410335879 A CN201410335879 A CN 201410335879A CN 104103536 A CN104103536 A CN 104103536A
Authority
CN
China
Prior art keywords
soldered ball
plastic
sealed body
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410335879.5A
Other languages
English (en)
Inventor
张卫红
张童龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410335879.5A priority Critical patent/CN104103536A/zh
Publication of CN104103536A publication Critical patent/CN104103536A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种POP封装方法，包括步骤：提供一基板，所述基板上表面设置有第一焊球，将芯片倒装并焊接在所述基板上表面；对所述芯片和第一焊球进行塑封形成塑封体，并且所述第一焊球上表面露出所述塑封体；将上封装体下表面的第三焊球与所述第一焊球对齐，并与第一焊球焊接形成一体。本发明提供的POP封装结构中通过在下封装体的基板正面置球作为上下封装体的互联，进一步降低了成本，并且直接通过焊球相互连接，不需要在塑封体上打孔，在降低了封装成本的同时也提高了封装的效率。

Description

POP封装方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种POP封装方法。
背景技术
在逻辑电路及存储器领域，POP封装(叠层封装，package-on-package)已经称为业界的首选，主要应用于制造高端便携式设备和智能手机使用的先进移动通信平台。
在POP结构中，记忆芯片通常以键合方式连接于基板，而应用处理器芯片以倒装方式连接于基板，记忆芯片封装体是直接叠在应用处理器封装体上，相互往往以锡球焊接连接。这样上下结构以减少两个芯片的互连距离来达到节省空间和获得较好的信号完整性。由于记忆芯片与逻辑芯片的连接趋于更高密度，整体厚度越来越薄，传统封装的POP结构已经很有局限。封装体翘曲是其中一直要考虑解决的问题，目前上下塑封体的适当选材和设计是解决此问题的主要方法之一，但是此中上下塑封体的电连接是个棘手问题。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种POP封装方法，包括步骤：
S101：提供一基板，所述基板上表面设置有第一焊球，将芯片倒装并焊接在所述基板上表面；
S102：对所述芯片和第一焊球进行塑封形成塑封体，并且所述第一焊球上表面露出所述塑封体；
S103：将上封装体下表面的第三焊球与所述第一焊球对齐，并与第一焊球焊接形成一体。
本发明提供的POP封装结构中通过在下封装体的基板正面置球作为上下封装体的互联，进一步降低了成本，并且直接通过焊球相互连接，不需要在塑封体上打孔，在降低了封装成本的同时也提高了封装的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明POP封装方法流程图；
图2为本发明实施例中的基板和芯片结构示意图；
图3为本发明实施例一中对基板和芯片进行塑封的结构示意图；
图4为本发明实施例一中基板和芯片封装完成的示意图；
图5为本发明实施例一中下封装体下表面设置第三焊球示意图；
图6为本发明实施例一的POP封装结构示意图；
图7为本发明实施例二中基板和芯片结构示意图；
图8为本发明实施例二中对基板和芯片进行塑封的结构示意图；
图9为本发明实施例二中模具主视图；
图10为本发明实施例二中模具仰视图；
图11为本发明实施例二中基板和芯片封装完成的示意图；
图12为本发明实施例二中上下封装体相连接示意图；
图13为本发明实施例二中POP封装结构示意图；
图14为本发明实施例三中基板和芯片封装完成的示意图；
图15为本发明实施例三中塑封体打磨后结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明提供了一种POP封装方法，包括步骤：
S101：提供一基板，所述基板上表面设置有第一焊球，将芯片倒装并焊接在所述基板上表面；
S102：对所述芯片和第一焊球进行塑封形成塑封体，并且所述第一焊球上表面露出所述塑封体；
S103：将上封装体下表面的第三焊球与所述第一焊球对齐，并与第一焊球焊接形成一体。
本发明中公布的POP封装方法上下封装体通过焊球相连接，使得上下封装体的连接更加方便，并且不需要通过在塑封体上打孔等，降低了封装的成本的同时也提高了封装的效率。
可选的，所述步骤S102前还包括：通过毛细底部填充技术或者模塑底部填充技术填充所述芯片和基板之间的空隙并固化。所述毛细底部填充技术或者模塑底部填充技术是底部填充技术的一类，通过采用底部填充可以分散芯片表面承受的应力进而提高了整个产品的可靠性。在进行底部填充和固化之后再进行塑封，将整体封住，提高的整个封装体的承受能力。
可选的，还包括步骤：在所述基板下表面设置第二焊球。所述第二焊球的设置可以在塑封完成后进行，也可以在上下封装体连接之后再在基板下表面设置焊球，所述第二焊球设置的先后也会有不同的情况，下面的实施例会介绍到。
所述第一焊球的高度根据所述芯片的厚度决定，若封装的时候，芯片较薄，第一焊球的高度就不低于所述芯片的厚度，并且塑封体包覆所述芯片和第一焊球，第一焊球的上表面露出塑封体便于和上封装体下表面的焊球相连接；若封装芯片较厚，第一焊球的高度就低于所述芯片的厚度，并且在塑封体上第一焊球的位置开设通孔，使得上封装体下表面的的焊球通过所述通孔与第一焊球连接，以下介绍的实施例，分别当芯片的厚度不同时，第一焊球的高度和塑封体相应的改变。
实施例一：
如图2所示，首先提供一个基板201，所述基板上表面设置有第一焊球202，所述第一焊球可以预先设置在所述基板上，也可以在芯片倒装焊接在基板上之后再设置在基板上，上述的顺序对封装没有影响，将芯片203倒装放置在基板201上，经过回流焊接后所述芯片和基板连接成一体。此时芯片较薄，所以所述第一焊球202的高度不小于所述芯片203的高度，这样才能设置正常的第一焊球并且与上封装体进行连接。
随后对所述芯片和第一焊球进行塑封形成塑封体，并且对所述第一焊球上表面露出所述塑封体，具体步骤为：
S1021：将所述第一焊球的顶部压平；
S1022：在所述基板上形成塑封体，使所述塑封体包覆所述芯片及所述第一焊球，并使所述第一焊球的顶面与所述塑封体的顶面平齐。如图3所示，用模塑料对所述芯片203和第一焊球202进行塑封形成塑封体204，通过图中所示的模具302，所述模具302上下夹住基板、芯片和第一焊球，进行塑封时第一焊球202的顶部被模具302部分压平，并且塑封好后，第一焊球的上表面露出所述塑封体204。
图中上模具压住芯片和第一焊球的部分有一层薄膜，用来保护芯片在塑封以及挤压的时候不受破坏。
所述塑封体204包覆所述芯片203和第一焊球202，第一焊球202上表面露出所述塑封体，所述芯片上表面可以露出也可以完全包覆在塑封体内部，塑封完成后，移开所述模具就形成如图4所示的结构。
如图5所示，随后在所述基板201下表面设置第二焊球205；将上封装体下表面的第三焊球102与第一焊球202对齐，进行焊接形成一体，形成如图6所示的最终的POP封装结构。
实施例二：
如图7所示，首先提供一个基板201，所述基板上表面设置有第一焊球202，和实施例一中相同，第一焊球也可以在芯片倒装焊接在基板上之后再设置在基板上。如图所示，此时的芯片较厚，所以第一焊球的高度小于芯片的高度。
接下来对所述芯片和第一焊球进行塑封形成塑封体，并且所述第一焊球上表面露出所述塑封体，具体为：
S1021：在所述基板的上方设置具有凸点的模具，所述模具的凸点向下且与所述第一焊球接触；
S1022：在所述模具与所述基板之间进行塑封，形成包覆所述芯片及所述第一焊球的所述塑封体；
S1023：脱模，在所述封体上形成孔，所述孔自所述塑封体的顶面延伸至所述第一焊球顶面暴露。
如图8所示，通过一带有凸点的模具在所述塑封体上第一焊球处形成孔，覆盖在芯片和第一焊球上的为带有凸点的模具301，所述模具如图9和图10所示，模具为一面带有凸点的平板结构，图9中所述模具带有凸点的一侧向下，所述凸点与第一焊球202相接触，再进行塑封形成塑封体204。
所述塑封体204包覆所述芯片203和第一焊球202，所述第一焊球202在孔位置部分裸露出所述塑封体204。因为模具301上带有凸点，将所述模具移开之后，凸点处就形成一个孔，所述孔为倒锥台孔或者直孔，如图11所示，所述孔就在第一焊球的位置，为了使得上封装体下表面的焊球和第一焊球焊接相连，实现电连接。
所述模具凸点的高度与所述孔和所述上封装体下表面焊球的高度相当。形成的所述孔是为了放置上封装体下表面的焊球，与下封装体相连接，为了让上下封装体之间间隙越小越好，所述孔与上封装体下表面的焊球高度相当。
如图12所示，将上封装体下表面的第三焊球与所述孔对齐连接，并与第一焊球204回流焊接形成一体；同时在所述基板201的下表面设置第二焊球205。最后形成了如图13所示的最终结构，通过采用特别的塑封模具在对下封装体进行塑封的时候形成通孔，封装步骤更加简洁，提高了封装的效率，并且相互连接都是使用焊球，并且适用于任何焊球材料，封装成本降低了。
实施例三：
如图2所示，首先提供一个基板，基板上表面设置有第一焊球并且芯片倒装焊接在基板上表面，与上述实施例的步骤相同。
接下来，对所述芯片和第一焊球进行塑封形成塑封体，并且所述第一焊球上表面露出所述塑封体，具体为：
S1021：在所述基板上形成塑封体，使所述塑封体包覆所述芯片及所述第一焊球，并使所述塑封体的顶面高于所述第一焊球的顶面；
S1022：对所述塑封体的顶面进行打磨，直至所述第一焊球的顶面暴露出所述塑封体。
在所述基板上表面形成塑封体形成如图14所示的结构，为了露出所述第一焊球，使其与上封装体下表面的第三焊球连接形成完整的封装体，需要对所述塑封体的顶面进行打磨，形成如图15所示的结构，其中所述第一焊球的顶面露出所述塑封体。
接下来的步骤与上述实施例二的步骤相同，首先将上封装体下表面的第三焊球与第一焊球对齐连接，然后再在所述基板的下表面形成第二焊球形成最终的POP封装结构。
首先将上封装体和下封装体进行对齐连接，再在所述基板下表面形成第二焊球，所述第二焊球的熔点与第一焊球的熔点不同，不会对封装过程产生影响；若在上下封装体对齐连接之前，在所述基板的下表面设置第二焊球，第二焊球的设置可能会对第一焊球的状态产生影响，所述第一焊球可能会产生形变，具体在下面的实施例中提到。
实施例四：
实施例三中的第二焊球是在上下封装体对齐连接之后设置的；所述第二焊球还可以在所述上下封装体对齐连接之前，即塑封完成后设置，此时第二焊球的熔点和第一焊球的熔点也是我们需要考虑的因素。
如果所述第二焊球205选材的熔点低于第一焊球202选材的熔点，当设置第二焊球时，第一焊球不产生任何的影响，可以直接进行下面的步骤，将上封装体和下封装体对接；如果所述第二焊球205的材料的熔点与第一焊球相同甚至高于第一焊球的熔点，当设置第二焊球的时候，第一焊球也会受热产生形变，会变凸，所以，还包括步骤：所述第一焊球凸起的顶部被模具部分压平并且所述第一焊球上表面露出所述塑封体；需要将所述第一焊球凸起所述封装体的部分再进行压平直至所述第一焊球的顶面与所述塑封体的顶面平齐并且所述第一焊球的顶面露出所述塑封体，再进行下面的步骤。
将上述第一焊球压平后，将上封装体下表面的焊球102与第一焊球202对齐，进行回流焊接形成一体，形成最终的POP封装结构。
上述第一焊球和第二焊球的材料和熔点不同会造成步骤的增加，也可以在塑封完成并且打磨之后形成图15所示的结构后，先不在基板201的下表面形成第二焊球，先进行上下封装体的连接，等上封装体和没有第二焊球的下封装体连接好后，再在基板的下表面设置第二焊球，这样就算第一焊球的熔点低于所述第二焊球的熔点，也不需要重新进行压平这个步骤了，更加简化了封装的步骤。
本发明中的芯片在塑封的时候可以包封在塑封体内，无论厚薄芯片的上表面也可以露出塑封体，并且本发明所说的POP封装结构和方法中的上封装体包括任何球栅阵列的封装。
在本发明上述各实施例中，实施例的序号和/或先后顺序仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (7)

1.一种POP封装方法，其特征在于，包括步骤：
S101：提供一基板，所述基板上表面设置有第一焊球，将芯片倒装并焊接在所述基板上表面；
S102：对所述芯片和第一焊球进行塑封形成塑封体，并且所述第一焊球上表面露出所述塑封体；
S103：将上封装体下表面的第三焊球与所述第一焊球对齐，并与第一焊球焊接形成一体。
2.根据权利要求1所述的POP封装方法，其特征在于，所述步骤S102前还包括：通过毛细底部填充技术或者模塑底部填充技术填充所述芯片和基板之间的空隙并固化。
3.根据权利要求1所述的POP封装方法，其特征在于，所述对所述芯片和第一焊球进行塑封形成塑封体，并且所述第一焊球上表面露出所述塑封体，具体为：
S1021：将所述第一焊球的顶部压平；
S1022：在所述基板上形成塑封体，使所述塑封体包覆所述芯片及所述第一焊球，并使所述第一焊球的顶面与所述塑封体的顶面平齐。
4.根据权利要求1所述的POP封装方法，其特征在于，所述对所述芯片和第一焊球进行塑封形成塑封体，并且所述第一焊球上表面露出所述塑封体，具体为：
S1021：在所述基板的上方设置具有凸点的模具，所述模具的凸点向下且与所述第一焊球接触；
S1022：在所述模具与所述基板之间进行塑封，形成包覆所述芯片及所述第一焊球的所述塑封体；
S1023：脱模，在所述塑封体上形成孔，所述孔自所述塑封体的顶面延伸至所述第一焊球顶面暴露。
5.根据权利要求4所述的POP封装方法，其特征在于，所述孔的深度和所述第三焊球的高度相当。
6.根据权利要求1所述的POP封装方法，其特征在于，所述对所述芯片和第一焊球进行塑封形成塑封体，并且所述第一焊球上表面露出所述塑封体，具体为：
S1021：在所述基板上形成塑封体，使所述塑封体包覆所述芯片及所述第一焊球，并使所述塑封体的顶面高于所述第一焊球的顶面；
S1022：对所述塑封体的顶面进行打磨，直至所述第一焊球的顶面暴露出所述塑封体。
7.根据权利要求1-6所述的POP封装方法，其特征在于，还包括步骤：在所述基板下表面设置第二焊球。
CN201410335879.5A 2014-07-15 2014-07-15 Pop封装方法 Pending CN104103536A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410335879.5A CN104103536A (zh) 2014-07-15 2014-07-15 Pop封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410335879.5A CN104103536A (zh) 2014-07-15 2014-07-15 Pop封装方法

Publications (1)

Publication Number Publication Date
CN104103536A true CN104103536A (zh) 2014-10-15

Family

ID=51671567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410335879.5A Pending CN104103536A (zh) 2014-07-15 2014-07-15 Pop封装方法

Country Status (1)

Country Link
CN (1) CN104103536A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576608A (zh) * 2014-12-30 2015-04-29 华天科技（西安）有限公司 一种膜塑封pop封装结构及其制备方法
CN105762133A (zh) * 2016-03-30 2016-07-13 江苏长电科技股份有限公司 一种堆叠式封装结构及其工艺方法
CN113380638A (zh) * 2021-05-21 2021-09-10 苏州通富超威半导体有限公司 封装体上通孔的设置方法及封装体的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096096A (ja) * 2003-08-11 2004-03-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
US20080017968A1 (en) * 2006-07-18 2008-01-24 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US20080169544A1 (en) * 2006-01-17 2008-07-17 Junji Tanaka Semiconductor device and method of fabricating the same
US20090146301A1 (en) * 2007-12-11 2009-06-11 Panasonic Corporation Semiconductor device and method of manufacturing the same
KR20100113676A (ko) * 2009-04-14 2010-10-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN101083243B (zh) * 2006-05-12 2011-06-22 美国博通公司 集成电路封装及其制造方法
CN103295986A (zh) * 2012-02-27 2013-09-11 台湾积体电路制造股份有限公司 形成用于堆叠封装件的连接件的机构
CN103762185A (zh) * 2013-12-20 2014-04-30 南通富士通微电子股份有限公司 半导体叠层封装方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096096A (ja) * 2003-08-11 2004-03-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US20080169544A1 (en) * 2006-01-17 2008-07-17 Junji Tanaka Semiconductor device and method of fabricating the same
CN101083243B (zh) * 2006-05-12 2011-06-22 美国博通公司 集成电路封装及其制造方法
US20080017968A1 (en) * 2006-07-18 2008-01-24 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same
US20090146301A1 (en) * 2007-12-11 2009-06-11 Panasonic Corporation Semiconductor device and method of manufacturing the same
KR20100113676A (ko) * 2009-04-14 2010-10-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN103295986A (zh) * 2012-02-27 2013-09-11 台湾积体电路制造股份有限公司 形成用于堆叠封装件的连接件的机构
CN103762185A (zh) * 2013-12-20 2014-04-30 南通富士通微电子股份有限公司 半导体叠层封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576608A (zh) * 2014-12-30 2015-04-29 华天科技（西安）有限公司 一种膜塑封pop封装结构及其制备方法
CN105762133A (zh) * 2016-03-30 2016-07-13 江苏长电科技股份有限公司 一种堆叠式封装结构及其工艺方法
CN113380638A (zh) * 2021-05-21 2021-09-10 苏州通富超威半导体有限公司 封装体上通孔的设置方法及封装体的制备方法

Similar Documents

Publication Publication Date Title
KR101332916B1 (ko) 반도체 패키지 및 그 제조 방법
KR101362714B1 (ko) 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
US20090127682A1 (en) Chip package structure and method of fabricating the same
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN104685622A (zh) Bva中介结构
CN104051337A (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
KR20130132163A (ko) 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
TW201624641A (zh) 半導體封裝體
CN104078435A (zh) Pop封装结构
CN103208432A (zh) 层叠封装器件的制造方法
CN105027282A (zh) 启用通孔的层叠封装
CN103745931A (zh) 引线框架和封装结构的形成方法
US8791556B2 (en) Integrated circuit packaging system with routable circuitry and method of manufacture thereof
CN103779351A (zh) 三维封装结构及其制造方法
CN104103536A (zh) Pop封装方法
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN202394859U (zh) 半导体封装构造
CN101017785A (zh) 半导体堆栈结构及其制法
CN103762185A (zh) 半导体叠层封装方法
CN101814461B (zh) 封装基板结构与芯片封装结构及其制作方法
CN104103595A (zh) Pop封装方法
CN103745967A (zh) 引线框架和封装结构
CN102956547B (zh) 半导体封装结构及其制作方法
CN104538368A (zh) 一种基于二次塑封技术的三维堆叠封装结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20141015

RJ01 Rejection of invention patent application after publication