CN113380638A - 封装体上通孔的设置方法及封装体的制备方法 - Google Patents

封装体上通孔的设置方法及封装体的制备方法 Download PDF

Info

Publication number
CN113380638A
CN113380638A CN202110558332.1A CN202110558332A CN113380638A CN 113380638 A CN113380638 A CN 113380638A CN 202110558332 A CN202110558332 A CN 202110558332A CN 113380638 A CN113380638 A CN 113380638A
Authority
CN
China
Prior art keywords
coating layer
insulating coating
substrate
hole
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110558332.1A
Other languages
English (en)
Inventor
刘在福
曾昭孔
郭瑞亮
陈武伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN202110558332.1A priority Critical patent/CN113380638A/zh
Publication of CN113380638A publication Critical patent/CN113380638A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供了一种封装体上通孔的设置方法及封装体的制备方法，该设置方法包括提供基板，在所述基板表面形成图案化绝缘涂覆层，所述图案化绝缘涂覆层包括间隔分布的涂覆体；采用填充材料对所述基板和所述涂覆体进行封装，并清除所述涂覆体，形成通孔。由于此时还未设置焊球，因此本公开实施例在得到通孔的过程中，不会对焊球造成污染或者损坏，同时避免了使用激光钻孔设备，能够显著降低生产成本。

Description

封装体上通孔的设置方法及封装体的制备方法
技术领域
本公开一般涉及半导体封装技术领域，具体涉及一种封装体上通孔的设置方法及封装体的制备方法。
背景技术
在层叠封装结构(Package on Package，POP)中，通常底部设置逻辑器件封装体11，顶部设置存储器件封装体12。如图1所示，这两个封装体之间通过焊球13进行连接。
目前，相关技术容纳焊球13的通孔采用激光钻孔方式形成，但这会污染或者损坏焊球13，并且生产成本高昂。
发明内容
鉴于相关技术中的上述缺陷或不足，期望提供一种封装体上通孔的设置方法及封装体的制备方法。
第一方面，本公开提供一种封装体上通孔的设置方法，所述设置方法包括：
提供基板，在所述基板表面形成图案化绝缘涂覆层，所述图案化绝缘涂覆层包括间隔分布的涂覆体；
采用填充材料对所述基板和所述涂覆体进行封装，并清除所述涂覆体，形成通孔。
可选地，在本公开一些实施例中，所述在所述基板表面形成图案化绝缘涂覆层，包括：
在所述基板上设置绝缘涂覆层；
对所述绝缘涂覆层进行曝光显影，形成所述图案化绝缘涂覆层。
可选地，在本公开一些实施例中，所述对所述绝缘涂覆层进行曝光显影，形成所述图案化绝缘涂覆层，包括：
采用治具遮挡所述绝缘涂覆层，所述治具上设置有透光口；
光照固化所述绝缘涂覆层对应所述透光口的部分，并清除所述绝缘涂覆层未被固化的部分。
可选地，在本公开一些实施例中，所述治具包括光掩膜板。
可选地，在本公开一些实施例中，所述绝缘涂覆层采用光刻胶制成。
可选地，在本公开一些实施例中，相邻两个所述涂覆体之间的间距在0.15毫米以上。
可选地，在本公开一些实施例中，所述填充材料包括环氧模塑料。
可选地，在本公开一些实施例中，所述基板上还设置有芯片；
所述芯片与所述基板通过焊盘连接，或者所述芯片与所述基板通过引线键合。
可选地，在本公开一些实施例中，所述涂覆体的厚度大于所述芯片的厚度。
第二方面，本公开提供一种封装体的制备方法，所述制备方法包括：
采用第一方面中任意一项所述的封装体上通孔的设置方法在基板上形成通孔，并在所述通孔内焊接焊球；
将堆叠设置的两个子封装体通过所述焊球进行连接。
从以上技术方案可以看出，本公开实施例具有以下优点：
本公开实施例提供了一种封装体上通孔的设置方法及封装体的制备方法，通过在基板表面形成图案化绝缘涂覆层，该图案化绝缘涂覆层包括间隔分布的涂覆体，进而采用填充材料对基板和涂覆体进行封装，并清除涂覆体以形成通孔。由于此时还未设置焊球，因此本公开实施例在得到通孔的过程中，不会对焊球造成污染或者损坏，同时避免了使用激光钻孔设备，能够显著降低生产成本。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1为相关技术提供的一种层叠封装结构的示意图；
图2为本公开实施例提供的一种封装体上通孔的设置方法的流程示意图；
图3为本公开实施例提供的一种绝缘涂覆层设置示意图；
图4为本公开实施例提供的一种曝光示意图；
图5为本公开实施例提供的一种显影示意图；
图6为本公开实施例提供的一种芯片设置示意图；
图7为本公开实施例提供的另一种芯片设置示意图；
图8为本公开实施例提供的一种封装示意图；
图9为本公开实施例提供的一种磨砂示意图；
图10为本公开实施例提供的一种清洗示意图；
图11为本公开实施例提供的一种封装体的制备方法的流程示意图；
图12为本公开实施例提供的一种封装体的结构示意图。
附图标记：
11-逻辑器件封装体，12-存储器件封装体，13-焊球，21-基板，22-绝缘涂覆层，23-图案化绝缘涂覆层，24-治具，241-透光口，25-涂覆体，26-芯片，27-清洗工具，28-第一子封装体，29-第二子封装体。
具体实施方式
为了使本技术领域的人员更好地理解本公开方案，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。
本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便描述的本公开的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。
为了便于理解和说明，下面通过图2至图12详细的阐述本公开实施例提供的封装体上通孔的设置方法及封装体的制备方法。
请参考图2，其为本公开实施例提供的一种封装体上通孔的设置方法的流程示意图。该设置方法包括以下步骤：
S201，提供基板，在基板表面形成图案化绝缘涂覆层，该图案化绝缘涂覆层包括间隔分布的涂覆体。
示例性地，如图3所示，本公开实施例在基板21上设置绝缘涂覆层22，从而对该绝缘涂覆层22进行曝光显影，形成图案化绝缘涂覆层23。其中，如图4和图5所示，分别为本公开实施例提供的一种曝光和显影的示意图。比如，本公开实施例中首先采用治具24遮挡绝缘涂覆层22，该治具24上设置有透光口241，然后采用紫外线(Ultraviolet)光照固化绝缘涂覆层22对应透光口241的部分，并清除绝缘涂覆层22未被固化的部分。需要说明的是，治具24可以包括但不限于光掩膜板(Photo mask)，绝缘涂覆层22采用光刻胶(Photo resist)制成。
可选地，本公开实施例中相邻两个涂覆体25之间的间距在0.15毫米以上。相较于激光钻孔方式，本公开实施例通孔分布可以更加紧密，由此节省了基板21的空间，便于实现封装体小型化。
S202，采用填充材料对基板和涂覆体进行封装，并清除涂覆体，形成通孔。
可选地，本公开实施例中基板21上还设置有芯片26。进一步地，如图6所示，芯片26可以与基板21通过焊盘连接，或者如图7所示，芯片26也可以与基板21通过引线键合，从而满足多样化的应用场景。需要说明的是，涂覆体25的厚度大于芯片26的厚度，由此能够保障芯片26的安全。
以图6所示的连接方式为例进行说明，本公开实施例首先采用模塑底部填充(Molded under fill，MUF)对基板21和涂覆体25进行封装(如图8所示)，比如填充材料可以包括但不限于环氧模塑料(Epoxy molding compound，EMC)；其次再磨砂表面以使涂覆体25和芯片26暴露(如图9所示)，并释放热量；最后采用清洗工具27对涂覆体25进行去除以形成通孔(如图10所示)，比如清洗工具27上设置有两个喷头，通过喷出清洗液来清洗掉涂覆体25。
本公开实施例提供了一种封装体上通孔的设置方法，通过在基板表面形成图案化绝缘涂覆层，该图案化绝缘涂覆层包括间隔分布的涂覆体，进而采用填充材料对基板和涂覆体进行封装，并清除涂覆体以形成通孔。由于此时还未设置焊球，因此本公开实施例在得到通孔的过程中，不会对焊球造成污染或者损坏，同时避免了使用激光钻孔设备，能够显著降低生产成本。
基于前述实施例，本公开实施例提供一种封装体的制备方法。请参考图11，其为本公开实施例提供的一种封装体的制备方法的流程示意图。该制备方法包括以下步骤：
S301，采用上述封装体上通孔的设置方法在基板上形成通孔，并在通孔内焊接焊球。
S302，将堆叠设置的两个子封装体通过焊球进行连接。
示例性地，如图12所示，两个子封装体包括第一子封装体28和第二子封装体29。其中，第二子封装体29直接堆叠在第一子封装体28上，进而第二子封装体29可以通过焊球13与第一子封装体28焊接连接。
需要说明的是，以上实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的精神和范围。

Claims (10)

1.一种封装体上通孔的设置方法，其特征在于，所述设置方法包括：
提供基板，在所述基板表面形成图案化绝缘涂覆层，所述图案化绝缘涂覆层包括间隔分布的涂覆体；
采用填充材料对所述基板和所述涂覆体进行封装，并清除所述涂覆体，形成通孔。
2.根据权利要求1所述的封装体上通孔的设置方法，其特征在于，所述在所述基板表面形成图案化绝缘涂覆层，包括：
在所述基板上设置绝缘涂覆层；
对所述绝缘涂覆层进行曝光显影，形成所述图案化绝缘涂覆层。
3.根据权利要求2所述的封装体上通孔的设置方法，其特征在于，所述对所述绝缘涂覆层进行曝光显影，形成所述图案化绝缘涂覆层，包括：
采用治具遮挡所述绝缘涂覆层，所述治具上设置有透光口；
光照固化所述绝缘涂覆层对应所述透光口的部分，并清除所述绝缘涂覆层未被固化的部分。
4.根据权利要求3所述的封装体上通孔的设置方法，其特征在于，所述治具包括光掩膜板。
5.根据权利要求1至4中任意一项所述的封装体上通孔的设置方法，其特征在于，所述绝缘涂覆层采用光刻胶制成。
6.根据权利要求1所述的封装体上通孔的设置方法，其特征在于，相邻两个所述涂覆体之间的间距在0.15毫米以上。
7.根据权利要求1所述的封装体上通孔的设置方法，其特征在于，所述填充材料包括环氧模塑料。
8.根据权利要求1所述的封装体上通孔的设置方法，其特征在于，所述基板上还设置有芯片；
所述芯片与所述基板通过焊盘连接，或者所述芯片与所述基板通过引线键合。
9.根据权利要求8所述的封装体上通孔的设置方法，其特征在于，所述涂覆体的厚度大于所述芯片的厚度。
10.一种封装体的制备方法，其特征在于，所述制备方法包括：
采用权利要求1至9中任意一项所述的封装体上通孔的设置方法在基板上形成通孔，并在所述通孔内焊接焊球；
将堆叠设置的两个子封装体通过所述焊球进行连接。
CN202110558332.1A 2021-05-21 2021-05-21 封装体上通孔的设置方法及封装体的制备方法 Pending CN113380638A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110558332.1A CN113380638A (zh) 2021-05-21 2021-05-21 封装体上通孔的设置方法及封装体的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110558332.1A CN113380638A (zh) 2021-05-21 2021-05-21 封装体上通孔的设置方法及封装体的制备方法

Publications (1)

Publication Number Publication Date
CN113380638A true CN113380638A (zh) 2021-09-10

Family

ID=77571562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110558332.1A Pending CN113380638A (zh) 2021-05-21 2021-05-21 封装体上通孔的设置方法及封装体的制备方法

Country Status (1)

Country Link
CN (1) CN113380638A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223299A (ja) * 1999-12-01 2001-08-17 Ibiden Co Ltd パッケージ基板
KR20100081864A (ko) * 2009-01-07 2010-07-15 삼성테크윈 주식회사 회로 기판의 제조 방법과, 이의 라미네이션 방법과, 이의 제조 장치
CN102088015A (zh) * 2010-12-03 2011-06-08 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102956511A (zh) * 2011-08-25 2013-03-06 南茂科技股份有限公司 半导体封装结构及其制作方法
CN103762183A (zh) * 2014-02-08 2014-04-30 华进半导体封装先导技术研发中心有限公司 扇出型方片级封装的制作工艺
CN203573966U (zh) * 2013-10-24 2014-04-30 天水华天科技股份有限公司 一种带焊球面阵列四面扁平无引脚封装件
KR20140118331A (ko) * 2013-03-29 2014-10-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
CN104103536A (zh) * 2014-07-15 2014-10-15 南通富士通微电子股份有限公司 Pop封装方法
KR20140123695A (ko) * 2013-04-15 2014-10-23 앰코 테크놀로지 코리아 주식회사 팬 아웃 반도체 패키지 및 그 제조 방법
CN104465611A (zh) * 2014-12-10 2015-03-25 华进半导体封装先导技术研发中心有限公司 实现PoP互连的阵列式焊球排布的封装结构及其制作方法
CN106206332A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构的制造方法
CN110391143A (zh) * 2019-07-02 2019-10-29 东莞链芯半导体科技有限公司 半导体封装结构及其封装方法
CN111403302A (zh) * 2020-03-27 2020-07-10 深圳杰微芯片科技有限公司 嵌入式芯片封装方法
US20210151379A1 (en) * 2017-08-04 2021-05-20 Nepes Co., Ltd. Chip package and manufacturing method thereof

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223299A (ja) * 1999-12-01 2001-08-17 Ibiden Co Ltd パッケージ基板
KR20100081864A (ko) * 2009-01-07 2010-07-15 삼성테크윈 주식회사 회로 기판의 제조 방법과, 이의 라미네이션 방법과, 이의 제조 장치
CN102088015A (zh) * 2010-12-03 2011-06-08 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102956511A (zh) * 2011-08-25 2013-03-06 南茂科技股份有限公司 半导体封装结构及其制作方法
KR20140118331A (ko) * 2013-03-29 2014-10-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
KR20140123695A (ko) * 2013-04-15 2014-10-23 앰코 테크놀로지 코리아 주식회사 팬 아웃 반도체 패키지 및 그 제조 방법
CN203573966U (zh) * 2013-10-24 2014-04-30 天水华天科技股份有限公司 一种带焊球面阵列四面扁平无引脚封装件
CN103762183A (zh) * 2014-02-08 2014-04-30 华进半导体封装先导技术研发中心有限公司 扇出型方片级封装的制作工艺
CN104103536A (zh) * 2014-07-15 2014-10-15 南通富士通微电子股份有限公司 Pop封装方法
CN104465611A (zh) * 2014-12-10 2015-03-25 华进半导体封装先导技术研发中心有限公司 实现PoP互连的阵列式焊球排布的封装结构及其制作方法
CN106206332A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构的制造方法
US20210151379A1 (en) * 2017-08-04 2021-05-20 Nepes Co., Ltd. Chip package and manufacturing method thereof
CN110391143A (zh) * 2019-07-02 2019-10-29 东莞链芯半导体科技有限公司 半导体封装结构及其封装方法
CN111403302A (zh) * 2020-03-27 2020-07-10 深圳杰微芯片科技有限公司 嵌入式芯片封装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
罗家祥: "广东省电子制造装备产业技术路线图", 31 January 2017, 华南理工大学出版社, pages: 10 - 13 *

Similar Documents

Publication Publication Date Title
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
TWI734422B (zh) 系統級封裝及系統級封裝的組裝方法
US8115296B2 (en) Electronic device package
JP3137322B2 (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
TWI423401B (zh) 在上側及下側具有暴露基底表面之半導體推疊封裝組件
US5893726A (en) Semiconductor package with pre-fabricated cover and method of fabrication
US20010018229A1 (en) Semiconductor device and method for fabricating same
CN103050462A (zh) 半导体器件封装件及方法
CN105225974A (zh) 封装方法
US8003426B2 (en) Method for manufacturing package structure of optical device
JP2003197655A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
CN104658987A (zh) 半导体器件及其制造方法
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
US20090140426A1 (en) Flip chip package and method for manufacturing the same
US20120013006A1 (en) Chip scale package and fabrication method thereof
JP3397743B2 (ja) 半導体装置
KR20180103661A (ko) 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법
US20080290513A1 (en) Semiconductor package having molded balls and method of manufacturing the same
KR100608185B1 (ko) 반도체 장치 및 그 제조 방법
CN113380638A (zh) 封装体上通孔的设置方法及封装体的制备方法
KR100878408B1 (ko) 웨이퍼 레벨 디바이스 패키징 방법
CN103035589B (zh) 片模制芯片级封装
KR100867521B1 (ko) 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
JP4889359B2 (ja) 電子装置
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination