CN104465611A - 实现PoP互连的阵列式焊球排布的封装结构及其制作方法 - Google Patents

实现PoP互连的阵列式焊球排布的封装结构及其制作方法 Download PDF

Info

Publication number
CN104465611A
CN104465611A CN201410755941.6A CN201410755941A CN104465611A CN 104465611 A CN104465611 A CN 104465611A CN 201410755941 A CN201410755941 A CN 201410755941A CN 104465611 A CN104465611 A CN 104465611A
Authority
CN
China
Prior art keywords
pad
substrate
hole
packaging body
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410755941.6A
Other languages
English (en)
Other versions
CN104465611B (zh
Inventor
汪民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU HAICATIN HEARING TECHNOLOGY CO., LTD.
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410755941.6A priority Critical patent/CN104465611B/zh
Publication of CN104465611A publication Critical patent/CN104465611A/zh
Application granted granted Critical
Publication of CN104465611B publication Critical patent/CN104465611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供了一组实现PoP (Package on Package)互连的阵列式焊球排布的封装结构及其制作方法，将 PoP Interface 互连焊球从四周式排布转变为阵列式排布。通过阵列排布互连焊球，可以使上层封装体的焊球分布也变更为阵列形式，可有效增加封装体 I/O的数目。阵列式排布焊球方案有效增大了PoP互连空间，降低了上下封装体回流互连时因凸点变形及位置移动产生短路风险；同时，阵列式焊球排布也较容易实现细间距互连凸点方案。

Description

实现PoP互连的阵列式焊球排布的封装结构及其制作方法
技术领域
本发明涉及一类实现PoP互连的阵列式焊球排布的封装结构及其制作方法，属于集成电路芯片封装技术领域。
背景技术
1）如图1所示，传统PoP(Package on Package)封装焊球（Solder Ball）与底层封装体基板互连。为避开中间芯片,上层封装体的焊球采用四周排布方式；小间距时因回流凸点变形及位置移动等风险容易造成短路（short）；凸点间距难以做小。
2) 如图2所示，TMV方式实现PoP上、下封装体堆叠时凸点互连。塑封胶钻孔（Mold Drilling Via）因封装体中部包含芯片，孔的排布也是四周形式；凸点排布空间受到限制。上层封装体焊球也相应采用四周排布，相对焊球数量也会因空间有限而受到局限。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一组实现PoP互连的阵列式焊球排布的封装结构及其制作方法，将 PoP Interface 互连焊球从四周式排布转变为阵列式排布。
按照本发明提供的技术方案，所述的实现PoP互连的阵列式焊球排布的封装结构，包括上层封装体和底层封装体，其中，所述底层封装体包括：基板和绝缘基体之间形成腔体，所述腔体是在绝缘基体下表面加工凹槽得到，在腔体内的基板上贴装芯片，在绝缘基体上表面具有若干个小孔，孔内填充导电材料，所述导电材料下方为通孔，基板上表面的焊盘上制作有柱状导电凸点，导电凸点的位置与导电材料下方通孔对应，穿过通孔与导电材料相连，在绝缘基体上表面为导电层，导电层经图形化处理为阵列式排布的焊盘，每个焊盘对应连通下方的导电材料，导电层上为保护层，保护层对应每个焊盘留出开口；所述上层封装体底面的焊球也为阵列式排布，对应底层封装体上的焊盘实现互连。
以上所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，包括以下步骤：
（1）在基板焊盘区域制作柱状导电凸点；
（2）实现焊球从四周排布到阵列排布的转接体制备：
（2.1）在绝缘基体上表面通过激光打孔或刻蚀的方法形成若干个小孔，孔的分布相应于步骤（1）基板上导电凸点位置，孔的大小大于导电凸点顶部；在绝缘基体的下表面通过刻蚀或机械打孔方法制作凹槽；
（2.2）在绝缘基体上表面的孔中进行导电材料填充，填充完成后，在导电材料填充体下方位置采用激光打孔方法制备通孔，在通孔靠近导电材料填充体部位电镀或溅射方式增加填充一层焊料；
（2.3）在绝缘基体上表面压合或电镀金属导电层；
（2.4）采用基板图形化工艺进行电路刻蚀后得到阵列式排布的焊盘，每个焊盘对应连通下层的导电材料填充体，形成焊盘再布局层；
（2.5）在焊盘再布局层表面涂覆保护层，同时在对应焊盘的位置通过显影及刻蚀方法做出相应开口使焊盘露出；
（3）完成封装体的组装：
（3.1）在基板上贴装芯片；
（3.2）将基板与步骤（2）制作的转接体对应的单元进行对准后实现互连，基板的导电凸点对应插入绝缘基体的通孔，基板与绝缘基体底面贴合，芯片位于绝缘基体凹槽和基板形成的腔体内，使用通孔中的焊料并进行回流实现牢靠的互连；
（3.3）通过塑封工艺完成整个封装体的塑封，再通过封装体底面植球工艺，完成整个封装体底面的焊球制作；
（4）将完成组装的封装体进行PoP互连，上、下封装体通过上层封装体底部焊球及底层封装体转接体上的预留焊盘实现互连。
类似的另一种实现PoP互连的阵列式焊球排布的封装结构，包括上层封装体和底层封装体，其中，所述底层封装体包括：基板和绝缘基体的边缘通过间隔体粘接在一起，使得基板和绝缘基体之间形成腔体，在腔体内的基板上贴装芯片，在绝缘基体上表面具有若干个小孔，孔内填充导电材料，所述导电材料下方为通孔，基板上表面的焊盘上制作有柱状导电凸点，导电凸点的位置与导电材料下方通孔对应，穿过通孔与导电材料相连，在绝缘基体上表面为导电层，导电层经图形化处理为阵列式排布的焊盘，每个焊盘对应连通下层的导电材料，导电层上为保护层，保护层对应每个焊盘留出开口；所述上层封装体底面的焊球也为阵列式排布，对应底层封装体上的焊盘实现互连。
以上所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，包括以下步骤：
（1）在基板焊盘区域制作柱状导电凸点；
（2）实现焊球从四周排布到阵列排布的转接体制备：
（2.1）在绝缘基体上表面通过激光打孔或刻蚀的方法形成若干个小孔，孔的分布相应于步骤（1）基板上导电凸点位置，孔的大小大于导电凸点顶部；绝缘基体的下表面维持平面形状；
（2.2）在绝缘基体上表面的孔中进行导电材料填充，填充完成后，在导电材料填充体下方位置采用激光打孔方法制备通孔，在通孔靠近导电材料填充体部位电镀或溅射方式增加填充一层焊料；
（2.3）在绝缘基体上表面压合或电镀金属导电层；
（2.4）采用基板图形化工艺进行电路刻蚀后得到阵列式排布的焊盘，每个焊盘对应连通下层的导电材料填充体，形成焊盘再布局层；
（2.5）在焊盘再布局层表面涂覆保护层，同时在对应焊盘的位置通过显影及刻蚀方法做出相应开口使焊盘露出；
（3）完成封装体的组装：
（3.1）在基板上贴装芯片；并在基板四周贴间隔体；
（3.2）将基板与步骤（2）制作的转接体对应的单元进行对准后实现互连，基板的导电凸点对应插入绝缘基体的通孔，基板与绝缘基体底面通过间隔体贴合，芯片位于绝缘基体、间隔体和基板形成的腔体内，使用通孔中的焊料并进行回流实现牢靠的互连；间隔体可以是具有粘性的热固性树脂，加热后固化；
（3.3）通过塑封工艺完成整个封装体的塑封，再通过封装体底面植球工艺，完成整个封装体底面的焊球制作；
（4）将完成组装的封装体进行PoP互连，上、下封装体通过上层封装体底部焊球及底层封装体转接体上的预留焊盘实现互连。
类似的另一种实现PoP互连的阵列式焊球排布的封装结构，包括上层封装体和底层封装体，其中，所述底层封装体包括：在基板上贴装芯片，在绝缘基体上表面具有若干个小孔，孔内填充导电材料，所述导电材料下方为通孔，基板上表面的焊盘上制作有柱状导电凸点，导电凸点的位置与导电材料下方通孔对应，穿过通孔与导电材料相连，基板和绝缘基体之间的间隙采用塑封体包封，将芯片和导电凸点包封在内，在绝缘基体上表面为导电层，导电层经图形化处理为阵列式排布的焊盘，每个焊盘对应连通下层的导电材料，导电层上为保护层，保护层对应每个焊盘留出开口；所述上层封装体底面的焊球也为阵列式排布，对应底层封装体上的焊盘实现互连。
以上所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，包括以下步骤：
（1）在基板焊盘区域制作柱状导电凸点；
（2）实现焊球从四周排布到阵列排布的转接体制备：
（2.1）在绝缘基体上表面通过激光打孔或刻蚀的方法形成若干个小孔，孔的分布相应于步骤（1）基板上导电凸点位置，孔的大小大于导电凸点顶部；绝缘基体的下表面维持平面形状；
（2.2）在绝缘基体上表面的孔中进行导电材料填充，填充完成后，在导电材料填充体下方位置采用激光打孔方法制备通孔，在通孔靠近导电材料填充体部位电镀或溅射方式增加填充一层焊料；
（2.3）在绝缘基体上表面压合或电镀金属导电层；
（2.4）采用基板图形化工艺进行电路刻蚀后得到阵列式排布的焊盘，每个焊盘对应连通下层的导电材料填充体，形成焊盘再布局层；
（2.5）在焊盘再布局层表面涂覆保护层，同时在对应焊盘的位置通过显影及刻蚀方法做出相应开口使焊盘露出；
（3）完成封装体的组装：
（3.1）在基板上贴装芯片；
（3.2）使用塑封工艺对基板和芯片进行塑封，塑封体上表面为平面，导电凸点上端露出塑封体。
（3.3）将塑封后的基板与步骤（2）制作的转接体对应的单元进行对准后实现互连，基板的导电凸点对应插入绝缘基体的通孔，塑封体与绝缘基体底面贴合，使用通孔中的焊料并进行回流实现牢靠的互连；
（3.4）通过塑封工艺完成整个封装体的塑封，再通过封装体底面植球工艺，完成整个封装体底面的焊球制作；
（4）将完成组装的封装体进行PoP互连，上、下封装体通过上层封装体底部焊球及底层封装体转接体上的预留焊盘实现互连。
步骤（2.5）后，可以在焊盘表面再电镀一层用于增强焊球连接的金属底层材料。
本发明的优点是：通过此方法能够有效增加互连焊球分布的空间，降低PoP互连回流时焊球变形或位移发生短路风险。同时，此方法也能容易实现细间距互连面（Fine Pitch Interface）互连凸点要求，确保PoP互连球栅阵列封装体更多的I/O或小的封装尺寸等优点。另外，采用此方案做出的封装体在实现PoP互叠（PoP Stack）互连时能降低高温翘曲影响，增强互连焊点的可靠度。
附图说明
图1是现有技术一结构示意图。
图2是现有技术二结构示意图。
图3是制作好导电图形的初始基板。
图4是在基板上制作导电凸点的示意图。
图5是绝缘基体。
图6是绝缘基体成型。
图7是在绝缘基体上表面的孔中进行导电材料填充及在填充体下方制作通孔并填充焊料的示意图。
图8是在绝缘基体表面制作金属导电层示意图。
图9是图形化金属导电层为焊盘再布局层示意图。
图10是在焊盘再布局层表面涂覆保护层示意图。
图11是在基板上贴装芯片示意图。
图12是将图11和图12对应的单元进行对准后实现互连。
图13是将完成组装的封装体与上层封装体进行PoP互连。
图14是本发明实施例2结构示意图。
图15是本发明实施例3结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
实施例一
1、基板上制备小间距导电凸起。
图3提供了制作好导电图形2的基板1。在基板1焊盘区域进行柱状导电凸点3制备。可以采用电镀Cu制备凸点；也可以采用引线键合（Wire Bond）方法制备Bump 凸点，材料可以是金，铜或者Ag合金线等。导电凸点3的高度根据封装体的结构来确定。原则上需要保证一定的凸点高度，以确保后续实现PoP互连时高度满足需要。基板1上制备完成导电凸点3的样式如图4所示。
2、实现焊球从四周排布到阵列排布的转接体制备。
（1）图5所示为一块绝缘基体4，材料可以是陶瓷、硬质树脂等。在绝缘基体4上表面通过激光打孔（Laser Drilling）或刻蚀等方法形成若干个小孔5，孔5的分布相应于图4基板1上导电凸点3位置，其大小比导电凸点3顶部略大。在绝缘基体4的下表面通过刻蚀或机械打孔方法等得到图6所示凹槽6形状。
（2）在绝缘基体4上表面的孔5中进行导电材料7填充，可以电镀或物理气相沉积等方法，填充导电材料可以是 Cu等金属。填充完成后，在导电材料7填充体下方位置采用激光打孔方法制备通孔8，得到图7所示的结构，在通孔8靠近导电材料7填充体部位电镀或溅射方式增加填充一层焊料9，为后续实现增加凸点互连可靠度使用。
（3）在绝缘基体4上表面压合或电镀金属导电层10，材料可以选用Cu，如图8所示。
（4）采用基板图形化（Substrate Pattern）工艺进行电路刻蚀后得到图9所示的球焊盘（Ball Land）阵列式排布图，图中大圆圈为焊盘11，每个焊盘11对应连通下层的导电材料7填充体（小圆圈）。将对应凸点位置四周排布方式的Ball Land布局到整个封装体表面，从而有效扩大了整个Ball Land 的布局空间。因此这一层经过图形化的导电层10可以称为再布局层。
（5）在Ball Land再布局层表面涂覆保护层12，材料可以是光敏树脂或基板油墨等。同时在对应焊盘11的位置通过显影及刻蚀方法做出相应开口使焊盘11露出。焊盘11表面可以再电镀其他增强焊球连接的金属底层材料，如 Ni/Au层，Solder层等。
3、完成封装体的组装。
（1）倒装芯片通过倒装贴片后进行回流，并在芯片13底面凸点区域进行底填材料14填充，如图11所示。如果是正贴芯片工艺，需要通过引线键合工艺进行芯片13与基板1之间的互连。
（2）将图10及图11对应的单元进行对准后实现互连。将图11的导电凸点3对应插入图10的通孔8。基板1与绝缘基体4底面贴合，芯片13位于绝缘基体4凹槽6和基板1形成的腔体内。为确保二者互连可靠度，可以使用图7所示通孔8中的焊料9并进行回流实现牢靠的互连。
（3）通过塑封工艺完成整个封装体的塑封。塑封材料可以是树脂等绝缘材料。再通过封装体底面植球工艺，完成整个封装体底面的焊球15制作，最终得到的封装体结构如图12所示。
4、将完成组装的封装体（Package）进行PoP互连。
上、下封装体通过上层封装体底部焊球15及底层封装体转接体上的预留焊盘11实现互连，实现如图13形式的 PoP 封装体结构。该封装体结构描述如下：其包括上层封装体和底层封装体，所述底层封装体包括：基板1和绝缘基体4之间形成腔体，所述腔体是在绝缘基体4下表面加工凹槽得到，在腔体内的基板1上贴装芯片13，在绝缘基体4上表面具有若干个小孔，孔内填充导电材料7，所述导电材料7下方为通孔，基板1上表面的焊盘上制作有柱状导电凸点3，导电凸点3的位置与导电材料7下方通孔对应，穿过通孔与导电材料7相连，在绝缘基体4上表面为导电层10，导电层10经图形化处理为阵列式排布的焊盘11，每个焊盘11对应连通下层的导电材料7，导电层10上为保护层12，保护层12对应每个焊盘11留出开口；所述上层封装体底面的焊球也为阵列式排布，对应底层封装体上的焊盘11实现互连。图13中的上层封装体为正贴芯片，包括：基板1、芯片13、塑封材料16，芯片13通过贴片胶14贴装在基板1上并通过金线15与基板1上的焊盘互连，然后由塑封材料16进行封装。
通过转接体形式变更或封装体组装工艺改变，可推广得到如下类似PoP封装结构如图14和图15。
实施例二
图14中的底层封装体结构包括：基板1和绝缘基体4的边缘通过间隔体Spacer17粘接在一起，使得基板1和绝缘基体4之间形成腔体，在腔体内的基板1上贴装芯片13，在绝缘基体4上表面具有若干个小孔，孔内填充导电材料7，所述导电材料7下方为通孔，基板1上表面的焊盘上制作有柱状导电凸点3，导电凸点3的位置与导电材料7下方通孔对应，穿过通孔与导电材料7相连，在绝缘基体4上表面为导电层10，导电层10经图形化处理为阵列式排布的焊盘11，每个焊盘11对应连通下层的导电材料7，导电层10上为保护层12，保护层12对应每个焊盘11留出开口。
图14所示PoP结构底层封装体实现方法：
1、在基板（1）焊盘区域制作柱状导电凸点（3）；
2、实现焊球从四周排布到阵列排布的转接体制备：
整个转接体制备工艺和过程同实施例一步骤2，唯一不同点在于绝缘基体（4）的下表面维持平面形状，厚度根据需要进行设计，如200um；
3、完成封装体的组装：
（1）在基板1上贴装芯片13；并在基板1四周贴间隔体17；间隔体17可以是具有粘性的热固性树脂，加热后固化，如硬质树脂等。
（2）将基板1与步骤（2）制作的转接体对应的单元进行对准后实现互连，基板1的导电凸点3对应插入绝缘基体4的通孔8，基板1与绝缘基体4底面通过间隔体17贴合，芯片13位于绝缘基体4、间隔体17和基板1形成的腔体内，使用通孔8中的焊料9并进行回流实现牢靠的互连；
（3）通过塑封工艺完成整个封装体的塑封，再通过封装体底面植球工艺，完成整个封装体底面的焊球15制作。
此方法也可以预先在基板四周边缘位置贴上间隔体（Spacer）17，通过粘接胶实现粘贴到基板边缘；将做好的转接体通过粘结胶粘贴到间隔体17上表面，从而实现封装单元的密封;最后完成植球和切割工艺得到图14所示的底层封装体。
实施例三
图15中的底层封装体结构包括：在基板1上贴装芯片13，在绝缘基体4上表面具有若干个小孔，孔内填充导电材料7，所述导电材料7下方为通孔，基板1上表面的焊盘上制作有柱状导电凸点3，导电凸点3的位置与导电材料7下方通孔对应，穿过通孔与导电材料7相连，基板1和绝缘基体4之间的间隙采用塑封体18包封，将芯片13和导电凸点3包封在内，在绝缘基体4上表面为导电层10，导电层10经图形化处理为阵列式排布的焊盘11，每个焊盘11对应连通下层的导电材料7，导电层10上为保护层12，保护层12对应每个焊盘11留出开口。
图15所示PoP结构底层封装体实现方法：
1、在基板（1）焊盘区域制作柱状导电凸点（3）；
2、实现焊球从四周排布到阵列排布的转接体制备：
整个转接体制备工艺和过程同实施例一步骤2，唯一不同点在于绝缘基体（4）的下表面维持平面形状，厚度根据需要进行设计，如200um；
3、完成封装体的组装：
（1）在基板1上贴装芯片13；
（2）使用塑封工艺对基板1和芯片13进行塑封，塑封体18上表面为平面，导电凸点3上端露出塑封体18，如50um。
（3）将塑封后的基板1与步骤（2）制作的转接体对应的单元进行对准后实现互连，基板1的导电凸点3对应插入绝缘基体4的通孔8，塑封体18与绝缘基体4底面贴合，使用通孔8中的焊料9并进行回流实现牢靠的互连；
（4）通过塑封工艺完成整个封装体的塑封，再通过封装体底面植球工艺，完成整个封装体底面的焊球15制作。
此方法的包封磨具通过特殊设计,在对应基板凸点位置预留出孔洞设计;通过塑封方法实现底层封装体的包封, 塑封体材料可以使用树脂类;将做好的转接体通过粘结胶粘贴到塑封体18上表面，从而实现封装单元的密封;最后完成植球和切割工艺得到图15所示的底层封装体。
本发明实现了PoP封装体 Interface焊球从四周式排布到阵列式排布；通过阵列排布互连焊球，可以使上层封装体的焊球分布也变更为阵列形式，可有效增加封装体 I/O的数目。阵列式排布焊球方案有效增大了PoP互连空间，降低了上下封装体回流互连时因凸点变形及位置移动产生短路风险；同时，阵列式焊球排布也较容易实现细间距互连凸点方案。

Claims (10)

1.实现PoP互连的阵列式焊球排布的封装结构，包括上层封装体和底层封装体，其特征是：所述底层封装体包括：基板（1）和绝缘基体（4）之间形成腔体，所述腔体是在绝缘基体（4）下表面加工凹槽得到，在腔体内的基板（1）上贴装芯片（13），在绝缘基体（4）上表面具有若干个小孔，孔内填充导电材料（7），所述导电材料（7）下方为通孔，基板（1）上表面的焊盘上制作有柱状导电凸点（3），导电凸点（3）的位置与导电材料（7）下方通孔对应，穿过通孔与导电材料（7）相连，在绝缘基体（4）上表面为导电层（10），导电层（10）经图形化处理为阵列式排布的焊盘（11），每个焊盘（11）对应连通下方的导电材料（7），导电层（10）上为保护层（12），保护层（12）对应每个焊盘（11）留出开口；所述上层封装体底面的焊球也为阵列式排布，对应底层封装体上的焊盘（11）实现互连。
2.如权利要求1所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，其特征是，包括以下步骤：
（1）在基板（1）焊盘区域制作柱状导电凸点（3）；
（2）实现焊球从四周排布到阵列排布的转接体制备：
（2.1）在绝缘基体（4）上表面通过激光打孔或刻蚀的方法形成若干个小孔（5），孔（5）的分布相应于步骤（1）基板（1）上导电凸点（3）位置，孔（5）的大小大于导电凸点（3）顶部；在绝缘基体（4）的下表面通过刻蚀或机械打孔方法制作凹槽（6）；
（2.2）在绝缘基体（4）上表面的孔（5）中进行导电材料（7）填充，填充完成后，在导电材料（7）填充体下方位置采用激光打孔方法制备通孔（8），在通孔（8）靠近导电材料（7）填充体部位电镀或溅射方式增加填充一层焊料（9）；
（2.3）在绝缘基体（4）上表面压合或电镀金属导电层（10）；
（2.4）采用基板图形化工艺进行电路刻蚀后得到阵列式排布的焊盘（11），每个焊盘（11）对应连通下层的导电材料（7）填充体，形成焊盘再布局层；
（2.5）在焊盘再布局层表面涂覆保护层（12），同时在对应焊盘（11）的位置通过显影及刻蚀方法做出相应开口使焊盘（11）露出；
（3）完成封装体的组装：
（3.1）在基板（1）上贴装芯片（13）；
（3.2）将基板（1）与步骤（2）制作的转接体对应的单元进行对准后实现互连，基板（1）的导电凸点（3）对应插入绝缘基体（4）的通孔（8），基板（1）与绝缘基体（4）底面贴合，芯片（13）位于绝缘基体（4）凹槽（6）和基板（1）形成的腔体内，使用通孔（8）中的焊料（9）并进行回流实现牢靠的互连；
（3.3）通过塑封工艺完成整个封装体的塑封，再通过封装体底面植球工艺，完成整个封装体底面的焊球（15）制作；
（4）将完成组装的封装体进行PoP互连，上、下封装体通过上层封装体底部焊球（15）及底层封装体转接体上的预留焊盘（11）实现互连。
3.如权利要求2所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，其特征是，步骤（2.5）后，焊盘（11）表面再电镀一层用于增强焊球连接的金属底层材料。
4.实现PoP互连的阵列式焊球排布的封装结构，包括上层封装体和底层封装体，其特征是：所述底层封装体包括：基板（1）和绝缘基体（4）的边缘通过间隔体（17）粘接在一起，使得基板（1）和绝缘基体（4）之间形成腔体，在腔体内的基板（1）上贴装芯片（13），在绝缘基体（4）上表面具有若干个小孔，孔内填充导电材料（7），所述导电材料（7）下方为通孔，基板（1）上表面的焊盘上制作有柱状导电凸点（3），导电凸点（3）的位置与导电材料（7）下方通孔对应，穿过通孔与导电材料（7）相连，在绝缘基体（4）上表面为导电层（10），导电层（10）经图形化处理为阵列式排布的焊盘（11），每个焊盘（11）对应连通下层的导电材料（7），导电层（10）上为保护层（12），保护层（12）对应每个焊盘（11）留出开口；所述上层封装体底面的焊球也为阵列式排布，对应底层封装体上的焊盘（11）实现互连。
5.如权利要求4所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，其特征是，包括以下步骤：
（1）在基板（1）焊盘区域制作柱状导电凸点（3）；
（2）实现焊球从四周排布到阵列排布的转接体制备：
（2.1）在绝缘基体（4）上表面通过激光打孔或刻蚀的方法形成若干个小孔（5），孔（5）的分布相应于步骤（1）基板（1）上导电凸点（3）位置，孔（5）的大小大于导电凸点（3）顶部；绝缘基体（4）的下表面维持平面形状；
（2.2）在绝缘基体（4）上表面的孔（5）中进行导电材料（7）填充，填充完成后，在导电材料（7）填充体下方位置采用激光打孔方法制备通孔（8），在通孔（8）靠近导电材料（7）填充体部位电镀或溅射方式增加填充一层焊料（9）；
（2.3）在绝缘基体（4）上表面压合或电镀金属导电层（10）；
（2.4）采用基板图形化工艺进行电路刻蚀后得到阵列式排布的焊盘（11），每个焊盘（11）对应连通下层的导电材料（7）填充体，形成焊盘再布局层；
（2.5）在焊盘再布局层表面涂覆保护层（12），同时在对应焊盘（11）的位置通过显影及刻蚀方法做出相应开口使焊盘（11）露出；
（3）完成封装体的组装：
（3.1）在基板（1）上贴装芯片（13）；并在基板（1）四周贴间隔体（17）；
（3.2）将基板（1）与步骤（2）制作的转接体对应的单元进行对准后实现互连，基板（1）的导电凸点（3）对应插入绝缘基体（4）的通孔（8），基板（1）与绝缘基体（4）底面通过间隔体（17）贴合，芯片（13）位于绝缘基体（4）、间隔体（17）和基板（1）形成的腔体内，使用通孔（8）中的焊料（9）并进行回流实现牢靠的互连；
（3.3）通过塑封工艺完成整个封装体的塑封，再通过封装体底面植球工艺，完成整个封装体底面的焊球（15）制作；
（4）将完成组装的封装体进行PoP互连，上、下封装体通过上层封装体底部焊球（15）及底层封装体转接体上的预留焊盘（11）实现互连。
6.如权利要求5所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，其特征是，步骤（2.5）后，焊盘（11）表面再电镀一层用于增强焊球连接的金属底层材料。
7.如权利要求5所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，其特征是，步骤（3.1）所述间隔体（17）采用具有粘性的热固性树脂，加热后固化。
8.实现PoP互连的阵列式焊球排布的封装结构，包括上层封装体和底层封装体，其特征是：所述底层封装体包括：在基板（1）上贴装芯片（13），在绝缘基体（4）上表面具有若干个小孔，孔内填充导电材料（7），所述导电材料（7）下方为通孔，基板（1）上表面的焊盘上制作有柱状导电凸点（3），导电凸点（3）的位置与导电材料（7）下方通孔对应，穿过通孔与导电材料（7）相连，基板（1）和绝缘基体（4）之间的间隙采用塑封体（18）包封，将芯片（13）和导电凸点（3）包封在内，在绝缘基体（4）上表面为导电层（10），导电层（10）经图形化处理为阵列式排布的焊盘（11），每个焊盘（11）对应连通下层的导电材料（7），导电层（10）上为保护层（12），保护层（12）对应每个焊盘（11）留出开口；所述上层封装体底面的焊球也为阵列式排布，对应底层封装体上的焊盘（11）实现互连。
9.如权利要求8所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，其特征是，包括以下步骤：
（1）在基板（1）焊盘区域制作柱状导电凸点（3）；
（2）实现焊球从四周排布到阵列排布的转接体制备：
（2.1）在绝缘基体（4）上表面通过激光打孔或刻蚀的方法形成若干个小孔（5），孔（5）的分布相应于步骤（1）基板（1）上导电凸点（3）位置，孔（5）的大小大于导电凸点（3）顶部；绝缘基体（4）的下表面维持平面形状；
（2.2）在绝缘基体（4）上表面的孔（5）中进行导电材料（7）填充，填充完成后，在导电材料（7）填充体下方位置采用激光打孔方法制备通孔（8），在通孔（8）靠近导电材料（7）填充体部位电镀或溅射方式增加填充一层焊料（9）；
（2.3）在绝缘基体（4）上表面压合或电镀金属导电层（10）；
（2.4）采用基板图形化工艺进行电路刻蚀后得到阵列式排布的焊盘（11），每个焊盘（11）对应连通下层的导电材料（7）填充体，形成焊盘再布局层；
（2.5）在焊盘再布局层表面涂覆保护层（12），同时在对应焊盘（11）的位置通过显影及刻蚀方法做出相应开口使焊盘（11）露出；
（3）完成封装体的组装：
（3.1）在基板（1）上贴装芯片（13）；
（3.2）使用塑封工艺对基板（1）和芯片（13）进行塑封，塑封体（18）上表面为平面，导电凸点（3）上端露出塑封体（18）；
（3.3）将塑封后的基板（1）与步骤（2）制作的转接体对应的单元进行对准后实现互连，基板（1）的导电凸点（3）对应插入绝缘基体（4）的通孔（8），塑封体（18）与绝缘基体（4）底面贴合，使用通孔（8）中的焊料（9）并进行回流实现牢靠的互连；
（3.4）通过塑封工艺完成整个封装体的塑封，再通过封装体底面植球工艺，完成整个封装体底面的焊球（15）制作；
（4）将完成组装的封装体进行PoP互连，上、下封装体通过上层封装体底部焊球（15）及底层封装体转接体上的预留焊盘（11）实现互连。
10.如权利要求9所述实现PoP互连的阵列式焊球排布的封装结构的制作方法，其特征是，步骤（2.5）后，焊盘（11）表面再电镀一层用于增强焊球连接的金属底层材料。
CN201410755941.6A 2014-12-10 2014-12-10 实现PoP互连的阵列式焊球排布的封装结构及其制作方法 Active CN104465611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410755941.6A CN104465611B (zh) 2014-12-10 2014-12-10 实现PoP互连的阵列式焊球排布的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410755941.6A CN104465611B (zh) 2014-12-10 2014-12-10 实现PoP互连的阵列式焊球排布的封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN104465611A true CN104465611A (zh) 2015-03-25
CN104465611B CN104465611B (zh) 2017-04-12

Family

ID=52911415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410755941.6A Active CN104465611B (zh) 2014-12-10 2014-12-10 实现PoP互连的阵列式焊球排布的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN104465611B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097764A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构
CN106067448A (zh) * 2015-04-24 2016-11-02 大陆汽车有限公司 具有载体基板和布置在上面的至少一个电气部件的装置以及电气部件
WO2017066930A1 (en) * 2015-10-21 2017-04-27 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding using textured solder elements
CN108288608A (zh) * 2017-12-25 2018-07-17 通富微电子股份有限公司 芯片封装体及其制备方法
CN113380638A (zh) * 2021-05-21 2021-09-10 苏州通富超威半导体有限公司 封装体上通孔的设置方法及封装体的制备方法
CN113410129A (zh) * 2021-08-19 2021-09-17 康希通信科技（上海）有限公司 半导体结构的制备方法及半导体结构
WO2022022431A1 (zh) * 2020-07-30 2022-02-03 华为技术有限公司 系统级封装结构及其制作方法和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102039A1 (en) * 2007-10-17 2009-04-23 Phoenix Precision Technology Corporation Package on package structure
US20120112264A1 (en) * 2010-11-05 2012-05-10 Lee Changhyun Three-dimensional semiconductor devices and methods of fabricating the same
CN202423279U (zh) * 2011-12-29 2012-09-05 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102039A1 (en) * 2007-10-17 2009-04-23 Phoenix Precision Technology Corporation Package on package structure
US20120112264A1 (en) * 2010-11-05 2012-05-10 Lee Changhyun Three-dimensional semiconductor devices and methods of fabricating the same
CN202423279U (zh) * 2011-12-29 2012-09-05 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067448A (zh) * 2015-04-24 2016-11-02 大陆汽车有限公司 具有载体基板和布置在上面的至少一个电气部件的装置以及电气部件
CN106067448B (zh) * 2015-04-24 2020-07-17 大陆汽车有限公司 具有载体基板和布置在上面的至少一个电气部件的装置以及电气部件
CN105097764A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构
CN105097764B (zh) * 2015-06-30 2018-01-30 通富微电子股份有限公司 封装结构
WO2017066930A1 (en) * 2015-10-21 2017-04-27 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding using textured solder elements
CN108288608A (zh) * 2017-12-25 2018-07-17 通富微电子股份有限公司 芯片封装体及其制备方法
WO2022022431A1 (zh) * 2020-07-30 2022-02-03 华为技术有限公司 系统级封装结构及其制作方法和电子设备
CN113380638A (zh) * 2021-05-21 2021-09-10 苏州通富超威半导体有限公司 封装体上通孔的设置方法及封装体的制备方法
CN113410129A (zh) * 2021-08-19 2021-09-17 康希通信科技（上海）有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
CN104465611B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
CN104465611A (zh) 实现PoP互连的阵列式焊球排布的封装结构及其制作方法
KR101895019B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
JP5601751B2 (ja) 半導体装置
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN105575913A (zh) 埋入硅基板扇出型3d封装结构
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN104051443B (zh) 高密度可堆叠封装结构及制作方法
TW201519380A (zh) 半導體封裝及用於其之方法
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
JP2013168577A (ja) 半導体装置の製造方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN102543908A (zh) 倒装芯片封装件及其制造方法
EP3301712A1 (en) Semiconductor package assembley
CN104465570A (zh) 一种TSV Interposer结构及其封装方法
CN204088305U (zh) 新型高密度可堆叠封装结构
CN116031168A (zh) 一种芯片封装结构及其制备方法
CN102664174A (zh) 半导体封装构造
CN104485292A (zh) 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法
CN104659021A (zh) 一种三维圆片级扇出PoP封装结构及其制造方法
CN104952745A (zh) 芯片后组装扇出型封装结构及其生产工艺
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN106098676A (zh) 多通道堆叠封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190211

Address after: 215000 Handa Science and Technology Park, Huqiu District, Suzhou City, Jiangsu Province, 2 401 buildings

Patentee after: SUZHOU HAICATIN HEARING TECHNOLOGY CO., LTD.

Address before: 214135 China Sensor Network International Innovation Park D1, 200 Linghu Avenue, Wuxi New District, Jiangsu Province

Patentee before: National Center for Advanced Packaging Co., Ltd.

TR01 Transfer of patent right