JP2001223299A - パッケージ基板 - Google Patents
パッケージ基板Info
- Publication number
- JP2001223299A JP2001223299A JP2000364381A JP2000364381A JP2001223299A JP 2001223299 A JP2001223299 A JP 2001223299A JP 2000364381 A JP2000364381 A JP 2000364381A JP 2000364381 A JP2000364381 A JP 2000364381A JP 2001223299 A JP2001223299 A JP 2001223299A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plate
- capacitor
- package substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
(57)【要約】
【課題】 コンデンサをＩＣチップの近傍に配置できる
パッケージ基板を提供する。 【解決手段】 パッケージ基板内に板状コンデンサ３０
を収容するため、コンデンサをＩＣチップの近傍に配置
できる。また、コア基板２０内に板状コンデンサ３０を
配置し、コア基板２０の両面のビルドアップ層９０Ａ、
９０Ｂを、コア基板２０に形成されたスルーホール２６
を介して接続する。板状コンデンサ３０を信号線が通過
しないため、高誘電体によるインピーダンス不連続によ
る反射、及び、高誘電体通過による伝搬遅延が発生しな
い。
パッケージ基板を提供する。 【解決手段】 パッケージ基板内に板状コンデンサ３０
を収容するため、コンデンサをＩＣチップの近傍に配置
できる。また、コア基板２０内に板状コンデンサ３０を
配置し、コア基板２０の両面のビルドアップ層９０Ａ、
９０Ｂを、コア基板２０に形成されたスルーホール２６
を介して接続する。板状コンデンサ３０を信号線が通過
しないため、高誘電体によるインピーダンス不連続によ
る反射、及び、高誘電体通過による伝搬遅延が発生しな
い。
Description
【０００１】
【発明の属する技術分野】ＩＣチップなどの電子部品を
載置するパッケージ基板に関し、特にコンデンサを内蔵
するパッケージ基板に関するのもである。
載置するパッケージ基板に関し、特にコンデンサを内蔵
するパッケージ基板に関するのもである。
【０００２】
【従来の技術】現在、パッケージ基板では、電源からＩ
Ｃチップの電源／アースまでのループインダクタンスを
低減するため、チップコンデンサを表面実装することが
ある。即ち、伝送損出となるループインダクタンスは、
図１５（Ａ）に示すＩＣチップ２７０の電源端子２７２
Ｐからパッケージ基板３００内の電源線を介して電源ま
での配線長、及び、電源からパッケージ基板３００内の
アース線を介してＩＣチップ２７０のアース端子２７２
Ｅまでの配線長に比例する。このため、図１５（Ｂ）に
示すように、パッケージ基板３００にチップコンデンサ
２９８を表面実装し、電源からＩＣチップの電源／アー
スまでの間にチップコンデンサ２９８を介在させること
で、ループインダクタンスを決定するループ長を図中で
実線で示すように、チップコンデンサ２９８間の配線長
を短縮する。
Ｃチップの電源／アースまでのループインダクタンスを
低減するため、チップコンデンサを表面実装することが
ある。即ち、伝送損出となるループインダクタンスは、
図１５（Ａ）に示すＩＣチップ２７０の電源端子２７２
Ｐからパッケージ基板３００内の電源線を介して電源ま
での配線長、及び、電源からパッケージ基板３００内の
アース線を介してＩＣチップ２７０のアース端子２７２
Ｅまでの配線長に比例する。このため、図１５（Ｂ）に
示すように、パッケージ基板３００にチップコンデンサ
２９８を表面実装し、電源からＩＣチップの電源／アー
スまでの間にチップコンデンサ２９８を介在させること
で、ループインダクタンスを決定するループ長を図中で
実線で示すように、チップコンデンサ２９８間の配線長
を短縮する。
【０００３】
【発明が解決しようとする課題】しかしながら、ループ
インダクタンスのリアクタンス分ＸLは、次式に示すよ
うに周波数に依存する。 ＸL＝２πfＬ ｆ：周波数 Ｌ：インダクタ
ンス このため、ＩＣチップの高周波数化に伴い、図１５
（Ｂ）を参照して上述したようにチップコンデンサを実
装することによっては、ループインダクタンスのリアク
タンス分ＸLを低減することができなくなってきた。
インダクタンスのリアクタンス分ＸLは、次式に示すよ
うに周波数に依存する。 ＸL＝２πfＬ ｆ：周波数 Ｌ：インダクタ
ンス このため、ＩＣチップの高周波数化に伴い、図１５
（Ｂ）を参照して上述したようにチップコンデンサを実
装することによっては、ループインダクタンスのリアク
タンス分ＸLを低減することができなくなってきた。
【０００４】係る課題に対応するため、コンデンサを内
蔵するセラミック板上に樹脂絶縁層及び配線層を積層す
ることを本発明者は案出した。係る構成のパッケージ基
板においては、ＩＣチップの直下にコンデンサを配設す
ることで、ループ長を短縮できる。しかしながら、低い
誘電率の樹脂と、コンデンサを形成する高い誘電率の誘
電体層とを貫いて信号線を配設することになるため、イ
ンピーダンス不連続による信号の反射、及び、高誘電体
通過時において信号伝搬の遅延を発生することが予想さ
れた。
蔵するセラミック板上に樹脂絶縁層及び配線層を積層す
ることを本発明者は案出した。係る構成のパッケージ基
板においては、ＩＣチップの直下にコンデンサを配設す
ることで、ループ長を短縮できる。しかしながら、低い
誘電率の樹脂と、コンデンサを形成する高い誘電率の誘
電体層とを貫いて信号線を配設することになるため、イ
ンピーダンス不連続による信号の反射、及び、高誘電体
通過時において信号伝搬の遅延を発生することが予想さ
れた。
【０００５】本発明は上述した課題を解決するためなさ
れたものであり、その目的とするところは、大容量のコ
ンデンサをＩＣチップの近傍に配置できるパッケージ基
板を提供することにある。
れたものであり、その目的とするところは、大容量のコ
ンデンサをＩＣチップの近傍に配置できるパッケージ基
板を提供することにある。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ため、請求項１は、コア基板に樹脂絶縁層と導体回路と
を積層してなるパッケージ基板であって、ＩＣチップ搭
載部の下方であって、前記パッケージ基板内にコンデン
サを備えたことを技術的特徴とする。
ため、請求項１は、コア基板に樹脂絶縁層と導体回路と
を積層してなるパッケージ基板であって、ＩＣチップ搭
載部の下方であって、前記パッケージ基板内にコンデン
サを備えたことを技術的特徴とする。
【０００７】請求項１では、パッケージ基板内にコンデ
ンサを配置するため、ＩＣチップとコンデンサとの距離
が短くなり、ループインダクタンスを低減することがで
きる。また、コンデンサにより、基板強度が増すため、
層間樹脂絶縁層の形成が安定し、バイアホールも所望の
物を形成できる。
ンサを配置するため、ＩＣチップとコンデンサとの距離
が短くなり、ループインダクタンスを低減することがで
きる。また、コンデンサにより、基板強度が増すため、
層間樹脂絶縁層の形成が安定し、バイアホールも所望の
物を形成できる。
【０００８】請求項２は、コア基板の両面に樹脂絶縁層
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ＩＣチップ搭載部の下方であ
って、前記コア基板内に板状コンデンサを備え、前記コ
ア基板の両面のビルドアップ層を、前記コア基板に形成
されたスルーホールを介して接続したこと技術的特徴と
する。
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ＩＣチップ搭載部の下方であ
って、前記コア基板内に板状コンデンサを備え、前記コ
ア基板の両面のビルドアップ層を、前記コア基板に形成
されたスルーホールを介して接続したこと技術的特徴と
する。
【０００９】請求項２では、コア基板の両面のビルドア
ップ層（配線）を、コア基板に形成されたスルーホール
を介して接続し、コンデンサを信号線が通過しないた
め、高誘電体によるインピーダンス不連続による反射、
及び、高誘電体通過による伝搬遅延が発生しない。ま
た、コア基板内に板状コンデンサを収容するため、パッ
ケージ基板に反りが発生し難くなる。
ップ層（配線）を、コア基板に形成されたスルーホール
を介して接続し、コンデンサを信号線が通過しないた
め、高誘電体によるインピーダンス不連続による反射、
及び、高誘電体通過による伝搬遅延が発生しない。ま
た、コア基板内に板状コンデンサを収容するため、パッ
ケージ基板に反りが発生し難くなる。
【００１０】請求項３は、コア基板の両面に樹脂絶縁層
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ＩＣチップ搭載部の下方であ
って、前記コア基板内に板状コンデンサを備え、前記コ
ア基板の両面のビルドアップ層を、前記コア基板内の前
記板状コンデンサの電極を介して接続したこと技術的特
徴とする。
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ＩＣチップ搭載部の下方であ
って、前記コア基板内に板状コンデンサを備え、前記コ
ア基板の両面のビルドアップ層を、前記コア基板内の前
記板状コンデンサの電極を介して接続したこと技術的特
徴とする。
【００１１】請求項３では、コア基板の両面のビルドア
ップ層（配線）を、コア基板内の板状コンデンサの電極
を介して接続するため、短い距離でＩＣチップとコンデ
ンサ、コンデンサと外部接続基板、ＩＣチップと外部接
続基板とを接続することができる。
ップ層（配線）を、コア基板内の板状コンデンサの電極
を介して接続するため、短い距離でＩＣチップとコンデ
ンサ、コンデンサと外部接続基板、ＩＣチップと外部接
続基板とを接続することができる。
【００１２】請求項４は、コア基板の両面に樹脂絶縁層
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ＩＣチップ搭載部の下方であ
って、前記コア基板上面に板状コンデンサを備え、前記
ＩＣチップの端子と前記コア基板に形成されたスルーホ
ールとを、コア基板の上面に形成されたビルドアップ層
に形成されたビアを介して接続したことを特徴とするパ
ッケージ基板。
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ＩＣチップ搭載部の下方であ
って、前記コア基板上面に板状コンデンサを備え、前記
ＩＣチップの端子と前記コア基板に形成されたスルーホ
ールとを、コア基板の上面に形成されたビルドアップ層
に形成されたビアを介して接続したことを特徴とするパ
ッケージ基板。
【００１３】請求項４では、ＩＣチップの端子とコア基
板に形成されたスルーホールとを、コア基板の上面に形
成されたビルドアップ層に形成されたビアを介して接続
し、コンデンサを信号線が通過しないため、高誘電体に
よるインピーダンス不連続による反射、及び、高誘電体
通過による伝搬遅延が発生しない。また、コア基板上面
に板状コンデンサを配設するため、コア基板に反りが発
生し難くなる。
板に形成されたスルーホールとを、コア基板の上面に形
成されたビルドアップ層に形成されたビアを介して接続
し、コンデンサを信号線が通過しないため、高誘電体に
よるインピーダンス不連続による反射、及び、高誘電体
通過による伝搬遅延が発生しない。また、コア基板上面
に板状コンデンサを配設するため、コア基板に反りが発
生し難くなる。
【００１４】請求項５は、コア基板の両面に樹脂絶縁層
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ＩＣチップ搭載部の下方であ
って、前記コア基板下面に板状コンデンサを備え、前記
コア基板に形成されたスルーホールとパッケージ基板の
外部基板接続端子とを、コア基板の下面に形成されたビ
ルドアップ層に形成されたビアを介して接続したことを
技術的特徴とする。
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ＩＣチップ搭載部の下方であ
って、前記コア基板下面に板状コンデンサを備え、前記
コア基板に形成されたスルーホールとパッケージ基板の
外部基板接続端子とを、コア基板の下面に形成されたビ
ルドアップ層に形成されたビアを介して接続したことを
技術的特徴とする。
【００１５】請求項５では、コア基板に形成されたスル
ーホールとパッケージ基板の外部基板接続端子とを、コ
ア基板の下面に形成されたビルドアップ層に形成された
ビアを介して接続し、コンデンサを信号線が通過しない
ため、高誘電体によるインピーダンス不連続による反
射、及び、高誘電体通過による伝搬遅延が発生しない。
また、コア基板下面に板状コンデンサを配設するため、
コア基板に反りが発生し難くなる。
ーホールとパッケージ基板の外部基板接続端子とを、コ
ア基板の下面に形成されたビルドアップ層に形成された
ビアを介して接続し、コンデンサを信号線が通過しない
ため、高誘電体によるインピーダンス不連続による反
射、及び、高誘電体通過による伝搬遅延が発生しない。
また、コア基板下面に板状コンデンサを配設するため、
コア基板に反りが発生し難くなる。
【００１６】請求項６では、板状コンデンサがセラミッ
ク板からなるため、高誘電率の誘電体層を同時焼成によ
り容易に形成することができる。
ク板からなるため、高誘電率の誘電体層を同時焼成によ
り容易に形成することができる。
【００１７】請求項７では、ＩＣチップの真下に板状コ
ンデンサの金属基板を配設するため、ＩＣチップからマ
ザーボード側への電磁波干渉をシールドすることができ
る。
ンデンサの金属基板を配設するため、ＩＣチップからマ
ザーボード側への電磁波干渉をシールドすることができ
る。
【００１８】請求項８では、ＩＣチップ直下に電源コン
デンサを配置するため、ＩＣチップと電源コンデンサと
の距離が短くなり、大電力を瞬時的にＩＣチップ側へ供
給することが可能になる。
デンサを配置するため、ＩＣチップと電源コンデンサと
の距離が短くなり、大電力を瞬時的にＩＣチップ側へ供
給することが可能になる。
【００１９】請求項９では、誘電体層が、誘電率の高い
酸化チタン塩あるいはペロスカイト系材料で形成されて
いるため、コンデンサを大容量に形成できる。また、誘
電体層を焼成して形成することで、層自体を薄くするこ
とができる。前述の誘電体層で用い得るチタン酸塩と
は、チタン酸バリウム、チタン酸鉛系、チタン酸ストロ
ンチウム、チタン酸カルシウム、チタン酸ビスマス、チ
タン酸マグネシウムからなるチタン酸と金属との化合物
を意味し、ペロスカイト系材料とは、少なくともＭｇｘ
ＮｂｙＯzである化合物全般を意味する。その中でもチ
タン酸バリウムを用いることが特によい。誘電率を１０
００以上にし易く、金属層と誘電体層との密着が優れて
いるからである。
酸化チタン塩あるいはペロスカイト系材料で形成されて
いるため、コンデンサを大容量に形成できる。また、誘
電体層を焼成して形成することで、層自体を薄くするこ
とができる。前述の誘電体層で用い得るチタン酸塩と
は、チタン酸バリウム、チタン酸鉛系、チタン酸ストロ
ンチウム、チタン酸カルシウム、チタン酸ビスマス、チ
タン酸マグネシウムからなるチタン酸と金属との化合物
を意味し、ペロスカイト系材料とは、少なくともＭｇｘ
ＮｂｙＯzである化合物全般を意味する。その中でもチ
タン酸バリウムを用いることが特によい。誘電率を１０
００以上にし易く、金属層と誘電体層との密着が優れて
いるからである。
【００２０】請求項１０のパッケージ基板では、内蔵の
板状コンデンサの表層（最外層の誘電体層）は、主に銅
によって形成されている。これによって、層間樹脂絶縁
層のバイアホールも主に銅からなる金属によって形成さ
れていることから、異種金属による膨張率差などに起因
する剥離を防止することができ、信頼性が向上する。
板状コンデンサの表層（最外層の誘電体層）は、主に銅
によって形成されている。これによって、層間樹脂絶縁
層のバイアホールも主に銅からなる金属によって形成さ
れていることから、異種金属による膨張率差などに起因
する剥離を防止することができ、信頼性が向上する。
【００２１】請求項１１のパッケージ基板では、内蔵の
板状コンデンサの表層（最外層の誘電体層）には、粗化
層が形成されている。これによって、層間樹脂絶縁層及
び層間樹脂絶縁層に形成されるバイアホールとの密着性
が向上し、剥離や断線といった電気接続に起因する障害
を防止できる。粗化層は、電解めっき膜、酸化還元処
理、エッチングによる粗化処理で形成することができ
る。粗化層は、平均粗度０．５〜５μｍの間で形成する
ことが望ましい。０．５μｍ未満では、密着性の向上が
望めない。他方、５μｍを越えると、バイアホールを形
成する際に、底面に樹脂残りを引き起こし、信頼性の低
下が懸念されるからである。
板状コンデンサの表層（最外層の誘電体層）には、粗化
層が形成されている。これによって、層間樹脂絶縁層及
び層間樹脂絶縁層に形成されるバイアホールとの密着性
が向上し、剥離や断線といった電気接続に起因する障害
を防止できる。粗化層は、電解めっき膜、酸化還元処
理、エッチングによる粗化処理で形成することができ
る。粗化層は、平均粗度０．５〜５μｍの間で形成する
ことが望ましい。０．５μｍ未満では、密着性の向上が
望めない。他方、５μｍを越えると、バイアホールを形
成する際に、底面に樹脂残りを引き起こし、信頼性の低
下が懸念されるからである。
【００２２】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。 [第１実施形態]先ず、本発明の第１実施形態に係るパッ
ケージ基板の構成について図６、図７を参照して説明す
る。図６は、パッケージ基板１０の断面を示し、図７
は、図６に示すパッケージ基板１０にＩＣチップ７０を
搭載し、ドータボード８０側へ取り付けた状態を示して
いる。
図を参照して説明する。 [第１実施形態]先ず、本発明の第１実施形態に係るパッ
ケージ基板の構成について図６、図７を参照して説明す
る。図６は、パッケージ基板１０の断面を示し、図７
は、図６に示すパッケージ基板１０にＩＣチップ７０を
搭載し、ドータボード８０側へ取り付けた状態を示して
いる。
【００２３】図６に示すようにパッケージ基板１０は、
板状コンデンサ３０と、板状コンデンサ３０を収容する
コア基板２０と、ビルドアップ層９０Ａ、９０Ｂを構成
する層間樹脂絶縁層４０、１４０、２４０とからなる。
層間樹脂絶縁層４０には、バイアホール４６及び導体回
路４８が形成され、層間樹脂誘電体層１４０には、バイ
アホール１４６及び導体回路１４８が形成されている。
層間樹脂絶縁層２４０には、バイアホール２４６及び導
体回路２４８が形成されている。
板状コンデンサ３０と、板状コンデンサ３０を収容する
コア基板２０と、ビルドアップ層９０Ａ、９０Ｂを構成
する層間樹脂絶縁層４０、１４０、２４０とからなる。
層間樹脂絶縁層４０には、バイアホール４６及び導体回
路４８が形成され、層間樹脂誘電体層１４０には、バイ
アホール１４６及び導体回路１４８が形成されている。
層間樹脂絶縁層２４０には、バイアホール２４６及び導
体回路２４８が形成されている。
【００２４】図７に示すように上側のビルドアップ層９
０Ａのバイアホール２４６には、ＩＣチップ７０のパッ
ド７２Ｓ、７２Ｐ１，７２Ｐ２へ接続するためのバンプ
６６が形成されている。一方、下側のビルドアップ層９
０Ｂの導体回路２４８には、ドータボード８０のパッド
８２Ｓ、８２Ｐ１、８２Ｐ２へ接続するためのバンプ６
６が配設されている。コア基板２０にはスルーホール２
６が形成されている。
０Ａのバイアホール２４６には、ＩＣチップ７０のパッ
ド７２Ｓ、７２Ｐ１，７２Ｐ２へ接続するためのバンプ
６６が形成されている。一方、下側のビルドアップ層９
０Ｂの導体回路２４８には、ドータボード８０のパッド
８２Ｓ、８２Ｐ１、８２Ｐ２へ接続するためのバンプ６
６が配設されている。コア基板２０にはスルーホール２
６が形成されている。
【００２５】板状コンデンサ３０は、金属基板１２の表
面に誘電体層１４及び導電体層１６が配設されてなる。
即ち、金属基板１２の表面に誘電体層１４を、更に誘電
体層１４の表面に導電体層１６を配設することで電源用
コンデンサが形成されている。
面に誘電体層１４及び導電体層１６が配設されてなる。
即ち、金属基板１２の表面に誘電体層１４を、更に誘電
体層１４の表面に導電体層１６を配設することで電源用
コンデンサが形成されている。
【００２６】図７中に示すドータボード８０の信号用の
パッド８２Ｓは、バンプ６６−導体回路２４８−バイア
ホール２４６−導体回路１４８−バイアホール１４６−
導体回路４８−バイアホール４６−スルーホール２６−
バイアホール４６−導体回路４８−バイアホール１４６
−導体回路１４８−バイアホール２４６−導体回路２４
８−バイアホール２４６を介して、ＩＣチップ７０の信
号用のパッド７２Ｓへ接続されている。更に図示しない
が、パッド８２Ｓは、スルーホール２６−バイアホール
４６−導体回路４８−バイアホール１４６−導体回路１
４８−バイアホール２４６を介して、ＩＣチップ７０の
信号用のパッド７２Ｓへ接続されている。
パッド８２Ｓは、バンプ６６−導体回路２４８−バイア
ホール２４６−導体回路１４８−バイアホール１４６−
導体回路４８−バイアホール４６−スルーホール２６−
バイアホール４６−導体回路４８−バイアホール１４６
−導体回路１４８−バイアホール２４６−導体回路２４
８−バイアホール２４６を介して、ＩＣチップ７０の信
号用のパッド７２Ｓへ接続されている。更に図示しない
が、パッド８２Ｓは、スルーホール２６−バイアホール
４６−導体回路４８−バイアホール１４６−導体回路１
４８−バイアホール２４６を介して、ＩＣチップ７０の
信号用のパッド７２Ｓへ接続されている。
【００２７】ドータボード８０の電源用のパッド８２Ｐ
１は、バンプ６６−導体回路２４８−バイアホール２４
６−導体回路１４８−バイアホール１４６−導体回路４
８−バイアホール４６−電源端子１７を介して板状コン
デンサ３０の電極を構成する金属基板１２へ接続されて
いる。同様に、ドータボード８０の他方の電源用のパッ
ド８２Ｐ２は、バンプ６６−導体回路２４８−バイアホ
ール２４６−導体回路１４８−バイアホール１４６−導
体回路４８−バイアホール４６を介して板状コンデンサ
３０の他方の電極を構成する導電体層１６へ接続されて
いる。
１は、バンプ６６−導体回路２４８−バイアホール２４
６−導体回路１４８−バイアホール１４６−導体回路４
８−バイアホール４６−電源端子１７を介して板状コン
デンサ３０の電極を構成する金属基板１２へ接続されて
いる。同様に、ドータボード８０の他方の電源用のパッ
ド８２Ｐ２は、バンプ６６−導体回路２４８−バイアホ
ール２４６−導体回路１４８−バイアホール１４６−導
体回路４８−バイアホール４６を介して板状コンデンサ
３０の他方の電極を構成する導電体層１６へ接続されて
いる。
【００２８】一方、ＩＣチップの電源用のパッド７２Ｐ
１は、バンプ６６−バイアホール２４６−導体回路１４
８−バイアホール１４６−導体回路４８−バイアホール
４６−電源端子１７を介して、板状コンデンサ３０の電
極を構成する金属基板１２へ接続されている。ＩＣチッ
プの電源用の他方のパッド７２Ｐ２は、バンプ６６−バ
イアホール２４６−導体回路１４８−バイアホール１４
６−導体回路４８−バイアホール４６を介して、上述し
た電源用コンデンサの他方の電極を構成する導電体層１
６へ接続されている。即ち、ドータボード８０から供給
された電力は、ＩＣチップ直下の板状コンデンサ３０を
介してＩＣチップ側へ供給される。
１は、バンプ６６−バイアホール２４６−導体回路１４
８−バイアホール１４６−導体回路４８−バイアホール
４６−電源端子１７を介して、板状コンデンサ３０の電
極を構成する金属基板１２へ接続されている。ＩＣチッ
プの電源用の他方のパッド７２Ｐ２は、バンプ６６−バ
イアホール２４６−導体回路１４８−バイアホール１４
６−導体回路４８−バイアホール４６を介して、上述し
た電源用コンデンサの他方の電極を構成する導電体層１
６へ接続されている。即ち、ドータボード８０から供給
された電力は、ＩＣチップ直下の板状コンデンサ３０を
介してＩＣチップ側へ供給される。
【００２９】本実施形態のパッケージ基板１０では、Ｉ
Ｃチップ７０の直下に板状コンデンサ３０を配置するた
め、ＩＣチップとコンデンサとの距離が短くなり、大電
力を瞬時的にＩＣチップ側へ供給することが可能にな
る。即ち、ループインダクタンスを決定するループ長さ
を短縮することができる。
Ｃチップ７０の直下に板状コンデンサ３０を配置するた
め、ＩＣチップとコンデンサとの距離が短くなり、大電
力を瞬時的にＩＣチップ側へ供給することが可能にな
る。即ち、ループインダクタンスを決定するループ長さ
を短縮することができる。
【００３０】本実施形態では、コア基板２０の両面のビ
ルドアップ層９０Ａ、９０Ｂの配線（バイアホール４
６、導体回路４８、バイアホール１４６、導体回路１４
８、バイアホール２４６、導体回路２４８）を、コア基
板２０内の板状コンデンサ３０の電極（導電体層）１６
を介して接続するため、短い距離でＩＣチップ７０とコ
ンデンサ３０、コンデンサ３０とドータボード（外部接
続基板）８０、ＩＣチップ７０とドータボード８０とを
接続することができる。
ルドアップ層９０Ａ、９０Ｂの配線（バイアホール４
６、導体回路４８、バイアホール１４６、導体回路１４
８、バイアホール２４６、導体回路２４８）を、コア基
板２０内の板状コンデンサ３０の電極（導電体層）１６
を介して接続するため、短い距離でＩＣチップ７０とコ
ンデンサ３０、コンデンサ３０とドータボード（外部接
続基板）８０、ＩＣチップ７０とドータボード８０とを
接続することができる。
【００３１】また、本実施形態のパッケージ基板では、
誘電体層１４が、無機材料として、誘電率の高い酸化チ
タンバリウムから構成されており、誘電体層の厚みを薄
くすることで、コンデンサを大容量に形成できる。更
に、金属単体である金属基板１２上に無機材料を焼結す
るため、焼結物は１種類であり、雰囲気制御、焼結制御
が容易であり、誘電率の安定した誘電体層を形成するこ
とができる。ここで、誘電体層としては、誘電率の高い
酸化チタン塩あるいはペロスカイト系材料を用いること
で、コンデンサを大容量に形成できる。また、誘電体層
を焼成して形成すれば、層自体を薄くすることができ
る。前述の誘電体層で用い得るチタン酸塩とは、チタン
酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、
チタン酸カルシウム、チタン酸ビスマス、チタン酸マグ
ネシウムからなるチタン酸と金属との化合物を意味し
て、ペロスカイト系材料とは、少なくともＭｇｘＮｂｙ
Ｏzである化合物全般を意味する。
誘電体層１４が、無機材料として、誘電率の高い酸化チ
タンバリウムから構成されており、誘電体層の厚みを薄
くすることで、コンデンサを大容量に形成できる。更
に、金属単体である金属基板１２上に無機材料を焼結す
るため、焼結物は１種類であり、雰囲気制御、焼結制御
が容易であり、誘電率の安定した誘電体層を形成するこ
とができる。ここで、誘電体層としては、誘電率の高い
酸化チタン塩あるいはペロスカイト系材料を用いること
で、コンデンサを大容量に形成できる。また、誘電体層
を焼成して形成すれば、層自体を薄くすることができ
る。前述の誘電体層で用い得るチタン酸塩とは、チタン
酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、
チタン酸カルシウム、チタン酸ビスマス、チタン酸マグ
ネシウムからなるチタン酸と金属との化合物を意味し
て、ペロスカイト系材料とは、少なくともＭｇｘＮｂｙ
Ｏzである化合物全般を意味する。
【００３２】更に、板状コンデンサ３０を収容するコア
基板２０側にドータボード８０への接続用のスルーホー
ル２６を設け、板状コンデンサ３０の誘電体層１４を信
号線が通過しないため、高誘電体によるインピーダンス
不連続による反射、及び、高誘電体通過による伝搬遅延
が発生しない。
基板２０側にドータボード８０への接続用のスルーホー
ル２６を設け、板状コンデンサ３０の誘電体層１４を信
号線が通過しないため、高誘電体によるインピーダンス
不連続による反射、及び、高誘電体通過による伝搬遅延
が発生しない。
【００３３】また、ＩＣチップ７０の真下に金属基板１
２を配設するため、ＩＣチップからマザーボード側への
電磁波干渉をシールドすることができる。また、熱伝導
性、耐熱性の高い金属基板１２側を用いるため、ＩＣチ
ップを効率的に冷却できる。更に、金属基板１２を用い
るため、薄く形成しても十分な基板剛性が得られ、パッ
ケージ基板に反りを発生させない。
２を配設するため、ＩＣチップからマザーボード側への
電磁波干渉をシールドすることができる。また、熱伝導
性、耐熱性の高い金属基板１２側を用いるため、ＩＣチ
ップを効率的に冷却できる。更に、金属基板１２を用い
るため、薄く形成しても十分な基板剛性が得られ、パッ
ケージ基板に反りを発生させない。
【００３４】また更に、平坦な金属基板１２上に層間樹
脂絶縁層４０、１４０、２４０を形成するため、膜厚を
高精度に制御でき、導体回路４８，１４８，２４８の特
性インピーダンス制御が容易となり、高速伝搬に適した
設計が可能となる。
脂絶縁層４０、１４０、２４０を形成するため、膜厚を
高精度に制御でき、導体回路４８，１４８，２４８の特
性インピーダンス制御が容易となり、高速伝搬に適した
設計が可能となる。
【００３５】ひき続き、図６を参照して上述したパッケ
ージ基板の製造方法について、図１〜図５を参照して説
明する。厚さ２００〜１０００μｍの銅、アルミニウム
等からなる金属基板１２を出発材料とする（図１
（Ａ））。酸化チタンバリウムを周知の方法でグリーン
シート１４αにし、金属基板１２に貼り付け、当該グリ
ーンシート１４αに開口１４ａをパンチング、又は、レ
ーザにより穿設する（図１（Ｂ））。引き続き、プレー
ン層となるＡｇペースト１６αをグリーンシート１４α
上に印刷し、開口１４ａに電極端子となるＡgペースト
１７αを印刷する（図１（Ｃ））。ここでは、Ａｇを用
いているが、Ｃｕペーストを使用することもできる。
ージ基板の製造方法について、図１〜図５を参照して説
明する。厚さ２００〜１０００μｍの銅、アルミニウム
等からなる金属基板１２を出発材料とする（図１
（Ａ））。酸化チタンバリウムを周知の方法でグリーン
シート１４αにし、金属基板１２に貼り付け、当該グリ
ーンシート１４αに開口１４ａをパンチング、又は、レ
ーザにより穿設する（図１（Ｂ））。引き続き、プレー
ン層となるＡｇペースト１６αをグリーンシート１４α
上に印刷し、開口１４ａに電極端子となるＡgペースト
１７αを印刷する（図１（Ｃ））。ここでは、Ａｇを用
いているが、Ｃｕペーストを使用することもできる。
【００３６】これら積層体を熱圧着した後、空気中にお
いて９５０℃で３０分間焼成し、金属基板１２、誘電体
層１４、導電体層１６から成る板状コンデンサ３０を形
成する（図１（Ｄ））。本実施形態では、誘電体層１４
を焼成により形成するため、酸化チタンバリウム等の無
機高誘電率材料を用いることができ、大容量のコンデン
サを形成することが可能となる。
いて９５０℃で３０分間焼成し、金属基板１２、誘電体
層１４、導電体層１６から成る板状コンデンサ３０を形
成する（図１（Ｄ））。本実施形態では、誘電体層１４
を焼成により形成するため、酸化チタンバリウム等の無
機高誘電率材料を用いることができ、大容量のコンデン
サを形成することが可能となる。
【００３７】一方、コア基板２０を用意する（図２
（Ａ））。このコア基板２０としては、エポキシ樹脂を
含浸させたプリプレグを積層してなる積層板を用いるこ
とができる。エポキシ以外でも、ＢＴ、フェノール樹脂
あるいはガラスクロスなどの強化材を含有しているもの
等、一般的にプリント配線板で使用されるものを用い得
る。次に、パンチングで通孔２０ａを打ち抜き、ドリル
でスルーホール用の３００〜５００μｍの通孔２２を穿
設する（図２（Ｂ））。その後、無電解めっき及び電解
めっきを行い、該コア基板２０の表面に金属膜２４を形
成する（図２（Ｃ））。そして、金属膜２４をパターン
エッチングしてスルーホール２６を形成する（図２
（Ｄ））。最後に、スルーホール２６内に、銅ペースト
２８を充填する（図２（Ｅ））。コアとなる基板は、樹
脂であり、融点が３００℃以下であるため、３５０℃以
上の温度を加えると、溶解、軟化もしくは、炭化してし
まう。
（Ａ））。このコア基板２０としては、エポキシ樹脂を
含浸させたプリプレグを積層してなる積層板を用いるこ
とができる。エポキシ以外でも、ＢＴ、フェノール樹脂
あるいはガラスクロスなどの強化材を含有しているもの
等、一般的にプリント配線板で使用されるものを用い得
る。次に、パンチングで通孔２０ａを打ち抜き、ドリル
でスルーホール用の３００〜５００μｍの通孔２２を穿
設する（図２（Ｂ））。その後、無電解めっき及び電解
めっきを行い、該コア基板２０の表面に金属膜２４を形
成する（図２（Ｃ））。そして、金属膜２４をパターン
エッチングしてスルーホール２６を形成する（図２
（Ｄ））。最後に、スルーホール２６内に、銅ペースト
２８を充填する（図２（Ｅ））。コアとなる基板は、樹
脂であり、融点が３００℃以下であるため、３５０℃以
上の温度を加えると、溶解、軟化もしくは、炭化してし
まう。
【００３８】引き続き、上記図２を参照して上述した工
程で完成したコア基板２０の通孔２０ａに、図１を参照
して上述した工程で完成した板状コンデンサ３０を嵌入
する（図３（Ａ））。そして、導電体層１６及びコア基
板２０の上に、絶縁樹脂４０αを塗布する（図３
（Ｂ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイ
ミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹
脂と熱可塑性樹脂との混合物を用いることができる。ま
た、樹脂を塗布する代わりに、樹脂フィルムを貼り付け
ることもできる。
程で完成したコア基板２０の通孔２０ａに、図１を参照
して上述した工程で完成した板状コンデンサ３０を嵌入
する（図３（Ａ））。そして、導電体層１６及びコア基
板２０の上に、絶縁樹脂４０αを塗布する（図３
（Ｂ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイ
ミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹
脂と熱可塑性樹脂との混合物を用いることができる。ま
た、樹脂を塗布する代わりに、樹脂フィルムを貼り付け
ることもできる。
【００３９】絶縁樹脂４０αを加熱して硬化させ層間樹
脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、
エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層
４０に、スルーホール２６又は導電体層１６へ至る開口
径２０〜２５０μｍの非貫通孔４０ａを形成する（図３
（Ｃ））。その後、デスミヤ処理を施す。
脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、
エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層
４０に、スルーホール２６又は導電体層１６へ至る開口
径２０〜２５０μｍの非貫通孔４０ａを形成する（図３
（Ｃ））。その後、デスミヤ処理を施す。
【００４０】コア基板２０にパラジウム触媒を付与し、
無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面
に均一に厚さ０．２〜５μｍの無電解めっき膜４２を析
出させる（図４（Ａ））。ここでは、無電解めっきを用
いているが、スパッタにより銅、ニッケル等の金属膜を
形成することも可能である。スパッタはコスト的には不
利であるが、樹脂との密着性を改善できる利点がある。
また、層間樹脂絶縁層に粗化層を設けてから、めっき膜
を形成してもよい。
無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面
に均一に厚さ０．２〜５μｍの無電解めっき膜４２を析
出させる（図４（Ａ））。ここでは、無電解めっきを用
いているが、スパッタにより銅、ニッケル等の金属膜を
形成することも可能である。スパッタはコスト的には不
利であるが、樹脂との密着性を改善できる利点がある。
また、層間樹脂絶縁層に粗化層を設けてから、めっき膜
を形成してもよい。
【００４１】引き続き、無電解めっき膜４２の表面に感
光性ドライフィルムを張り付け、マスクを載置して、露
光・現像処理し、厚さ25μｍのめっきレジストレジスト
４３を形成する（図４（Ｂ））。そして、無電解めっき
液に浸漬し、無電解めっき膜４２を介して電流を流して
レジスト４３の非形成部に電解めっき４４を形成する
（図４（Ｃ））。
光性ドライフィルムを張り付け、マスクを載置して、露
光・現像処理し、厚さ25μｍのめっきレジストレジスト
４３を形成する（図４（Ｂ））。そして、無電解めっき
液に浸漬し、無電解めっき膜４２を介して電流を流して
レジスト４３の非形成部に電解めっき４４を形成する
（図４（Ｃ））。
【００４２】そして、レジスト４３及びマスク４５を５
％KOH で剥離除去した後、硫酸と過酸化水素混合液でエ
ッチングし、めっきレジスト下の無電解めっき膜４２を
溶解除去し、無電解めっき４２及び電解銅めっき４４か
らなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８
及びバイアホール４６を得る（図５（Ａ））。
％KOH で剥離除去した後、硫酸と過酸化水素混合液でエ
ッチングし、めっきレジスト下の無電解めっき膜４２を
溶解除去し、無電解めっき４２及び電解銅めっき４４か
らなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８
及びバイアホール４６を得る（図５（Ａ））。
【００４３】更に、クロム酸、過マンガン酸などに１分
間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表
面を１μｍエッチング処理し、表面のパラジウム触媒を
除去する。更に、第２銅錯体と有機酸とを含有するエッ
チング液により、導体回路４８及びバイアホール４６の
表面に粗化面（図示せず）を形成し、さらにその表面に
Sn置換を行ってもよい。
間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表
面を１μｍエッチング処理し、表面のパラジウム触媒を
除去する。更に、第２銅錯体と有機酸とを含有するエッ
チング液により、導体回路４８及びバイアホール４６の
表面に粗化面（図示せず）を形成し、さらにその表面に
Sn置換を行ってもよい。
【００４４】上述した図３（Ｂ）〜図５（Ａ）の処理を
繰り返し、層間樹脂誘電体層１４０、バイアホール１４
６、導体回路１４８、及び、層間樹脂絶縁層２４０、バ
イアホール２４６を形成する（図５（Ｂ））。
繰り返し、層間樹脂誘電体層１４０、バイアホール１４
６、導体回路１４８、及び、層間樹脂絶縁層２４０、バ
イアホール２４６を形成する（図５（Ｂ））。
【００４５】上述したパッケージ基板にはんだバンプを
形成する。基板の両面に、ソルダーレジスト組成物を30
μｍの厚さで塗布し、乾燥処理を行った後、円パターン
（マスクパターン）が描画された厚さ５mmのフォトマス
クフィルム（図示せず）を密着させて載置し、紫外線で
露光し、現像処理する。そしてさらに、加熱処理し、は
んだパッド部分（バイアホールとそのランド部分を含
む）の開口６０ａを有するソルダーレジスト層（厚み20
μｍ）６０を形成する（図５（Ｃ））。
形成する。基板の両面に、ソルダーレジスト組成物を30
μｍの厚さで塗布し、乾燥処理を行った後、円パターン
（マスクパターン）が描画された厚さ５mmのフォトマス
クフィルム（図示せず）を密着させて載置し、紫外線で
露光し、現像処理する。そしてさらに、加熱処理し、は
んだパッド部分（バイアホールとそのランド部分を含
む）の開口６０ａを有するソルダーレジスト層（厚み20
μｍ）６０を形成する（図５（Ｃ））。
【００４６】そして、ソルダーレジスト層６０の開口部
６０ａに、半田ペーストを充填する（図示せず）。その
後、開口部６０ａに充填された半田を 200℃でリフロー
することにより、半田バンプ（半田体）６６を形成する
（図６参照）。なお、耐食性を向上させるため、開口部
６０ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっ
き、スパッタにより形成することも可能である。
６０ａに、半田ペーストを充填する（図示せず）。その
後、開口部６０ａに充填された半田を 200℃でリフロー
することにより、半田バンプ（半田体）６６を形成する
（図６参照）。なお、耐食性を向上させるため、開口部
６０ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっ
き、スパッタにより形成することも可能である。
【００４７】次に、該パッケージ基板へのＩＣチップの
載置及び、ドータボードへの取り付けについて、図７を
参照して説明する。完成したパッケージ基板１０の半田
バンプ６６にＩＣチップ７０の半田パッド７２Ｓ、７２
Ｐ１、７２Ｐ２が対応するように、ＩＣチップ７０を載
置し、リフローを行うことで、ＩＣチップ７０の取り付
けを行う。同様に、パッケージ基板１０の半田バンプ６
６にドータボード８０のパッド８２Ｓ、８２Ｐ１、８２
Ｐ２をリフローすることで、ドータボード８０へパッケ
ージ基板１０を取り付ける。
載置及び、ドータボードへの取り付けについて、図７を
参照して説明する。完成したパッケージ基板１０の半田
バンプ６６にＩＣチップ７０の半田パッド７２Ｓ、７２
Ｐ１、７２Ｐ２が対応するように、ＩＣチップ７０を載
置し、リフローを行うことで、ＩＣチップ７０の取り付
けを行う。同様に、パッケージ基板１０の半田バンプ６
６にドータボード８０のパッド８２Ｓ、８２Ｐ１、８２
Ｐ２をリフローすることで、ドータボード８０へパッケ
ージ基板１０を取り付ける。
【００４８】引き続き、本発明の第１実施形態の改変例
に係るパッケージ基板について、図８及び図９を参照し
て説明する。改変例のパッケージ基板１０は、上述した
第１実施形態とほぼ同様である。但し、この改変例のパ
ッケージ基板では、導電性ピン８４が配設され、該導電
性ピン８４を介してドータボードとの接続を取るように
形成されている。
に係るパッケージ基板について、図８及び図９を参照し
て説明する。改変例のパッケージ基板１０は、上述した
第１実施形態とほぼ同様である。但し、この改変例のパ
ッケージ基板では、導電性ピン８４が配設され、該導電
性ピン８４を介してドータボードとの接続を取るように
形成されている。
【００４９】また、上述した第１実施形態では、板状コ
ンデンサ３０が単板の金属板から構成されていたが、改
変例では、板状コンデンサ１３０は、セラミック板１１
８を３枚積層することで構成されている。図９に板状コ
ンデンサ１３０の断面を拡大して示す。各セラミック板
１１８の表面には、コンデンサの電極となる導電体層１
１２が配設され、該導電体層１１２の表面には第１実施
形態と同様の構成の誘電体層１１４が配設され、該誘電
体層１１４の表面には、コンデンサの他方の電極となる
誘電体層１１６が更に形成されている。板状コンデンサ
１３０は、セラミック板１１８となるセラミックグリー
ンシートを３層積層した状態で、同時焼成により製造さ
れる。
ンデンサ３０が単板の金属板から構成されていたが、改
変例では、板状コンデンサ１３０は、セラミック板１１
８を３枚積層することで構成されている。図９に板状コ
ンデンサ１３０の断面を拡大して示す。各セラミック板
１１８の表面には、コンデンサの電極となる導電体層１
１２が配設され、該導電体層１１２の表面には第１実施
形態と同様の構成の誘電体層１１４が配設され、該誘電
体層１１４の表面には、コンデンサの他方の電極となる
誘電体層１１６が更に形成されている。板状コンデンサ
１３０は、セラミック板１１８となるセラミックグリー
ンシートを３層積層した状態で、同時焼成により製造さ
れる。
【００５０】改変例では、板状コンデンサ１３０がセラ
ミック板１１８からなるため、高誘電率の誘電体層１１
４を同時焼成により容易に形成することができる。
ミック板１１８からなるため、高誘電率の誘電体層１１
４を同時焼成により容易に形成することができる。
【００５１】[第２実施形態]引き続き、本発明の第２実
施形態に係るパッケージ基板の構成について図１０を参
照して説明する。上述した第１実施形態においては、板
状コンデンサ３０がコア基板２０の中央に形成された通
孔２０ａ内に収容された。これに対して、第２実施形態
では、コア基板２０の上側に板状コンデンサ３０が配設
されている。
施形態に係るパッケージ基板の構成について図１０を参
照して説明する。上述した第１実施形態においては、板
状コンデンサ３０がコア基板２０の中央に形成された通
孔２０ａ内に収容された。これに対して、第２実施形態
では、コア基板２０の上側に板状コンデンサ３０が配設
されている。
【００５２】ここで、ＩＣチップ７０の電源用のパッド
７２Ｐ１は、バンプ６６及び電源端子１７を介して、板
状コンデンサ３０の電極を構成する金属基板１２へ接続
されている。ＩＣチップの電源用の他方のパッド７２Ｐ
２は、バンプ６６を介して板状コンデンサ３０の他方の
電極を構成する導電体層１６に接続されている。
７２Ｐ１は、バンプ６６及び電源端子１７を介して、板
状コンデンサ３０の電極を構成する金属基板１２へ接続
されている。ＩＣチップの電源用の他方のパッド７２Ｐ
２は、バンプ６６を介して板状コンデンサ３０の他方の
電極を構成する導電体層１６に接続されている。
【００５３】一方、ドータボード８０の電源用のパッド
８２Ｐ１は、バンプ６６−ビルドアップ層９０Ｂの層間
樹脂絶縁層２４０、１４０、４０の導体回路２４８、１
４８、４８及びバイアホール２４６、１４６、４６−ス
ルーホール２６−電源端子１７を介して、板状コンデン
サ３０の電極を構成する金属基板１２へ接続されてい
る。同様に、ドータボード８０の他方の電源用のパッド
８２Ｐ２は、バンプ６６−ビルドアップ層９０Ｂの層間
樹脂絶縁層２４０、１４０、４０の導体回路２４８、１
４８、４８及びバイアホール２４６、１４６、４６−ス
ルーホール２６を介して板状コンデンサ３０の他方の電
極を構成する導電体層１６へ接続されている。
８２Ｐ１は、バンプ６６−ビルドアップ層９０Ｂの層間
樹脂絶縁層２４０、１４０、４０の導体回路２４８、１
４８、４８及びバイアホール２４６、１４６、４６−ス
ルーホール２６−電源端子１７を介して、板状コンデン
サ３０の電極を構成する金属基板１２へ接続されてい
る。同様に、ドータボード８０の他方の電源用のパッド
８２Ｐ２は、バンプ６６−ビルドアップ層９０Ｂの層間
樹脂絶縁層２４０、１４０、４０の導体回路２４８、１
４８、４８及びバイアホール２４６、１４６、４６−ス
ルーホール２６を介して板状コンデンサ３０の他方の電
極を構成する導電体層１６へ接続されている。
【００５４】他方、ＩＣチップ７２の信号用パッド７２
Ｓは、バンプ６６−ビルドアップ層９０Ａの層間樹脂絶
縁層２４０、１４０、４０の導体回路２４８、１４８、
４８及びバイアホール２４６、１４６、４６−スルーホ
ール２６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４
０、１４０、４０の導体回路２４８、１４８、４８及び
バイアホール２４６、１４６、４６−バンプ６６を介し
て、ドータボード８０の信号用パッド８２Ｓへ接続され
ている。
Ｓは、バンプ６６−ビルドアップ層９０Ａの層間樹脂絶
縁層２４０、１４０、４０の導体回路２４８、１４８、
４８及びバイアホール２４６、１４６、４６−スルーホ
ール２６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４
０、１４０、４０の導体回路２４８、１４８、４８及び
バイアホール２４６、１４６、４６−バンプ６６を介し
て、ドータボード８０の信号用パッド８２Ｓへ接続され
ている。
【００５５】この第２実施形態においては、ＩＣチップ
７０の信号用パッド７２Ｓとコア基板２０に形成された
スルーホール２６とを、コア基板２０の上面に形成され
たビルドアップ層９０Ａに形成されたビア２４６、１４
６、４６を介して接続し、板状コンデンサ３０を信号線
が通過しないため、高誘電体によるインピーダンス不連
続による反射、及び、高誘電体通過による伝搬遅延が発
生しない。また、コア基板２０上面に板状コンデンサ３
０を配設するため、コア基板に反りが発生し難い。
７０の信号用パッド７２Ｓとコア基板２０に形成された
スルーホール２６とを、コア基板２０の上面に形成され
たビルドアップ層９０Ａに形成されたビア２４６、１４
６、４６を介して接続し、板状コンデンサ３０を信号線
が通過しないため、高誘電体によるインピーダンス不連
続による反射、及び、高誘電体通過による伝搬遅延が発
生しない。また、コア基板２０上面に板状コンデンサ３
０を配設するため、コア基板に反りが発生し難い。
【００５６】第２実施形態のパッケージ基板１１０で
は、ＩＣチップ７０の直下に板状コンデンサ３０を配置
するため、ＩＣチップとコンデンサとの距離が短くな
り、大電力を瞬時的にＩＣチップ側へ供給することが可
能になる。即ち、ループインダクタンスを決定するルー
プ長さを最短にすることができる。
は、ＩＣチップ７０の直下に板状コンデンサ３０を配置
するため、ＩＣチップとコンデンサとの距離が短くな
り、大電力を瞬時的にＩＣチップ側へ供給することが可
能になる。即ち、ループインダクタンスを決定するルー
プ長さを最短にすることができる。
【００５７】次に、本発明の第２実施形態の改変例に係
るパッケージ基板について、図１１を参照して説明す
る。改変例のパッケージ基板１１０は、上述した第２実
施形態とほぼ同様である。但し、この改変例のパッケー
ジ基板では、導電性ピン８４が配設され、該導電性ピン
８４を介してドータボードとの接続を取るように形成さ
れている。
るパッケージ基板について、図１１を参照して説明す
る。改変例のパッケージ基板１１０は、上述した第２実
施形態とほぼ同様である。但し、この改変例のパッケー
ジ基板では、導電性ピン８４が配設され、該導電性ピン
８４を介してドータボードとの接続を取るように形成さ
れている。
【００５８】また、上述した第２実施形態では、板状コ
ンデンサ３０が単板の金属板から構成されていたが、改
変例では、板状コンデンサ１３０は、セラミック板１１
８を３枚積層することで構成されている（図９参照）。
ンデンサ３０が単板の金属板から構成されていたが、改
変例では、板状コンデンサ１３０は、セラミック板１１
８を３枚積層することで構成されている（図９参照）。
【００５９】[第３実施形態]引き続き、本発明の第３実
施形態に係るパッケージ基板の構成について図１２を参
照して説明する。上述した第１実施形態においては、板
状コンデンサ３０がコア基板２０の中央に形成された通
孔２０ａ内に収容された。これに対して、第３実施形態
では、コア基板２０の下側に板状コンデンサ３０が配設
されている。
施形態に係るパッケージ基板の構成について図１２を参
照して説明する。上述した第１実施形態においては、板
状コンデンサ３０がコア基板２０の中央に形成された通
孔２０ａ内に収容された。これに対して、第３実施形態
では、コア基板２０の下側に板状コンデンサ３０が配設
されている。
【００６０】ここで、ＩＣチップ７０の電源用のパッド
７２Ｐ１は、バンプ６６−ビルドアップ層９０Ｂの層間
樹脂絶縁層２４０、１４０、４０の導体回路２４８、１
４８、４８及びバイアホール２４６、１４６、４６−ス
ルーホール２６−電源端子１７を介して、板状コンデン
サ３０の電極を構成する金属基板１２へ接続されてい
る。同様に、ＩＣチップの電源用の他方のパッド７２Ｐ
２は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶
縁層２４０、１４０、４０の導体回路２４８、１４８、
４８及びバイアホール２４６、１４６、４６−スルーホ
ール２６を介して板状コンデンサ３０の他方の電極を構
成する導電体層１６に接続されている。
７２Ｐ１は、バンプ６６−ビルドアップ層９０Ｂの層間
樹脂絶縁層２４０、１４０、４０の導体回路２４８、１
４８、４８及びバイアホール２４６、１４６、４６−ス
ルーホール２６−電源端子１７を介して、板状コンデン
サ３０の電極を構成する金属基板１２へ接続されてい
る。同様に、ＩＣチップの電源用の他方のパッド７２Ｐ
２は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶
縁層２４０、１４０、４０の導体回路２４８、１４８、
４８及びバイアホール２４６、１４６、４６−スルーホ
ール２６を介して板状コンデンサ３０の他方の電極を構
成する導電体層１６に接続されている。
【００６１】一方、ドータボード８０の電源用のパッド
８２Ｐ１は、バンプ６６−電源端子１７を介して、板状
コンデンサ３０の電極を構成する金属基板１２へ接続さ
れている。同様に、ドータボード８０の電源用のパッド
８２Ｐ２は、バンプ６６を介して板状コンデンサ３０の
他方の電極を構成する導電体層１６へ接続されている。
８２Ｐ１は、バンプ６６−電源端子１７を介して、板状
コンデンサ３０の電極を構成する金属基板１２へ接続さ
れている。同様に、ドータボード８０の電源用のパッド
８２Ｐ２は、バンプ６６を介して板状コンデンサ３０の
他方の電極を構成する導電体層１６へ接続されている。
【００６２】他方、ＩＣチップ７２の信号用パッド７２
Ｓは、バンプ６６−ビルドアップ層９０Ａの層間樹脂絶
縁層２４０、１４０、４０の導体回路２４８、１４８、
４８及びバイアホール２４６、１４６、４６−スルーホ
ール２６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４
０、１４０、４０の導体回路２４８、１４８、４８及び
バイアホール２４６、１４６、４６−バンプ６６を介し
て、ドータボード８０の信号用パッド８２Ｓへ接続され
ている。
Ｓは、バンプ６６−ビルドアップ層９０Ａの層間樹脂絶
縁層２４０、１４０、４０の導体回路２４８、１４８、
４８及びバイアホール２４６、１４６、４６−スルーホ
ール２６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４
０、１４０、４０の導体回路２４８、１４８、４８及び
バイアホール２４６、１４６、４６−バンプ６６を介し
て、ドータボード８０の信号用パッド８２Ｓへ接続され
ている。
【００６３】この第３実施形態においては、コア基板２
０に形成されたスルーホール２６とドータボード接続用
バンプ６６とを、コア基板２０の下面に形成されたビル
ドアップ層９０Ｂに形成されたビア２４６、１４６、４
６を介して接続し、板状コンデンサ３０を信号線が通過
しないため、高誘電体によるインピーダンス不連続によ
る反射、及び、高誘電体通過による伝搬遅延が発生しな
い。また、コア基板２０下面に板状コンデンサ３０を配
設するため、コア基板に反りが発生し難くなる。
０に形成されたスルーホール２６とドータボード接続用
バンプ６６とを、コア基板２０の下面に形成されたビル
ドアップ層９０Ｂに形成されたビア２４６、１４６、４
６を介して接続し、板状コンデンサ３０を信号線が通過
しないため、高誘電体によるインピーダンス不連続によ
る反射、及び、高誘電体通過による伝搬遅延が発生しな
い。また、コア基板２０下面に板状コンデンサ３０を配
設するため、コア基板に反りが発生し難くなる。
【００６４】第３実施形態のパッケージ基板１１０で
は、ＩＣチップ７０の直下に板状コンデンサ３０を配置
するため、ＩＣチップとコンデンサとの距離が短くな
り、大電力を瞬時的にＩＣチップ側へ供給することが可
能になる。即ち、ループインダクタンスを決定するルー
プ長さを短縮することができる。
は、ＩＣチップ７０の直下に板状コンデンサ３０を配置
するため、ＩＣチップとコンデンサとの距離が短くな
り、大電力を瞬時的にＩＣチップ側へ供給することが可
能になる。即ち、ループインダクタンスを決定するルー
プ長さを短縮することができる。
【００６５】次に、本発明の第３実施形態の改変例に係
るパッケージ基板について、図１３を参照して説明す
る。改変例のパッケージ基板１１０は、上述した第３実
施形態とほぼ同様である。但し、この改変例のパッケー
ジ基板では、導電性ピン８４が配設され、該導電性ピン
８４を介してドータボードとの接続を取るように形成さ
れている。
るパッケージ基板について、図１３を参照して説明す
る。改変例のパッケージ基板１１０は、上述した第３実
施形態とほぼ同様である。但し、この改変例のパッケー
ジ基板では、導電性ピン８４が配設され、該導電性ピン
８４を介してドータボードとの接続を取るように形成さ
れている。
【００６６】また、上述した第３実施形態では、板状コ
ンデンサ３０が単板の金属板から構成されていたが、改
変例では、板状コンデンサ１３０は、セラミック板１１
８を３枚積層することで構成されている（図９参照）。
なお、第１、第２、第３実施形態の改変例では、複数枚
のセラミック板から成る板状コンデンサ１３０を示した
が、単板式に構成することも、あるいは、導電体層と誘
電体層とを積層した状態（ラミネート状態）で折り畳
み、コンデンサを構成することも可能である。
ンデンサ３０が単板の金属板から構成されていたが、改
変例では、板状コンデンサ１３０は、セラミック板１１
８を３枚積層することで構成されている（図９参照）。
なお、第１、第２、第３実施形態の改変例では、複数枚
のセラミック板から成る板状コンデンサ１３０を示した
が、単板式に構成することも、あるいは、導電体層と誘
電体層とを積層した状態（ラミネート状態）で折り畳
み、コンデンサを構成することも可能である。
【００６７】[第４実施形態]図１４（Ａ）に第４実施形
態に係るパッケージ基板に内蔵される板状コンデンサを
示す。第４実施形態では、板状コンデンサ３０は、金属
基板１２の表面に誘電体層１４及び導電体層１６が配設
されてなる。誘電体層１６は、銀又は銅ペーストを焼成
して成り、この誘電体層１６の表面に、無電解銅めっき
膜１８ｂと電解銅めっき膜１８ｂとが形成されている。
態に係るパッケージ基板に内蔵される板状コンデンサを
示す。第４実施形態では、板状コンデンサ３０は、金属
基板１２の表面に誘電体層１４及び導電体層１６が配設
されてなる。誘電体層１６は、銀又は銅ペーストを焼成
して成り、この誘電体層１６の表面に、無電解銅めっき
膜１８ｂと電解銅めっき膜１８ｂとが形成されている。
【００６８】第４実施形態では、板状コンデンサ３０の
表層（最外層の誘電体層１６）には、銅めっき膜１８
ａ、１８ｂが配設されている。これによって、層間樹脂
絶縁層のバイアホールも主に銅からなる金属によって形
成されていることから、異種金属による膨張率差などに
起因する剥離を防止することができ、信頼性が向上す
る。
表層（最外層の誘電体層１６）には、銅めっき膜１８
ａ、１８ｂが配設されている。これによって、層間樹脂
絶縁層のバイアホールも主に銅からなる金属によって形
成されていることから、異種金属による膨張率差などに
起因する剥離を防止することができ、信頼性が向上す
る。
【００６９】[第５実施形態]図１４（Ｂ）に第５実施形
態に係るパッケージ基板に内蔵される板状コンデンサを
示す。第５実施形態では、板状コンデンサ３０は、金属
基板１２の表面に誘電体層１４及び導電体層１６が配設
されてなる。誘電体層１６の表面には、Ｃｕ−Ｎｉ−Ｐ
の合金からなる無電解めっき膜により平均粗度３μｍの
粗化層２１が形成されている。粗化層は、無電解めっき
膜の代わりに、第二銅錯体と有機塩酸からなるエッチン
グ液により、また、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌ
Ｏ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む
水溶液を黒化浴（酸化浴）とする黒化処理、および、Ｎ
ａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む
水溶液を還元浴とする還元処理を行い形成することもで
きる。
態に係るパッケージ基板に内蔵される板状コンデンサを
示す。第５実施形態では、板状コンデンサ３０は、金属
基板１２の表面に誘電体層１４及び導電体層１６が配設
されてなる。誘電体層１６の表面には、Ｃｕ−Ｎｉ−Ｐ
の合金からなる無電解めっき膜により平均粗度３μｍの
粗化層２１が形成されている。粗化層は、無電解めっき
膜の代わりに、第二銅錯体と有機塩酸からなるエッチン
グ液により、また、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌ
Ｏ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む
水溶液を黒化浴（酸化浴）とする黒化処理、および、Ｎ
ａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む
水溶液を還元浴とする還元処理を行い形成することもで
きる。
【００７０】第５実施形態のパッケージ基板では、内蔵
の板状コンデンサの表層（最外層の誘電体層）に粗化層
２１が形成されている。これによって、層間樹脂絶縁層
及び層間樹脂絶縁層に形成されるバイアホールとの密着
性が向上し、剥離や断線といった電気接続に起因する障
害を防止できる。
の板状コンデンサの表層（最外層の誘電体層）に粗化層
２１が形成されている。これによって、層間樹脂絶縁層
及び層間樹脂絶縁層に形成されるバイアホールとの密着
性が向上し、剥離や断線といった電気接続に起因する障
害を防止できる。
【００７１】
【発明の効果】本発明の構成により、ＩＣチップへ大電
力を供給することができ、ループインダクタンスを低減
でき、かつ、コンデンサを内蔵することから、反りや基
板の収縮などに起因する剥離が防止できる。また、コン
デンサと層間樹脂絶縁層のバイアホールとが接続されて
いるため、電気的接続性、信頼性が向上する。更に、コ
ンデンサの表層に銅を形成することで、銅から成るバイ
アホールとの接続信頼性が向上する。一方、コンデンサ
の表層に、粗化層を形成することで、層間樹脂絶縁層及
びバイアホールとの接続信頼性がより向上する。
力を供給することができ、ループインダクタンスを低減
でき、かつ、コンデンサを内蔵することから、反りや基
板の収縮などに起因する剥離が防止できる。また、コン
デンサと層間樹脂絶縁層のバイアホールとが接続されて
いるため、電気的接続性、信頼性が向上する。更に、コ
ンデンサの表層に銅を形成することで、銅から成るバイ
アホールとの接続信頼性が向上する。一方、コンデンサ
の表層に、粗化層を形成することで、層間樹脂絶縁層及
びバイアホールとの接続信頼性がより向上する。
【図１】本発明の第１実施形態に係るパッケージ基板の
製造工程図である。
製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の
製造工程図である。
製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の
製造工程図である。
製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の
製造工程図である。
製造工程図である。
【図５】本発明の第１実施形態に係るパッケージ基板の
製造工程図である。
製造工程図である。
【図６】第１実施形態に係るパッケージ基板の断面図で
ある。
ある。
【図７】第１実施形態に係るパッケージ基板の断面図で
ある。
ある。
【図８】第１実施形態の改変例に係るパッケージ基板の
断面図である。
断面図である。
【図９】図８に示すパッケージ基板の板状コンデンサの
断面図である。
断面図である。
【図１０】本発明の第２実施形態に係るパッケージ基板
の断面図である。
の断面図である。
【図１１】本発明の第２実施形態の改変例に係るパッケ
ージ基板の断面図である。
ージ基板の断面図である。
【図１２】本発明の第３実施形態に係るパッケージ基板
の断面図である。
の断面図である。
【図１３】本発明の第３実施形態の改変例に係るパッケ
ージ基板の断面図である。
ージ基板の断面図である。
【図１４】図１４（Ａ）は、本発明の第４実施形態の板
状コンデンサの断面図であり、図１４（Ｂ）は、第５実
施形態の板状コンデンサの断面図である。
状コンデンサの断面図であり、図１４（Ｂ）は、第５実
施形態の板状コンデンサの断面図である。
【図１５】図１５（Ａ）及び図１５（Ｂ）は、従来技術
に係るパッケージ基板のループインダクタンスの説明図
である。
に係るパッケージ基板のループインダクタンスの説明図
である。
１２ 金属基板 １４ 誘電体層 １６ 導電体層（電極） ２０ コア基板 ２０ａ 通孔 ３０ 板状コンデンサ ４０ 層間樹脂絶縁層 ４０ａ 非貫通孔 ４２ 無電解めっき膜 ４４ 電解めっき ４６ バイアホール ４８ 導体回路 ６０ ソルダーレジスト ６６ 半田バンプ ７０ ＩＣチップ ８０ ドータボード ８４ 導電性ピン １４０ 層間樹脂絶縁層 １４６ バイアホール
Claims (11)
- 【請求項１】 コア基板に樹脂絶縁層と導体回路とを積
層してなるパッケージ基板であって、 ＩＣチップ搭載部の下方であって、前記パッケージ基板
内にコンデンサを備えたことを特徴とするパッケージ基
板。 - 【請求項２】 コア基板の両面に樹脂絶縁層と導体回路
とを積層してなるビルドアップ層を形成したパッケージ
基板であって、 ＩＣチップ搭載部の下方であって、前記コア基板内に板
状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板
に形成されたスルーホールを介して接続したことを特徴
とするパッケージ基板。 - 【請求項３】 コア基板の両面に樹脂絶縁層と導体回路
とを積層してなるビルドアップ層を形成したパッケージ
基板であって、 ＩＣチップ搭載部の下方であって、前記コア基板内に板
状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板
内の前記板状コンデンサの電極を介して接続したことを
特徴とするパッケージ基板。 - 【請求項４】 コア基板の両面に樹脂絶縁層と導体回路
とを積層してなるビルドアップ層を形成したパッケージ
基板であって、 ＩＣチップ搭載部の下方であって、前記コア基板上面に
板状コンデンサを備え、 前記ＩＣチップの端子と前記コア基板に形成されたスル
ーホールとを、コア基板の上面に形成されたビルドアッ
プ層に形成されたビアを介して接続したことを特徴とす
るパッケージ基板。 - 【請求項５】 コア基板の両面に樹脂絶縁層と導体回路
とを積層してなるビルドアップ層を形成したパッケージ
基板であって、 ＩＣチップ搭載部の下方であって、前記コア基板下面に
板状コンデンサを備え、 前記コア基板に形成されたスルーホールとパッケージ基
板の外部基板接続端子とを、コア基板の下面に形成され
たビルドアップ層に形成されたビアを介して接続したこ
とを特徴とするパッケージ基板。 - 【請求項６】 前記板状コンデンサが、セラミック板に
導電体層と誘電体層とを設けてなる請求項１〜５に記載
のパッケージ基板。 - 【請求項７】 前記板状コンデンサが、金属板に導電体
層と誘電体層とを設けてなる請求項１〜５に記載のパッ
ケージ基板。 - 【請求項８】 前記板状コンデンサを電源用のコンデン
サとしたことを特徴とする請求項１〜５のパッケージ基
板。 - 【請求項９】 前記誘電体層が、酸化チタン塩あるいは
ペロスカイト系材料で形成されてなることを特徴とする
請求項６又は７のパッケージ基板。 - 【請求項１０】 前記板状コンデンサの表層に銅が形成
されていることを特徴とする請求項１〜９のパッケージ
基板。 - 【請求項１１】 前記板状コンデンサの表層に粗化層が
形成されていることを特徴とする請求項１〜９のパッケ
ージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000364381A JP4592177B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34225599 | 1999-12-01 | ||
| JP11-342255 | 1999-12-01 | ||
| JP2000364381A JP4592177B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223299A true JP2001223299A (ja) | 2001-08-17 |
| JP4592177B2 JP4592177B2 (ja) | 2010-12-01 |
Family
ID=26577202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000364381A Expired - Lifetime JP4592177B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4592177B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088567A (ja) * | 2009-01-13 | 2009-04-23 | Kyocera Corp | コンデンサ素子 |
| JP2011091448A (ja) * | 2003-08-28 | 2011-05-06 | Kyocera Corp | 配線基板および半導体装置 |
| US9307643B2 (en) | 2013-12-10 | 2016-04-05 | Ibiden Co., Ltd. | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136396A (ja) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 電子回路部品とその製造方法及び電子回路装置 |
| JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
| JPH1167961A (ja) * | 1997-08-09 | 1999-03-09 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JPH11298104A (ja) * | 1998-04-16 | 1999-10-29 | Sumitomo Metal Electronics Devices Inc | 半導体搭載用回路基板 |
| JPH11307687A (ja) * | 1998-04-16 | 1999-11-05 | Ibiden Co Ltd | パッケージ基板 |
-
2000
- 2000-11-30 JP JP2000364381A patent/JP4592177B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136396A (ja) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 電子回路部品とその製造方法及び電子回路装置 |
| JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
| JPH1167961A (ja) * | 1997-08-09 | 1999-03-09 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JPH11298104A (ja) * | 1998-04-16 | 1999-10-29 | Sumitomo Metal Electronics Devices Inc | 半導体搭載用回路基板 |
| JPH11307687A (ja) * | 1998-04-16 | 1999-11-05 | Ibiden Co Ltd | パッケージ基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091448A (ja) * | 2003-08-28 | 2011-05-06 | Kyocera Corp | 配線基板および半導体装置 |
| JP2009088567A (ja) * | 2009-01-13 | 2009-04-23 | Kyocera Corp | コンデンサ素子 |
| US9307643B2 (en) | 2013-12-10 | 2016-04-05 | Ibiden Co., Ltd. | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4592177B2 (ja) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| WO2006070807A1 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JP3037662B2 (ja) | 多層配線基板およびその製造方法 | |
| JP3888943B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP2004152904A (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
| JP3188856B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2003332739A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP4060491B2 (ja) | パッケージ基板 | |
| JP4771583B2 (ja) | パッケージ基板 | |
| JP2001144212A (ja) | 半導体チップ | |
| JP4315580B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4798840B2 (ja) | パッケージ基板 | |
| JP4592177B2 (ja) | パッケージ基板 | |
| JP4386525B2 (ja) | プリント配線板 | |
| JP3894770B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2001244636A (ja) | プリント配線板 | |
| JP2001217356A (ja) | 多層回路基板および半導体装置 | |
| JP4437361B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4056656B2 (ja) | パッケージ基板 | |
| JP4097364B2 (ja) | パッケージ基板 | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JP3472523B2 (ja) | 電気素子内蔵配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4592177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |