JPH06338587A - メモリモジュールの製造方法 - Google Patents
メモリモジュールの製造方法Info
- Publication number
- JPH06338587A JPH06338587A JP12709093A JP12709093A JPH06338587A JP H06338587 A JPH06338587 A JP H06338587A JP 12709093 A JP12709093 A JP 12709093A JP 12709093 A JP12709093 A JP 12709093A JP H06338587 A JPH06338587 A JP H06338587A
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- inorganic filler
- circuit pattern
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 コンデンサの搭載が不要でメモリ素子の実装
密度の高いメモリモジュールを提供すること。 【構成】 平板状キャビティを形成する成形型の内壁に
接して２枚の金属箔を配置し、形成された空隙に高誘電
率の無機充填剤を配合した熱硬化性の成形材料を注入・
硬化させることにより得られた両面金属箔張積層板に、
電源回路およびグランド回路パターンを形成し、更にプ
リプレグ又は接着フィルムを介して信号層となる金属箔
を積層した後、表層回路パターンおよびめっきスルーホ
ール等を形成し、その両面または片面に２個以上のメモ
リ素子を搭載する。
密度の高いメモリモジュールを提供すること。 【構成】 平板状キャビティを形成する成形型の内壁に
接して２枚の金属箔を配置し、形成された空隙に高誘電
率の無機充填剤を配合した熱硬化性の成形材料を注入・
硬化させることにより得られた両面金属箔張積層板に、
電源回路およびグランド回路パターンを形成し、更にプ
リプレグ又は接着フィルムを介して信号層となる金属箔
を積層した後、表層回路パターンおよびめっきスルーホ
ール等を形成し、その両面または片面に２個以上のメモ
リ素子を搭載する。
Description
【０００１】
【産業上の利用分野】本発明方法は、小形で高密度実装
可能なメモリモジュールの製造方法に関する。
可能なメモリモジュールの製造方法に関する。
【０００２】
【従来の技術】電子計算機や計測、制御機器に用いられ
る半導体メモリはますます大容量が要求されており、メ
モリ素子自体の大容量化が進む一方で複数個のメモリ素
子からなるメモリモジュールが用いられている。このよ
うなメモリモジュールは、銅張積層板に回路を形成した
印刷配線板の片面または両面に、ベアチップ状態あるい
はパッケージ封止された状態のメモリ素子を２個以上搭
載し、必要に応じて更に封止材等で封止して製造する。
一般に、メモリ素子は動作時の消費電流の変化が大きい
ため電源電圧の変動を引き起こし、この変動がノイズと
なって電源回路に混入し誤動作の原因となるため、１個
のメモリ素子に少なくとも１個以上のコンデンサをメモ
リ素子の近傍に付加し、ノイズを吸収する必要がある。
そのため、図２に断面図を示すように、メモリモジュー
ル内にはメモリ素子と同数以上のコンデンサを搭載して
いる。また、メモリモジュールを構成するメモリ素子等
の集積回路を全てベアチップ状態で搭載する場合、ダイ
ボンディングおよびワイヤボンディング工程に加えて、
上記コンデンサのマウント工程とはんだ付け工程を必要
とする。このようなモジュールでは、はんだ付け工程で
使用するフラックスによる汚染や、はんだ付け温度での
熱履歴などにより信頼性に問題を生じる場合がある。
る半導体メモリはますます大容量が要求されており、メ
モリ素子自体の大容量化が進む一方で複数個のメモリ素
子からなるメモリモジュールが用いられている。このよ
うなメモリモジュールは、銅張積層板に回路を形成した
印刷配線板の片面または両面に、ベアチップ状態あるい
はパッケージ封止された状態のメモリ素子を２個以上搭
載し、必要に応じて更に封止材等で封止して製造する。
一般に、メモリ素子は動作時の消費電流の変化が大きい
ため電源電圧の変動を引き起こし、この変動がノイズと
なって電源回路に混入し誤動作の原因となるため、１個
のメモリ素子に少なくとも１個以上のコンデンサをメモ
リ素子の近傍に付加し、ノイズを吸収する必要がある。
そのため、図２に断面図を示すように、メモリモジュー
ル内にはメモリ素子と同数以上のコンデンサを搭載して
いる。また、メモリモジュールを構成するメモリ素子等
の集積回路を全てベアチップ状態で搭載する場合、ダイ
ボンディングおよびワイヤボンディング工程に加えて、
上記コンデンサのマウント工程とはんだ付け工程を必要
とする。このようなモジュールでは、はんだ付け工程で
使用するフラックスによる汚染や、はんだ付け温度での
熱履歴などにより信頼性に問題を生じる場合がある。
【０００３】
【発明が解決しようとする課題】ノイズを吸収するため
の多数のコンデンサがメモリモジュール内で占める面積
および体積は大きく、メモリ素子の実装密度を低下さ
せ、モジュールの小形化を妨げている。また、製造工程
においてはコンデンサを基板に搭載するためのマウンタ
が別途必要である。更に、表面実装型のチップコンデン
サを用いた場合は、外形が非常に小さいためはんだ付け
工程での不良が発生し易い。本発明の目的は、これらの
コンデンサの搭載が不要で、メモリ素子の実装密度が高
くしかも信頼性、経済性に優れたメモリモジュールを提
供することにある。
の多数のコンデンサがメモリモジュール内で占める面積
および体積は大きく、メモリ素子の実装密度を低下さ
せ、モジュールの小形化を妨げている。また、製造工程
においてはコンデンサを基板に搭載するためのマウンタ
が別途必要である。更に、表面実装型のチップコンデン
サを用いた場合は、外形が非常に小さいためはんだ付け
工程での不良が発生し易い。本発明の目的は、これらの
コンデンサの搭載が不要で、メモリ素子の実装密度が高
くしかも信頼性、経済性に優れたメモリモジュールを提
供することにある。
【０００４】
【課題を解決するための手段】すなわち、本発明は平板
状キャビティを形成する成形型の内壁に接して２枚の金
属箔を配置し、形成された空隙に高誘電率の無機充填剤
を配合した熱硬化性の成形材料を注入・硬化させること
により得られた両面金属箔張積層板に電源回路およびグ
ランド回路パターンを形成し、更にプリプレグ又は接着
フィルムを介して信号層となる金属箔を積層した後、表
層回路パターンおよびめっきスルーホール等を形成し、
その両面または片面に２個以上のメモリ素子を搭載する
ことを特徴とするメモリモジュールの製造方法に関す
る。以下、本発明を詳細に説明する。
状キャビティを形成する成形型の内壁に接して２枚の金
属箔を配置し、形成された空隙に高誘電率の無機充填剤
を配合した熱硬化性の成形材料を注入・硬化させること
により得られた両面金属箔張積層板に電源回路およびグ
ランド回路パターンを形成し、更にプリプレグ又は接着
フィルムを介して信号層となる金属箔を積層した後、表
層回路パターンおよびめっきスルーホール等を形成し、
その両面または片面に２個以上のメモリ素子を搭載する
ことを特徴とするメモリモジュールの製造方法に関す
る。以下、本発明を詳細に説明する。
【０００５】本発明で用いる熱硬化性の成形材料は、熱
硬化性樹脂に高誘電率の無機充填剤を配合して得られ
る。熱硬化性樹脂としては、電気、電子用絶縁樹脂とし
て一般に用いられているものであれば特に限定するもの
ではない。例えば、エポキシ樹脂、フェノール樹脂、ポ
リイミド樹脂、トリアジン樹脂、不飽和ポリエステル樹
脂、シリコーン樹脂が挙げられるが、電気特性や信頼
性、成形性およびコストの点からエポキシ樹脂が好適で
ある。
硬化性樹脂に高誘電率の無機充填剤を配合して得られ
る。熱硬化性樹脂としては、電気、電子用絶縁樹脂とし
て一般に用いられているものであれば特に限定するもの
ではない。例えば、エポキシ樹脂、フェノール樹脂、ポ
リイミド樹脂、トリアジン樹脂、不飽和ポリエステル樹
脂、シリコーン樹脂が挙げられるが、電気特性や信頼
性、成形性およびコストの点からエポキシ樹脂が好適で
ある。
【０００６】高誘電率の無機充填剤としては、二酸化チ
タン、チタン酸バリウム、チタン酸カルシウム、チタン
酸ストロンチウム、チタン酸鉛、ジルコン酸バリウム、
ジルコン酸カルシウム、スズ酸バリウム、スズ酸カルシ
ウムから選ばれた１種以上の粉末であることが好まし
い。これらの充填剤は誘電率が高く、成形材料の硬化物
の誘電率を増大させる効果が大きい。
タン、チタン酸バリウム、チタン酸カルシウム、チタン
酸ストロンチウム、チタン酸鉛、ジルコン酸バリウム、
ジルコン酸カルシウム、スズ酸バリウム、スズ酸カルシ
ウムから選ばれた１種以上の粉末であることが好まし
い。これらの充填剤は誘電率が高く、成形材料の硬化物
の誘電率を増大させる効果が大きい。
【０００７】また、無機充填剤としては、セラミックコ
ンデンサ用原料を焼成し粉砕した粉末で、その比誘電率
が３００以上であることが好ましい。このような充填剤
を用いることで、成形材料の硬化物の誘電率を著しく増
大させることができる。
ンデンサ用原料を焼成し粉砕した粉末で、その比誘電率
が３００以上であることが好ましい。このような充填剤
を用いることで、成形材料の硬化物の誘電率を著しく増
大させることができる。
【０００８】このような無機充填剤の配合量は、成形材
料中で５０〜９０体積％であることが好ましい。５０体
積％未満であると基板の誘電率を高くする効果が低く、
また基板の熱膨張係数が増大する。９０体積％を越える
と成形材料の流動性が低下し基板を成形できなくなる恐
れがある。
料中で５０〜９０体積％であることが好ましい。５０体
積％未満であると基板の誘電率を高くする効果が低く、
また基板の熱膨張係数が増大する。９０体積％を越える
と成形材料の流動性が低下し基板を成形できなくなる恐
れがある。
【０００９】無機充填剤の粒径については特に限定する
ものでなく、基板の厚さや樹脂の流動性などを考慮し適
宜選択できる。また、その形状は破砕状、球状、繊維状
などどのようなものでもよいが、球状の充填剤を用いる
と樹脂の流動性が向上し、破砕状、繊維状のものを用い
ると機械強度が向上する。成形材料中には、硬化反応を
促進する硬化促進剤や離型剤、着色剤を使用することが
できる。更に、有機チタネートやアルミニウムアルコレ
ート、シラン系などのカップリング剤を使用することに
より、樹脂と無機充填剤の接着性を向上することができ
る。
ものでなく、基板の厚さや樹脂の流動性などを考慮し適
宜選択できる。また、その形状は破砕状、球状、繊維状
などどのようなものでもよいが、球状の充填剤を用いる
と樹脂の流動性が向上し、破砕状、繊維状のものを用い
ると機械強度が向上する。成形材料中には、硬化反応を
促進する硬化促進剤や離型剤、着色剤を使用することが
できる。更に、有機チタネートやアルミニウムアルコレ
ート、シラン系などのカップリング剤を使用することに
より、樹脂と無機充填剤の接着性を向上することができ
る。
【００１０】以上のような原材料を用いて成形材料を作
製する一般的な方法としては、所定の配合量の原材料混
合物をミキサー等によって充分混合した後、熱ロール、
押出機等によって混練し、冷却、粉砕する方法が挙げら
れる。また、常温で液状の樹脂を用いる場合は、らいか
い器、ニーダー等で混練してもよい。
製する一般的な方法としては、所定の配合量の原材料混
合物をミキサー等によって充分混合した後、熱ロール、
押出機等によって混練し、冷却、粉砕する方法が挙げら
れる。また、常温で液状の樹脂を用いる場合は、らいか
い器、ニーダー等で混練してもよい。
【００１１】基板を成形する方法としては、移送成形、
射出成形、圧縮成形、注型などの方法を用いることがで
きる。平板状キャビティを形成する成形型の内壁に接し
て２枚の金属箔を配置し、形成された空隙に高誘電率の
無機充填剤を配合した熱硬化性の成形材料を注入・硬化
させることにより得られた両面金属箔張積層板に、電源
回路およびグランド回路パターンを形成し後、更に絶縁
層となるプリプレグや接着フィルムを介して信号層とな
る金属箔を積層し、表層回路パターンおよびめっきスル
ーホール等を形成して多層回路板とする。回路を形成す
るための金属箔は特に限定するものではないが、はんだ
付け性や価格等から一般の印刷配線用基板に使用されて
いる銅箔が好ましく、その厚みは用途に応じて適宜選択
できる。また、金属箔の樹脂と接する面は粗化したりカ
ップリング剤等の処理を施すことにより、樹脂との接着
性を向上することができる。一方、回路を形成した従来
の両面積層板２枚を金型に配置し、その基板間の隙間に
上記成形材料を成形して一体化したものに、めっきスル
ーホールを形成することでも同様の多層回路板としても
よい。
射出成形、圧縮成形、注型などの方法を用いることがで
きる。平板状キャビティを形成する成形型の内壁に接し
て２枚の金属箔を配置し、形成された空隙に高誘電率の
無機充填剤を配合した熱硬化性の成形材料を注入・硬化
させることにより得られた両面金属箔張積層板に、電源
回路およびグランド回路パターンを形成し後、更に絶縁
層となるプリプレグや接着フィルムを介して信号層とな
る金属箔を積層し、表層回路パターンおよびめっきスル
ーホール等を形成して多層回路板とする。回路を形成す
るための金属箔は特に限定するものではないが、はんだ
付け性や価格等から一般の印刷配線用基板に使用されて
いる銅箔が好ましく、その厚みは用途に応じて適宜選択
できる。また、金属箔の樹脂と接する面は粗化したりカ
ップリング剤等の処理を施すことにより、樹脂との接着
性を向上することができる。一方、回路を形成した従来
の両面積層板２枚を金型に配置し、その基板間の隙間に
上記成形材料を成形して一体化したものに、めっきスル
ーホールを形成することでも同様の多層回路板としても
よい。
【００１２】得られた多層回路板にメモリ素子等の部品
を搭載する方法は特に限定するものではなく、一般に用
いられているマウンタ、はんだ付け装置、又はダイボン
ダ、ワイヤドンダ等をそのまま用いることができる。部
品を搭載して得られたメモリモジュールは、必要に応じ
て更に封止材等で封止してもよい。
を搭載する方法は特に限定するものではなく、一般に用
いられているマウンタ、はんだ付け装置、又はダイボン
ダ、ワイヤドンダ等をそのまま用いることができる。部
品を搭載して得られたメモリモジュールは、必要に応じ
て更に封止材等で封止してもよい。
【００１３】
【作用】高誘電率無機充填剤を配合した熱硬化性成形材
料によって、メモリモジュールの基板内にノイズを吸収
するコンデンサを形成するため、新たに部品としてのコ
ンデンサを搭載する必要がなくコンデンサの実装工程が
不要となる。また、コンデンサが占めていた空間が無く
なるため、メモリモジュールを小形化、高密度化するこ
とができる。
料によって、メモリモジュールの基板内にノイズを吸収
するコンデンサを形成するため、新たに部品としてのコ
ンデンサを搭載する必要がなくコンデンサの実装工程が
不要となる。また、コンデンサが占めていた空間が無く
なるため、メモリモジュールを小形化、高密度化するこ
とができる。
【００１４】
【実施例】以下、実施例に基づき本発明を説明するが、
本発明はこの実施例に限定されるものではない。
本発明はこの実施例に限定されるものではない。
【００１５】実施例１ ＥＳＣＮ−１９５（住友化学(株)製オルソクレゾール ノボラック型エポキシ樹脂、商品名） ： １００重量部 ＨＰ−８００Ｎ（日立化成工業(株)製フェノールノボ ラック樹脂、商品名） ： ５０重量部 二酸化チタン粉 ：１１５０重量部 （６８体積％） エポキシシランカップリング剤 ： ３重量部 トリフェニルホスフィン ： ５重量部 上記原材料を混合後、８０℃の２本ロールで１５分間混
練して成形材料を得た。次に、上下とも深さ０．２mmの
キャビティを有する成形金型に厚さ３５μm の片面粗化
銅箔２枚を配置した。これに上記成形材料を移送プレス
で１７５℃、９０秒で移送成形したものを１７５℃、５
時間後硬化して、厚さ０．４mmの銅張成形基板を得た。
練して成形材料を得た。次に、上下とも深さ０．２mmの
キャビティを有する成形金型に厚さ３５μm の片面粗化
銅箔２枚を配置した。これに上記成形材料を移送プレス
で１７５℃、９０秒で移送成形したものを１７５℃、５
時間後硬化して、厚さ０．４mmの銅張成形基板を得た。
【００１６】実施例２ Ｎ３３００−Ｍ（富士チタン工業(株)製セラミックコン
デンサ原料、商品名）を１２４０℃、３時間焼成したも
のをボールミルで粉砕し、誘電体粉末を得た。焼成体の
比誘電率は１１００であった。実施例１の二酸化チタン
粉１１５０重量部の代わりに、上記で得られた誘電体粉
末１５００重量部（６８体積％）を用いたこと以外は実
施例１と同様の操作を行ない銅張成形基板を得た。
デンサ原料、商品名）を１２４０℃、３時間焼成したも
のをボールミルで粉砕し、誘電体粉末を得た。焼成体の
比誘電率は１１００であった。実施例１の二酸化チタン
粉１１５０重量部の代わりに、上記で得られた誘電体粉
末１５００重量部（６８体積％）を用いたこと以外は実
施例１と同様の操作を行ない銅張成形基板を得た。
【００１７】比較例１ ジシアンジアミド硬化系エポキシ樹脂ワニスを厚さ０．
２mmのガラス布に含浸させた後、乾燥させてプリプレグ
を得た。このプリプレグ２枚と実施例１で用いた銅箔２
枚をプレスにより１７０℃、９０分加熱、加圧成形して
厚さ０．４mmの銅張積層板を得た。
２mmのガラス布に含浸させた後、乾燥させてプリプレグ
を得た。このプリプレグ２枚と実施例１で用いた銅箔２
枚をプレスにより１７０℃、９０分加熱、加圧成形して
厚さ０．４mmの銅張積層板を得た。
【００１８】以上により得られた基板の比誘電率と、１
００mm×２０mmに切断したものの静電容量を測定した。
比誘電率はJIS C 6481に準拠し、静電容量は基板にリー
ド線を接続してＬＣＲメータ（モデル４２７４Ａ、ヒュ
ーレットパッカード製）を用いて測定した。さらに、得
られた基板にエッチングにより回路を形成したものを内
層板とし、その上下それぞれにプリプレグ２枚と上記銅
箔１枚を積層プレスし、ドリル加工とスルーホールめっ
きを行ない厚さ１．２mmの４層板を得た。これにメモリ
ＩＣ１８個を搭載して図１に断面図を示すようなメモリ
モジュールを得た。この時、比較例１のメモリＩＣ毎に
１０nFのコンデンサを付加したものを比較例２とした。
これらのメモリモジュールを動作させた時の電源ライン
のノイズをオシロスコープで観察した。結果を表１に示
す。
００mm×２０mmに切断したものの静電容量を測定した。
比誘電率はJIS C 6481に準拠し、静電容量は基板にリー
ド線を接続してＬＣＲメータ（モデル４２７４Ａ、ヒュ
ーレットパッカード製）を用いて測定した。さらに、得
られた基板にエッチングにより回路を形成したものを内
層板とし、その上下それぞれにプリプレグ２枚と上記銅
箔１枚を積層プレスし、ドリル加工とスルーホールめっ
きを行ない厚さ１．２mmの４層板を得た。これにメモリ
ＩＣ１８個を搭載して図１に断面図を示すようなメモリ
モジュールを得た。この時、比較例１のメモリＩＣ毎に
１０nFのコンデンサを付加したものを比較例２とした。
これらのメモリモジュールを動作させた時の電源ライン
のノイズをオシロスコープで観察した。結果を表１に示
す。
【００１９】
【表１】
【００２０】
【発明の効果】以上の説明で明らかなように本発明方法
によって得られたメモリモジュールは、モジュール内に
ノイズを吸収するコンデンサを形成するため、新たに部
品としてのコンデンサを搭載する必要がなく、メモリモ
ジュールを小形化できると同時にコンデンサの実装工程
が省かれ製造コストを低減できる。更に、モジュールを
構成するメモリ素子等の集積回路を全てベアチップ状態
で搭載する場合には、コンデンサを搭載するためのマウ
ント工程やはんだ付け工程が不要となるため、フラック
ス等による汚染やはんだ付け温度での熱履歴もないた
め、信頼性の高いメモリモジュールを少ない工程で製造
することができる。
によって得られたメモリモジュールは、モジュール内に
ノイズを吸収するコンデンサを形成するため、新たに部
品としてのコンデンサを搭載する必要がなく、メモリモ
ジュールを小形化できると同時にコンデンサの実装工程
が省かれ製造コストを低減できる。更に、モジュールを
構成するメモリ素子等の集積回路を全てベアチップ状態
で搭載する場合には、コンデンサを搭載するためのマウ
ント工程やはんだ付け工程が不要となるため、フラック
ス等による汚染やはんだ付け温度での熱履歴もないた
め、信頼性の高いメモリモジュールを少ない工程で製造
することができる。
【図１】本発明方法で得られたメモリモジュールの断面
図である。
図である。
【図２】従来方法で得られたメモリモジュールの断面図
である。
である。
１…メモリ素子、２…高誘電率体、３…電源層、４…グ
ランド層、５…絶縁層、６…信号層、７…スルーホー
ル、８…端子、９…コンデンサ、１０…はんだ
ランド層、５…絶縁層、６…信号層、７…スルーホー
ル、８…端子、９…コンデンサ、１０…はんだ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｔ 6921−4Ｅ Ｇ 6921−4Ｅ Ｑ 6921−4Ｅ (72)発明者 西 邦彦 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (4)
- 【請求項１】 平板状キャビティを形成する成形型の内
壁に接して２枚の金属箔を配置し、形成された空隙に高
誘電率の無機充填剤を配合した熱硬化性の成形材料を注
入・硬化させることにより得られた両面金属箔張積層板
に、電源回路およびグランド回路パターンを形成し、更
にプリプレグ又は接着フィルムを介して信号層となる金
属箔を積層した後、表層回路パターンおよびめっきスル
ーホール等を形成し、その両面または片面に２個以上の
メモリ素子を搭載することを特徴とするメモリモジュー
ルの製造方法 - 【請求項２】 無機充填剤が二酸化チタン、チタン酸バ
リウム、チタン酸カルシウム、チタン酸ストロンチウ
ム、チタン酸鉛、ジルコン酸バリウム、ジルコン酸カル
シウム、スズ酸バリウム、スズ酸カルシウムから選ばれ
た１種以上の粉末である請求項１に記載のメモリモジュ
ールの製造方法。 - 【請求項３】 無機充填剤がセラミックコンデンサ用原
料を焼成し粉砕した粉末で、その比誘電率が３００以上
である請求項１に記載のメモリモジュールの製造方法。 - 【請求項４】 成形材料中の無機充填剤の配合量が５０
〜９０体積％である請求項１乃至３のいずれかに記載の
メモリモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12709093A JP3167503B2 (ja) | 1993-05-28 | 1993-05-28 | メモリモジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12709093A JP3167503B2 (ja) | 1993-05-28 | 1993-05-28 | メモリモジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338587A true JPH06338587A (ja) | 1994-12-06 |
| JP3167503B2 JP3167503B2 (ja) | 2001-05-21 |
Family
ID=14951340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12709093A Expired - Fee Related JP3167503B2 (ja) | 1993-05-28 | 1993-05-28 | メモリモジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3167503B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6038132A (en) * | 1996-12-06 | 2000-03-14 | Mitsubishi Denki Kabushiki Kaisha | Memory module |
| JP2001223299A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| JP2002232145A (ja) * | 2001-01-30 | 2002-08-16 | Densei Lambda Kk | 多層プリント基板 |
| JP2003046260A (ja) * | 2001-07-30 | 2003-02-14 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
| WO2004112450A1 (ja) * | 2003-06-12 | 2004-12-23 | Fujitsu Limited | 基板実装方法及び実装構造 |
-
1993
- 1993-05-28 JP JP12709093A patent/JP3167503B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6038132A (en) * | 1996-12-06 | 2000-03-14 | Mitsubishi Denki Kabushiki Kaisha | Memory module |
| JP2001223299A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| JP4592177B2 (ja) * | 1999-12-01 | 2010-12-01 | イビデン株式会社 | パッケージ基板 |
| JP2002232145A (ja) * | 2001-01-30 | 2002-08-16 | Densei Lambda Kk | 多層プリント基板 |
| JP2003046260A (ja) * | 2001-07-30 | 2003-02-14 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
| JP4684483B2 (ja) * | 2001-07-30 | 2011-05-18 | 富士通株式会社 | 多層回路基板の製造方法 |
| WO2004112450A1 (ja) * | 2003-06-12 | 2004-12-23 | Fujitsu Limited | 基板実装方法及び実装構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3167503B2 (ja) | 2001-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW511405B (en) | Device built-in module and manufacturing method thereof | |
| US5449480A (en) | Method of producing boards for printed wiring | |
| US7621041B2 (en) | Methods for forming multilayer structures | |
| TW550997B (en) | Module with built-in components and the manufacturing method thereof | |
| JP3051700B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
| US8687380B2 (en) | Wiring board and method for manufacturing the same | |
| US20060062976A1 (en) | Printed circuit board material for embedded passive devices | |
| JP2008153693A (ja) | 回路部品内蔵モジュールの製造方法 | |
| JPH10173097A (ja) | 熱伝導基板用シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法 | |
| JP2800550B2 (ja) | 印刷配線用基板の製造方法 | |
| WO2004102589A1 (ja) | 絶縁材料、フィルム、回路基板及びこれらの製造方法 | |
| JP2005154255A (ja) | 内蔵型キャパシター用ポリマー／セラミック複合ペースト及びこれを利用したキャパシターの製造方法｛Ｐｏｌｙｍｅｒ／ｃｅｒａｍｉｃｃｏｍｐｏｓｉｔｅｐａｓｔｅｆｏｒｅｍｂｅｄｄｅｄｃａｐａｃｉｔｏｒａｎｄｍｅｔｈｏｄｆｏｒｆａｂｒｉｃａｔｉｎｇｃａｐａｃｉｔｏｒｕｓｉｎｇｔｈｅｓａｍｅ｝ | |
| JPH0621593A (ja) | 印刷配線用基板の製造方法 | |
| JP3537620B2 (ja) | 多層配線基板 | |
| JP2004146495A (ja) | プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板 | |
| JP3167503B2 (ja) | メモリモジュールの製造方法 | |
| JP3418617B2 (ja) | 熱伝導基板およびそれを用いた半導体モジュール | |
| JP2001233669A (ja) | 高誘電率複合材料及びそれを用いたプリント配線板並びに多層プリント配線板 | |
| JP2004349672A (ja) | 充填材及びそれを用いた多層配線基板並びに多層配線基板の製造方法 | |
| JP2004055967A (ja) | 電子部品内蔵基板の製造方法 | |
| JP2002348441A (ja) | 埋め込み樹脂及びそれを用いた配線基板 | |
| JP4283753B2 (ja) | 電気部品内蔵多層プリント配線板及びその製造方法 | |
| JPH10190241A (ja) | 多層配線基板 | |
| JP2001237507A (ja) | 高誘電率複合材料及びそれを用いたプリント配線板並びに多層プリント配線板 | |
| JPH10135591A (ja) | 熱伝導性基板および熱伝導性配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |