JP3537620B2 - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JP3537620B2 JP3537620B2 JP04367297A JP4367297A JP3537620B2 JP 3537620 B2 JP3537620 B2 JP 3537620B2 JP 04367297 A JP04367297 A JP 04367297A JP 4367297 A JP4367297 A JP 4367297A JP 3537620 B2 JP3537620 B2 JP 3537620B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring board
- thermal expansion
- multilayer wiring
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、半導体素
子収納用パッケージなどに適した、少なくとも有機樹脂
を含む複合材料からなる絶縁基板を具備した多層配線基
板に関するもので、今後の実装形態であるフリップチッ
プに対応した多層配線板に関するものである。
子収納用パッケージなどに適した、少なくとも有機樹脂
を含む複合材料からなる絶縁基板を具備した多層配線基
板に関するもので、今後の実装形態であるフリップチッ
プに対応した多層配線板に関するものである。
【０００２】
【従来技術】従来より、多層配線基板、例えば、半導体
素子を収納するパッケージに使用される多層配線基板と
して、高密度の配線が可能なセラミック多層配線基板が
多用されている。この多層セラミック配線基板は、アル
ミナなどの絶縁基板と、その表面に形成されたＷやＭｏ
等の高融点金属からなる配線導体とから構成されるもの
で、この絶縁基板の一部に凹部が形成され、この凹部内
に半導体素子が収納され、蓋体によって凹部を気密に封
止されるものである。
素子を収納するパッケージに使用される多層配線基板と
して、高密度の配線が可能なセラミック多層配線基板が
多用されている。この多層セラミック配線基板は、アル
ミナなどの絶縁基板と、その表面に形成されたＷやＭｏ
等の高融点金属からなる配線導体とから構成されるもの
で、この絶縁基板の一部に凹部が形成され、この凹部内
に半導体素子が収納され、蓋体によって凹部を気密に封
止されるものである。
【０００３】ところが、このようなセラミック多層配線
基板の絶縁基板を構成するセラミックスは、硬くて脆い
性質を有することから、製造工程または搬送工程におい
て、セラミックスの欠けや割れ等が発生しやすく、半導
体素子の気密封止性が損なわれることがあるために歩留
りが低い等の問題があった。
基板の絶縁基板を構成するセラミックスは、硬くて脆い
性質を有することから、製造工程または搬送工程におい
て、セラミックスの欠けや割れ等が発生しやすく、半導
体素子の気密封止性が損なわれることがあるために歩留
りが低い等の問題があった。
【０００４】また、多層セラミック配線基板において
は、焼結前のグリーンシートにメタライズインクを印刷
して、印刷後のシートを積層して焼結させて製造される
が、その製造工程において、高温での焼成により焼成収
縮が生じるために、得られる基板に反り等の変形や寸法
のばらつき等が発生しやすいという問題があり、回路基
板の超高密度化やフリップチップ等のような基板の平坦
度の厳しい要求に対して、十分に対応できないという問
題があった。
は、焼結前のグリーンシートにメタライズインクを印刷
して、印刷後のシートを積層して焼結させて製造される
が、その製造工程において、高温での焼成により焼成収
縮が生じるために、得られる基板に反り等の変形や寸法
のばらつき等が発生しやすいという問題があり、回路基
板の超高密度化やフリップチップ等のような基板の平坦
度の厳しい要求に対して、十分に対応できないという問
題があった。
【０００５】そこで、最近では、銅箔を接着した有機樹
脂を含む絶縁基板表面にエッチング法により微細な回路
を形成し、しかるのちにこの基板を積層して多層化した
プリント基板も提案されている。また、このようなプリ
ント基板においては、その強度を高めるために、有機樹
脂に対して、球状あるいは繊維状の無機質フィラーを分
散させた基板も提案されており、これらの複合材料から
なる絶縁基板上に多数の半導体素子を搭載したマルチチ
ップモジュール（ＭＣＭ）等への適用も検討されてい
る。
脂を含む絶縁基板表面にエッチング法により微細な回路
を形成し、しかるのちにこの基板を積層して多層化した
プリント基板も提案されている。また、このようなプリ
ント基板においては、その強度を高めるために、有機樹
脂に対して、球状あるいは繊維状の無機質フィラーを分
散させた基板も提案されており、これらの複合材料から
なる絶縁基板上に多数の半導体素子を搭載したマルチチ
ップモジュール（ＭＣＭ）等への適用も検討されてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな少なくとも有機樹脂を含む複合材料を絶縁基板とす
る従来のプリント基板によれば、基板の熱膨張係数が１
２〜１９×１０-6／℃程度であるのに対して、絶縁基板
上に搭載されるＳｉ系半導体素子の熱膨張係数２．５×
１０-6／℃と離れているため半導体素子との接続信頼性
が悪くなる。この傾向は、半導体素子の実装形態である
プリップチップ実装において特に顕著で、フリップチッ
プやＢＧＡ等の両方の実装に対応した多層配線プリント
基板の開発が望まれていた。
うな少なくとも有機樹脂を含む複合材料を絶縁基板とす
る従来のプリント基板によれば、基板の熱膨張係数が１
２〜１９×１０-6／℃程度であるのに対して、絶縁基板
上に搭載されるＳｉ系半導体素子の熱膨張係数２．５×
１０-6／℃と離れているため半導体素子との接続信頼性
が悪くなる。この傾向は、半導体素子の実装形態である
プリップチップ実装において特に顕著で、フリップチッ
プやＢＧＡ等の両方の実装に対応した多層配線プリント
基板の開発が望まれていた。
【０００７】そこで、プリント基板の絶縁層を半導体素
子の熱膨張係数と近似させることが考えられるが、その
場合、プリント基板を、ガラス−エポキシ系複合材料等
からなるマザーボードに接続する場合、一般にそれらマ
ザーボードの熱膨張係数は、１２〜１９×１０-6／℃と
大きいために、半導体素子を搭載した多層プリント配線
基板をマザーボードに実装した場合に、マザーボードと
の接続信頼性が悪くなるという問題があった。このマザ
ーボードとの熱膨張差による接続信頼性の低下は、例え
ば、最下層の絶縁層に取り付けられたボール状の接続端
子を半田等により実装する、いわゆるボールグリッドア
レイなどの配線基板のマザーボードへの実装において特
に顕著である。
子の熱膨張係数と近似させることが考えられるが、その
場合、プリント基板を、ガラス−エポキシ系複合材料等
からなるマザーボードに接続する場合、一般にそれらマ
ザーボードの熱膨張係数は、１２〜１９×１０-6／℃と
大きいために、半導体素子を搭載した多層プリント配線
基板をマザーボードに実装した場合に、マザーボードと
の接続信頼性が悪くなるという問題があった。このマザ
ーボードとの熱膨張差による接続信頼性の低下は、例え
ば、最下層の絶縁層に取り付けられたボール状の接続端
子を半田等により実装する、いわゆるボールグリッドア
レイなどの配線基板のマザーボードへの実装において特
に顕著である。
【０００８】
【課題を解決するための手段】本発明者は、上記のよう
な課題について鋭意検討した結果、少なくとも有機樹脂
を含む絶縁層と、金属からなる配線回路とを具備した多
層配線基板において、半導体素子が実装される最上層の
絶縁層の室温〜２５０℃における熱膨張係数が１０×１
０−６／℃以下で、前記最下層の室温〜２５０℃におけ
る熱膨張係数が１０〜２５×１０−６／℃とすることに
より、半導体素子とマザーボードの両方の接続信頼性を
向上させることができ、また、絶縁層をすべて同一樹脂
と、同一フィラー成分によって構成することで、今後の
実装形態であるフリップチップ実装やＢＧＡの実装に適
した多層配線基板を提供できることを見いだし本発明に
至った。
な課題について鋭意検討した結果、少なくとも有機樹脂
を含む絶縁層と、金属からなる配線回路とを具備した多
層配線基板において、半導体素子が実装される最上層の
絶縁層の室温〜２５０℃における熱膨張係数が１０×１
０−６／℃以下で、前記最下層の室温〜２５０℃におけ
る熱膨張係数が１０〜２５×１０−６／℃とすることに
より、半導体素子とマザーボードの両方の接続信頼性を
向上させることができ、また、絶縁層をすべて同一樹脂
と、同一フィラー成分によって構成することで、今後の
実装形態であるフリップチップ実装やＢＧＡの実装に適
した多層配線基板を提供できることを見いだし本発明に
至った。
【０００９】即ち、本発明の多層配線基板は、少なくと
も有機樹脂を含む絶縁層と、金属からなる配線回路とを
具備し、最上層の絶縁層の表面に半導体素子が搭載され
る多層配線基板において、前記最上層の絶縁層の室温〜
２５０℃における熱膨張係数が１０×１０−６／℃以下
であり、且つ前記最下層の室温〜２５０℃における熱膨
張係数が１０×１０−６／℃よりも大きく、２５×１０
−６／℃以下であり、絶縁層がすべて同一樹脂と、同一
フィラー成分によって構成されてなることを特徴とする
ものである。また、最上層の絶縁層から最下層の絶縁層
にかけて次第に熱膨張係数が大きくなるように変化させ
ることが望ましく、さらには、前記半導体素子は、前記
最上層の絶縁層にフリップチップ実装されること、前記
最下層の絶縁層は、半田を介してマザーボードと接続さ
れることが望ましい。
も有機樹脂を含む絶縁層と、金属からなる配線回路とを
具備し、最上層の絶縁層の表面に半導体素子が搭載され
る多層配線基板において、前記最上層の絶縁層の室温〜
２５０℃における熱膨張係数が１０×１０−６／℃以下
であり、且つ前記最下層の室温〜２５０℃における熱膨
張係数が１０×１０−６／℃よりも大きく、２５×１０
−６／℃以下であり、絶縁層がすべて同一樹脂と、同一
フィラー成分によって構成されてなることを特徴とする
ものである。また、最上層の絶縁層から最下層の絶縁層
にかけて次第に熱膨張係数が大きくなるように変化させ
ることが望ましく、さらには、前記半導体素子は、前記
最上層の絶縁層にフリップチップ実装されること、前記
最下層の絶縁層は、半田を介してマザーボードと接続さ
れることが望ましい。
【００１０】
【発明の実施の形態】本発明の多層配線基板は、少なく
とも有機樹脂と、フィラー成分とを含む絶縁層と、例え
ば、銅、アルミニウム、銀、金のうち少なくとも１種の
低抵抗金属からなる配線回路とを具備するものである。
とも有機樹脂と、フィラー成分とを含む絶縁層と、例え
ば、銅、アルミニウム、銀、金のうち少なくとも１種の
低抵抗金属からなる配線回路とを具備するものである。
【００１１】絶縁層中に含まれる有機樹脂としては、Ｐ
ＰＥ（ポリフェニレンエーテル）、ＢＴレジン（ビスマ
レイミドトリアジン）、エポキシ樹脂、ポリイミド樹
脂、フッ素樹脂、フェノール樹脂等が挙げられ、製造上
の点から、とりわけ原料として室温で液体の熱硬化性樹
脂であることが望ましい。
ＰＥ（ポリフェニレンエーテル）、ＢＴレジン（ビスマ
レイミドトリアジン）、エポキシ樹脂、ポリイミド樹
脂、フッ素樹脂、フェノール樹脂等が挙げられ、製造上
の点から、とりわけ原料として室温で液体の熱硬化性樹
脂であることが望ましい。
【００１２】また、絶縁層中には、上記有機樹脂の他
に、絶縁層の強度や、熱膨張特性など種々の特性を制御
することを目的として、フィラー成分として、無機化合
物、有機繊維及び無機繊維のうち少なくとも１種を含む
ことが望ましい。これらのフィラー成分は、絶縁層中に
５０〜８０体積％の割合で含有されていることが望まし
い。この含有量によって所望の熱膨張係数の絶縁基板を
得ることができる。
に、絶縁層の強度や、熱膨張特性など種々の特性を制御
することを目的として、フィラー成分として、無機化合
物、有機繊維及び無機繊維のうち少なくとも１種を含む
ことが望ましい。これらのフィラー成分は、絶縁層中に
５０〜８０体積％の割合で含有されていることが望まし
い。この含有量によって所望の熱膨張係数の絶縁基板を
得ることができる。
【００１３】具体的なフィラー成分としては、Ｓｉ
Ｏ2 、Ａｌ2 Ｏ3 、ＺｒＯ2 、ＴｉＯ2、ＡｌＮ、Ｂａ
ＴｉＯ3 、ＳｒＴｉＯ3 、ゼオライト、ＣａＴｉＯ3 、
ＭｇＴｉＯ3 、ほう酸アルミニウム等の公知の材料が使
用できる。フィラーの形状は平均粒径が２０μｍ以下、
特に１０μｍ以下、最適には７μｍ以下の略球形状の粉
末の他、平均アスペクト比が２以上、特に５以上の繊維
状のものも使用できる。有機繊維としてはアラミド繊
維、セルロース繊維等があり、織布、不織布のいずれを
用いても構わない。また、無機繊維としては、ガラス繊
維が用いられ、織布、不織布のいずれを用いても構わな
い。
Ｏ2 、Ａｌ2 Ｏ3 、ＺｒＯ2 、ＴｉＯ2、ＡｌＮ、Ｂａ
ＴｉＯ3 、ＳｒＴｉＯ3 、ゼオライト、ＣａＴｉＯ3 、
ＭｇＴｉＯ3 、ほう酸アルミニウム等の公知の材料が使
用できる。フィラーの形状は平均粒径が２０μｍ以下、
特に１０μｍ以下、最適には７μｍ以下の略球形状の粉
末の他、平均アスペクト比が２以上、特に５以上の繊維
状のものも使用できる。有機繊維としてはアラミド繊
維、セルロース繊維等があり、織布、不織布のいずれを
用いても構わない。また、無機繊維としては、ガラス繊
維が用いられ、織布、不織布のいずれを用いても構わな
い。
【００１４】次に、本発明の多層配線基板の一例を図１
に示す。図１の多層配線基板によれば、絶縁層１ａ〜１
ｄが複数層積層されて絶縁基板１を構成しており、絶縁
基板１の最上面、絶縁基板内部、さらには、絶縁基板の
底面には、銅、アルミニウム、銀、金のうち少なくとも
１種の低抵抗金属からなる配線回路２が配設されてい
る。この配線回路２は、金属箔や、これらの低抵抗金属
を含むペーストを塗布して形成されたものである。
に示す。図１の多層配線基板によれば、絶縁層１ａ〜１
ｄが複数層積層されて絶縁基板１を構成しており、絶縁
基板１の最上面、絶縁基板内部、さらには、絶縁基板の
底面には、銅、アルミニウム、銀、金のうち少なくとも
１種の低抵抗金属からなる配線回路２が配設されてい
る。この配線回路２は、金属箔や、これらの低抵抗金属
を含むペーストを塗布して形成されたものである。
【００１５】そして、配線基板Ａにおける最上層の絶縁
層１ａの表面には、半導体素子３がを接続するための配
線回路２ａが形成されており、この配線回路２ａは、半
導体素子３と電気的に接続される。図１の例では、半導
体素子３がフリップチップ実装された構造を示すもので
あり、半導体素子３の電極（図示せず）が、半田４を介
して配線回路２ａと電気的に接続される。
層１ａの表面には、半導体素子３がを接続するための配
線回路２ａが形成されており、この配線回路２ａは、半
導体素子３と電気的に接続される。図１の例では、半導
体素子３がフリップチップ実装された構造を示すもので
あり、半導体素子３の電極（図示せず）が、半田４を介
して配線回路２ａと電気的に接続される。
【００１６】一方、絶縁基板における最下層の絶縁層１
ｄの表面には、マザーボード５と接続するための接続端
子６が形成されている。なお、接続端子６は、絶縁基板
の最上面に形成された配線回路２ａと、内部に形成され
た配線回路を通じて電気的に接続されている。図１の配
線基板では、ボールグリッドアレイの例を示すもので、
この接続端子は６は、ボール状の高融点半田等から構成
され、マザーボード５と低融点半田により接続される。
ｄの表面には、マザーボード５と接続するための接続端
子６が形成されている。なお、接続端子６は、絶縁基板
の最上面に形成された配線回路２ａと、内部に形成され
た配線回路を通じて電気的に接続されている。図１の配
線基板では、ボールグリッドアレイの例を示すもので、
この接続端子は６は、ボール状の高融点半田等から構成
され、マザーボード５と低融点半田により接続される。
【００１７】本発明によれば、図１に示されるような多
層配線基板において、最上層の絶縁層１ａの室温〜２５
０℃における熱膨張係数を１０×１０-6／℃以下、特に
２〜７×１０-6／℃以下とすることが重要である。この
熱膨張係数が１０×１０-6／℃よりも大きいと、フリッ
プチップ実装された半導体素子との接続信頼性が低下す
る。
層配線基板において、最上層の絶縁層１ａの室温〜２５
０℃における熱膨張係数を１０×１０-6／℃以下、特に
２〜７×１０-6／℃以下とすることが重要である。この
熱膨張係数が１０×１０-6／℃よりも大きいと、フリッ
プチップ実装された半導体素子との接続信頼性が低下す
る。
【００１８】なお、半導体素子をフリップチップ実装す
る場合、実装面は精度の高い平坦度が要求される。この
ような平坦度を実現する上で、半導体素子が搭載される
絶縁層１ａ表面に形成される配線回路２ａは、図１に示
されるように、絶縁層１ａ表面に埋め込まれた状態であ
ることが望ましい。このような配線回路２ａの埋め込み
は、絶縁層表面に配線回路を形成する際、あるいは形成
後に圧力を印加して強制的に埋め込み処理すればよい。
る場合、実装面は精度の高い平坦度が要求される。この
ような平坦度を実現する上で、半導体素子が搭載される
絶縁層１ａ表面に形成される配線回路２ａは、図１に示
されるように、絶縁層１ａ表面に埋め込まれた状態であ
ることが望ましい。このような配線回路２ａの埋め込み
は、絶縁層表面に配線回路を形成する際、あるいは形成
後に圧力を印加して強制的に埋め込み処理すればよい。
【００１９】さらに、本発明によれば、配線基板の最下
層１ｄの室温〜２５０℃における熱膨張係数を１０×１
０-6／℃よりも大きく、２５×１０-6／℃以下、特に１
２〜２０×１０-6／℃とすることが重要である。これ
は、本発明の配線基板をマザーボード等の外部電気回路
基板に実装した場合の接続信頼性を高めるものであり、
最下層の熱膨張係数が１０×１０-6／℃以下、あるいは
２５×１０-6／℃よりも大きいと、マザーボードとの熱
膨張差が大きくなり、接続信頼性が低下するためであ
る。
層１ｄの室温〜２５０℃における熱膨張係数を１０×１
０-6／℃よりも大きく、２５×１０-6／℃以下、特に１
２〜２０×１０-6／℃とすることが重要である。これ
は、本発明の配線基板をマザーボード等の外部電気回路
基板に実装した場合の接続信頼性を高めるものであり、
最下層の熱膨張係数が１０×１０-6／℃以下、あるいは
２５×１０-6／℃よりも大きいと、マザーボードとの熱
膨張差が大きくなり、接続信頼性が低下するためであ
る。
【００２０】また、最上層の絶縁層１ａと最下層の絶縁
層１ｄとの間に存在する絶縁層１ｂ、１ｃの熱膨張係数
は、最上層の絶縁層１ａから最下層の絶縁層１ｄにかけ
て次第に熱膨張係数が大きくなるように変化させること
が望ましい。これは、最上層の絶縁層１ａと最下層の絶
縁層１ｄとの熱膨張差による配線基板内での熱応力の発
生を抑制し多層配線構造の信頼性を高めるためである。
層１ｄとの間に存在する絶縁層１ｂ、１ｃの熱膨張係数
は、最上層の絶縁層１ａから最下層の絶縁層１ｄにかけ
て次第に熱膨張係数が大きくなるように変化させること
が望ましい。これは、最上層の絶縁層１ａと最下層の絶
縁層１ｄとの熱膨張差による配線基板内での熱応力の発
生を抑制し多層配線構造の信頼性を高めるためである。
【００２１】絶縁層の熱膨張係数の制御は、例えば、絶
縁層を構成する有機樹脂が、一般に熱膨張係数が５０〜
１００×１０-6／℃以上と高いことから、絶縁層中に熱
膨張係数の小さいフィラー成分を配合し、その配合量を
調整することにより、任意の熱膨張係数の絶縁層を作製
することができる。特に、熱膨張係数の小さいフィラー
として、溶融ＳｉＯ2 、Ａｌ2 Ｏ3 、ＢａＴｉＯ3 、Ｃ
ａＴｉＯ3 、ＭｇＴｉＯ3 等が好適である。これらのフ
ィラーは、いずれもそれ自体で、１０×１０-6／℃以下
の熱膨張係数を有することから、有機樹脂との組み合わ
せにより、熱膨張係数の制御が容易である。
縁層を構成する有機樹脂が、一般に熱膨張係数が５０〜
１００×１０-6／℃以上と高いことから、絶縁層中に熱
膨張係数の小さいフィラー成分を配合し、その配合量を
調整することにより、任意の熱膨張係数の絶縁層を作製
することができる。特に、熱膨張係数の小さいフィラー
として、溶融ＳｉＯ2 、Ａｌ2 Ｏ3 、ＢａＴｉＯ3 、Ｃ
ａＴｉＯ3 、ＭｇＴｉＯ3 等が好適である。これらのフ
ィラーは、いずれもそれ自体で、１０×１０-6／℃以下
の熱膨張係数を有することから、有機樹脂との組み合わ
せにより、熱膨張係数の制御が容易である。
【００２２】従って、絶縁基板をすべて同一の有機樹脂
と同一のフィラー成分によって構成して、半導体素子が
搭載される最上層の絶縁層中の低熱膨張のフィラー量を
最も多くし、最下層の絶縁層の前記フィラー量を少なく
設定すればよく、さらには、最上層の絶縁層と最下層の
絶縁層間の絶縁層におけるフィラー量を徐々に変化させ
ることにより、熱膨張係数を徐々に変化させることが可
能となる。
と同一のフィラー成分によって構成して、半導体素子が
搭載される最上層の絶縁層中の低熱膨張のフィラー量を
最も多くし、最下層の絶縁層の前記フィラー量を少なく
設定すればよく、さらには、最上層の絶縁層と最下層の
絶縁層間の絶縁層におけるフィラー量を徐々に変化させ
ることにより、熱膨張係数を徐々に変化させることが可
能となる。
【００２３】このような多層配線基板は、例えば次のよ
うに作製される。まず、絶縁層を形成するに、目的とす
る熱膨張係数を得ることのできる、無機質フィラーに液
状の有機樹脂に加えた絶縁性組成物を、混練機（ニー
ダ）や３本ロールなどの混練機等の手段によって十分に
混合する。十分に混合されたものを圧延法、押し出し
法、ドクターブレード法などの周知の樹脂成形方法によ
り、シート状に成形して絶縁層を得る。
うに作製される。まず、絶縁層を形成するに、目的とす
る熱膨張係数を得ることのできる、無機質フィラーに液
状の有機樹脂に加えた絶縁性組成物を、混練機（ニー
ダ）や３本ロールなどの混練機等の手段によって十分に
混合する。十分に混合されたものを圧延法、押し出し
法、ドクターブレード法などの周知の樹脂成形方法によ
り、シート状に成形して絶縁層を得る。
【００２４】この時、有機樹脂を半硬化させておくのが
望ましく、半硬化には、有機樹脂は熱可塑性樹脂の場合
には、加熱下で混合したものを冷却し、熱硬化性樹脂の
場合には、完全固化するに十分な温度よりもやや低い温
度に加熱すればよい。また、フィラー成分として有機繊
維及び無機繊維を含む場合、織布または不織布にワニス
状の樹脂を含浸、乾燥させ半硬化のプリプレグを得る。
望ましく、半硬化には、有機樹脂は熱可塑性樹脂の場合
には、加熱下で混合したものを冷却し、熱硬化性樹脂の
場合には、完全固化するに十分な温度よりもやや低い温
度に加熱すればよい。また、フィラー成分として有機繊
維及び無機繊維を含む場合、織布または不織布にワニス
状の樹脂を含浸、乾燥させ半硬化のプリプレグを得る。
【００２５】次に、上記のようにして作製した絶縁層に
対して、所望により打ち抜き法やレーザー加工によりビ
アホールを形成して導体ペーストを充填する。導体ペー
スト中に配合される金属粉末としては、銅、アルミニウ
ム、銀、金のうち少なくとも１種の低抵抗金属からなる
ことが望ましく、有機溶剤とバインダーを添加しペース
トを得ることができる。
対して、所望により打ち抜き法やレーザー加工によりビ
アホールを形成して導体ペーストを充填する。導体ペー
スト中に配合される金属粉末としては、銅、アルミニウ
ム、銀、金のうち少なくとも１種の低抵抗金属からなる
ことが望ましく、有機溶剤とバインダーを添加しペース
トを得ることができる。
【００２６】そして、この半硬化状の絶縁層表面に配線
回路を形成する。配線回路の形成には、銅等の金属箔を
絶縁層に接着剤で張りつけた後に、回路パターンのレジ
ストを形成して酸等によって不要な部分の金属をエッチ
ング除去するか、予め打ち抜き加工した金属箔を張りつ
ける。他の方法としては、絶縁層の表面に銅、アルミニ
ウム、金、銀などの金属粉末を含む導体ペーストを回路
パターンにスクリーン印刷や、フォトレジスト法等によ
って形成した後、乾燥して加圧し、配線回路を絶縁層表
面に埋め込むことができる。また、配線回路をフィル
ム、ガラス、金属板上にメッキ、金属箔を形成し、これ
をエッチング等により回路パターンを形成し、絶縁層上
に加圧しながら転写することにより、配線回路を絶縁層
表面に埋め込むことができる。
回路を形成する。配線回路の形成には、銅等の金属箔を
絶縁層に接着剤で張りつけた後に、回路パターンのレジ
ストを形成して酸等によって不要な部分の金属をエッチ
ング除去するか、予め打ち抜き加工した金属箔を張りつ
ける。他の方法としては、絶縁層の表面に銅、アルミニ
ウム、金、銀などの金属粉末を含む導体ペーストを回路
パターンにスクリーン印刷や、フォトレジスト法等によ
って形成した後、乾燥して加圧し、配線回路を絶縁層表
面に埋め込むことができる。また、配線回路をフィル
ム、ガラス、金属板上にメッキ、金属箔を形成し、これ
をエッチング等により回路パターンを形成し、絶縁層上
に加圧しながら転写することにより、配線回路を絶縁層
表面に埋め込むことができる。
【００２７】そして、上記に示すように作製した絶縁層
を所望の枚数積層し、１５０〜３００℃で硬化し接着さ
せることにより、多層配線基板を作製できる。
を所望の枚数積層し、１５０〜３００℃で硬化し接着さ
せることにより、多層配線基板を作製できる。
【００２８】このように、少なくとも有機樹脂とフィラ
ー成分とを含む絶縁層と低抵抗金属からなる配線回路と
を具備した多層配線基板において、絶縁層をすべて同一
樹脂と同一フィラー成分とで形成し、半導体素子が搭載
される最上層の絶縁層の熱膨張係数およびマザーボード
に実装される最下層の絶縁層の熱膨張係数を前述したよ
うに制御することにより、多層配線基板の半導体素子と
マザーボードの両方の接続信頼性を向上させることがで
きる。それにより、半導体素子のフリップチップ実装
や、ボールグリッドアレイ型の実装に適した多層配線基
板を作製することができる。
ー成分とを含む絶縁層と低抵抗金属からなる配線回路と
を具備した多層配線基板において、絶縁層をすべて同一
樹脂と同一フィラー成分とで形成し、半導体素子が搭載
される最上層の絶縁層の熱膨張係数およびマザーボード
に実装される最下層の絶縁層の熱膨張係数を前述したよ
うに制御することにより、多層配線基板の半導体素子と
マザーボードの両方の接続信頼性を向上させることがで
きる。それにより、半導体素子のフリップチップ実装
や、ボールグリッドアレイ型の実装に適した多層配線基
板を作製することができる。
【００２９】
【実施例】本発明の多層配線基板を製造するために、無
機フィラーとして平均粒径が５μｍの溶融シリカを５０
〜８０体積％、有機樹脂としてＢＴレジン、ポリイミド
樹脂、熱硬化型ＰＰＥ（ポリフェニレンエーテル）樹脂
を５０〜２０体積％の範囲で表１に示すような熱膨張係
数になるように秤量し、これに溶媒として酢酸ブチルを
加え、さらに有機樹脂の硬化を促進させるための触媒を
添加し、攪拌翼が公転および自転する攪拌機により１時
間混合した後、スラリーを調製した。このスラリーをド
クターブレード法により、厚み２００μｍのシート状に
成形して絶縁層を形成した。
機フィラーとして平均粒径が５μｍの溶融シリカを５０
〜８０体積％、有機樹脂としてＢＴレジン、ポリイミド
樹脂、熱硬化型ＰＰＥ（ポリフェニレンエーテル）樹脂
を５０〜２０体積％の範囲で表１に示すような熱膨張係
数になるように秤量し、これに溶媒として酢酸ブチルを
加え、さらに有機樹脂の硬化を促進させるための触媒を
添加し、攪拌翼が公転および自転する攪拌機により１時
間混合した後、スラリーを調製した。このスラリーをド
クターブレード法により、厚み２００μｍのシート状に
成形して絶縁層を形成した。
【００３０】また、有機繊維としてアラミド繊維、無機
繊維としてガラス繊維にＢＴレジンを５０体積％含浸乾
燥させ、厚さ２００μｍのプリプレグの絶縁層を作製し
た。これらの絶縁層を１５０ｍｍ□にカットし、ＣＯ２
レーザーによりビアホールを形成した。この絶縁層に銅
を主成分とする導体ペーストをスクリーン印刷法により
線幅５０μｍ、回路間距離５０μｍの回路を形成し、ビ
アホールにも同様の導体ペーストを埋め込んだ。
繊維としてガラス繊維にＢＴレジンを５０体積％含浸乾
燥させ、厚さ２００μｍのプリプレグの絶縁層を作製し
た。これらの絶縁層を１５０ｍｍ□にカットし、ＣＯ２
レーザーによりビアホールを形成した。この絶縁層に銅
を主成分とする導体ペーストをスクリーン印刷法により
線幅５０μｍ、回路間距離５０μｍの回路を形成し、ビ
アホールにも同様の導体ペーストを埋め込んだ。
【００３１】このようにして得られた最上層の絶縁層お
よび最下層の絶縁層の熱膨張係数が表１であり、最上層
と最下層との間の絶縁層の熱膨張係数が徐々に変化する
ように絶縁層を選択し、合計８層を積層し、２００℃、
３０分、窒素中で有機樹脂を硬化し、多層配線基板を得
た。なお、絶縁層の熱膨張係数はＴＭＡ法により測定し
た。そして、多層配線基板の最下層の絶縁層表面には、
共晶半田からなるボール状の接続端子を多数半田接続し
た。
よび最下層の絶縁層の熱膨張係数が表１であり、最上層
と最下層との間の絶縁層の熱膨張係数が徐々に変化する
ように絶縁層を選択し、合計８層を積層し、２００℃、
３０分、窒素中で有機樹脂を硬化し、多層配線基板を得
た。なお、絶縁層の熱膨張係数はＴＭＡ法により測定し
た。そして、多層配線基板の最下層の絶縁層表面には、
共晶半田からなるボール状の接続端子を多数半田接続し
た。
【００３２】そして、多層配線板の最上層の絶縁層表面
に形成した配線回路にＳｉ半導体チップを半田によりフ
リップチップ実装し、チップを実装した多層配線基板を
ＦＲ−４（エポキシ樹脂−ガラス布複合材料）のマザー
ボードの電極に、ボール状接続端子を半田付け実装し
た。
に形成した配線回路にＳｉ半導体チップを半田によりフ
リップチップ実装し、チップを実装した多層配線基板を
ＦＲ−４（エポキシ樹脂−ガラス布複合材料）のマザー
ボードの電極に、ボール状接続端子を半田付け実装し
た。
【００３３】次に、各試料について２０個につき、−４
０〜１２０℃の温度サイクル試験を１０００サイクル行
い、電気的接続が変化しないものを良品、電気的接続が
変化したものを不良品とし、不良率を表１に示した。
０〜１２０℃の温度サイクル試験を１０００サイクル行
い、電気的接続が変化しないものを良品、電気的接続が
変化したものを不良品とし、不良率を表１に示した。
【００３４】
【表１】
【００３５】表１に示すように、多層配線基板の最上層
の室温〜２５０℃における熱膨張係数が１０×１０−６
／℃以下、最下層の室温〜２５０℃における熱膨張係数
が１０×１０ −６ ／℃を越え、２５×１０−６／℃以下
とするとすることによりフリップチップ実装及びＢＧＡ
によるマザーボードへの表面実装に適した多層配線基板
を得ることができた。
の室温〜２５０℃における熱膨張係数が１０×１０−６
／℃以下、最下層の室温〜２５０℃における熱膨張係数
が１０×１０ −６ ／℃を越え、２５×１０−６／℃以下
とするとすることによりフリップチップ実装及びＢＧＡ
によるマザーボードへの表面実装に適した多層配線基板
を得ることができた。
【００３６】
【発明の効果】以上詳述したように、本発明によれば、
少なくとも有機樹脂とフィラー成分とを含む絶縁層と
銅、アルミニウム、銀、金のうち少なくとも１種の低抵
抗金属からなる配線回路とを具備した多層配線基板にお
いて、最上層の絶縁層の熱膨張係数と最下層の熱膨張係
数を制御することにより、半導体素子とマザーボードの
両方に対する接続信頼性を向上させることができ、半導
体素子のフリップチップ実装やボールグリッドアレイに
よる配線基板の実装において、長期にわたり接続信頼性
に優れた多層配線基板を提供することができる。
少なくとも有機樹脂とフィラー成分とを含む絶縁層と
銅、アルミニウム、銀、金のうち少なくとも１種の低抵
抗金属からなる配線回路とを具備した多層配線基板にお
いて、最上層の絶縁層の熱膨張係数と最下層の熱膨張係
数を制御することにより、半導体素子とマザーボードの
両方に対する接続信頼性を向上させることができ、半導
体素子のフリップチップ実装やボールグリッドアレイに
よる配線基板の実装において、長期にわたり接続信頼性
に優れた多層配線基板を提供することができる。
【図１】本発明の多層配線基板の構造を説明するための
概略図である。
概略図である。
Ａ 多層配線基板
１ 絶縁基板
１ａ〜１ｄ 絶縁層
２ 配線回路
３ 半導体素子
４ 半田
５ マザーボード
６ 接続端子
Claims (4)
- 【請求項１】少なくとも有機樹脂を含む絶縁層と、金属
からなる配線回路とを具備し、最上層の絶縁層の表面に
半導体素子が搭載される多層配線基板において、前記最
上層の絶縁層の室温〜２５０℃における熱膨張係数が１
０×１０−６／℃以下であり、且つ前記最下層の室温〜
２５０℃における熱膨張係数が１０×１０−６／℃より
も大きく、２５×１０−６／℃以下であり、前記絶縁層
がすべて同一樹脂と、同一フィラー成分によって構成さ
れていることを特徴とする多層配線基板。 - 【請求項２】最上層の絶縁層から最下層の絶縁層にかけ
て次第に熱膨張係数が大きくなるように変化しているこ
とを特徴とする請求項１記載の多層配線基板。 - 【請求項３】前記半導体素子は、前記最上層の絶縁層に
フリップチップ実装される請求項１又は２記載の多層配
線基板。 - 【請求項４】前記最下層の絶縁層には、接続端子を具備
し、該接続端子が、半田を介してマザーボードと接続さ
れる請求項１乃至３のうちいずれかに記載の多層配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04367297A JP3537620B2 (ja) | 1997-02-27 | 1997-02-27 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04367297A JP3537620B2 (ja) | 1997-02-27 | 1997-02-27 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242326A JPH10242326A (ja) | 1998-09-11 |
| JP3537620B2 true JP3537620B2 (ja) | 2004-06-14 |
Family
ID=12670343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04367297A Expired - Fee Related JP3537620B2 (ja) | 1997-02-27 | 1997-02-27 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3537620B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9232642B2 (en) | 2012-07-20 | 2016-01-05 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method for manufacturing the wiring substrate, and semiconductor package |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4905749B2 (ja) * | 2001-03-02 | 2012-03-28 | 日立化成工業株式会社 | 配線板とその製造方法とその配線板を用いた半導体搭載用基板とその製造方法と半導体パッケージ並びにその製造方法 |
| JP2002271028A (ja) * | 2001-03-13 | 2002-09-20 | Denso Corp | コイル内蔵多層基板及びその製造方法並びに積層コイルの製造方法 |
| JP4734781B2 (ja) * | 2001-06-25 | 2011-07-27 | 日立化成工業株式会社 | 基板、プリント回路板及びそれらの製造方法 |
| JP4872180B2 (ja) * | 2001-09-25 | 2012-02-08 | 日立化成工業株式会社 | 半導体搭載用基板および半導体パッケージ |
| JP4899280B2 (ja) * | 2001-09-26 | 2012-03-21 | 日立化成工業株式会社 | 配線板用複合材料とその製造方法 |
| JP4432517B2 (ja) * | 2004-02-06 | 2010-03-17 | 株式会社村田製作所 | 複合多層基板 |
| JP4500348B2 (ja) * | 2005-02-15 | 2010-07-14 | 富士通株式会社 | パッケージ実装モジュールおよびパッケージ基板モジュール |
| JP2006237324A (ja) * | 2005-02-25 | 2006-09-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2008085089A (ja) * | 2006-09-28 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 樹脂配線基板および半導体装置 |
| JP4840245B2 (ja) * | 2007-04-27 | 2011-12-21 | 株式会社日立製作所 | マルチチップモジュール |
| JP2011029623A (ja) * | 2009-06-29 | 2011-02-10 | Murata Mfg Co Ltd | 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法 |
| JP2010251783A (ja) * | 2010-06-14 | 2010-11-04 | Hitachi Chem Co Ltd | 半導体搭載用基板および半導体パッケージ |
| JP2010258462A (ja) * | 2010-06-14 | 2010-11-11 | Hitachi Chem Co Ltd | 配線板用複合材料とその製造方法 |
-
1997
- 1997-02-27 JP JP04367297A patent/JP3537620B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9232642B2 (en) | 2012-07-20 | 2016-01-05 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method for manufacturing the wiring substrate, and semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10242326A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4409209B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| KR930000881B1 (ko) | 세라믹 다층 회로판 및 반도체 모듈 | |
| US7140104B2 (en) | Method of producing circuit component built-in module with embedded circuit component | |
| KR100862537B1 (ko) | 세라믹 기판의 제조방법 및 비소성 세라믹 기판 | |
| JP3537620B2 (ja) | 多層配線基板 | |
| US20050230848A1 (en) | Component built-in module and method for producing the same | |
| KR20060018818A (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
| GB2367425A (en) | Composite monolithic elctronic component | |
| US20060234021A1 (en) | Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same | |
| US20080283279A1 (en) | Composite Ceramic Substrate | |
| US6452264B2 (en) | Insulating thick film composition, ceramic electronic device using the same, and electronic apparatus | |
| JPH088354A (ja) | 半導体装置およびその製法 | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| JP3793559B2 (ja) | 高周波用磁器組成物および高周波用磁器 | |
| JPH09293968A (ja) | 多層配線基板およびその製造方法 | |
| JP3199637B2 (ja) | 多層配線基板の製造方法 | |
| JPH09237972A (ja) | 多層配線基板 | |
| JPH11214575A (ja) | 配線基板 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JPH10190241A (ja) | 多層配線基板 | |
| JPH09270584A (ja) | 多層配線基板 | |
| JP3232002B2 (ja) | 配線基板 | |
| KR101101489B1 (ko) | 세라믹 적층체 및 세라믹 소결체의 제조방법 | |
| JPH1117297A (ja) | 配線基板 | |
| JP2002100879A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |