JPH1117297A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH1117297A JPH1117297A JP16863697A JP16863697A JPH1117297A JP H1117297 A JPH1117297 A JP H1117297A JP 16863697 A JP16863697 A JP 16863697A JP 16863697 A JP16863697 A JP 16863697A JP H1117297 A JPH1117297 A JP H1117297A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- conductor
- connection pad
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】半田から成る球状端子を接続パッドに形成する
ことなく、半導体素子を配線基板に、あるいは配線基板
を外部電気回路基板に直接表面実装することが可能な接
続パッドを有する、接続信頼性が高い低コストの配線基
板を得る。 【解決手段】セラミック焼結体から成る絶縁基体に配線
導体を一体的に形成し、該絶縁基体上の入出力用の接続
パッドに対応して形成したビアホールに充填した導電材
料とガラスから成る導体が、配線基板の表面より２０〜
２００μｍの高さで突出して接続パッドを形成した配線
基板で、Ｃｕを導電材料とし、軟化点が６００〜７００
℃であるガラスを３０〜４０重量％含有したものが、ま
た前記突出した高さが１００〜１８０μｍであるものが
より望ましい。
ことなく、半導体素子を配線基板に、あるいは配線基板
を外部電気回路基板に直接表面実装することが可能な接
続パッドを有する、接続信頼性が高い低コストの配線基
板を得る。 【解決手段】セラミック焼結体から成る絶縁基体に配線
導体を一体的に形成し、該絶縁基体上の入出力用の接続
パッドに対応して形成したビアホールに充填した導電材
料とガラスから成る導体が、配線基板の表面より２０〜
２００μｍの高さで突出して接続パッドを形成した配線
基板で、Ｃｕを導電材料とし、軟化点が６００〜７００
℃であるガラスを３０〜４０重量％含有したものが、ま
た前記突出した高さが１００〜１８０μｍであるものが
より望ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子が収容
搭載される半導体素子収納用パッケージや、半導体素子
の他にコンデンサや抵抗体等の各種電子部品が搭載され
る混成集積回路装置等、とりわけ半導体素子の表面電極
を配線基板の配線用電極に直接接続する、あるいは配線
基板を外部電気回路基板に表面実装するに好適な、入出
力用の球状端子を必要としない接続パッドを有する配線
基板に関するものである。
搭載される半導体素子収納用パッケージや、半導体素子
の他にコンデンサや抵抗体等の各種電子部品が搭載され
る混成集積回路装置等、とりわけ半導体素子の表面電極
を配線基板の配線用電極に直接接続する、あるいは配線
基板を外部電気回路基板に表面実装するに好適な、入出
力用の球状端子を必要としない接続パッドを有する配線
基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路装置等に用いられる配線基板は、一般にアル
ミナ質焼結体等の電気絶縁性のセラミック焼結体から成
る絶縁基体の表面あるいは内部に、タングステン（Ｗ）
やモリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金
属から成る複数の配線導体を配設すると共に、該配線導
体を絶縁基体内に設けた前記同様の高融点金属から成る
ビアホール導体で互いに接続した構造を成している。
成集積回路装置等に用いられる配線基板は、一般にアル
ミナ質焼結体等の電気絶縁性のセラミック焼結体から成
る絶縁基体の表面あるいは内部に、タングステン（Ｗ）
やモリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金
属から成る複数の配線導体を配設すると共に、該配線導
体を絶縁基体内に設けた前記同様の高融点金属から成る
ビアホール導体で互いに接続した構造を成している。
【０００３】そして、前記配線基板を、例えば半導体素
子収納用パッケージに適用する場合には、前記絶縁基体
の凹部底面に半導体素子が接着固定され、該半導体素子
はボンディングワイヤを介して電気的に接続され、更に
前記凹部を塞ぐように蓋体を接合し、前記半導体素子を
絶縁基体の凹部内に気密に収容することにより最終製品
となっていた。
子収納用パッケージに適用する場合には、前記絶縁基体
の凹部底面に半導体素子が接着固定され、該半導体素子
はボンディングワイヤを介して電気的に接続され、更に
前記凹部を塞ぐように蓋体を接合し、前記半導体素子を
絶縁基体の凹部内に気密に収容することにより最終製品
となっていた。
【０００４】近年、高周波化及び高密度化が進むＩＣや
ＬＳＩ等の半導体素子を搭載する配線基板は、半導体素
子の高速化と放熱性を良好ならしめると共に該半導体素
子をコンパクトに搭載するために、例えば半導体素子の
表面電極を前記配線基板の配線用電極に半田等の球状端
子を設けて直接接続するフリップチップ接続法等が採用
されるようになってきている。
ＬＳＩ等の半導体素子を搭載する配線基板は、半導体素
子の高速化と放熱性を良好ならしめると共に該半導体素
子をコンパクトに搭載するために、例えば半導体素子の
表面電極を前記配線基板の配線用電極に半田等の球状端
子を設けて直接接続するフリップチップ接続法等が採用
されるようになってきている。
【０００５】かかる配線基板は、例えば図３に示すよう
に配線基板７の絶縁基体８上に半導体素子の表面電極
（不図示）に対応して形成されたビアホール導体９に接
続するように接続パッド１０を被着形成し、該接続パッ
ド１０の表面にニッケル（Ｎｉ）等の金属被膜１１を形
成し、その上に半田から成る球状端子１２を配置して該
球状端子１２上に半導体素子の表面電極を載置当接した
後、前記球状端子１２を所定温度で加熱溶融して接続す
ることにより半導体素子と配線基板が電気的に接続され
ている。
に配線基板７の絶縁基体８上に半導体素子の表面電極
（不図示）に対応して形成されたビアホール導体９に接
続するように接続パッド１０を被着形成し、該接続パッ
ド１０の表面にニッケル（Ｎｉ）等の金属被膜１１を形
成し、その上に半田から成る球状端子１２を配置して該
球状端子１２上に半導体素子の表面電極を載置当接した
後、前記球状端子１２を所定温度で加熱溶融して接続す
ることにより半導体素子と配線基板が電気的に接続され
ている。
【０００６】他方、高速信号に対応でき、高密度、小型
軽量化の要求に応えるために、配線基板を外部電気回路
基板に表面実装すべく前記球状端子が採用されており、
この場合、前記球状端子は配線基板の下面に多数配置さ
れ、該球状端子を外部電気回路基板の配線導体上に載置
当接させた後、前記同様に球状端子を所定温度で加熱溶
融して配線導体に接続させることにより外部電気回路基
板上に実装することが行われており、配線基板に搭載さ
れた半導体素子の各電極は配線導体及びビアホール導体
を介して外部電気回路基板に電気的に接続されている。
軽量化の要求に応えるために、配線基板を外部電気回路
基板に表面実装すべく前記球状端子が採用されており、
この場合、前記球状端子は配線基板の下面に多数配置さ
れ、該球状端子を外部電気回路基板の配線導体上に載置
当接させた後、前記同様に球状端子を所定温度で加熱溶
融して配線導体に接続させることにより外部電気回路基
板上に実装することが行われており、配線基板に搭載さ
れた半導体素子の各電極は配線導体及びビアホール導体
を介して外部電気回路基板に電気的に接続されている。
【０００７】そこで、かかるフリップチップ接続法や、
外部電気回路基板への表面実装に対応するために配線基
板に高精度の寸法形状を有する球状端子を形成する各種
方法が提案されている（特開平６−５３６５５号公報、
特開平５−２４３３３０号公報参照）。
外部電気回路基板への表面実装に対応するために配線基
板に高精度の寸法形状を有する球状端子を形成する各種
方法が提案されている（特開平６−５３６５５号公報、
特開平５−２４３３３０号公報参照）。
【０００８】
【発明が解決しようとする課題】しかしながら、前記提
案では個々の球状端子の寸法形状は高精度が得られるも
のの、前述のように配線基板では更なる高密度、小型化
が要求されており、その要求を満足するために、ビアホ
ールの直上に接続パッドが形成されている。
案では個々の球状端子の寸法形状は高精度が得られるも
のの、前述のように配線基板では更なる高密度、小型化
が要求されており、その要求を満足するために、ビアホ
ールの直上に接続パッドが形成されている。
【０００９】従って、半導体素子の高密度化に伴って半
田等から成る球状端子自体の小型化と共にピッチの短縮
化も必要となり、その上、前記接続パッドも小型化さ
れ、該接続パッドとビアホールとの位置精度や、接続パ
ッドの印刷のにじみ等からの接続信頼性や、電気的な短
絡等も懸念され、前記球状端子の直径や厚さ、ピッチ等
の寸法形状を高精度に形成することがますます困難とな
り、また、前記球状端子の厚さを研磨等により調整する
と工程数が増加することから、製造コストが増大する等
の種々の課題がある他、接続部である半田から成る球状
端子は熱疲労により破壊し易いという課題もあった。
田等から成る球状端子自体の小型化と共にピッチの短縮
化も必要となり、その上、前記接続パッドも小型化さ
れ、該接続パッドとビアホールとの位置精度や、接続パ
ッドの印刷のにじみ等からの接続信頼性や、電気的な短
絡等も懸念され、前記球状端子の直径や厚さ、ピッチ等
の寸法形状を高精度に形成することがますます困難とな
り、また、前記球状端子の厚さを研磨等により調整する
と工程数が増加することから、製造コストが増大する等
の種々の課題がある他、接続部である半田から成る球状
端子は熱疲労により破壊し易いという課題もあった。
【００１０】
【発明の目的】本発明は前記課題に鑑み成されたもの
で、その目的は、半田等から成る球状端子を接続パッド
に形成することなく、半導体素子を配線基板に直接接続
することが可能な、あるいは配線基板を外部電気回路基
板に直接表面実装することが可能な接続パッドを有す
る、低コストの配線基板を提供することにある。
で、その目的は、半田等から成る球状端子を接続パッド
に形成することなく、半導体素子を配線基板に直接接続
することが可能な、あるいは配線基板を外部電気回路基
板に直接表面実装することが可能な接続パッドを有す
る、低コストの配線基板を提供することにある。
【００１１】
【課題を解決するための手段】本発明者等は、前記課題
に鑑み検討した結果、ビアホール導体を構成するガラス
成分を調整することにより、配線基板表面より前記ビア
ホール導体が突出して高くなることから、ビアホールを
接続パッドに対応した位置に形成しておき、該ビアホー
ル部の導体を接続パッドとして利用することにより、球
状端子を設けなくとも半田や導電性接着剤等で半導体素
子と配線基板、あるいは配線基板と外部電気回路基板が
表面実装可能であることを知見したものである。
に鑑み検討した結果、ビアホール導体を構成するガラス
成分を調整することにより、配線基板表面より前記ビア
ホール導体が突出して高くなることから、ビアホールを
接続パッドに対応した位置に形成しておき、該ビアホー
ル部の導体を接続パッドとして利用することにより、球
状端子を設けなくとも半田や導電性接着剤等で半導体素
子と配線基板、あるいは配線基板と外部電気回路基板が
表面実装可能であることを知見したものである。
【００１２】即ち、本発明の配線基板は、セラミック焼
結体から成る絶縁基体に配線導体を一体的に形成し、該
絶縁基体上の入出力用の接続パッドに対応して形成され
たビアホールに充填した導電材料とガラスから成る導体
が、配線基板の表面より２０〜２００μｍの高さで突出
した構成を成すものである。
結体から成る絶縁基体に配線導体を一体的に形成し、該
絶縁基体上の入出力用の接続パッドに対応して形成され
たビアホールに充填した導電材料とガラスから成る導体
が、配線基板の表面より２０〜２００μｍの高さで突出
した構成を成すものである。
【００１３】特に、ビアホール導体を構成する導電材料
は、銅（Ｃｕ）及び／又はその酸化物であることが、同
じくガラスは、その軟化点が６００〜７００℃で、その
含有量は３０〜４０重量％であることが最も望ましいも
のである。
は、銅（Ｃｕ）及び／又はその酸化物であることが、同
じくガラスは、その軟化点が６００〜７００℃で、その
含有量は３０〜４０重量％であることが最も望ましいも
のである。
【００１４】一方、突出したビアホール導体から成る接
続パッドの配線基板の表面よりの高さも１００〜１８０
μｍであることが最も望ましいものである。
続パッドの配線基板の表面よりの高さも１００〜１８０
μｍであることが最も望ましいものである。
【００１５】
【作用】本発明によれば、セラミック焼結体から成る絶
縁基体に配線導体を一体化した配線基板に形成されたビ
アホールが、導電材料とガラスを充填して形成された導
体から成り、該ビアホール導体が、配線基板の表面から
２０〜２００μｍの高さに突出していることから、該突
出部を接続パッドとして充当でき、ビアホールと接続パ
ッドの位置精度の課題も解消すると共に、従来のように
個別に半田から成る球状端子を形成して配線基板表面か
らの高さを一定に確保する必要がないものであるため、
前記球状端子が存在することによって起こる課題は全て
解消されることになり、電気的な接続信頼性が向上す
る。
縁基体に配線導体を一体化した配線基板に形成されたビ
アホールが、導電材料とガラスを充填して形成された導
体から成り、該ビアホール導体が、配線基板の表面から
２０〜２００μｍの高さに突出していることから、該突
出部を接続パッドとして充当でき、ビアホールと接続パ
ッドの位置精度の課題も解消すると共に、従来のように
個別に半田から成る球状端子を形成して配線基板表面か
らの高さを一定に確保する必要がないものであるため、
前記球状端子が存在することによって起こる課題は全て
解消されることになり、電気的な接続信頼性が向上す
る。
【００１６】
【発明の実施の形態】以下、本発明の配線基板について
図面に基づき詳細に述べる。
図面に基づき詳細に述べる。
【００１７】図１は本発明の配線基板の一実施例を示す
断面図であり、図２は本発明の配線基板に設けた入出力
用の接続パッドを説明するための要部拡大断面図であ
る。
断面図であり、図２は本発明の配線基板に設けた入出力
用の接続パッドを説明するための要部拡大断面図であ
る。
【００１８】図１及び図２において、１は絶縁基体２に
一体化した配線導体３と、該配線導体３が絶縁基体２に
設けたビアホール導体４で電気的に接続された接続パッ
ド５とから成る配線基板である。
一体化した配線導体３と、該配線導体３が絶縁基体２に
設けたビアホール導体４で電気的に接続された接続パッ
ド５とから成る配線基板である。
【００１９】本発明の配線基板１の接続パッド５は、ビ
アホール導体４が配線基板１の表面から高さ６だけ突出
した構造を成すものである。
アホール導体４が配線基板１の表面から高さ６だけ突出
した構造を成すものである。
【００２０】本発明の配線基板において、絶縁基体を構
成するセラミック焼結体としては特に限定されるもので
はなく、例えばガラス成分とセラミックフィラー成分と
から成るガラスセラミック磁器等があり、前記ガラス成
分としては周知のガラスを用いることができるが、特に
銅を導電材料とする場合には、銅配線層との熱膨張差を
小さくできるリチウム系結晶化ガラスが銅配線層との接
着強度を向上させる上で望ましい。
成するセラミック焼結体としては特に限定されるもので
はなく、例えばガラス成分とセラミックフィラー成分と
から成るガラスセラミック磁器等があり、前記ガラス成
分としては周知のガラスを用いることができるが、特に
銅を導電材料とする場合には、銅配線層との熱膨張差を
小さくできるリチウム系結晶化ガラスが銅配線層との接
着強度を向上させる上で望ましい。
【００２１】一方、前記セラミックフィラーとしては、
アルミナ（Ａｌ2 Ｏ3 ）やシリカ（ＳｉＯ2 ）、マグネ
シア（ＭｇＯ）、カルシア（ＣａＯ）、フォルステライ
ト等が挙げられる。
アルミナ（Ａｌ2 Ｏ3 ）やシリカ（ＳｉＯ2 ）、マグネ
シア（ＭｇＯ）、カルシア（ＣａＯ）、フォルステライ
ト等が挙げられる。
【００２２】また、絶縁基体としては、２０〜８０体積
％のリチウム珪酸ガラスに、４０〜４００℃の温度範囲
における熱膨張係数が６ｐｐｍ／℃以上の前記フィラー
を８０〜２０体積％の割合で含む成形体を焼成したもの
が好適である。
％のリチウム珪酸ガラスに、４０〜４００℃の温度範囲
における熱膨張係数が６ｐｐｍ／℃以上の前記フィラー
を８０〜２０体積％の割合で含む成形体を焼成したもの
が好適である。
【００２３】次に、前記ビアホール導体を構成する導電
材料としては、特に限定するものではないが、Ｗ、Ｍ
ｏ、Ｍｎ等の高融点金属や、金（Ａｕ）、銀（Ａｇ）、
銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）
等の良電気伝導性の金属、あるいはそれらの化合物等も
好適に用いることができる上、それらを併用することも
可能である。
材料としては、特に限定するものではないが、Ｗ、Ｍ
ｏ、Ｍｎ等の高融点金属や、金（Ａｕ）、銀（Ａｇ）、
銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）
等の良電気伝導性の金属、あるいはそれらの化合物等も
好適に用いることができる上、それらを併用することも
可能である。
【００２４】なかでも、ビアホール導体の導通の信頼性
と取扱い易さの点からはＣｕが最適であり、ＣｕはＣｕ
ＯやＣｕ2 Ｏ等の酸化物や、Ｃｕとそれらを組み合わせ
ても適用可能である。
と取扱い易さの点からはＣｕが最適であり、ＣｕはＣｕ
ＯやＣｕ2 Ｏ等の酸化物や、Ｃｕとそれらを組み合わせ
ても適用可能である。
【００２５】また、原料粉末として用いる導電材料の粒
径は、均質な組織のビアホール導体を得ると共に、接続
パッドの表面粗さあるいはスクリーン印刷法による印刷
の鮮明度の点からは１〜１０μｍ程度の大きさにしてお
くことがより望ましい。
径は、均質な組織のビアホール導体を得ると共に、接続
パッドの表面粗さあるいはスクリーン印刷法による印刷
の鮮明度の点からは１〜１０μｍ程度の大きさにしてお
くことがより望ましい。
【００２６】また、ビアホール導体を構成するガラス成
分としては、特に限定するものではないが、例えば、軟
化点が４００〜１０００℃程度のアルカリガラスやホウ
珪酸ガラス、亜鉛ガラス、リン酸ガラス等が挙げられ、
とりわけ前記導電材料中、Ｃｕとの熱膨張差を小さくす
るという点からは、高い熱膨張率を有するリチウム珪酸
ガラスが好適である。
分としては、特に限定するものではないが、例えば、軟
化点が４００〜１０００℃程度のアルカリガラスやホウ
珪酸ガラス、亜鉛ガラス、リン酸ガラス等が挙げられ、
とりわけ前記導電材料中、Ｃｕとの熱膨張差を小さくす
るという点からは、高い熱膨張率を有するリチウム珪酸
ガラスが好適である。
【００２７】また、前記ガラスの軟化点は、ビアホール
導体の高さの制御と導電材料のＣｕの焼結性との整合か
ら、６００〜７００℃がより望ましい。
導体の高さの制御と導電材料のＣｕの焼結性との整合か
ら、６００〜７００℃がより望ましい。
【００２８】更に、前記ガラスの含有量は、配線基板の
表面から突出したビアホール導体の高さの制御し易さの
点からは２０重量％以上がより好ましく、他方、前記導
体へのメッキのし易さや接着強度、及び該導体の比抵抗
の点からは４０重量％以下がより望ましい。
表面から突出したビアホール導体の高さの制御し易さの
点からは２０重量％以上がより好ましく、他方、前記導
体へのメッキのし易さや接着強度、及び該導体の比抵抗
の点からは４０重量％以下がより望ましい。
【００２９】従って、双方の特性のバランスに基づきそ
の含有量を適性化することによって両立させることが可
能となるが、特にビアホール導体と絶縁基体との接着強
度の観点からは３０〜４０重量％が最適である。
の含有量を適性化することによって両立させることが可
能となるが、特にビアホール導体と絶縁基体との接着強
度の観点からは３０〜４０重量％が最適である。
【００３０】一方、原料粉末として用いるガラスの粒径
は、機械的強度の点で１〜５μｍが望ましく、その粒径
は前記導電材料の粒径より小であることが、ビアホール
導体の配線基板表面からの突出高さを制御する点からは
望ましい。
は、機械的強度の点で１〜５μｍが望ましく、その粒径
は前記導電材料の粒径より小であることが、ビアホール
導体の配線基板表面からの突出高さを制御する点からは
望ましい。
【００３１】また、前記ビアホール導体が配線基板の表
面より突出する高さが２０μｍ未満になると配線基板に
発生する反りにより、半導体素子のシリコンチップある
いは外部電気回路基板の電極との接続が不十分となる等
の接続信頼性が劣化し、逆に前記高さが２００μｍを越
えると、突出したビアホール導体が破断し易く、接続信
頼性が劣化するため、その高さは２０〜２００μｍに特
定され、とりわけ接続部の応力を緩和するという点から
は１００〜１８０μｍが最適である。
面より突出する高さが２０μｍ未満になると配線基板に
発生する反りにより、半導体素子のシリコンチップある
いは外部電気回路基板の電極との接続が不十分となる等
の接続信頼性が劣化し、逆に前記高さが２００μｍを越
えると、突出したビアホール導体が破断し易く、接続信
頼性が劣化するため、その高さは２０〜２００μｍに特
定され、とりわけ接続部の応力を緩和するという点から
は１００〜１８０μｍが最適である。
【００３２】更に、前記ビアホール導体を形成する際に
用いる導電材料とガラス粉末に有機バインダーを加えて
調製した導電性ペーストは、前記有機バインダーの含有
量としてビアホール部への充填性からは１重量％以上が
好ましく、他方、配線基板表面からの突出高さの制御し
易さの点からは６重量％以下となり、両者の兼ね合いか
らは２〜４重量％の範囲で、有機バインダー成分として
は、例えば分子量が５０万以下のアクリル樹脂等が望ま
しい。
用いる導電材料とガラス粉末に有機バインダーを加えて
調製した導電性ペーストは、前記有機バインダーの含有
量としてビアホール部への充填性からは１重量％以上が
好ましく、他方、配線基板表面からの突出高さの制御し
易さの点からは６重量％以下となり、両者の兼ね合いか
らは２〜４重量％の範囲で、有機バインダー成分として
は、例えば分子量が５０万以下のアクリル樹脂等が望ま
しい。
【００３３】他方、前記接続パッドがビアホール導体の
導電材料として前記高融点金属から成る場合、半導体素
子を半田で表面実装するには配線基板表面に露出した前
記ビアホール導体の表面に、無電解メッキ処理等により
ＣｕあるいはＮｉの被覆を形成しておくことが必要であ
る。
導電材料として前記高融点金属から成る場合、半導体素
子を半田で表面実装するには配線基板表面に露出した前
記ビアホール導体の表面に、無電解メッキ処理等により
ＣｕあるいはＮｉの被覆を形成しておくことが必要であ
る。
【００３４】
【実施例】本発明の配線基板を以下のようにして評価し
た。
た。
【００３５】先ず、ビアホール導体用及び内部配線用ペ
ーストとして、平均粒径が３〜６μｍのＣｕ及びＣｕ2
Ｏ、Ｎｉ、Ａｇ、Ｐｄ粉末を導電材料とし、ガラスフリ
ットとしては軟化点が６００〜１０００℃の範囲である
リチウム珪酸ガラスを、表１に示す割合にそれぞれ秤量
し、これら原料粉末にその分子量と添加量を選択した有
機バインダーを添加して混練機で２時間混練して粘度を
調整したペーストを作製した。
ーストとして、平均粒径が３〜６μｍのＣｕ及びＣｕ2
Ｏ、Ｎｉ、Ａｇ、Ｐｄ粉末を導電材料とし、ガラスフリ
ットとしては軟化点が６００〜１０００℃の範囲である
リチウム珪酸ガラスを、表１に示す割合にそれぞれ秤量
し、これら原料粉末にその分子量と添加量を選択した有
機バインダーを添加して混練機で２時間混練して粘度を
調整したペーストを作製した。
【００３６】一方、絶縁基体としては、リチウム珪酸系
ガラスとＡｌ2 Ｏ3 、ＳｉＯ2 、ＭｇＯ、ＣａＯ等のフ
ィラーの粉末に、窒素雰囲気下での熱分解性に優れた分
子量が５０万以下のアクリル系樹脂から成る有機バイン
ダーと、必要に応じて可塑剤、溶剤を添加して調製した
泥漿を、周知のドクターブレード法やカレンダーロール
法等のテープ成形技術により、厚さ約０．２ｍｍのセラ
ミックグリーンシートに成形した。
ガラスとＡｌ2 Ｏ3 、ＳｉＯ2 、ＭｇＯ、ＣａＯ等のフ
ィラーの粉末に、窒素雰囲気下での熱分解性に優れた分
子量が５０万以下のアクリル系樹脂から成る有機バイン
ダーと、必要に応じて可塑剤、溶剤を添加して調製した
泥漿を、周知のドクターブレード法やカレンダーロール
法等のテープ成形技術により、厚さ約０．２ｍｍのセラ
ミックグリーンシートに成形した。
【００３７】その後、前記セラミックグリーンシートに
ＮＣパンチング装置により孔径が０．１５ｍｍのスルー
ホールを所定パターンで設けた。
ＮＣパンチング装置により孔径が０．１５ｍｍのスルー
ホールを所定パターンで設けた。
【００３８】次いで、前記ペーストをスクリーン印刷法
によりセラミックグリーンシートのスルーホールに充填
すると共に、該グリーンシートの一方の外表面に所定の
配線パターンを被着形成し、次いでこれらを複数枚積層
圧着した後、該積層体を所定形状に切断し、これを窒素
と水素ガスから成る還元性雰囲気中、８００〜１０００
℃の温度で焼成し、１１ｍｍ角の評価用の配線基板を作
製した。
によりセラミックグリーンシートのスルーホールに充填
すると共に、該グリーンシートの一方の外表面に所定の
配線パターンを被着形成し、次いでこれらを複数枚積層
圧着した後、該積層体を所定形状に切断し、これを窒素
と水素ガスから成る還元性雰囲気中、８００〜１０００
℃の温度で焼成し、１１ｍｍ角の評価用の配線基板を作
製した。
【００３９】かくして得られた前記評価用の配線基板を
用いて、表面粗さ計により該配線基板の対角方向にビア
ホール導体の突出部の凹凸を計測し、１０ケ所のビアホ
ール導体の配線基板表面からの高さの平均値を求めた。
用いて、表面粗さ計により該配線基板の対角方向にビア
ホール導体の突出部の凹凸を計測し、１０ケ所のビアホ
ール導体の配線基板表面からの高さの平均値を求めた。
【００４０】次に、ビアホール導体の導通性を評価する
ために、配線基板表面を研磨した後、露出したビアホー
ル導体にＮｉ−Ａｕメッキを施し、デジタルマルチメー
タにて抵抗値を測定すると共に、ビアホール導体の直径
を金属顕微鏡で、ビアホール導体の長さをマイクロメー
タでそれぞれ１０ケ所測定して平均値を求め、それら平
均値からビアホール導体の比抵抗を算出した。
ために、配線基板表面を研磨した後、露出したビアホー
ル導体にＮｉ−Ａｕメッキを施し、デジタルマルチメー
タにて抵抗値を測定すると共に、ビアホール導体の直径
を金属顕微鏡で、ビアホール導体の長さをマイクロメー
タでそれぞれ１０ケ所測定して平均値を求め、それら平
均値からビアホール導体の比抵抗を算出した。
【００４１】更に、ビアホール導体へのメッキ性につい
て、ビアホール導体及び配線パターンに無電解メッキ法
により厚さ２μｍのＮｉメッキを施し、その上に厚さ
０．１μｍのＡｕメッキを施した後、メッキ直後の外観
検査及びメッキ後に３５０℃の温度に１０分間曝す耐熱
試験をした後の外観検査の２段階評価により、メッキ面
の欠けやふくれ、しみ等の欠陥が認められないものを良
と、前記欠陥のメッキ不良が認められるものを不可とし
て評価した。
て、ビアホール導体及び配線パターンに無電解メッキ法
により厚さ２μｍのＮｉメッキを施し、その上に厚さ
０．１μｍのＡｕメッキを施した後、メッキ直後の外観
検査及びメッキ後に３５０℃の温度に１０分間曝す耐熱
試験をした後の外観検査の２段階評価により、メッキ面
の欠けやふくれ、しみ等の欠陥が認められないものを良
と、前記欠陥のメッキ不良が認められるものを不可とし
て評価した。
【００４２】また、シリコンチップとの接続信頼性及び
外部電気回路基板との接続信頼性について、評価用の配
線基板上面に高温半田ペーストをスクリーン印刷法で接
続パッドの位置に印刷塗布した後、その上にシリコンチ
ップを搭載し、ピーク温度が３５０℃となる３００℃以
上の温度域で２分間熱処理した後、フラックスを洗浄し
てアンダーフィル剤をシリコンチップと配線基板との間
隙に注入した。
外部電気回路基板との接続信頼性について、評価用の配
線基板上面に高温半田ペーストをスクリーン印刷法で接
続パッドの位置に印刷塗布した後、その上にシリコンチ
ップを搭載し、ピーク温度が３５０℃となる３００℃以
上の温度域で２分間熱処理した後、フラックスを洗浄し
てアンダーフィル剤をシリコンチップと配線基板との間
隙に注入した。
【００４３】一方、前記評価用の配線基板下面には、共
晶半田ペーストを同様にして印刷塗布した後、外部電気
回路基板の所定位置に載置し、ピーク温度が２３０℃と
なる２００℃以上の温度域で２分間熱処理した後、フラ
ックスを洗浄して評価用の実装基板を作製した。
晶半田ペーストを同様にして印刷塗布した後、外部電気
回路基板の所定位置に載置し、ピーク温度が２３０℃と
なる２００℃以上の温度域で２分間熱処理した後、フラ
ックスを洗浄して評価用の実装基板を作製した。
【００４４】かくして得られた評価用の実装基板を用い
て、１サイクルを２４時間とする−４５℃と１２５℃の
温度サイクル試験を行い、５００サイクル及び１０００
サイクルでのそれぞれの接続パッド部を経由してシリコ
ンチップ搭載側の抵抗値と、外部電気回路基板側の抵抗
値をそれぞれ測定し、いずれかが試験前の抵抗値に対し
て５００サイクルで抵抗値が１．５倍以上となったもの
を不可、１０００サイクルで抵抗値が１．５倍以上とな
ったものを可、１０００サイクルで抵抗値が１．２倍以
上、１．５倍未満となったものを良、１０００サイクル
で抵抗値が１．２倍未満のものを優と判定し、シリコン
チップとの接続信頼性、及び外部電気回路基板との接続
信頼性をそれぞれ評価した。
て、１サイクルを２４時間とする−４５℃と１２５℃の
温度サイクル試験を行い、５００サイクル及び１０００
サイクルでのそれぞれの接続パッド部を経由してシリコ
ンチップ搭載側の抵抗値と、外部電気回路基板側の抵抗
値をそれぞれ測定し、いずれかが試験前の抵抗値に対し
て５００サイクルで抵抗値が１．５倍以上となったもの
を不可、１０００サイクルで抵抗値が１．５倍以上とな
ったものを可、１０００サイクルで抵抗値が１．２倍以
上、１．５倍未満となったものを良、１０００サイクル
で抵抗値が１．２倍未満のものを優と判定し、シリコン
チップとの接続信頼性、及び外部電気回路基板との接続
信頼性をそれぞれ評価した。
【００４５】
【表１】
【００４６】表から明らかなように、本発明の請求範囲
外である試料番号１、４、５、９、２０、２５、２６で
は、シリコンチップ及び外部電気回路基板との接続信頼
性が悪く、また試料番号１９、３２、３６ではメッキ性
に不安があり、長期間での信頼性に劣ると考えられ実用
的でない。
外である試料番号１、４、５、９、２０、２５、２６で
は、シリコンチップ及び外部電気回路基板との接続信頼
性が悪く、また試料番号１９、３２、３６ではメッキ性
に不安があり、長期間での信頼性に劣ると考えられ実用
的でない。
【００４７】それらに対して、本発明ではいずれもシリ
コンチップ及び外部電気回路基板との接続信頼性は満足
すべきものであり、かつメッキ性も良好なものであるこ
とが分かる。
コンチップ及び外部電気回路基板との接続信頼性は満足
すべきものであり、かつメッキ性も良好なものであるこ
とが分かる。
【００４８】尚、本発明の配線基板は、前記実施例に何
ら限定されるものではない。
ら限定されるものではない。
【００４９】
【発明の効果】以上詳述したように、本発明の配線基板
はビアホール導体を配線基板表面から所定高さに突出さ
せたことから、半田より成る球状端子を接続パッドに形
成する必要がなく、得られたビアホール導体の突出部を
利用して半導体素子を配線基板に半田や導電性接着剤等
で直接接続することができると共に、配線基板を外部電
気回路基板に直接表面実装することも可能となり、接続
信頼性が極めて高い低コストの配線基板を得ることがで
きる。
はビアホール導体を配線基板表面から所定高さに突出さ
せたことから、半田より成る球状端子を接続パッドに形
成する必要がなく、得られたビアホール導体の突出部を
利用して半導体素子を配線基板に半田や導電性接着剤等
で直接接続することができると共に、配線基板を外部電
気回路基板に直接表面実装することも可能となり、接続
信頼性が極めて高い低コストの配線基板を得ることがで
きる。
【図１】本発明の配線基板の一実施例を示す断面図であ
る。
る。
【図２】本発明の配線基板に設けた入出力用の接続パッ
ドを説明するための要部拡大断面図である。
ドを説明するための要部拡大断面図である。
【図３】従来の配線基板に設けた入出力用の球状端子を
説明するための要部拡大断面図である。
説明するための要部拡大断面図である。
１ 配線基板 ２ 絶縁基体 ３ 配線導体 ４ ビアホール導体 ５ 接続パッド ６ 高さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 國分 正也 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 東 昌彦 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内
Claims (4)
- 【請求項１】セラミック焼結体から成る絶縁基体に配線
導体を一体的に形成した配線基板であって、前記配線基
板に設けた入出力用の接続パッドが、配線基板表面より
２０〜２００μｍの高さで突出した導電材料とガラスで
構成されたビアホール導体から成ることを特徴とする配
線基板。 - 【請求項２】前記導電材料が銅（Ｃｕ）及び／又はその
酸化物であることを特徴とする請求項１記載の配線基
板。 - 【請求項３】前記ガラスの軟化点が６００〜７００℃で
あり、該ガラスの含有量が３０〜４０重量％であること
を特徴とする請求項１記載の配線基板。 - 【請求項４】前記接続パッドが配線基板表面より１００
〜１８０μｍの高さで突出していることを特徴とする請
求項１乃至請求項３のいずれかに記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16863697A JP3732923B2 (ja) | 1997-06-25 | 1997-06-25 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16863697A JP3732923B2 (ja) | 1997-06-25 | 1997-06-25 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117297A true JPH1117297A (ja) | 1999-01-22 |
| JP3732923B2 JP3732923B2 (ja) | 2006-01-11 |
Family
ID=15871722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16863697A Expired - Fee Related JP3732923B2 (ja) | 1997-06-25 | 1997-06-25 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3732923B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003034488A1 (en) * | 2001-10-10 | 2003-04-24 | Tokuyama Corporation | Substrate and method for producing the same |
| US7301106B2 (en) | 2004-11-01 | 2007-11-27 | Funai Electric Co., Ltd. | Image forming apparatus and electronic apparatus |
| JP2011166076A (ja) * | 2010-02-15 | 2011-08-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN108990265A (zh) * | 2018-08-28 | 2018-12-11 | 竞华电子(深圳)有限公司 | 一种可焊性pcb板及其制作工艺 |
-
1997
- 1997-06-25 JP JP16863697A patent/JP3732923B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003034488A1 (en) * | 2001-10-10 | 2003-04-24 | Tokuyama Corporation | Substrate and method for producing the same |
| US7301106B2 (en) | 2004-11-01 | 2007-11-27 | Funai Electric Co., Ltd. | Image forming apparatus and electronic apparatus |
| JP2011166076A (ja) * | 2010-02-15 | 2011-08-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN108990265A (zh) * | 2018-08-28 | 2018-12-11 | 竞华电子(深圳)有限公司 | 一种可焊性pcb板及其制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3732923B2 (ja) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0997941A2 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP3754748B2 (ja) | スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板 | |
| JP3732923B2 (ja) | 配線基板 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JPH10189815A (ja) | 半導体素子搭載基板の実装構造 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP2002076193A (ja) | 半導体素子収納用パッケージおよびパッケージ実装基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP3740225B2 (ja) | 配線基板の実装構造 | |
| JP3450119B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JP3301914B2 (ja) | 配線基板 | |
| JP3752359B2 (ja) | 配線基板 | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JP3744678B2 (ja) | 配線基板の実装構造 | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP2002324876A (ja) | 配線基板およびその実装構造 | |
| JP2006041242A (ja) | セラミック配線基板 | |
| JP3273113B2 (ja) | 多層配線基板 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3784221B2 (ja) | 配線基板およびその製造方法 | |
| JP3450998B2 (ja) | 配線基板およびその実装構造 | |
| JPH09135059A (ja) | 配線基板 | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20041228 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050228 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Effective date: 20050610 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050830 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051014 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101021 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20121021 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |