CN104854695A - 具有印刷形成的端子焊盘的引线载体 - Google Patents

具有印刷形成的端子焊盘的引线载体 Download PDF

Info

Publication number
CN104854695A
CN104854695A CN201380053992.8A CN201380053992A CN104854695A CN 104854695 A CN104854695 A CN 104854695A CN 201380053992 A CN201380053992 A CN 201380053992A CN 104854695 A CN104854695 A CN 104854695A
Authority
CN
China
Prior art keywords
terminal pad
edge
encapsulation
integrated circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380053992.8A
Other languages
English (en)
Inventor
P·E·罗格雷恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianda Technology Holdings Ltd
Original Assignee
Lianda Technology Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianda Technology Holdings Ltd filed Critical Lianda Technology Holdings Ltd
Publication of CN104854695A publication Critical patent/CN104854695A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

引线载体在制造期间为集成电路芯片(60)和关联的引线提供支撑作为包含这种芯片的封装。引线载体(10)包括具有多个封装位置的临时支撑构件(20)。每个封装位置包括包围管芯连接区域(30)的多个端子焊盘。焊盘由烧结的导电材料形成。芯片被放置在管芯连接区域并且导线接合件从芯片延伸到端子焊盘。焊盘、芯片和导线接合件全部被密封在模制成型化合物内。临时支撑构件(20)能够被剥离，然后个体封装位置能够被彼此隔离以提供包括用于在电子系统板内安装的多个表面安装接合部的完成的封装。焊盘的边缘被构造为使焊盘与模制成型化合物咬合以在封装内牢固地固定该焊盘。

Description

具有印刷形成的端子焊盘的引线载体
技术领域
下面的发明涉及用于集成电路芯片以实现电气系统中的集成电路芯片的有效互连的基于引线载体的封装。更具体地讲，本发明涉及在与集成电路组合之前和在与集成电路组合期间在公共组件内作为多个封装位置的阵列制造的引线框架和其它引线载体、在隔离为用于电子系统板(诸如，印刷电路板)的个体封装之前的导线接合件(wirebond)的连接和非导电材料内的密封。
背景技术
在今天的半导体中结合增加的集成水平对更小的并且更加有能力的便携式电子系统的需求导致需要具有更大数量的输入/输出端子的更小的半导体封装。同时，存在减少消费电子系统的所有部件的成本的持续不断的压力。四方扁平无引线(“QFN”)半导体封装家族是所有半导体封装类型中最小的并且最成本有效的半导体封装，但当利用传统技术和材料加工QFN半导体封装时，QFN半导体封装具有显著限制。例如，对于QFN技术，该技术能够支持的I/O端子的数量和电气性能受到限制。
传统上在从铜板蚀刻的面阵列引线框架1(图1和2)上组装QFN封装P(图5-7)。引线框架1能够包含数十个至数百个封装位置，每个封装位置包括由一个或多个行的导线接合焊盘(pad)4(图2和5-7)包围的管芯连接焊盘2(图1、2和5-7)。所有这些封装P部件通过铜片连接到公共框架1以保持封装P部件相对于引线框架1的其余部分的位置并且为所有部件提供电气连接，以方便接合和焊接表面的镀覆。
通常称为连接杆(tie bar)3(图1、2和5-7)的这些连接结构使引线框架1的所有部件短路在一起。因此，必须设计这些连接杆3使得它们能够全部在从引线框架1分离个体封装P期间与包围每个封装P位置的公共短路(shorting)结构6(图1和2)断开连接，使每个管芯连接焊盘2和导线接合焊盘4以电气方式隔离。通常，方便切断连接杆3与引线框架1的电气连接的设计包括将连接杆3连接到就在最后封装P覆盖区(footprint)的外面包围每个封装P位置的铜短路结构6(图1和2)。这个短路结构6在分离处理期间被锯断(沿着图2的线X)，使连接杆3在封装P的边缘露出。
QFN引线框架1提供方便固定封装P内的半导体管芯(诸如，集成电路芯片7(图5-7))和能够通过导线接合件8(图5和6)连接到集成电路7的端子的封装P的各部分。具有导线接合焊盘4的形式的端子还提供通过与导线接合件8表面相对的表面上的焊接接合5(图5-7)连接到电子系统板(诸如，印刷电路板)的装置。
所有封装P部件通过金属结构连接到引线框架1的要求严重地限制能够在任何给定封装P轮廓中实现的引线的数量。例如，导线接合焊盘4能够布置在包围管芯连接焊盘2的多个行中，每一行与管芯连接焊盘2相隔不同距离。对于导线接合焊盘4的最外面的行里面的任何导线接合焊盘4，连接各结构的连接杆3必须布置在外侧行的焊盘4之间，以使得这种连接杆3能够延伸至封装P隔离(沿着线X)之外的共同编组(sorting)结构6。这些连接杆3的最小规模使得仅一个连接杆3能够布置在两个相邻焊盘4之间。因此，仅可在标准QFN引线框架1中实现两行的焊盘4。因为管芯尺寸和引线数之间的当前关系，标准QFN封装局限于不超过大约一百个端子，多数封装P仅具有大约六十个端子。这种限制排除由原本将会受益于QFN技术的更小尺寸和更低成本的许多类型的管芯使用QFN封装。
尽管传统QFN技术是非常成本有效的，但仍然存在进一步减少成本的机会。在集成电路芯片7利用导线接合件8附着并且连接到外部引线导线接合焊盘4之后，诸如在传递模制成型(mold)处理中利用环氧树脂模制成型化合物9(图6和7)完全密封多个封装P的组装的引线框架1。因为引线框架1主要从前到后敞开，所以在组装处理之前一层高温胶带T被应用于引线框架1的背面，以在模制成型期间定义每个封装P的底板(back plane)。因为这个胶带T必须经受高温接合和模制成型处理而没有来自热处理的不利影响，所以该胶带相对较贵。应用胶带T、去除胶带T和去除粘性残留物的处理可能为处理每个引线框架1增加显著成本。
从引线框架1分离个体封装P的最常见方法是锯切(沿着图2的线X)。因为除了切割环氧树脂模制成型化合物9之外锯切还必须去除就位于封装P轮廓外面的所有短路结构6，所以该处理基本上较慢并且刀片寿命显著较短，就好像仅切割模制成型化合物9。因为在分离处理之前不去除短路结构6，所以这意味着直至分离之后才能测试管芯。与能够测试每个通道P处于已知位置的整个条带相比，处理数千个微小封装P并且确保每个封装P被以正确方位提供给测试器昂贵得多。
称为冲压分离的基于引线框架1的处理在某种程度上解决与锯切分离关联的问题并且允许在引线框架1条带中测试，但通过引线框架1的切割使用小于锯切分离的引线框架1的切割使用的百分之五十而显著增加成本。冲压分离还对每个基本引线框架设计提出专用模具加工的要求。为锯切分离设计的标准引线框架1针对相同维度的所有引线框架1使用单个模盖。
在锯切分离和冲压分离的封装P中，连接杆3都被留在完成的封装P中并且代表不能去除的电容和电感寄生元件。这些现在多余的金属片显著影响完成的封装P的性能，排除将QFN封装P用于许多高性能集成电路芯片7和应用。另外，这个可能相当有价值的多余的金属的成本可能很大并且被QFN处理浪费。
对于消除蚀刻的引线框架的限制的QFN类型基底已提出几个概念。在这些概念之中，存在通过电镀将封装部件的阵列沉积在牺牲载体上的处理。首先利用镀覆抗蚀剂对载体进行图案化，并且载体(通常为不锈钢)被稍微蚀刻以提高附着力。条带随后被利用金和钯镀覆以创建粘合/屏障层，然后被利用Ni镀覆至大约六十微米厚。Ni块的顶部具有一层电镀的银以方便导线接合件。在条带被组装和模制成型之后，载体条带被剥离以留下一片封装管芯，能够在该片中测试并且与传统引线框架相比以更高速度和产量分离该封装管芯。这个电镀方案消除与封装内的连接金属结构关联的所有问题并且允许非常细的特征。然而，镀覆处理导致与标准蚀刻引线框架相比非常昂贵的条带。
另一方案是蚀刻引线框架处理的变型，其中前侧图案被蚀刻为引线框架的厚度的大约一半，并且引线框架条带的背面保持不变，直至模制成型处理完成之后。一旦模制成型完成，印刷背面图案并且蚀刻引线框架以去除除了导线接合焊盘和管芯焊盘的背面部分之外的所有金属。这种双蚀刻处理消除与封装内的连接金属结构关联的所有问题。双蚀刻引线框架的成本小于电镀版本，但仍然比标准蚀刻引线框架贵，并且在环境方面不想要蚀刻和镀覆处理。引线框架封装集成电路的一个失败模式是导线接合焊盘4尤其在该封装经历冲击负载时(诸如，当包括该封装的电子装置被掉落并且撞击硬表面时)变为与耦合到导线接合焊盘4的导线接合件8断开连接。导线接合焊盘4能够在稍微与周围的环氧树脂模制成型化合物分离的同时保持安装到印刷电路板或其它电子系统板，允许从导线接合焊盘4切断导线接合件8。因此，尤其当经历冲击负载时，还需要一种在整个封装内更好地固定导线接合焊盘4的引线载体封装。
发明内容
利用本发明，以多封装引线载体的形式，引线载体具有分开的封装位置的阵列。烧结的材料(通常作为银粉末开始)被放置在由耐高温材料(诸如，不锈钢)形成的临时层上。在烧结的材料被加热至烧结温度时，不锈钢或形成临时层的其它材料支撑烧结的材料。
烧结材料以端子焊盘的形式按照优选地以电气方式彼此隔离(除通过临时层之外)的分开的结构位于临时层上。本发明避免要求在临时层上存在专门用于容纳和固定半导体装置的目的的结构，因为这种半导体装置能够被临时放置或固定(诸如，利用粘合剂)于临时层。因此，本发明被设计为提供管芯连接区域而非管芯连接焊盘。一个或多个端子焊盘与每个管芯连接区域关联。每个管芯连接区域被构造为在它上面支撑集成电路或其它半导体装置。导线接合件能够被从管芯连接区域上的集成电路引导到包围每个管芯连接区域的分开的端子焊盘。能够随后应用模制成型化合物，模制成型化合物密封集成电路、端子焊盘和导线接合件。仅定义集成电路和端子焊盘的下部的表面安装接合部保持未被密封，因为它们与临时层相邻。
一旦模制成型化合物已变硬，临时层能够被从引线载体的其余部分剥离，留下多个封装位置，个体管芯连接区域和关联的集成电路、端子焊盘和导线接合件全都嵌入在公共模制成型化合物内。通过沿着封装位置和通过表面安装接合部安装到电子系统板或其它支撑件的表面之间的边界切割，能够随后将个体封装位置彼此切割。
因为封装位置和封装位置内的个体焊盘中的每一个彼此以电气方式隔离(除了通过临时层之外)，所以能够在各种不同时间针对这些个体焊盘测试电气连续性和其它电气性能特性，诸如在安装集成电路之前或者在模制成型化合物内密封和去除临时层之后但在分离为分开的封装之前。在临时层上支撑焊盘的阵列的同时或者在从临时层移除之后，能够发生这种测试。另外，使用用于QFN封装的已知测试装备或其它测试装备，能够在与引线载体上的相邻封装隔离之后测试这种封装。
另外，每个焊盘优选地具有在其周界周围的边缘，所述边缘被构造为稍微以机械方式与模制成型化合物咬合。特别地，这些边缘能够以悬垂(overhang)方式逐渐变细，或者以悬垂方式成阶梯状，或者被以其它方式构造为使得与每个边缘的底部分隔开的每个边缘的至少一部分比更靠近每个边缘的底部的每个边缘的部分沿侧向延伸得更远。因此，一旦模制成型化合物变硬，模制成型化合物将焊盘牢固地锁定在模制成型化合物中。以这种方式，焊盘阻止与导线接合件分离或以其它方式变为与模制成型化合物分离，并且使整个封装保持为单个单一封装。
附图说明
图1是简化种类的QFN引线框架的透视图并且表示现有技术引线框架技术。
图2是图1中示出的QFN引线框架的一部分的细节的透视图并且虚线指示在哪里采用切割线以从引线框架分离个体封装位置。
图3是根据本发明的引线载体的透视图，该引线载体上面具有多个分开的封装位置并且被安装在临时支撑构件上。
图4是图3中示出的引线框架的一部分的细节的透视图并且还表示在集成电路芯片的安装、导线接合件的连接和模制成型化合物内的密封之前的每个封装位置的细节。
图5是显示集成电路芯片和导线接合件的放置的现有技术QFN封装的透视图并且以虚线表示密封材料如何相对于封装内的其它导电结构放置。
图6是类似于图5中示出的QFN封装的透视图，但密封模制成型化合物位于合适位置，并且切除密封模制成型化合物的一部分以露出封装的内部结构。
图7是类似于图6中示出的QFN封装的透视图，但从下方表示可用于电气系统内的电子系统板或其它界面上的封装的表面安装的焊接接合。
图8是在放置集成电路芯片和导线接合件之后的本发明的引线载体上的个体封装位置的透视图并且以虚线表示模制成型化合物的位置。
图9是类似于图8的透视图，但模制成型化合物被示出为在封装内密封导电结构的合适位置，并且切除模制成型化合物的部分以露出封装的内部细节。
图10是从封装的下方获得的透视图并且表示根据本发明的封装的表面安装接合部。
图11-17是在制造根据本发明的半导体支撑封装的处理期间的临时支撑构件和引线载体的全剖视图。
图18是具有替代焊盘的替代引线载体的透视图，所述替代焊盘被示出为具有不同边缘轮廓以表现与周围的密封模制成型化合物的不同咬合性质。
具体实施方式
参照附图，其中相同标号在各种附图中始终代表相同部分，标号10表示引线载体(图3和4)，引线载体能够在临时支撑构件20上支撑多个封装位置12以制造多个封装100(图9和10)，封装100包括集成电路芯片60并且将大量输入和输出提供给集成电路芯片60。本发明还涉及在制造个体封装100并且从引线载体10的公共临时支撑构件20移除封装100之后与所述多个封装位置12和引线载体10’(图17)隔离的多个获得的封装100。
基本上并且具体地参照图3、4、8和9，根据本发明的优选实施例，描述引线载体10和封装100的基本细节。引线载体10包括薄平面耐高温材料(诸如，不锈钢)的临时支撑构件20。多个管芯连接区域30和端子焊盘40在封装位置12布置在临时支撑构件20上，多个端子焊盘40包围每个管芯连接区域30。
集成电路芯片60位于管芯连接区域30(图8和9)。导线接合件50连接在芯片60上的输入输出端子和端子焊盘40之间。除了定义封装100的下侧的表面安装接合部90部分(图10)之外，包括端子焊盘40、导线接合件50和芯片60的整个封装100被密封在模制成型化合物70内。模制成型化合物70通常被应用于引线载体10以包围每个封装位置12。通过切割模制成型化合物70而发生每个封装100的以后的隔离以从原始引线载体10提供多个封装100。
具体地参照图1和2，为了与本发明的引线载体10的细节的比较和对比，描述“四方扁平无引线”(QFN)种类的现有技术引线框架1的细节。在示出的实施例中，QFN引线框架1是蚀刻的导电材料的平面结构。这种蚀刻的导电材料被蚀刻为不同的管芯连接焊盘2和导线接合焊盘4，管芯连接焊盘2和导线接合焊盘4中的每一个通过连接杆3连接到公共短路结构6。这个整个蚀刻的QFN引线框架1被安装在模制成型胶带T上，以使得环氧树脂模制成型化合物9能够被应用于引线框架1并且密封焊盘2、4(图5-7)。
在这种密封之前，集成芯片7被安装在管芯连接焊盘2上。导线接合件8被放置在导线接合焊盘4和芯片7上的输入/输出端子之间。模制成型化合物9能够随后完全地密封焊盘2、4以及芯片7和导线接合件8。通过胶带T来防止模制成型化合物密封焊盘2、4的下侧。在模制成型化合物9已变硬之后，胶带T能够被剥离，以使得在引线框架1的下侧提供焊接接合5(图7)。最后，通过切割(沿着图2的切割线X)来隔离分开的QFN封装P以从总体引线框架1隔离每个封装P。
重要地，应该注意的是，从管芯连接焊盘2和导线接合焊盘4延伸的连接杆3的部分保持在封装P内。这些连接杆3的一些部分实际上延伸到封装P的边缘之外(图6和7)。另外，公共短路结构6(图1和2)不是任何封装P的一部分。因此，公共短路结构6通常被浪费。另外，每个封装P内的连接杆3的剩余部分不提供任何有益的目的并且因此也在封装P内被浪费。这种连接杆3剩料也可能对封装P和封装P内的芯片7的性能具有负面影响。例如，延伸到封装P的模制成型化合物9的边缘之外的连接杆3的一部分提供不想要的短路或或电磁干涉和“噪声”的机会，从而现有技术QFN封装P无法很好地服务某些电子应用。即使当这种现有技术QFN封装合适时，也不希望出现与嵌入在封装P内的公共短路结构6和连接杆3关联的浪费。另外，胶带T不可重新使用并且是使用已知现有技术QFN引线框架1和封装P技术的另一浪费的支出。
参照图3和4，根据示例性实施例，描述本发明的引线载体10以及临时层(诸如，临时支撑构件20)和焊盘40的特定细节。相对于典型优选实施例，这个示例性实施例被显著简化，因为每个封装位置12仅显示包围每个管芯连接区域30的四个端子焊盘40。通常，将会按照几十或者可能甚至几百的数量提供包围每个管芯连接区域30的这种端子焊盘40。将会通常在多个行中提供这种端子焊盘40，所述多个行包括最靠近管芯连接区域30的最里面的行、与管芯连接区域30相隔最远的端子焊盘40的最外面的行和可能位于端子焊盘40的最里面的行和最外面的行之间的多个中间行。
引线载体10是平面结构，该平面结构被制造为包括多个封装位置12并且在它们的制造期间支撑这些封装位置12，并且经历测试以及与集成电路芯片60(或其它半导体装置，诸如二极管或晶体管)和导线接合件50(图8和9)集成从而方便多个封装100(图9和10)的最后生产。引线载体10包括临时支撑构件20。这个临时支撑构件20是耐高温材料(最优选地，不锈钢)的薄平板。这个构件20包括顶表面22，在顶表面22上制造引线载体10的其它部分。临时支撑构件20的边缘24定义临时支撑构件20的周界。在这个示例性实施例中，这个边缘24大体上是矩形的。
临时支撑构件20优选地足够薄，从而它能够稍微弯曲并且在封装位置12和引线载体10(图8-10和17)完全制造封装100之后方便从引线载体10剥离去除临时支撑构件20(或反之亦然)。引线载体10’(图17)表示在已从引线载体去除临时支撑构件20之后的引线载体。
临时支撑构件20的顶表面22在它上面支撑多个封装位置12，每个封装位置12包括至少一个管芯连接区域30和与每个管芯连接区域30关联的多个端子焊盘40。切割线Y通常定义每个封装位置12的边界(图4)。
端子焊盘40可表现出不同几何形状和位置，但优选地由类似材料形成。特别地，这些焊盘40优选地由烧结的材料形成。根据优选实施例，这些焊盘40作为与悬浮成分混合的导电材料(优选地，银)的粉末而开始。这种悬浮成分通常用作粘合液体以对于银粉末给予浆糊的粘稠度或其它可流动材料特性，以使得能够最好地处理和操纵银粉末以表现出焊盘40的预期几何形状。
这种悬浮成分和银粉末或其它导电金属粉末的混合物被加热到金属粉末的烧结温度。悬浮成分沸腾为气体(或以其它方式挥发)并且从引线载体10排出。金属粉末被烧结为具有端子焊盘40的预期形状的单个块。
临时支撑构件20被构造为具有热特性，从而它保持它的柔韧性和预期强度和其它性质直至形成焊盘40的导电材料的这个烧结温度。通常，这个烧结温度接近烧结为焊盘40的金属粉末的熔点。
参照图11-14，在用于形成焊盘40的连续步骤中提供引线载体10的描述。从图12注意到，临时形成材料80被首先放置在临时支撑构件20上。这个形成材料80能够被印刷到临时支撑构件20的顶表面22上，或者能够被蚀刻为预先放置在临时支撑构件20上的连续材料，或者以其它方式形成。临时形成材料80的侧表面82定义临时形成材料80的各区域之间的空隙84的边缘。随后通过使金属粉末和悬浮成分的混合物流入到这些空隙84中，利用这种混合物填充这些空隙84。当烧结处理发生并且临时支撑构件20以及临时形成材料80和金属粉末和悬浮混合物被加热时，不仅金属粉末被烧结并且悬浮成分挥发并且被去除，而且临时形成材料80挥发并且被从引线载体10上的封装位置12去除。因此，在烧结之后，仅烧结的材料的焊盘40保留在临时支撑构件20上(图14)。
端子焊盘40能够具有各种不同尺寸和几何形状。最优选地，端子焊盘40将会包括基本上平面的顶侧42，顶侧42与搁置在临时支撑构件20的顶表面22上的基本上底侧相对。端子焊盘40的边缘46定义端子焊盘40的周界形状。这个边缘46优选地不位于垂直于临时支撑构件20的平面内，而是具有锥形或另外被构造为确定轮廓以使得存在至少部分悬垂，每个边缘46的上面范围悬垂在每个边缘46的下面范围上方。优选地通过临时形成材料80的侧表面82的斜角来提供这个锥形(图12-14)。
这个悬垂关系能够是连续的，诸如如图中所示使边缘46逐渐变细。在替代形式(图18)中，边缘46能够具有其它轮廓(诸如，阶梯轮廓)并且仍然提供某种形式的悬垂。在其它形式中，只要边缘46的至少某个部分悬垂在更靠近边缘46的下面范围的边缘46的部分上方，就提供一种形式的悬垂。在图16和17中能够看出，在模制成型化合物70已密封焊盘40之后，尤其在去除临时支撑构件20期间，端子焊盘40的边缘46中的这个悬垂使端子焊盘40被固定在模制成型化合物70内。
尽管在图3和4中描述的示例性实施例中在每个管芯连接区域30周围仅示出四个端子焊盘40，但优选地包围每个管芯连接区域30的端子焊盘40的数量将会是大约几十或几百个包围每个管芯连接区域30的端子焊盘40。此外，通常，端子焊盘40将会被布置在包围每个管芯连接区域30的行中。如这个示例性实施例中所述，相对于管芯连接区域30，端子焊盘40可以更小或更大。尽管每个焊盘40的边缘46被示出为具有悬垂轮廓，但可想到，每个焊盘40的仅一些边缘46将会具有这种悬垂轮廓并且仍然提供根据本发明的这个方面的一些益处。
优选地，每个端子焊盘40的上侧42位于共同平面中。然而，可想到，上侧42可以具有不同高度，并且这些上侧42可以具有除完全平面之外的形式并且仍然提供根据本发明的一些益处。底侧44定义在完成该制造过程之后的每个封装100内的表面安装接合部(joint)90(图10)。
具体地参照图8-10，根据这个示例性实施例，描述在引线载体10上在各种封装位置12的进一步制造之后的每个封装100的细节。集成电路芯片60被安装在管芯连接区域30。这种安装能够很简单，比如将芯片60在区域30放置在临时支撑构件20上(图4、14和15)。粘合剂能够被用于在临时支撑构件20上固定芯片60，或者能够采用其它形式的连接，诸如静态吸引、磁吸引、抽吸或紧固件。
可选地，集成电路芯片60的下侧被以电气方式耦合在管芯连接区域30。这种电耦合能够等同于芯片60的“地”或等同于芯片60的某一其它基准，或者能够具有使用封装100的总体电气系统内的某一其它电气状态。最初能够执行与临时支撑构件20的电耦合，然后在从临时支撑构件20移除之后在仍然位于公共引线载体10’中的同时执行与被构造为测试封装100的测试结构的端子的电耦合(图17)。芯片60包括定义其下部的底部62，底部62基本上与管芯连接区域30共面。芯片60的上表面64布置为与底部62相对。这个上表面64具有能够连接到导线接合件50的一端的多个输入输出接点(junction)(图8和9)。
一个导线接合件50优选地连接在芯片60上的每个输入输出接点和周围的端子焊盘40之间。因此，每个导线接合件50具有与端子端相对的芯片端。作为另一替换方案，诸如当单个封装100被设计为对于两个或更多的特定设计而言是通用的并且一个设计需要比另一个设计多的端子焊盘40时，可能留下没有导线接合件50的至少一个端子焊盘40。此外，导线接合件50能够布置在各组端子焊盘40之间，其中电路设计需要这种电气互连。使用已知的导线接合件50连接技术(诸如，用于QFN引线框架的那些技术)，这些导线接合件50耦合在芯片60和端子焊盘40之间或各组端子焊盘40之间。
为了完成封装100形成处理，模制成型化合物70在引线载体10上方流动并且被允许以完全密封端子焊盘40、导线接合件50和集成电路芯片60中的每一个的方式变硬。这种模制成型化合物70能够对着临时支撑构件20的顶表面22模制成型。因此，每个焊盘40的表面安装接合部90和每个芯片60的底部62在去除临时支撑构件20之后保持露出(图10)。模制成型化合物70通常具有这样的种类：在第一温度具有流体形式，但它在被调整至第二温度时能够变硬。
模制成型化合物70由基本上非导电的材料形成，从而焊盘40和芯片60的底部62以电气方式彼此隔离。模制成型化合物70在焊盘40之间流动以提供联锁(interlock)72(图16和17)，联锁72倾向于将焊盘40和芯片60固定在总体封装100内并且将焊盘40和芯片60与模制成型化合物70一起固定。这种联锁72阻止终端焊盘40与导线接合件50分离。当从引线载体10去除临时支撑构件20时，首次抵抗这种分离倾向，并且当使用封装100并且封装100可能经历原本可能使端子焊盘40和封装100分离的冲击负载时，再次有益地抵抗这种分离倾向。这些联锁72能够具有如以上所定义的与焊盘40的边缘46关联并且最初基于临时形成材料80的侧表面82的轮廓(图12和13)的各种不同形状。
在模制成型化合物70变硬之后，封装100按照阵列布置在引线载体10上，每个封装100包括与底104相对的顶102(图9和10)并且具有周界侧106。有益地，与必须具有从其延伸的任何导电材料的现有技术QFN封装P(图6和7)相比，周界侧106不需要具有从其延伸的任何导电材料。
参照图18，描述替代引线载体110的细节。在这个替代引线载体110中，临时支撑构件120具有搁置在它上面的替代焊盘130。这些替代焊盘130包括与底侧134相对的顶侧132并且在它上面具有阶梯边缘136。这个阶梯边缘136是上述端子焊盘40上提供的边缘的替代边缘。这种阶梯边缘136仍然提供与模制成型化合物70联锁的形式以有益地将焊盘40固定在整个封装100内。
提供本公开以揭示本发明的优选实施例和用于实施本发明的最好模式。已经以这种方式如此描述本发明，应该清楚的是，在不脱离本发明公开的范围和精神的情况下能够对优选实施例做出各种不同变型。当结构被识别为用于执行功能的装置时，该识别旨在包括能够执行指定的功能的所有结构。当本发明的结构被识别为耦合在一起时，这种语言应该被广泛地解释为包括直接耦合在一起或通过中间结构耦合在一起的结构。除非具体地限制，否则这种耦合能够是永久的或临时的并且具有刚性方式或具有允许回转、滑动或其它相对运动的方式，同时仍然提供某一形式的连接。
工业应用性
本发明表现出工业应用性，因为它提供一种用于提供半导体封装的电气互连部件的系统，该系统允许实现简化的QFN处理以更容易地生产QFN封装的半导体管芯。
本发明的另一目的在于提供一种用于提供布置在能够在模制成型之后剥离的牺牲载体上的半导体封装的电气互连部件的系统和方法，以产生具有焊盘的多个半导体封装的连续条带，在任何两个焊盘之间不存在电气连接，方便在制造的各种不同阶段测试并且避免材料浪费。
本发明的另一目的在于以这种方式提供半导体封装的电气互连部件，即能够在使用最小量的金属的同时实现更高的电气性能，以方便实现半导体管芯与电子系统的系统板的电气连接。
本发明的另一目的在于提供通过从标准QFN组装处理简化和消除步骤来降低封装的组装成本的半导体封装的电气互连部件。
本发明的另一目的在于提供这样的半导体封装的电气互连部件：允许包括超过两行的输入/输出端子和对于基于现有技术引线框架的QFN封装而言可用的输入/输出端子的数量的许多倍。
本发明的另一目的在于提供这样的半导体封装的电气互连部件：当与基于引线框架的QFN封装相比时，允许更大的设计灵活性以包括各特征部，诸如多个电源和地结构以及多个管芯连接区域。
本发明的另一目的在于提供一种具有能够以低成本高质量方式制造的多个集成电路安装封装位置的引线载体。
本发明的另一目的在于提供用于与相邻部件的电气互连的半导体封装，该半导体封装很好地抵抗与其冲击负载关联的损害。
本发明的另一目的在于提供一种通过使其里面的多余导电部分最小化来在电气方面表现出高性能的具有多个集成电路安装封装位置的引线载体。
本发明的另一目的在于提供一种具有能够以简单的自动化方式在制造过程中的多个阶段测试的封装位置的引线载体。
本发明的另一目的在于提供一种用于制造QFN或栅格阵列类型封装的载体，所述QFN或栅格阵列类型封装不需要用于在半导体组装处理期间安装和固定半导体装置的单独结构。
通过仔细阅读包括的详细描述、通过检查包括的附图并且通过检查这里包括的权利要求，表示本发明的工业应用性的本发明的其它另外的目的将会变得清楚。

Claims (23)

1.一种引线载体和半导体的组合，组合地包括：
多个端子焊盘，由导电材料形成；
每个所述端子焊盘具有与下侧相对的上侧，具有位于所述上侧和所述下侧之间的边缘；
每个所述端子焊盘是导电材料的烧结的结构；
半导体，具有与上表面相对的底部；
导线接合件，位于至少一个所述端子焊盘和所述半导体之间；
所述端子焊盘、所述半导体和所述导线接合件至少部分地被密封在基本上非导电的材料内；以及
其中每个所述端子焊盘的所述下侧和所述集成电路的所述底部中的每一个位于基本上共同的平面内。
2.如权利要求1所述的组合，其中所述多个端子焊盘中的至少一个具有构造的边缘，所述构造的边缘至少部分地被构造为将所述焊盘固定于所述基本上非导电的材料。
3.如权利要求2所述的组合，其中所述构造的边缘具有与下面范围相对的上面范围，与所述下面范围分隔开的所述构造的边缘的至少第一部分定义大于比所述第一部分更靠近所述下面范围的所述边缘的第二部分的侧面焊盘宽度，从而所述第一部分悬垂在所述第二部分上方。
4.如权利要求3所述的组合，其中所述构造的边缘具有阶梯轮廓，位于所述阶梯上方并且更靠近所述边缘的所述上面范围的部分定义相对于位于所述阶梯下方并且更靠近所述构造的边缘的所述下面范围的所述边缘的部分的悬垂。
5.如权利要求3所述的组合，其中所述构造的边缘表现出锥形，所述构造的边缘的与所述下面范围相隔最远的部分悬垂在所述构造的边缘的更接近所述下面范围的部分上方。
6.如权利要求1所述的组合，其中除了所述半导体的所述底部和所述端子焊盘的所述下侧之外，所述半导体和所述多个端子焊盘中的每一个被完全密封在所述基本上非导电的材料内。
7.如权利要求1所述的组合，其中所述多个端子焊盘、所述半导体和所述导线接合件形成封装，并且其中所述封装是公共的所述基本上非导电的材料内密封的多个封装之一。
8.如权利要求7所述的组合，其中所述多个封装中的每一个位于具有比形成所述端子焊盘的所述导电材料的烧结温度高的熔点的公共柔性支撑层上。
9.如权利要求8所述的组合，其中粘合剂位于所述半导体的所述底部和所述公共柔性支撑层之间。
10.一种用于支撑具有多个输入和/或输出的电子装置的引线载体，所述引线载体组合地包括：
多个导电端子焊盘，彼此分隔开并且与管芯连接区域相邻；
所述端子焊盘由烧结的导电材料形成；以及
所述端子焊盘位于具有比形成所述端子焊盘的所述材料的烧结温度高的熔点的临时层上。
11.如权利要求10所述的引线载体，其中所述端子焊盘包围所述管芯连接区域之一。
12.如权利要求10所述的引线载体，其中所述多个导电端子焊盘中的至少一个具有边缘，该边缘具有与下面范围相对的上面范围，所述下面范围与所述临时层相邻，与所述下面范围分隔开的所述边缘的至少第一部分定义大于比所述第一部分更靠近所述边缘的所述下面范围的所述边缘的第二部分的侧面焊盘宽度，从而所述第一部分悬垂在所述第二部分上方。
13.如权利要求12所述的引线载体，其中所述构造的边缘具有阶梯轮廓，位于所述阶梯上方并且更靠近所述边缘的所述上面范围的部分定义相对于位于所述阶梯下方并且更靠近所述构造的边缘的所述下面范围的所述边缘的部分的悬垂。
14.如权利要求12所述的引线载体，其中所述构造的边缘表现出锥形，所述构造的边缘的与所述下面范围相隔最远的部分悬垂在所述构造的边缘的更接近所述下面范围的部分上方。
15.如权利要求10所述的引线载体，其中半导体位于所述管芯连接区域中的每个管芯连接区域，所述半导体具有与上表面相对的底部，多个导线接合件从所述半导体延伸到与所述管芯连接区域相邻的多个所述导电端子焊盘，所述端子焊盘、所述导线接合件和所述半导体至少部分地被用基本上非导电的材料密封。
16.如权利要求15所述的引线载体，其中除了所述端子焊盘和所述半导体面对所述临时层的部分之外，所述基本上非导电的材料的层在所述多个导电端子焊盘和所述半导体的所有侧密封所述多个导电端子焊盘和所述半导体。
17.如权利要求16所述的引线载体，其中所述临时层足够柔韧以允许从所述端子焊盘和所述半导体的所述底部和所述密封基本上非导电材料层剥离去除。
18.一种用于形成包含封装的多个集成电路芯片的方法，包括下述步骤：
提供具有顶表面的临时层；
将导电端子焊盘放置在临时层的顶表面上；
将集成电路布置在顶表面上，每个集成电路具有与上表面相对的底部；
将导线接合件连接在端子焊盘和每个集成电路之间；
将端子焊盘、导线接合件和集成电路密封在基本上非导电的材料内；以及
去除临时层，使端子焊盘的底侧和集成电路的底部露出。
19.如权利要求18所述的方法，其中所述放置步骤包括：将临时形成材料放置在临时层的顶表面上，在临时形成材料中提供空隙，利用包括导电金属粉末和粘合液体的可流动材料填充空隙，将可流动材料加热至使粘合液体挥发并且被去除、使临时形成材料挥发并且被去除并且将金属粉末烧结为端子焊盘的温度，同时保持低于临时层的熔点。
20.如权利要求18所述的方法，其中所述布置步骤包括将粘合剂应用于集成电路的底部和临时层的顶表面之间。
21.如权利要求18所述的方法，还包括下述步骤：将包含封装的多个集成电路分离成个体封装，每个封装具有至少一个集成电路芯片、多个端子焊盘和从端子焊盘延伸到集成电路芯片的导线接合件，导线接合件以及端子焊盘和集成电路的部分被密封在基本上非导电的材料内。
22.如权利要求18所述的方法，还包括下述步骤：在所述放置步骤之后并且在所述连接步骤之前测试导电端子焊盘的电气性能。
23.如权利要求18所述的方法，还包括下述步骤：在将所述多个封装分离成个体封装之前测试包含封装的所述多个集成电路芯片的电气性能。
CN201380053992.8A 2012-09-07 2013-09-05 具有印刷形成的端子焊盘的引线载体 Pending CN104854695A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261698199P 2012-09-07 2012-09-07
US61/698,199 2012-09-07
PCT/IB2013/002685 WO2014037815A2 (en) 2012-09-07 2013-09-05 Lead carrier with print-formed terminal pads

Publications (1)

Publication Number Publication Date
CN104854695A true CN104854695A (zh) 2015-08-19

Family

ID=50232442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380053992.8A Pending CN104854695A (zh) 2012-09-07 2013-09-05 具有印刷形成的端子焊盘的引线载体

Country Status (6)

Country Link
US (1) US9184114B2 (zh)
EP (1) EP2893562A2 (zh)
JP (1) JP2015527753A (zh)
KR (1) KR102126009B1 (zh)
CN (1) CN104854695A (zh)
WO (1) WO2014037815A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935515A (zh) * 2015-12-29 2017-07-07 无锡华润安盛科技有限公司 引线框架及其制造方法、基于该引线框架的芯片封装方法
CN110689105A (zh) * 2018-09-26 2020-01-14 湖北用芯物联科技有限公司 超薄rfid智能卡封装方法
CN111326424A (zh) * 2018-12-14 2020-06-23 无锡华润矽科微电子有限公司 Qfn框架的布置及封装生产方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2011512C2 (en) * 2013-09-26 2015-03-30 Besi Netherlands B V Method for moulding and surface processing electronic components and electronic component produced with this method.
US9379087B2 (en) * 2014-11-07 2016-06-28 Texas Instruments Incorporated Method of making a QFN package
US20160141232A1 (en) * 2014-11-19 2016-05-19 Cambridge Silicon Radio Limited Integrated circuit package
TW201709456A (zh) * 2015-05-04 2017-03-01 艾歐普雷克斯有限公司 不具有晶粒連接墊之引線承載座結構及由該結構形成的封裝
WO2016179273A1 (en) * 2015-05-04 2016-11-10 Eoplex Limited Lead carrier with print formed package components and conductive path redistribution structures
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9842831B2 (en) * 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
US9978613B1 (en) * 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
JP2010056441A (ja) * 2008-08-29 2010-03-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法
TWI464852B (zh) * 2010-11-03 2014-12-11 Mediatek Inc 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935515A (zh) * 2015-12-29 2017-07-07 无锡华润安盛科技有限公司 引线框架及其制造方法、基于该引线框架的芯片封装方法
CN110689105A (zh) * 2018-09-26 2020-01-14 湖北用芯物联科技有限公司 超薄rfid智能卡封装方法
CN110689105B (zh) * 2018-09-26 2024-04-09 深圳市融智兴科技有限公司 超薄rfid智能卡封装方法
CN111326424A (zh) * 2018-12-14 2020-06-23 无锡华润矽科微电子有限公司 Qfn框架的布置及封装生产方法

Also Published As

Publication number Publication date
JP2015527753A (ja) 2015-09-17
KR102126009B1 (ko) 2020-06-23
WO2014037815A2 (en) 2014-03-13
EP2893562A2 (en) 2015-07-15
KR20150079592A (ko) 2015-07-08
US9184114B2 (en) 2015-11-10
US20140070391A1 (en) 2014-03-13
WO2014037815A3 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
CN104854695A (zh) 具有印刷形成的端子焊盘的引线载体
US8071426B2 (en) Method and apparatus for no lead semiconductor package
US8749035B2 (en) Lead carrier with multi-material print formed package components
KR100859624B1 (ko) 반도체 장치의 제조 방법
US8865524B2 (en) Lead carrier with print-formed package components
US20150194322A1 (en) Lead carrier with thermally fused package components
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN102403298A (zh) 用于半导体器件的引线框
CN101312177A (zh) 用于半导体器件的引线框
US8536688B2 (en) Integrated circuit leadframe and fabrication method therefor
US20180047588A1 (en) Lead carrier structure and packages formed therefrom without die attach pads
US10861828B2 (en) Molded semiconductor package having a package-in-package structure and methods of manufacturing thereof
CN101136384A (zh) 半导体封装结构及其制造方法
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
JP2012182251A (ja) リードフレーム、半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150819