DE102007025248B4 - Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung - Google Patents

Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007025248B4
DE102007025248B4 DE102007025248A DE102007025248A DE102007025248B4 DE 102007025248 B4 DE102007025248 B4 DE 102007025248B4 DE 102007025248 A DE102007025248 A DE 102007025248A DE 102007025248 A DE102007025248 A DE 102007025248A DE 102007025248 B4 DE102007025248 B4 DE 102007025248B4
Authority
DE
Germany
Prior art keywords
base
semiconductor power
vertical
terminal
flat portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007025248A
Other languages
English (en)
Other versions
DE102007025248A1 (de
Inventor
Dipl.-Phys./Dipl.-Ing. Ralf (FH) Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102007025248A1 publication Critical patent/DE102007025248A1/de
Application granted granted Critical
Publication of DE102007025248B4 publication Critical patent/DE102007025248B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Elektronisches Bauelement, umfassend: – mindestens zwei vertikale Halbleiterleistungsbauteile (2, 3), wobei jedes vertikale Halbleiterbauteil (2, 3) eine erste Seite (11, 17) und eine zweite der ersten Seite (11, 17) gegenüber liegende Seite (12, 18) umfasst, wobei mindestens eine erste Lastelektrode (13, 19) auf der ersten Seite (11, 17) angeordnet ist und mindestens eine zweite Lastelektrode (14, 21) auf der zweiten Seite (12, 18) angeordnet ist, – eine elektrisch leitfähige Anschlussklemme (7), wobei die Anschlussklemme (7) einen flachen Teilbereich (23) umfasst und mindestens einen peripheren Randzonenbereich (24), der sich von einem Kantenbereich des flachen Teilbereichs (23) in einer Richtung in Richtung der unteren Seite (25) des flachen Teilbereichs (23) erstreckt, – eine Vielzahl von oberflachenmontierbaren außeren Anschlussoberflächen (10), – einen Tragerstreifen (4), der eine untere Oberfläche (9) umfasst, die die oberflächenmontierbaren äußeren Anschlussoberflächen (10) vorsieht und eine obere Oberfläche (8), die mindestens zwei Chipaufnahmebereiche (5, 6) vorsieht,...

Description

  • Technisches Gebiet
  • Die Anwendung bezieht sich auf ein elektronisches Bauelement und im Besonderen auf ein elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile umfasst.
  • Hintergrund
  • Elektronische Baugruppen fur Strom- und Spannungsversorgungsanwendungen, wie zum Beispiel Wechselstrom/Gleichstrom- und Gleichstrom/Gleichstrom-Konverter sind typischerweise mit eine Anzahl von aktiven und passiven elektronischen Bauelementen ausgestattet, die benachbart zu einander auf einem Substrat, wie zum Beispiel einer Leiterplatte befestigt sind. Typischerweise sind eine Anzahl von Halbleiterleistungsschaltern, wie zum Beispiel Leistungs-MOSFET (Metal Oxide Semiconductor Field Effect Transistor) Bauteile, Gatetreiberchips und mindestens ein Pulsbreitenmodulatorchip auf eine einzelne Leiterplatte montiert. Eine Umverdrahtungsanordnung zwischen den verschiedenen Bauteilen wird ebenfalls auf der Leiterplatte zur Verfügung gestellt.
  • Die DE 10 2005 039 478 A1 offenbart ein Leistungshalbleiterbauteil mit Leistungsfeldeffekttransistoren in Brucken-, Parallel- oder Serienschaltung, wobei das Leistungshalbleiterbauteil einen Basisleistungshalbleiterchip mit großflächigen Außenkontakten auf Ober- und Rückseite aufweist und mindestens einen gestapelten Leistungshalbleiterchip trägt. Der gestapelte Leistungshalbleiterchip ist mit mindestens einer großflachigen Außenelektrode auf einer entsprechend großflachigen Außenelektrode oberflächenmontiert. Zwischen den oberflachenmontierten Außenelektroden des Basisleistungshalbleiterchips und des gestapelten Leistungshalbleiterchips ist mindestens ein metallischer, strukturierter Abstandshalter angeordnet. Die Struktur des Abstandshalters weist mindestens eine Aussparung für ein nicht oberflachenmontierbares Verbindungselement des Basisleistungshalbleiterchips auf.
  • Im Allgemeinen sind zunehmend kleinere elektronische Bauteile mit einer zunehmend höheren Leistung erwunscht. Zur gleichen Zeit ist es erwunscht, die Zuverlassigkeit zu verbessern und die Große und die Kosten sowohl der elektronischen Bauelemente selbst als auch des Artikels zu reduzieren, in dem sie verwendet werden, wie zum Beispiel der elektronischen Baugruppe. Dies hat zur Entwicklung von elektronischen Bauelementen geführt, in denen zwei oder mehr Halbleiterbauteile in einem einzelnen Bauelementegehäuse verpackt sind. Solche Bauelemente werden oft als Multichip-Bausteine bezeichnet. Da jedoch jedes Halbleiterbauteil Warme erzeugt, steigert die wachsende Dichte von Halbleiterbauteilen die Komplexitat, die Warme effektiv so abzufuhren, dass die Leistung des Multichip-Bausteins und die allgemeine von der Platine zur Verfugung gestellte Leistung nicht behindert werden. Weitere Reduktionen sowohl der Große und der Kosten von Multichip-Bausteinen als auch der thermischen Leistung sind wunschenswert.
  • Zusammenfassung
  • Ein elektronisches Bauelement kann mindestens zwei Halbleiterbauteile, eine elektrisch leitfahige Anschlussklemme, eine Vielzahl von oberflachenmontierbaren außeren Anschlussoberflachen und einen Tragerstreifen umfassen. Jedes vertikale Halbleiterbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenuber liegt. Mindestens eine erste Lastelektrode ist auf der ersten Seite angeordnet, und mindestens eine zweite Lastelektrode ist auf der zweiten Seite angeordnet. Die Anschlussklemme umfasst einen flachen Teilbereich (web portion) und mindestens einen peripheren Randzonenbereich (peripheral rim portion), die sich von einem Kantenbereich des flachen Teilbereichs in einer Richtung in Richtung der unteren Seite des flachen Teilbereichs erstrecken. Der Trägerstreifen umfasst eine untere Oberfläche, die oberflächenmontierbare außere Anschlussoberflachen zur Verfugung stellt und eine obere Oberflache und stellt mindestens zwei Chipaufnahmebereiche zur Verfugung. Jedes der mindestens zwei vertikalen Halbleiterleistungsbauteile ist zwischen der oberen Oberflache des Tragerstreifens und der unteren Oberfläche des flachen Teilbereichs der Anschlussklemme angeordnet und ist an der oberen Oberflache des Trägerstreifens befestigt und mit der oberen Oberflache des Tragerstreifens elektrisch verbunden sowie an der unteren Oberfläche des flachen Teilbereichs der Anschlussklemme befestigt und mit der unteren Oberfläche des flachen Teilbereichs der Anschlussklemme elektrisch verbunden.
  • Ein elektronisches Bauelement kann ein Basisbauelement und mindestens ein Stapelbauelement umfassen. Das Basisbauelement kann mindestens zwei vertikale Basishalbleiterleistungsbauteile, eine elektrisch leitfähige Basisanschlussklemme und eine Vielzahl von äußeren Anschlussoberflachen umfassen. Jedes vertikale Basishalbleiterbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenuber liegt. Mindestens eine erste Lastelektrode ist auf der ersten Seite angeordnet und mindestens eine zweite Lastelektrode ist auf der zweiten Seite jedes vertikalen Basishalbleiterleistungsbauteils angeordnet. Die Basisanschlussklemme umfasst einen flachen Basisflachteilbereich und mindestens einen peripheren Basisrandzonenbereich. Der flache Basisflachteilbereich weist eine untere Seite und eine obere Seite auf, und ein peripherer Basisrandzonenbereich erstreckt sich von einem Kantenbereich des flachen Basisflachteilbereichs in einer Richtung in Richtung der unteren Seite des flachen Basisflachteilbereichs. Jedes der mindestens zwei vertikalen Basishalbleiterleistungsbauteile ist befestigt an und elektrisch verbunden mit der unteren Oberflache des flachen Basisflachteilbereichs der Basisanschlussklemme. Das Stapelbauelement umfasst mindestens zwei vertikale Stapelhalbleiterleistungsbauteile. Jedes vertikale Stapelhalbleiterleistungsbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenuber liegt. Mindestens eine erste Lastelektrode ist auf der ersten Seite angeordnet und mindestens eine zweite Lastelektrode ist auf der zweiten Seite angeordnet. Jedes der vertikalen Stapelhalbleiterleistungsbauteile ist befestigt an und elektrisch verbunden mit der oberen Oberflache der Basisanschlussklemme des Basisbauelements.
  • Ein Verfahren kann das Bereitstellen von mindestens zwei vertikalen Basishalbleiterleistungsbauteilen umfassen. Jedes vertikale Basishalbleiterbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenüber liegt. Mindestens eine erste Lastelektrode ist auf der ersten Seite angeordnet und mindestens eine zweite Lastelektrode ist auf der zweiten Seite angeordnet. Eine elektrisch leitfähige Basisanschlussklemme wird zur Verfügung gestellt, die einen flachen Basisflachteilbereich und mindestens einen peripheren Basisrandzonenbereich umfasst. Der flache Basisflacheilbereich weist eine untere Seite und eine obere Seite auf, und ein peripherer Basisrandzonenbereich erstreckt sich von einem Kantenbereich des flachen Basisflachteilbereichs in einer Richtung in Richtung der unteren Seite des flachen Basisflachteilbereichs. Eine Vielzahl von oberflachenmontierbaren äußeren Anschlussoberflachen wird zur Verfügung gestellt. Jedes der mindestens zwei vertikalen Basishalbleiterleistungsbauteile ist befestigt an und elektrisch verbunden mir der unteren Oberflache des flachen Basisflachteilbereichs der Basisanschlussklemme. Mindestens zwei vertikale Stapelhalbleiterleistungsbauteile werden zur Verfugung gestellt. Jedes vertikale Stapelhalbleiterbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenuber liegt. Mindestens eine erste Lastelektrode ist auf der ersten Seite angeordnet und mindestens eine zweite Lastelektrode ist auf der zweiten Seite angeordnet. Jeder der vertikalen Stapelleistungsbauteile ist an der oberen Oberfläche der Basisanschlussklemme des Basisbauelements befestigt und mit der oberen Oberflache der Basisanschlussklemme des Basisbauelements elektrisch verbunden.
  • Eine Anschlussklemme wird auch Kontaktbügel und Contact clip genannt.
  • Ein Trägerstreifen wird auch Flachleiterrahmen und Leadframe genannt.
  • Unter Flachteilbereich der Anschlussklemme wird einen Teilbereich verstanden, der sich von mindestens einen Randteilbereich erstreckt. Dieser Flachteilbereich kann sich zwischen zwei oder mehrere Randteilbereichen erstrecken.
  • Die Anschlussklemme kann aus einer Metallplatte oder Metallfolie hergestellt werden. Der Flachteilbereich sowie der Randzonebereich weisen somit eine Lage bzw. eine Folie aus einer selbstragende Metall auf.
  • Kurze Beschreibung der Figuren
  • 1 veranschaulicht ein elektronisches Bauelement entsprechend einer ersten Ausfuhrungsform,
  • 2 veranschaulicht die durch das elektronische Bauelement gemaß 1 zur Verfügung gestellte Schaltung,
  • 3 veranschaulicht ein elektronisches Bauelement entsprechend einer zweiten Ausfuhrungsform,
  • 4 veranschaulicht die durch das elektronische Bauelement gemaß 2 zur Verfügung gestellte Schaltung, und
  • 5 veranschaulicht ein elektronisches Bauelement entsprechend einer dritten Ausfuhrungsform.
  • Detaillierte Beschreibung
  • In einer Ausführungsform umfasst ein elektronisches Bauelement mindestens zwei vertikale Halbleiterleistungsbauteile, eine elektrisch leitfahige Anschlussklemme (contact clip), eine Vielzahl von oberflächenmontierbaren außeren Anschlussoberflachen und einen Tragerstreifen.
  • Jedes vertikale Halbleiterbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenuber liegt. Mindestens eine erste Lastelektrode ist auf der ersten Seite angeordnet und mindestens eine zweite Lastelektrode ist auf der zweiten Seite von jedem der vertikalen Halbleiterbauteile angeordnet.
  • Die Anschlussklemme umfasst einen flachen Teilbereich (web portion) und mindestens einen peripheren Randzonenbereich (peripheral rim portion), die sich aus einem Kantenbereich des flachen Teilbereichs in einer Richtung in Richtung der unteren Seite des flachen Teilbereichs erstreckt. Der Tragerstreifen umfasst eine untere Oberfläche, die oberflachenmontierbare außere Anschlussoberflachen zur Verfügung stellt und eine obere Oberfläche und stellt mindestens zwei Chipaufnahmebereiche zur Verfügung.
  • Jedes der mindestens zwei vertikalen Halbleiterleistungsbauteile ist zwischen der oberen Oberflache des Tragerstreifens und der unteren Oberflache des flachen Teilbereichs der Anschlussklemme angeordnet. Jedes der mindestens zwei vertikalen Halbleiterleistungsbauteile ist befestigt an und elektrisch verbunden mit der oberen Oberfläche des Trägerstreifens und ist befestigt an und elektrisch verbunden mit der unteren Oberfläche des flachen Teilbereichs der Anschlussklemme.
  • In diesem Zusammenhang werden „obere” und „untere” verwendet, um sich auf die Oberflache zu beziehen, die von der gedruckten Leiterplatte (Printed Circuit Board – PCB), auf der das elektronische Bauelement befestigt wird, weg beziehungsweise in Richtung von dieser zeigt. Die oberflächenmontierbaren außeren Anschlussoberflachen der elektronischen Bauelementeplatine stehen in direktem Oberfläche zu Oberflache Kontakt mit der gedruckten Leiterplatte (PCB) und werden daher als untere außere Oberflachen bezeichnet.
  • Die Oberflache des Tragerstreifens, der auf das PCB montiert ist, wird als die „untere” Oberfläche bezeichnet. Die gegenüber liegende Oberflache des Tragerstreifens wird deshalb als die ”obere” Oberflache des Tragerstreifens bezeichnet. Ebenso liegt die untere Oberflache des flachen Teilbereichs der Anschlussklemme in Richtung der gedruckten Leiterplatte und in derselben Richtung wie die oberflächenmontierbaren außeren Anschlussoberflachen. Die obere Oberflache des flachen Teilbereichs der Anschlussklemme liegt deshalb gegenuber der unteren Oberflache des flachen Teilbereichs der Anschlussklemme und liegt nach oben von der gedruckten Leiterplatte weg und von den oberflächenmontierbaren äußeren Anschlussoberflachen des elektronischen Bauelements weg gerichtet.
  • Ein elektronisches Bauelement wird zur Verfugung gestellt, in dem mindestens zwei vertikale Halbleiterleistungsbauteile auf der unteren Oberflache der elektrisch leitfahigen Anschlussklemme benachbart zu einander befestigt sind. Die Lastelektroden der zwei an der unteren Oberflache der Anschlussklemme befestigten vertikalen Halbleiterleistungsbauteile sind deshalb elektrisch durch die elektrisch leitfähige Anschlussklemme in Reihe verbunden und liegen auf demselben Potential.
  • Die gegenuber liegende Oberflache von jedem der zwei vertikalen Halbleiterleistungsbauteile ist montiert auf und elektrisch verbunden mit der oberen Oberfläche des Tragerstreifens. Die zwei vertikalen Halbleiterleistungsbauteile sind deshalb direkt zwischen der leitfähigen Klemme und dem Trägerstreifen angeordnet. Der Tragerstreifen und die Anschlussklemme umfassen jeweils Kupfer. Ein elektronisches Bauelement ist deshalb mit zwei elektrisch leitfahige Umverdrahtungsanordnungen ausgestattet, die es den zwei gegenüber liegenden Seiten der vertikalen Halbleiterleistungsbauteile ermoglicht, dass auf diese elektrisch zugegriffen werden kann. Jede Umverdrahtungsanordnung kann eine andere elektrische Verbindung zwischen den Halbleiterbauteilen zur Verfugung stellen.
  • Der Tragerstreifen umfasst zwei Chipaufnahmebereiche, auf denen die vertikalen Halbleiterleistungsbauteile befestigt sind. Die untere Oberflache von jedem der zwei Chipaufnahmebereiche des Trägerstreifens stellt oberflachenmontierbare außere Anschlussoberflachen des elektronischen Bauelements zur Verfugung. Die Anordnung der Chipaufnahmebereiche, die Wahl des vertikalen Halbleiterleistungsbauteils und die relative Anordnung der vertikalen Halbleiterleistungsbauteile auf den Chipaufnahmebereichen ermöglicht, dass verschiedene elektrische Schaltungen zur Verfugung gestellt werden.
  • Die Bereitstellung von zwei Arten der Umverdrahtung innerhalb des elektronischen Bauelements vereinfacht den Entwurf der Platine, auf der das Bauelement befestigt wird und vereinfacht das Montageverfahren.
  • Die Anschlussklemme kann einen einzelnen elektrischen Anschluss zu einer Seite der vertikalen Halbleiterleistungsbauteile zur Verfugung stellen, wahrend der Tragerstreifen eine Umverdrahtungsanordnung zur Verfügung stellen kann, durch die von den anderen Halbleiterleistungsbauteilen auf eine Lastelektrode von jedem der vertikalen Halbleiterleistungsbauteile elektrisch unabhangig zugegriffen werden kann.
  • Der Trägerstreifen kann einen einzelnen elektrischen Anschluss zur Zuleitungselektrode von zwei oder mehreren vertikalen Halbleiterbauteilen zur Verfugung stellen, wahrend die Anschlussklemme ebenfalls einen einzelnen elektrischen Anschluss zur gegenuber liegenden Elektrode der zwei oder mehr vertikalen Halbleiterbauteile zur Verfugung stellt.
  • Der Tragerstreifen und die Anschlussklemme weisen eine allgemein planare Form auf. Das elektronische Bauelement stellt deshalb einen Multichip-Baustein zur Verfugung, in dem die Umverdrahtungsanordnung zwischen den zwei gegenuber liegenden Seiten von mindestens zwei vertikalen Halbleiterleistungsschaltern und den oberflächenmontierbaren äußeren Oberflächen des elektronischen Bauelements angeordnet ist. Die von der Umverdrahtungsanordnung zur Verfugung gestellte Impedanz ist niedrig, so dass die Leistung des elektronischen Bauelements, im Besonderen die Schaltfähigkeit, verbessert wird.
  • In einer Ausfuhrungsform wird eine Vielzahl von elektrisch leitfahigen Erhebungen, die Kupfer umfassen konnen, auf der Elektrode oder den Elektroden zur Verfugung gestellt, die auf der ersten Seite der vertikalen Halbleiterleistungsbauteile angeordnet sind. Die erste Seite des vertikalen Halbleiterleistungsbauteils kann durch die elektrisch leitfahigen Erhebungen auf die obere Oberflache der Chipaufnahmebereiche des Tragerstreifens montiert werden.
  • Die elektrisch leitfahigen Erhebungen weisen eine solche Hohe auf, dass die erste Oberflache der vertikalen Halbleiterleistungsbauteile in einem Abstand von der oberen Oberflache des Trägerstreifens beabstandet ist, auf der sie befestigt werden. Dies verbessert die thermische Leistung des Bauelements, da die vom Bauteil erzeugte Wärme dazu tendiert, von der Anschlussklemme nach oben abgefuhrt zu werden anstatt abwarts in das Substrat, auf dem es befestigt ist. Warme wird effektiver von der oberen Oberflache des Bauelements abgeleitet, und wertere Verbesserungen können erzielt werden durch Bereitstellen eines zusatzlichen Warmeableiters auf der oberen Oberflache der Anschlussklemme.
  • Das elektronische Bauelement kann auch mit einer Kunststoffverkapselungsmischung ausgestattet werden, die mindestens die vertikalen Halbleiterleistungsbauteile verkapselt. In einer Ausfuhrungsform kann die Kunststoffverkapselungsmischung die vertikalen Halbleiterleistungsbauteile, die obere Oberflache des Trägerstreifens und die peripheren Randzonenbereiche der Anschlussklemme verkapseln. Der flache Teilbereich der Anschlussklemme oder mindestens ein Bereich sowohl des flachen Teilbereichs der Anschlussklemme als auch der unteren Oberflache des Tragerstreifens kann von der Kunststoffverkapselungsmischung unbedeckt bleiben.
  • In weiteren Ausfuhrungsformen kann der Trägerstreifen aus dem elektronischen Bauelement weggelassen werden. Die nicht auf die Anschlussklemme montierten Lastelektroden auf der Seite der vertikalen Halbleiterleistungsbauteile können oberflachenmontierbare außere Anschlussoberflchen des elektronischen Bauelements zur Verfugung stellen. Alternativ dazu kann eine Vielzahl von Anschlusserhebungen, die in der Form von Lötzinnkugeln zur Verfügung gestellt werden können, auf der nicht auf die Anschlussklemme montierten Seite der vertikalen Halbleiterleistungsbauteile zur Verfugung gestellt werden. Die Vielzahl von Anschlusserhebungen stellt daher oberflächenmontierbare außere Anschlussoberflachen des elektronischen Bauelements zur Verfügung.
  • In einer Ausfuhrungsform kann die zweite Lastelektrode jedes vertikalen Halbleiterleistungsbauteils an der unteren Oberflache des flachen Teilbereichs der Anschlussklemme befestigt werden. Die zweiten Lastelektroden der zwei Halbleiterleistungsbauteile sind deshalb durch die Anschlussklemme in einer Reihe elektrisch verbunden. Die erste Seite jedes Halbleiterleistungsbauteils wird deshalb mit der oberen Seite des Tragerstreifens verbunden, im Besonderen mit der oberen Seite der Chipaufnahmebereiche des Trägerstreifens.
  • In einer Ausfuhrungsform ist das erste vertikale Halbleiterleistungsbauteil ein Transistor, und das zweite vertikale Halbleiterleistungsbauteil ist eine Diode. Der Transistor kann ein Leistungs-MOSFET oder und ein IGBT (Isolated Gate Bipolar Transistor) Bauteil sein. Die erste Seite des Transistors umfasst weiterhin zusatzlich zu der ersten Lastelektrode mindestens eine Steuerelektrode. In einem Leistungs-MOSFET Bauteil ist die erste Lastelektrode eine Source, die zweite Lastelektrode ist ein Drain, und die gesteuerte Elektrode ist ein Gate. Für ein IGBT Bauteil ist die erste Lastelektrode ein Emitter, ist die zweite Lastelektrode ein Kollektor, und die Steuerelektrode ist ein Gate. Das zweite vertikale Halbleiterleistungsbauteil kann eine Diode, eine Freilaufdiode oder eine Schottky Diode sein. Die Diode kann elektrisch in Reihe mit dem Transistor oder parallel mit dem Transistor verbunden werden, wie im Falle einer Freilaufdiode. Die Schottky Diode kann in Reihe mit dem Transistor verbunden werden.
  • Die Anordnung des Transistors und der Diode auf dem Trägerstreifen kann deshalb so gewahlt werden, dass die erwunschte elektrische Schaltung und deshalb Funktion des elektronischen Bauelements zur Verfügung gestellt wird. Wenn die Diode parallel mit dem Transistor verbunden werden soll, werden sowohl die Anodenelektrode der Diode als auch die Sourceelektrode des Transistors auf denselben Teilbereich des Tragerstreifens montiert und die Kathodenelektrode der Diode und die Drainelektrode des Transistors werden auf eine einzelne Anschlussklemme montiert.
  • Wenn die Diode in Reihe mit dem Transistor verbunden werden soll, werden die Anodenelektrode der Diode und die Sourceelektrode des Transistors auf verschiedene Teilbereiche des Tragerstreifens montiert, wahrend die Kathodenelektrode der Diode und die Drainelektrode des Transistors beide auf dieselbe Anschlussklemme montiert werden.
  • Der erste vertikale Halbleiterleistungstransistor kann so angeordnet werden, dass seine zweite Lastelektrode auf den flachen Teilbereich der Anschlussklemme montiert wird und seine erste Lastelektrode und seine Gateelektrode je auf zwei physisch getrennte Chipaufnahmebereiche des Tragerstreifens montiert werden. Dies ermöglicht, dass auf die Gateelektrode und die Sourceelektrode unabhangig elektrisch zugegriffen werden kann.
  • In einer Ausführungsform werden zwei vertikale Halbleiterleistungstransistoren zur Verfugung gestellt. Jeder vertikale Halbleiterleistungstransistor kann ein MOSFET Bauteil oder ein IGBT Bauteil sein. Jeder vertikale Leistungstransistor umfasst deshalb weiterhin mindestens eine Steuerelektrode auf seiner ersten Seite.
  • Wenn zwei vertikale Halbleiterleistungstransistoren im elektronische Bauelement zur Verfügung gestellt werden, konnen das erste vertikale Halbleiterleistungsbauteil und das zweite vertikale Halbleiterleistungsbauteil konfiguriert werden, um eine halbe Bruckenschaltung zu erzeugen.
  • Das erste vertikale Halbleiterleistungsbauteil kann ein n-Kanal Bauteil wie zum Beispiel ein n-Kanal MOSFET sein, und das zweite vertikale Halbleiterleistungsbauteil kann ein p-Kanal Bauteil wie zum Beispiel ein p-Kanal MOSFET sein.
  • Ein n-Kanal MOSFET und ein p-Kanal MOSFET konnen verwendet werden, um eine halbe Brückenschaltung zur Verfugung zu stellen, da die Drainelektroden des n-Kanal MOSFETs und des p-Kanal MOSFETs in einer Halbbrückenschaltung auf demselben Potential liegen. Deshalb kann die Drainelektrode des n-Kanal MOSFETs und des p-Kanal MOSFETs elektrisch in Reihe verbunden werden durch Montieren der zweiten Seite des n-Kanal MOSFETs auf die Anschlussklemme und durch Montieren der zweiten Seite des p-Kanal MOSFETs auf die dem n-Kanal MOSFET benachbarte Anschlussklemme.
  • Die Sourceelektrode des n-Kanal MOSFETs liegt auf Massepotential, so dass das n-Kanal Bauteil den Niederspannungsschalter der halben Bruckenschaltung zur Verfügung stellt. Die Sourceelektrode des p-Kanal MOSFET Bauteils ist mit einem hohen Potential beschaltet, so dass das p-Kanal Bauteil den Hochspannungsschalter der halben Bruckenschaltung zur Verfügung stellt. Die Sourceelektroden des n-Kanal MOSFETs und des p-Kanal MOSFETs sind auf getrennten Teilbereichen des Trägerstreifens montiert, was es ermoglicht, dass auf die Sourceelektrode von jedem der MOSFET Bauteile elektrisch unabhangig von einander uber diese getrennten Teilbereiche des Trägerstreifens zugegriffen werden kann.
  • Ein elektronisches Bauelement, das zwei vertikale Halbleiterleistungstransistoren umfasst, kann weiterhin eine Schottky Diode umfassen. Die Schottky Diode kann parallel zu dem zweiten vertikalen Halbleiterleistungsbauteil angeordnet werden. Die Schottky Diode kann deshalb elektrisch parallel mit dem n-Kanal MOSFET verbunden werden, wenn, wie oben beschrieben, durch einen n-Kanal MOSFET und einen p-Kanal MOSFET eine halbe Bruckenschaltung zur Verfugung gestellt wird.
  • Die elektrisch leitfähige Anschlussklemme kann mindestens zwei periphere Randzonenbereiche umfassen, die sich aus zwei Kantenbereichen des flachen Teilbereichs erstrecken. In einer Ausfuhrungsform ist der flache Teilbereich der Anschlussklemme lateral im Allgemeinen rechteckig, und ein peripherer Bereich innerhalb des Teilbereichs erstreckt sich von jeder der zwei kurzen Seiten des flachen Teilbereichs. Jeder periphere Randzonenbereich erstreckt sich in Richtungen gegen die untere Oberflache des flachen Teilbereichs und erstreckt sich in einen Fußbereich.
  • Die Anschlussklemme kann auch als Kanister mit peripheren Wanden beschrieben werden, die sich aufwarts erstrecken, um ein Volumen zur Verfugung zu stellen, in dem mindestens zwei vertikale Halbleiterleistungsbauteile untergebracht werden konnen. Die zwei vertikalen Halbleiterleistungsbauteile können benachbart zu einander auf die Grundflache des Kanisters montiert werden. Der Kanister ist, wenn er mit zwei peripheren Randzonenbereichen ausgestattet wird, die sich von zwei gegenüber liegenden Seiten eines rechteckigen flachen Teilbereichs erstrecken, auf zwei gegenüber liegenden Seiten offen.
  • In einer Ausfuhrungsform weist der Fußbereich von jedem der peripheren Randzonenbereiche eine untere Oberflache auf, die eine oberflachenmontierbare außere Anschlussoberflache zur Verfugung stellt. Die untere Oberflache des Fußbereichs ist deshalb im Wesentlichen koplanar mit den anderen oberflachenmontierbaren äußeren Anschlussoberflachen. Wenn ein Tragerstreifen zur Verfugung gestellt wird, ist die untere Oberfläche des Fußbereichs deshalb im Allgemeinen koplanar mit der unteren Oberflache des Trägerstreifens.
  • Wenn die ersten Lastelektroden der vertikalen Halbleiterbauteile oberflächenmontierbare äußere Anschlussoberflachen zur Verfügung stellen, ist die untere Oberflache des Fußbereichs im Allgemeinen koplanar mit der außersten Oberflache der ersten Lastelektrode. Ebenso ist, wenn Anschlusserhebungen auf der ersten Oberflache der vertikalen Halbleiterleistungsbauteile zur Verfügung gestellt werden, die untere Oberfläche des Fußbereichs im Allgemeinen koplanar mit der außersten Oberflache der Anschlusserhebungen.
  • Die untere Oberflache des Fußbereichs der Anschlussklemme ist benachbart zu der nach außen hin gerichteten Seitenwand des vertikalen Halbleiterleistungsbauteils angeordnet. Wenn zwei periphere Randzonenbereiche zur Verfugung gestellt werden, die sich auf gegenuber liegenden Seiten des flachen Teilbereichs erstrecken, sind die vertikalen Halbleiterleistungsbauteile zwischen den zwei peripheren Randzonenbereichen und zwischen den zwei Fußbereichen angeordnet.
  • In einer weiteren Ausführungsform umfasst der Tragerstreifen weiterhin zwei außere Teilbereiche zusatzlich zu den mindestens zwei Chipaufnahmebereichen. Ein außerer Teilbereich ist benachbart zu jeder der außersten Seitenwande der Chipaufnahmebereiche angeordnet. Die Chipaufnahmebereiche sind direkt zwischen den zwei außeren Teilbereichen des Tragerstreifens angeordnet. Der Fußbereich von einem peripheren Randzonenbereichs ist befestigt an und elektrisch verbunden mit einem der außeren Teilbereiche des Tragerstreifens und der Fußbereich des zweiten peripheren Randzonenbereichs ist verbunden mit und angeschlossen an dem zweiten außeren Teilbereich des Tragerstreifens. In dieser Ausfuhrungsform ist die untere Oberflache des Fußbereichs im Allgemeinen koplanar mit der oberen Oberfläche des Tragerstreifens und, folglich, mit der außersten Oberflache der ersten Lastelektrode.
  • Die vertikalen Halbleiterleistungsbauteile konnen durch Diffusionslot, Weichlot oder elektrisch leitfahige Haftmittel auf die Anschlussklemme montiert werden. Diffusionslot stellt eine thermisch stabile mechanische und elektrische Verbindung zur Verfugung, da die durch das Diffusionslot ausgeformte Diffusionslotverbindung intermetallische Phasen umfasst, die einen hoheren Schmelzpunkt als den Schmelzpunkt des Diffusionslots aufweisen. Die Diffusionslotverbindung bleibt auch bei Temperaturen mechanisch stabil, die typischerweise fur Weichloten verwendet werden. Die Diffusionslotverbindung ist geeignet fur Zusammenfugungsverfahren, in denen zwei oder mehr Chipbefestigungsprozesse sequentiell ausgefuhrt werden.
  • Das elektronische Bauelement kann durch Verbinden der ersten Seite der vertikalen Halbleiterleistungsbauteile mit der oberen Oberfläche des Trägerstreifens durch eine Diffusionslotverbindung zusammengefugt werden. Die Anschlussklemme kann nach dem Diffusionslötprozess durch eine Weichlotverbindung auf die zweite Oberflache der vertikalen Halbleiterleistungsbauteile montiert werden.
  • Ein elektronisches Bauelement kann ein Basisbauelement mit mindestens zwei vertikalen Halbleiterleistungsbauteilen und eine Anschlussklemme und mindestens ein Stapelbauelement mit zwei weiteren vertikalen Halbleiterleistungsbauteilen umfassen. Das Stapelbauelement ist auf dem Basisbauelement angeordnet.
  • Das Basisbauelement kann mindestens zwei vertikale Basishalbleiterleistungsbauteile, eine elektrisch leitfähige Basisanschlussklemme und eine Vielzahl von oberflachenmontierbaren außeren Anschlussoberflachen umfassen. Jedes vertikale Basishalbleiterbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenuber liegt. Mindestens eine erste Lastelektrode ist auf der ersten Seite angeordnet und mindestens eine zweite Lastelektrode ist auf der zweiten Seite jedes vertikalen Basishalbleiterleistungsbauteils angeordnet.
  • Die Basisanschlussklemme umfasst einen flachen Basisflachteilbereich und mindestens einen peripheren Basisrandzonenbereich. Der flache Basisflachteilbereich weist eine untere Seite und eine obere Seite auf, und ein peripherer Basisrandzonenbereich erstreckt sich von einem Kantenbereich des flachen Basisflachteilbereichs in einer Richtung in Richtung der unteren Seite des flachen Basisflachteilbereichs. Jedes der mindestens zwei vertikale Basishalbleiterleistungsbauteile ist befestigt an und elektrisch verbunden mit der unteren Oberflache des flachen Basisflachteilbereichs der Basisanschlussklemme.
  • Das Stapelbauelement umfasst mindestens zwei vertikale Stapelhalbleiterleistungsbauteile. Jedes vertikale Stapelhalbleiterbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenuber liegt. Mindestens eine erste Lastelektrode ist auf der ersten Seite angeordnet, und mindestens eine zweite Lastelektrode ist auf der zweiten Seite angeordnet.
  • Jedes der vertikalen Stapelleistungsbauteile ist befestigt an und elektrisch verbunden mit der oberen Oberflache der Basisanschlussklemme des Basisbauelements.
  • Ein elektronisches Stapelbauelement wird zur Verfügung gestellt, in dem jedes der vertikalen Basishalbleiterleistungsbauteile auf die untere Oberfläche der Basisanschlussklemme montiert ist und jedes der vertikalen Stapelhalbleiterbauteile an der oberen Oberfläche der Basisanschlussklemme befestigt ist. Die Basisanschlussklemme stellt deshalb einen einzelnen gemeinsamen elektrischen Kontakt zu einer Seite von jedem der vertikalen Halbleiterleistungsbauteile des Basisbauelements und des Stapelbauelements zur Verfugung. Die Basisanschlussklemme stellt deshalb eine kompakte Umverdrahtungsanordnung zur Verfugung, von der auf die entsprechenden Lastelektroden der Halbleiterleistungsbauteile sowohl des Basisbauelements als auch des Stapelbauelements zugegriffen werden kann.
  • Der von dem elektronischen Bauelement mit einem Basisbauelement und einem auf das Basisbauelement montierten Stapelbauelement eingenommene Platz wird weiter reduziert. Folglich kann entweder die Große der Platine der Unteranordnung, auf der das Bauelement befestigt ist, reduziert werden, oder die Leistung einer Unteranordnung derselben Große kann gesteigert werden, in dem zusatzliche Bauteile auf die Platine montiert werden in den Bereichen, die durch Verwendung des gestapelten elektronischen Bauelements verfugbar gemacht wurden.
  • In einer Ausfuhrungsform ist die zweite Lastelektrode von jedem der zwei vertikalen Basishalbleiterleistungsbauteile montiert auf und elektrisch verbunden mit der unteren Oberfläche des flachen Basisflachteilbereichs der Basisanschlussklemme und die zweite Lastelektrode von jedem der vertikale Stapelhalbleiterleistungsbauteile ist montiert auf und elektrisch verbunden mit der gegenuber liegenden oberen Oberflache des flachen Teilbereichs der Basisanschlussklemme. Die zweiten Lastelektroden von jedem der vertikalen Basis- und Stapelhalbleiterleistungsbauteile liegen auf demselben Potential.
  • Die erste Lastelektrode von jedem der Stapelhalbleiterleistungsbauteile kann elektrisch von den oberflachenmontierbaren außeren Anschlussoberflachen des Basisbauelements zugänglich sein. Auf die ersten Lastelektroden von jedem der Stapelhalbleiterbauteile kann elektrisch getrennt oder durch einen gemeinsamen elektrischen Kontakt zugegriffen werden, abhängig von den zur Verfugung gestellten Leistungsbauteilen und der erwunschten elektrischen Schaltung. Der elektrische Kontakt oder die elektrischen Kontakte konnen durch Stapelanschlussklemmen zur Verfugung gestellt werden.
  • In einer Ausfuhrungsform umfasst das elektronische Bauelement weiterhin mindestens zwei Stapelanschlussklemmen. Jede Stapelanschlussklemme umfasst einen flachen Teilbereich und einen peripheren Randzonenbereich, der sich aus einem Kantenbereich des flachen Teilbereichs in einer Richtung in Richtung der unteren Oberfläche des flachen Teilbereichs erstreckt. Die allgemeine Form der Stapelanschlussklemme kann der allgemeinen Form der Basisanschlussklemme ahnlich sein.
  • Der flache Teilbereich einer einzelnen Stapelanschlussklemme kann auf die erste Lastelektrode von jedem der vertikale Stapelhalbleiterleistungsbauteile montiert werden. Auf jede der ersten Lastelektroden der vertikalen Stapelhalbleiterleistungsbauteile kann unabhängig von den anderen elektrisch zugegriffen werden.
  • Alternativ dazu kann der flache Teilbereich der einen Stapelanschlussklemme auf die erste Lastelektrode von zwei oder mehr vertikalen Stapelhalbleiterleistungsbauteilen montiert werden und diese elektrisch verbinden. In dieser Ausfuhrungsform wird auf die ersten Lastelektroden der zwei oder mehreren vertikalen Stapelhalbleiterbauteile uber einen gemeinsamen elektrischen Kontakt zugegriffen und diese liegen auf demselben Potential.
  • Der periphere Randzonenbereich jeder Stapelanschlussklemme kann sich in einen Fußbereich erstrecken. Der Fußbereich kann eine untere Oberfläche aufweisen, die eine oberflächenmontierbare äußere Anschlussoberfläche zur Verfugung stellt. Deshalb liegt die untere Oberflache des Fußbereichs des Stapelrandzonenbereichs im Allgemeinen in derselben Ebene wie die oberflächenmontierbaren äußeren Anschlussoberflächen des Basisbauelements.
  • Ein elektronisches Bauelement kann deshalb zur Verfügung gestellt werden, in dem die unteren Oberflachen des Fußbereichs der peripheren Stapelrandzonenbereiche und der peripheren Basisrandzonenbereiche im Allgemeinen in der gleichen Ebene liegen. Weiterhin konnen oberflachenmontierbare äußere Anschlussoberflachen durch die äußersten Oberflachen der Lastelektroden der vertikalen Basishalbleiterleistungsbauteile zur Verfugung gestellt werden durch die untere Oberflache der Chipaufnahmebereiche des Trägerstreifens, auf dem die vertikalen Basishalbleiterleistungsbauteile befestigt sind, oder durch die äußersten Oberflächen von Anschlusserhebungen, die auf den Lastelektroden der vertikalen Basishalbleiterleistungsbauteile angeordnet sind, die nicht auf die Basisanschlussklemme montiert sind.
  • In einer Ausführungsform umfasst das Bassbauelement weiter einen Tragerstreifen. Der Trägerstreifen weist eine untere Oberflache auf, die oberflächenmontierbare äußere Anschlussoberflächen zur Verfugung stellt, und eine obere Oberflache. Der Tragerstreifen umfasst weiterhin mindestens zwei Chipaufnahmebereiche, auf denen die vertikalen Basishalbleiterleistungsbauteile befestigt sind. Die vertikalen Basishalbleiterleistungsbauteile sind deshalb direkt zwischen der oberen Oberfläche der Chipaufnahmebereiche des Trägerstreifens und der unteren Oberflache der Basisanschlussklemme angeordnet.
  • Wenn ein Tragerstreifen zur Verfügung gestellt wird, kann die Basisanschlussklemme einen oder mehrere periphere Randzonenbereiche mit einem Kantenbereich umfassen, dessen untere Oberflache im Allgemeinen in der gleichen Ebene liegt wie die untere Oberflache des Trägerstreifens. Alternativ dazu kann der Trägerstreifen zwei weitere äußere Teilbereiche umfassen, und die Basisanschlussklemme kann einen oder mehrere periphere Randzonenbereiche umfassen, jeden mit einem Kantenbereich, der auf die obere Oberfläche eines äußeren Teilbereichs des Trägerstreifens montiert ist.
  • Wenn ein Trägerstreifen zur Verfügung gestellt wird, konnen die eine oder mehreren Stapelanschlussklemmen mit einem peripheren Randzonenbereich ausgestattet werden, der einen Fußbereich aufweist, der im Allgemeinen koplanar mit der unteren Oberflache der Chipaufnahmebereiche des Trägerstreifens ist.
  • Alternativ dazu kann der Trägerstreifen mit Stapelanschlussteilbereichen ausgestattet sein. Die Stapelanschlussklemme ist deshalb mit einer Form so ausgestattet, dass die untere Oberfläche des Fußbereichs im Allgemeinen koplanar mit der oberen Oberfläche des Trägerstreifens ist. Dies ermoglicht den ersten Lastelektroden des Stapelbauelements, die elektrisch mit dem flachen Teilbereich der Stapelanschlussklemmen verbunden sind, dass auf sie elektrisch uber den Trägerstreifen zugegriffen wird, der die oberflachenmontierbaren äußeren Anschlussoberflächen zur Verfügung stellt, über die auf die vertikalen Halbleiterleistungsbauteile sowohl des Basisbauelements als auch des Stapelbauelements zugegriffen werden kann.
  • Das Basisbauelement kann einen Leistungstransistor und eine Diode umfassen. Ein erstes vertikales Basishalbleiterleistungsbauteil kann ein Leistungs-MOSFET oder ein IGBT sein, wobei in diesem Fall die erste Seite weiterhin mindestens eine Steuerelektrode umfasst. Ein zweites vertikales Basishalbleiterleistungsbauteil kann eine Diode, eine Freilaufdiode oder eine Schottky Diode sein. Die Diode kann elektrisch in Reihe mit dem Transistor verbunden sein oder parallel mit dem Transistor, wie das für eine Freilaufdiode der Fall ist.
  • Das Stapelbauelement kann ebenfalls einen Leistungstransistor und eine Diode umfassen. Ein erstes vertikales Stapelhalbleiterleistungsbauteil kann ein Leistungs-MOSFET oder ein IGBT sein, wobei in diesem Fall die erste Seite weiterhin mindestens eine Steuerelektrode umfasst. Ein zweites vertikales Stapelhalbleiterleistungsbauteil kann eine Diode, eine Freilaufdiode und eine Schottky Diode sein. Die Diode kann elektrisch in Reihe mit dem Transistor oder parallel mit dem Transistor verbunden sein.
  • Ein elektronisches Bauelement kann zur Verfugung gestellt werden, in dem das Basisbauelement und das Stapelbauelement jeweils einen Leistungstransistor und eine Diode umfassen. Der Transistor und die Diode von sowohl dem Basisbauelement als auch dem Stapelbauelement konnen dieselbe elektrische Konfiguration aufweisen.
  • Das Basisbauelement kann zwei vertikale Halbleiterleistungstransistoren umfassen. Das erste vertikale Basishalbleiterleistungsbauteil kann ein Leistungs-MOSFET oder ein IGBT sein, wobei die erste Seite weiterhin mindestens eine Steuerelektrode umfasst, und das zweite vertikale Basishalbleiterleistungsbauteil kann ein Leistungs-MOSFET oder ein IGBT, wobei die erste Seite weiterhin mindestens eine Steuerelektrode umfasst.
  • Die zwei vertikalen Halbleiterleistungsbauteile des Basisbauelements konnen konfiguriert werden, um eine Halbbrückenschaltung zur Verfügung zu stellen. Ein vertikaler Basishalbleiterleistungstransistor kann ein n-Kanal Bauteil sein, und ein zweiter vertikaler Basishalbleiterleistungstransistor kann ein p-Kanal Bauteil sein.
  • Das Stapelbauelement kann ebenfalls zwei Leistungstransistoren umfassen. Das erste Stapelhalbleiterleistungsbauteil kann ein Leistungs-MOSFET oder ein IGBT sein, und das zweite Stapelhalbleiterleistungsbauteil kann ein Leistungs-MOSFET oder ein IGBT sein. Die erste Seite des ersten Stapelhalbleiterleistungsbauteils und die erste Seite des zweiten Stapelhalbleiterleistungsbauteils umfassen weiterhin mindestens eine Steuerelektrode.
  • Die zwei Transistoren des Stapelbauelements konnen auch konfiguriert werden, um eine Halbbruckenschaltung zur Verfugung zu stellen. Die Halbbruckenschaltung des Stapelbauelements kann auch durch einen n-Kanal Transistor und einen p-Kanal Transistor zur Verfugung gestellt werden.
  • Wenn zwei Transistoren im Stapelbauelement zur Verfugung gestellt werden, kann das Stapelbauelement weiterhin mit zwei Stapelanschlussklemmen ausgestattet werden, einer für jede der zwei Steuerelektroden. Dies ermoglicht jeder der Steuerelektroden der Stapeltransistoren, unabhängig angesteuert zu werden.
  • Ein Verfahren, ein elektronisches Bauelement zusammenzusetzen, kann die Bereitstellung von mindestens zwei vertikalen Basishalbleiterleistungsbauteilen umfassen. Jedes vertikale Basishalbleiterleistungsbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenuber liegt. Mindestens eine erste Lastelektrode ist auf der ersten Seite angeordnet, und mindestens eine zweite Lastelektrode ist auf der zweiten Seite jedes vertikalen Basishalbleiterleistungsbauteils angeordnet.
  • Eine elektrisch leitfahige Basisanschlussklemme wird zur Verfugung gestellt, die einen flachen Basisflachteilbereich und mindestens einen peripheren Basisrandzonenbereich umfasst. Der flache Basisflachteilbereich weist eine untere Seite und eine obere Seite auf, und ein peripherer Basisrandzonenbereich erstreckt sich von einem Kantenbereich des flachen Basisflachteilbereichs in einer Richtung in Richtung der unteren Seite des flachen Basisflachteilbereichs.
  • Eine Vielzahl von oberflachenmontierbaren außeren Anschlussoberflachen wird zur Verfugung gestellt.
  • Jedes der mindestens zwei vertikalen Basishalbleiterleistungsbauteile wird befestigt an und elektrisch verbunden mit der unteren Oberfläche des flachen Basisflachteilbereichs der Basisanschlussklemme.
  • Mindestens zwei vertikale Stapelhalbleiterleistungsbauteile werden zur Verfugung gestellt. Jedes vertikale Stapelhalbleiterbauteil umfasst eine erste Seite und eine zweite Seite, die der ersten Seite gegenuber liegt. Mindestens eine erste Lastelektrode wird auf der ersten Seite angeordnet, und mindestens eine zweite Lastelektrode wird auf der zweiten Seite von jedem der vertikalen Stapelhalbleiterleistungsbauteile angeordnet.
  • Jedes der vertikalen Stapelleistungsbauteile wird befestigt an und elektrisch verbunden mit der oberen Oberfläche der Basisanschlussklemme des Basisbauelements.
  • Die zweite Lastelektrode von jedem der vertikalen Basishalbleiterbauteile kann auf die untere Oberfläche des flachen Teilbereichs der Basisanschlussklemme montiert werden und die zweite Lastelektrode von jedem der vertikalen Stapelhalbleiterbauteile kann auf die obere Oberfläche des flachen Teilbereichs der Basisanschlussklemme montiert werden. Dies kann ausgefuhrt werden durch Anordnen der zweiten Lastelektrode von jedem der vertikalen Basishalbleiterbauteile auf der unteren Oberflache des flachen Teilbereichs der Basisklemme und Verbinden der vertikalen Basishalbleiterbauteile mit der unteren Oberflache des flachen Teilbereichs der Basisklemme. Im anschließenden Prozess kann die zweite Lastelektrode des vertikalen Stapelhalbleiterbauteils auf der oberen Oberflache angeordnet und mit der oberen Oberflache des flachen Teilbereichs der Basisanschlussklemme verbunden werden.
  • In einer Ausfuhrungsform kann jedes vertikale Halbleiterleistungsbauteil sowohl des Basisbauelements als auch des Stapelbauelements in einem getrennten Verbindungsprozess auf die Basisanschlussklemme montiert werden.
  • Die zweite Lastelektrode von jedem der vertikalen Basishalbleiterbauteile kann durch ein Diffusionslotverfahren mit der unteren Oberflache des flachen Teilbereichs der Basisanschlussklemme verbunden werden, das Diffusionslotverbindungen ausformt. Die zweite Lastelektrode von jedem der ersten vertikalen Stapelhalbleiterbauteile kann auch durch ein Diffusionslotverfahren mit der oberen Oberfläche des flachen Teilbereichs der Basisanschlussklemme verbunden werden, um eine Diffusionslotverbindung auszuformen. Wenn ein Diffusionslotverfahren verwendet wird, kann eine Schicht des Diffusionslots auf der äußersten Oberflache der zweiten Lastelektrode von jedem der vertikalen Halbleiterleistungsbauteile zur Verfugung gestellt werden, die an der Basisanschlussklemme befestigt sind.
  • Eine Diffusionslotverbindung kann durch Erwarmen der Bassanschlussklemme auf eine Temperatur über dem Schmelzpunkt des Diffusionslots ausgeformt werden, das auf der außersten Oberflache der zweiten Lastelektrode der vertikalen Basishalbleiterlelstungsbauteile angeordnet ist. Die Schicht des Diffusionslots wird in Oberfläche zu Oberflache Kontakt gebracht mit der unteren Oberflache des flachen Teilbereichs der Basisanschlussklemme. Intermetallische Phasen werden zwischen den Elementen des Diffusionslots und des Materials der Basisanschlussklemme ausgeformt. Diese intermetallischen Phasen weisen einen Schmelzpunkt auf, der hoher ist als der Schmelzpunkt des Diffusionslots. Deshalb wird die mechanische und elektrische Verbindung durch die Verfestigung der Schnittstelle zwischen dem Diffusionslot und den damit angrenzenden Materialien ausgeformt, um eine Diffusionslotverbindung auszuformen.
  • In einer Ausfuhrungsform kann Weichlot oder ein elektrisch leitfahiges Haftmittel statt einem Diffusionslotverfahren verwendet werden, um die vertikalen Halbleiterleistungsbauteile an der Basisanschlussklemme zu befestigen.
  • Die Bezeichnung „Diffusionslotverbindung” wird in diesem Zusammenhang verwendet, um eine Verbindungsstruktur zu bezeichnen, die mechanisch und elektrisch mit einer angrenzenden Oberfläche einer Schicht verbunden ist, die intermetallische Phasen umfasst. Die intermetallischen Phasen werden in Folge eines Diffusionslotprozesses ausgeformt und umfassen chemische Elemente eines Diffusionslots und von mindestens einem angrenzenden Material aus der Oberflache, auf die es befestigt wird.
  • Die in der ersten Stufe ausgeformte Diffusionslotverbindung ist thermisch und mechanisch stabil wahrend des zweiten Verbindungsprozesses, so dass das Schmelzen der schon ausgeformten Verbindung vermieden wird. Diese Reihenfolge, die Verfahrensschritte auszufuhren, verhindert eine Verschiebung zwischen den vertikalen Basishalbleiterleistungsbauteilen und der Basisanschlussklemme während des Zusammenfugens der Stapelhalbleiterleistungsbauteile mit der oberen Oberflache der Basisanschlussklemme.
  • Die Diffusionslotschicht kann Sn und eines aus der Gruppe bestehend aus Ag, Au, Cu und In umfassen oder kann Au und Si oder Ag und In umfassen. Die Diffusionslotschicht kann eine Dicke b aufweisen, wobei 0,1 μm ≤ b ≤ 10 μm ist. Die Dicke der Diffusionslotverbindung, die von der Diffusionslotschicht ausgeformt wird, ist ungefahr die gleiche, wie die der anfangs aufgebrachten Schicht des Diffusionslots.
  • In einer Ausführungsform wird ein Tragerstreifen zur Verfügung gestellt, wobei der Trägerstreifen eine untere Oberflache umfasst, die oberflachenmontierbare außere Anschlussoberflachen und eine obere Oberflache und mindestens zwei Chipaufnahmebereiche zur Verfügung stellt. Die vertikalen Basishalbleiterleistungsbauteile sind befestigt an und elektrisch verbunden mit der oberen Oberfläche der Chipaufnahmebereiche des Trägerstreifens.
  • Die erste Seite der vertikalen Basishalbleiterleistungsbauteile kann mit der oberen Oberflache der Chipaufnahmebereiche des Tragerstreifens durch eine Diffusionslotverbindung, Weichlot oder ein elektrisch leitfähiges Haftmittel verbunden werden. Die erste Seite der vertikalen Basishalbleiterleistungsbauteile kann an dem Trägerstreifen befestigt werden, bevor die Anschlussklemme an der zweiten Seite der vertikalen Basishalbleiterbauteile befestigt wird. In diesem Fall kann die erste Seite der vertikalen Basishalbleiterleistungsbauteile durch eine Diffusionslotverbindung mit dem Tragerstreifen verbunden werden, und die Basisanschlussklemme kann danach durch eine Weichlotverbindung oder durch elektrisch leitfahiges Haftmittel mit der zweiten Seite der vertikalen Basishalbleiterleistungsbauteile verbunden werden. Die Diffusionslotverbindungen weisen einen hoheren Schmelzpunkt auf als die Temperatur, bei der die Weichlotverbindung oder die elektrisch leitfahige haftende Verbindung erzeugt werden. Deshalb bleibt die schon ausgeformte Verbindung wahrend des zweiten Verbindungsprozesses mechanisch stabil.
  • Mindestens zwei Stapelanschlussklemmen konnen zur Verfugung gestellt werden. Jede Stapelanschlussklemme kann einen flachen Teilbereich und einen peripheren Randzonenbereich umfassen, die sich von einem Kantenbereich des flachen Teilbereichs in einer Richtung in Richtung der unteren Oberflache des flachen Teilbereichs erstrecken.
  • Eine Stapelanschlussklemme ist mindestens auf die erste Lastelektrode der ersten und zweiten vertikalen Stapelhalbleiterleistungsbauteile montiert. Die erste Lastelektrode der ersten und zweiten vertikalen Halbleiterleistungsbauteile ist elektrisch uber oberflachenmontierbare äußere Anschlussoberflächen des elektronischen Bauelements zuganglich. Dies kann zur Verfugung gestellt werden durch Wählen der Form der Stapelanschlussklemmen auf eine Weise, dass sich die untere Oberflache des Fußbereichs des peripheren Randzonenbereichs der Stapelanschlussklemme im Allgemeinen in der gleichen Ebene befindet wie die oberflachenmontierbaren äußeren Anschlussoberflachen, und diese deshalb selbst eine oberflachenmontierbare außere Anschlussoberflache zur Verfugung stellt.
  • Alternativ dazu kann ein Tragerstreifen zur Verfugung gestellt werden, der Stapelanschlussteilbereiche umfasst, und die Stapelanschlussklemmen konnen mit einer Form ausgestattet werden auf eine Weise, dass die untere Oberflache des Fußbereichs auf die obere Oberflache des Stapelanschlussteilbereichs des Tragerstreifens montiert werden kann, wenn die untere Oberflache des flachen Teilbereichs auf die erste Lastelektrode des vertikales Stapelhalbleiterleistungsbauteils montiert wird.
  • Eine einzelne Stapelanschlussklemme wird deshalb auf die erste Lastelektrode von sowohl dem ersten als auch dem zweiten vertikalen Halbleiterleistungsbauteil montiert. Auf die erste Lastelektrode der ersten und der zweiten vertikalen Halbleiterleistungsbauteile wird über einen gemeinsamen Anschluss zugegriffen, in diesem Fall eine einzelne Stapelanschlussklemme, die auf dem gleichen Potential liegt. Die erste Lastelektrode des ersten vertikalen Halbleiterleistungsbauteils und des zweiten Halbleiterleistungsbauteils sind deshalb elektrisch in Reihe verbunden.
  • 1 veranschaulicht ein elektronisches Bauelement 1, das zwei vertikale Halbleiterleistungsbauteile 2 und 3 entsprechend einer ersten Ausfuhrungsform umfasst. Das elektronische Bauelement 1 umfasst weiterhin einen Tragerstreifen 4, der Kupfer umfasst, das zwei Chipaufnahmebereichen 5 und 6 zur Verfügung stellt und eine Anschlussklemme 7, die ebenfalls Kupfer umfasst.
  • Der Tragerstreifen 4 umfasst einen ersten Chipaufnahmebereich 5, der lateral großer ist als der zweite Chipaufnahmebereich 6. Die zwei Chipaufnahmebereiche 5 und 6 sind benachbart zu einander und in einem Abstand von einander angeordnet. Die zwei Chipaufnahmebereiche 5 und 6 sind deshalb physisch nicht in Kontakt mit einander. Jeder Chipaufnahmebereich 5, 6 weist eine obere Oberflache 8 auf, auf der die vertikalen Halbleiterbauteile 2 und 3 befestigt sind, und eine gegenuber liegende untere Oberflache 9, die oberflachenmontierbare äußeren Anschlussoberflachen 10 des elektronischen Bauelements 1 zur Verfugung stellt.
  • Das erste vertikale Halbleiterleistungsbauteil 2 ist eine Diode, die eine erste Oberfläche 11 und eine zweite Oberfläche 12 umfasst. Eine Anode 13 ist auf der ersten Oberflache 11 der Diode 2 angeordnet und erstreckt sich uber die Mehrheit der ersten Oberflache 11. Die gegenuber liegende obere Oberfläche 12 der Diode 2 umfasst eine Kathode 14, die sich ebenfalls über die Mehrheit des Oberflächenbereichs der zweiten Seite 12 erstreckt.
  • Eine elektrisch leitfahige Metallanschlusserhebung 15, die Kupfer umfasst, ist auf der Anodenelektrode 12 angeordnet. Die Diode 2 wird durch eine Diffusionslotverbindung 16 auf die obere Oberflache 8 des ersten Chipaufnahmebereichs 5 des Trägerstreifens 4 montiert, die direkt zwischen der äußersten Oberflache der Anschlusserhebung 15 und der oberen Oberfläche 8 des ersten Chipaufnahmebereichs 5 angeordnet ist. Die vertikale Diode 2 ist in Richtung einer außeren Kantenbereich der oberen Oberfläche 8 des ersten Chipaufnahmebereichs 5 angeordnet, der in der Ansicht des in 1 veranschaulichten elektronische Bauelements 1 in Richtung der linken Seite des ersten Chipaufnahmebereichs 5 liegt. Die Anschlusserhebung 15 trennt deshalb die erste untere Oberflache 11 der Diode 2 in einem Abstand von der oberen Oberflache 8 des Tragerstreifens 4.
  • Das zweite vertikale Halbleiterleistungsbauteil 3 ist ein MOSFET Transistorbauteil, das eine erste Oberflache 17 und eine zweite Oberfläche 18 aufweist, die der ersten Oberflache 17 gegenüber liegt. Eine Sourceelektrode 19 und eine Gateelektrode 20 sind auf der ersten Oberflache 17 angeordnet, und eine Drainelektrode 21 ist auf der zweiten Oberfläche 18 des MOSFET Bauteils 3 angeordnet. Eine Vielzahl von Anschlusserhebungen 15 ist auf der Sourceelektrode 19 angeordnet, und eine einzelne Anschlusserhebung 15 ist auf der Gateelektrode 20 angeordnet.
  • Das vertikale MOSFET Bauteil 3 ist so auf den Trägerstreifen 4 montiert, dass die auf der Sourceelektrode 19 angeordnete Anschlusserhebung 15 auf den ersten Chipaufnahmebereich 5 montiert wird und die auf der Gateelektrode 20 angeordnete Anschlusserhebung 15 auf dem zweiten Chipaufnahmebereich 6 des Tragerstreifen 4 angeordnet ist. Der Halbleiterkörper 22 des MOSFET Bauteils 3 erstreckt sich deshalb zwischen den zwei Chipaufnahmebereichen 5 und 6.
  • Jede Anschlusserhebung 15 wird durch eine Diffusionslotverbindung 16 auf die obere Oberfläche 8 ihres entsprechenden Teilbereichs 5, 6 des Tragerstreifens 4 montiert. Die erste Oberflache 17 des MOSFET Bauteils 3 wird deshalb auf Grund der Anschlusserhebungen 15 in einem Abstand von der oberen Oberfläche 8 des Tragerstreifens 4 getrennt. Die Drainelektrode 21 zeigt deshalb nach oben vom Trägerstreifen 4 weg.
  • Da die Anode 13 der Diode 2 und die Sourceelektrode 19 des MOSFET Bauteils 3 beide auf den ersten Chipaufnahmebereich 5 montiert werden, sind sie elektrisch mit demselben Potential verbunden. Die untere Oberflache 9 des ersten Chipaufnahmebereichs 5 des Tragerstreifens 4 stellt deshalb einem gemeinsamen Anoden- und Sourceanschluß des elektronischen Bauelements 1 zur Verfügung, in 1 als A/S bezeichnet. Der zweite Chipaufnahmebereich 6 stellt den Gateanschluß des elektronischen Bauelements 1 zur Verfugung, der in 1 mit G bezeichnet wird.
  • Die Anschlussklemme 7 umfasst einen zentralen Flachteilbereich 23 und zwei periphere Randzonenbereiche 24. Der flache Teilbereich 23 ist lateral allgemein rechteckig, und ein peripherer Randzonenbereich 24 erstreckt sich von jeder der zwei gegenuber liegenden kurzen Seiten des rechteckigen flachen Teilbereichs 23. Der flache Teilbereich weist eine untere Oberfläche 25 und eine obere Oberflache 26 auf, die der ersten Oberflache gegenuber liegt. Jeder periphere Randzonenbereich 24 erstreckt sich nach unten in einer Richtung in Richtung der unteren Oberflache 25 des flachen Teilbereichs 23 und in Richtung der oberen Oberflache 8 des Trägerstreifens 4.
  • Jeder periphere Randzonenbereich erstreckt sich in einen Fußbereich 27, der sich in einer Richtung weg vom Tragerstreifen 4 und den vertikalen Halbleiterbauteilen 2 und 3 erstreckt. Die untere Oberfläche 28 des Fußbereichs 27 ist im Allgemeinen koplanar mit der unteren Oberfläche 9 der zwei Chipaufnahmebereiche 5 und 6 des Tragerstreifens 4. Die untere Oberflache 28 der oberen Anschlussklemme 7 des Bereichs 27 stellt deshalb eine oberflachenmontierbare außere Anschlussoberflache 10 des elektronischen Bauelements 1 zur Verfugung. Der flache Teilbereich 23 ist ausgestattet mit einem lateralen Bereich, der großer ist als der von der Diode 2 und dem MOSTET Bauteil 3 eingenommene laterale Bereich, so dass die Diode 2 und das MOSFET Bauteil 3 lateral innerhalb des von den inneren Seitenwanden 29 der zwei peripheren Randzonenbereiche 24 erzeugten Volumens untergebracht werden konnen. Die zwei peripheren Randzonenbereiche 24 erstrecken sich auf eine Weise über einen Abstand, um eine Hohe zur Verfugung zu stellen, die in der Lage ist, die Hohe des Stapels der vertikalen Halbleiterleistungsbauteile 2 und 3, die Anschlusserhebungen 15 und den Tragerstreifen 4 aufzunehmen.
  • Die untere Oberflache 25 des flachen Teilbereichs 23 wird durch eine Weichlotschicht 30 auf die Kathodenelektrode 14 der Diode 2 und auf die Drainelektrode 21 des MOSFET Bauteils 3 montiert. Die Kathodenelektrode 14 und die Drainelektrode 21 sind elektrisch mit der Anschlussklemme 7 verbunden und liegen auf dem gleichen Potential. Die untere Oberflache 28 der zwei Fußbereiche 27 der Anschlussklemme 7 stellen deshalb einen gemeinsamen äußeren Drain- und Kathodenanschluss zur Verfügung, der in 1 als D/K bezeichnet ist.
  • Das elektronische Bauelement 1 stellt einer elektronischen Schaltung ein MOSFET Bauteil 3 und einen Freilaufdiodenchip 2 zur Verfugung, die parallel mit dem MOSFET Bauteil 3 verbunden sind. Die Schaltung des in 1 gezeigten elektronischen Bauelements 1 ist in 2 veranschaulicht.
  • Das elektronische Bauelement 1 wurde zusammengesetzt durch Erwärmen des Trägerstreifens 4 auf eine Temperatur uber dem Schmelzpunkt des auf der außersten Oberflache der auf der Diode 2 und auf dem MOSFET Bauteil 3 zur Verfugung gestellten Anschlusserhebung 15 angeordneten Diffusionslots. Die Diode 2 wurde uber der oberen Oberflache 8 des Tragerstreifens 4 ausgerichtet mit ihrer ersten Oberflache gegenuber liegend der oberen Flache des Tragerstreifens 4 und die Diffusionslotschicht wurde in Oberflache zu Oberflache Kontakt gebracht mit der oberen Oberflache 8 des Tragerstreifens 4. Intermetallische Phasen formen sich in der Diffusionslotschicht aus auf Grund der Reaktion des Diffusionslots mit dem Kupfer der Anschlusserhebung 15 und des Tragerstreifens 4. Die Diode wird auf dem Tragerstreifen 4 durch die Verfestigung der Schnittstelle und der Erzeugung der Diffusionslotverbindung 16 befestigt. Ebenso wurde das MOSFET Bauteil 3 so befestigt, dass die auf der Sourceelektrode 19 angeordnete Anschlusserhebung 15 durch die Diffusionslotverbindung 16 benachbart zur Diode 2 auf den ersten Teilbereich 5 des Tragerstreifens 4 montiert wird, so dass die auf der Gateelektrode 20 angeordnete Anschlusserhebung 15 mit dem zweiten Chipaufnahmebereich 6 verbunden wird. Die Anschlussklemme 7 wird dann durch eine Lötzinnverbindung an der Kathodenelektrode 14 und der Drainelektrode 21 auf den gegenuber liegenden zweiten Seiten der Diode 2 beziehungsweise des MOSFETs 3 befestigt.
  • 3 veranschaulicht ein elektronisches Bauelement 31 entsprechend einer zweiten Ausfuhrungsform. Das elektronische Bauelement 31 umfasst zusatzlich zu einem Tragerstreifen 4 und einer Anschlussklemme 7 zwei vertikale MOSFET Bauteile 32 und 33. Teile des elektronischen Bauelements 31, die im Wesentlichen die gleichen sind oder dieselbe Funktion ausfuhren, wie jene des in 1 veranschaulichten elektronischen Bauelements 1, werden durch die gleichen Bezugszeichen bezeichnet und werden nicht unbedingt erneut im Detail beschrieben.
  • In der zweiten Ausfuhrungsform umfasst der Tragerstreifen 4 sechs Chipaufnahmebereiche 34, 35, 36, 37, 38, 39, dis physisch von einander getrennt sind und zu einander benachbart angeordnet sind.
  • Das erste MOSFET Bauteil 32 ist ein n-Kanal MOSFET Bauteil, das eine erste Oberfläche 17 aufweist, die eine Sourceelektrode 19 und eine Gateelektrode 20 umfasst, und eine zweite Oberflache 18, die eine Drainelektrode 21 umfasst. Eine Vielzahl von Anschlusserhebungen 15 wird auf der Sourceelektrode 19 zur Verfugung gestellt und eine einzelne Anschlusserhebung 15 wird auf der Gateelektrode 20 zur Verfügung gestellt. Die Sourceelektrode 19 ist auf die obere Oberfläche 8 eines ersten Teilbereichs 34 des Tragerstreifens 4 montiert, und die Gateelektrode 20 ist durch die Anschlusserhebung 15 auf einen zweiten Teilbereich 35 des Tragerstreifens 4 montiert, der benachbart zu dem ersten Teilbereich 34 angeordnet ist. Das erste MOSFET Bauteil 32 erstreckt sich deshalb zwischen dem ersten Chipaufnahmebereich 34 und dem zweitem Chipaufnahmebereich 35 des Tragerstreifens 4.
  • Der erste Chipaufnahmebereich 34 des Tragerstreifens 4 stellt den Sourceanschluß fur das erste MOSFET Bauteil 20 zur Verfugung und ist als S1 bezeichnet. Der zweite Chipaufnahmebereich 35 des Tragerstreifens 4 stellt den Gateanschluß für das erste MOSFET Bauteil 32 zur Verfugung und ist gemaß 3 mit G1 bezeichnet.
  • Die Drainelektrode 21 des ersten MOSFET Bauteils 20 liegt nach oben von der oberen Oberfläche 8 des Tragerstreifens 4 weg gerichtet. Das erste MOSFET Bauteil 32 ist ein n-Kanal Bauteil, so dass die Sourceelektrode mit Massepotential beschaltet ist und die Drainelektrode mit einem hohen Potential beschaltet ist.
  • Das zweite MOSFET Bauteil 33 ist ein p-Kanal MOSFET Bauteil. Gleich dem ersten MOSFET Bauteil 32 umfasst das zweite MOSFET Bauteil 33 eine erste Oberflache 17, die eine Gateelektrode 20 und eine Sourceelektrode 19 und eine zweite Oberflache 18 umfasst, die eine Drainelektrode 21 umfasst. Eine einzelne Anschlusserhebung 15 ist auf der Gateelektrode 20 angeordnet, und eine Vielzahl von Anschlusserhebungen, von denen zwei aus der Ansicht der 3 ersehen werden konnen, ist auf der Sourceelektrode 20 angeordnet.
  • Das zweite MOSFET Bauteil 33 ist auf zwei Teilbereiche 36 und 37 des Trägerstreifens 4 montiert, die benachbart zu dem ersten MOSFET Bauteil 32 sind. Die übrigen zwei Teilbereiche 38 und 39 des Tragerstreifens 4 sind in zwei gegenuber liegenden äußersten Bereichen des Tragerstreifens 4 angeordnet. Die zwei Teilbereiche 36 und 37 des Tragerstreifens 4 sind benachbart zu den Teilbereichen 34 und 35 angeordnet. Die Gateelektrode 19 des zweiten MOSFET Bauteils 33 ist durch die Anschlusserhebung 15 und die Diffusionslotverbindung 16 auf einen dritten Teilbereich 36 des Trägerstreifens 4 montiert, und die Sourceelektrode 20 ist durch die Anschlusserhebungen 15 und ihren entsprechenden Lötzinnverbindungen 16 auf den vierten Teilbereich 37 montiert. Das zweite MOSFET Bauteil 33 erstreckt sich deshalb zwischen den zwei Chipaufnahmebereichen 36 und 37 des Trägerstreifens 4.
  • Das zweite MOSFET Bauteil 33 ist ein p-Kanal Bauteil, so dass die Sourceelektrode 20 mit einem hohen Potential und die Drainelektrode 21 mit einem niedrigeren Potential beschaltet ist. Der Teilbereich 36 des Trägerstreifens 4 stellt deshalb den Gateanschluß fur das zweite MOSFET Bauteil 33 zur Verfugung und ist in 3 mit G2 bezeichnet. Der vierte Chipaufnahmebereich 37 des Tragerstreifens 4 stellt den Sourceanschluß fur das zweite MOSFET Bauteil 33 zur Verfugung und ist in 3 als S2 bezeichnet. Die zwei Gateteilbereiche 35 und 36 des Tragerstreifens 4 sind benachbart zu einander angeordnet.
  • Die Anschlussklemme 7 umfasst einen lateral rechteckigen flachen Teilbereich 23 und zwei periphere Randzonenbereiche 24, die sich von jeder der zwei gegenüber liegenden kurzen Seiten des flachen Gewebesteilbereichs 23 erstrecken. Der flache Teilbereich 23 ist mit einer ausreichenden Fläche ausgestattet, so dass die zwei MOSFET Bauteile 32 und 33 benachbart zu einander auf der unteren Oberflache 25 des flachen Teilbereichs 23 befestigt werden konnen und zwischen den Innenwanden 29 der zwei gegenuber liegenden peripheren Teilbereiche 24 untergebracht sind. Deshalb sind die Drainelektrode 21 des ersten MOSFET Bauteils 32 und die Drainelektrode 21 des zweiten MOSFET Bauteils 33 beide elektrisch mit der Anschlussklemme 7 verbunden und sind daher mit demselben Potential beschaltet.
  • Die Anschlussklemme 7 unterscheidet sich in dieser Ausfuhrungsform der Erfindung von der in 1 gezeigten darin, dass die unteren Oberflachen 28 der Fußbereiche 27 der peripheren Randzonenbereiche auf der oberen Oberfläche 8 der zwei außersten Teilbereiche 38 und 39 des Tragerstreifens 4 angeordnet sind. Die unteren Oberflachen 28 werden durch Weichlotverbindungen auf den Trägerstreifen 4 montiert.
  • Das elektronische Bauelement 31 stellt deshalb eine Halbbruckenschaltung zur Verfugung, wie in 4 veranschaulicht ist. Die unteren Oberflachen 9 der zwei außersten Teilbereiche 38 und 39 des Tragerstreifens 4 stellen einen in 3 als D12 bezeichneten Drainanschluss sowohl für das erste MOSFET Bauteil 32 als auch fur das zweite MOSFET Bauteil 33 zur Verfugung.
  • Wie in der Schaltung des elektronischen Bauelements 31 gemaß 4 veranschaulicht ist, umfasst das elektronische Bauelement 31 weiterhin eine mit L bezeichnete Impedanz und eine mit C bezeichnete Kapazität, um die Halbbrückenschaltung zu vervollstandigen.
  • 5 veranschaulicht ein elektronisches Bauelement 40 entsprechend einer dritten Ausführungsform. Das elektronische Bauelement 40 umfasst ein Basisbauelement 41 und ein Stapelbauelement 42, das auf dem Basisbauelement 41 angeordnet ist. Das Basisbauelement 41 umfasst einen Trägerstreifen 4, eine Diode 2, einen MOSFET 3 und eine Basisanschlussklemme 43. Das Basisbauelement 41 weist eine ahnliche Anordnung auf wie das in 1 veranschaulichte elektronische Bauelement 1. Das Basisbauelement 41 stellt ein MOSFET Bauteil 3 zur Verfügung, das elektrisch parallel mit der Diode 2 verbunden ist.
  • Die Basisanschlussklemme 43 umfasst eine obere Oberflache 26 und eine untere Oberfläche 25 und zwei periphere Randzonenbereiche 24, die sich in einer Richtung in Richtung der oberen Oberfläche 8 des Tragerstreifens 4 erstrecken. Jeder periphere Randzonenbereich erstreckt sich in einen Fußbereich 27, die sich in einer Richtung weg von den Seitenwanden des Teilbereichs des Tragerstreifens 4 erstreckt, an die er angrenzt.
  • Die untere Oberflache 28 von jedem der Fußbereiche 27 stellt eine oberflachenmontierbare außere Anschlussoberflache 10 des elektronischen Bauelements zur Verfugung. Die Kathode 14 der Diode 2 und die Drainelektrode 21 des MOSFET Bauteils 3 sind benachbart zu einander auf der unteren Oberfläche 25 der Basisanschlussklemme 43 befestigt. Die Basisanschlussklemme 43 stellt eine gemeinsame elektrische Verbindung zwischen der Kathode der Diode 2 und der Drainelektrode 21 des MOSFET Bauteils 3 zur Verfugung.
  • Das Stapelbauelement 42 des elektronischen Bauelements 40 umfasst eine Diode 2' und das MOSFET Bauteil 3'. Die Diode 2' weist eine erste Oberfläche 11' auf, die eine Anode 13' umfasst, und eine zweite Oberfläche 12', die eine Kathode 14' umfasst. Die Diode 2' des Stapelbauelements 42 ist so auf die obere Oberfläche 26 der Basisanschlussklemme 43 montiert, dass die Kathode 14' durch eine Diffusionslotverbindung 44 auf die obere Oberfläche 26 montiert ist. Im Stapelbauelement 42 liegt der Anodenanschluss 13' nach oben von dem Tragerstreifen 4 weg gerichtet. Die Kathode 14' ist elektrisch mit der Basisanschlussklemme 43 verbunden und liegt auf dem Potential des Drainanschlusses 21 und des Kathodenanschlusses 14 der Diode 2 beziehungsweise des MOSFETs 3 des Basisbauelements 41.
  • Das Stapelbauelement 42 umfasst ebenfalls ein MOSFET Bauteil 3', das eine erste Oberflache 17' umfasst, die eine Sourceelektrode 19' und eine Gateelektrode 20' und eine zweite Oberfläche 18' umfasst, die eine Drainelektrode 21' umfasst.
  • Das MOSFET Bauteil 3' des Stapelbauelements 42 ist mit seiner Drainelektrode 21' auf der oberen Oberflache 26 der Basisanschlussklemme 43 befestigt. Die Drainelektrode 21' des MOSFET Bauteils 3 ist elektrisch mit der Basisanschlussklemme 43 verbunden und liegt auf demselben Potential wie die Anoden der Dioden 2 von sowohl dem Basisbauelements 41 als auch dem Stapelbauelement 42 und der Drainelektrode 21 des Basis-MOSFET 3. Die unteren Oberflachen 28 des Fußbereichs 24 der Basisanschlussklemme 43 stellen deshalb die Drainanschlusse zu jedem der vier vertikalen Halbleiterbauelemente des elektronischen Bauelements 40 zur Verfugung und sind mit D12/K12 bezeichnet.
  • Die Sourceelektrode 19' des MOSFET Bauteils 3' des Stapelbauelements 42 und die Anode 13' der Diode 2' des Stapelbauelements 42 sind durch eine erste Stapelanschlussklemme 47 auf die untere Oberflache 45 des flachen Teilbereichs 46 montiert. Die erste Stapelanschlussklemme 47 umfasst auch einen peripheren Randzonenbereich 48, der sich in einer Richtung von der unteren Oberflache 45 des flachen Teilbereichs 46 der Stapelanschlussklemme 47 in Richtung der oberen Oberflache 48 des Tragerstreifens 4 erstreckt. Der periphere Randzonenbereich 48 erstreckt sich auch in einen Fußbereich, der aus der Sicht im Querschnitt gemäß 5 nicht ersehen werden kann. Die untere Oberfläche des Fußbereichs ist im Allgemeinen koplanar mit der unteren Oberfläche 28 des Fußbereichs der Basisanschlussklemme 43 und mit der unteren Oberflache 9 des Trägerstreifens 4. Die Anode 13' der Diode 2' und die Sourceelektrode 19' des MOSFETs 3' des Stapelbauelements 42 sind deshalb elektrisch durch einen einzelnen Anschluss uber die oberflächenmontierbaren äußeren Anschlussbereiche 10 des elektronischen Bauelements 40 zugänglich.
  • Die Anordnung der ersten Stapelanschlussklemme 47 und der Basisanschlussklemme 41 stellen ein Stapelbauelement 42 zur Verfügung, in dem die Diode 2' elektrisch parallel mit dem MOSFET Bauteil 3' verbunden ist. Eine zweite Stapelanschlussklemme 49 Ist mit einem flachen Teilbereich 50 ausgestattet, der auf das Gate 20 des MOSEET Bauteils 3 des Stapelbauelements 42 montiert ist. Ähnlich dem ersten Stapelbauelement 47 umfasst die zweite Stapelanschlussklemme 49 einen peripheren Randzonenbereich 41, der sich aus einem Kantenbereich des flachen Teilbereichs 50 in einer Richtung in Richtung der oberen Oberfläche 8 des Trägerstreifens 4 erstreckt und in einem Fußbereich mit einer unteren Oberflache endet, die im Allgemeinen koplanar mit der unteren Oberflache der Fußbereiche des Basisbauelements 41 und mit der unteren Oberfläche 9 des Tragerstreifens 4 ist.
  • Das elektronische Bauelement 40 stellt deshalb eine Schaltung zur Verfugung, in der die Drainelektroden 21, 21' von den zwei Leistungs-MOSFETs 3, 3' und die Kathodenelektroden 14, 14' der zwei Dioden 2, 2' auf demselben Potential liegen.
  • Die Basisanschlussklemme 41 und die Stapelanschlussklemmen 47 und 49 konnen mit einer solchen Form zur Verfugung gestellt werden, dass die Fußbereiche der Anschlussklemme ineinander verschachtelt sind, um das elektronische Bauelement zur Verfugung zu stellen, das äußere Anschlussoberflachen, angeordnet in einer Reihe auf zwei gegenüber liegenden Seiten des elektronischen Bauelements 40 aufweist. Die Basisanschlussklemme 41 und die Stapelanschlussklemmen 47 und 49 konnen auch mit einer solchen Form zur Verfügung gestellt werden, dass die Fußbereiche der Stapelanschlussklemmen auf zwei gegenüber liegenden Seiten des elektronischen Bauelements 40 angeordnet sind und die Fußbereiche der Basisanschlussklemme auf zwei gegenuber liegenden Seiten und zwischen den Fußbereichen der Stapelanschlussklemmen angeordnet sind. Diese Ausfuhrungsform des elektronischen Bauelements 40 umfasst außere Anschlussbereiche auf vier Selten des Rechtecks.
  • Das elektronische Bauelement 40 kann erstens zusammengesetzt werden durch Zusammensetzen des Basisbauelements 41 in einer ahnlichen Weise, wie die fur das elektronische Bauelement 1 der 1 beschriebene. Die zwei vertikalen elektronischen Stapelbauelemente 2' und 3' konnen dann auf die obere Oberflache 26 der der Basisanschlussklemme 43 montiert werden und dann die ersten mit der Anode 13' der Diode 2' verbundenen Stapelanschlussklemmen 47 und die Sourceelektrode 19' des MOSFET Bauteils 3'. Die zweite Stapelanschlussklemme 49 wird mit der Gateelektrode 20' des MOSFET Bauteils 3' verbunden.
  • Bezugszeichenliste
    • 1
    erstes elektronisches Bauelement
    2
    Diode
    2'
    Diode
    3
    MOSFET
    3'
    MOSFET
    4
    Tragerstreifen
    5
    erster Chipaufnahmebereich
    6
    zweiter Chipaufnahmebereich
    7
    Anschlussklemme
    8
    obere Oberflache des Tragerstreifens
    9
    untere Oberfläche des Tragerstreifens
    10
    oberflachenmontierbare außere Anschlussoberflache
    11
    erste Oberflache der Diode
    11'
    erste Oberflache der Diode
    12
    zweite Oberfläche der Diode
    12'
    zweite Oberfläche der Diode
    13
    Anode
    13'
    Anode
    14
    Kathode
    14'
    Kathode
    15
    Anschlusserhebung
    16
    Diffusionslotverbindung
    17
    erste Oberfläche des MOSFET
    17'
    erste Oberflache des MOSFET
    18
    zweite Oberflache des MOSFET
    18'
    zweite Oberfläche des MOSFET
    19
    Sourceelektrode
    19'
    Sourceelektrode
    20
    Gateelektrode
    20'
    Gateelektrode
    21
    Drainelektrode
    21'
    Drainelektrode
    22
    Halbleiterkorper
    23
    flacher Teilbereich der Anschlussklemme
    24
    peripherer Randzonenbereich der Anschlussklemme
    25
    untere Oberfläche des flachen Teilbereichs
    26
    obere Oberflache des flachen Teilbereichs
    27
    Fußbereich
    28
    untere Oberfläche des Fußbereichs
    29
    innere Seitenwand
    30
    Weichlotschicht
    31
    zweites elektronisches Bauelement
    32
    erstes MOSFET Bauteil
    33
    weites MOSFET Bauteil
    34
    erster Chipaufnahmebereich
    35
    zweiter Chipaufnahmebereich
    36
    dritter Chipaufnahmebereich
    37
    vierter Chipaufnahmebereich
    38
    erster Stapelteilbereich
    39
    zweiter Stapelteilbereich
    40
    drittes elektronisches Bauelement
    41
    Basisbauelement
    42
    Stapelbauelement
    43
    Basisanschlussklemme
    44
    Diffusionslotverbindung
    45
    untere Oberflache der ersten Stapelanschlussklemme
    46
    flacher Teilbereich der ersten Stapelanschlussklemme
    47
    erste Stapelanschlussklemme
    48
    peripherer Randzonenbereich
    49
    zweite Stapelanschlussklemme
    50
    flacher Teilbereich der zweiten Anschlussklemme
    51
    peripherer Randzonenbereich

Claims (25)

  1. Elektronisches Bauelement, umfassend: – mindestens zwei vertikale Halbleiterleistungsbauteile (2, 3), wobei jedes vertikale Halbleiterbauteil (2, 3) eine erste Seite (11, 17) und eine zweite der ersten Seite (11, 17) gegenüber liegende Seite (12, 18) umfasst, wobei mindestens eine erste Lastelektrode (13, 19) auf der ersten Seite (11, 17) angeordnet ist und mindestens eine zweite Lastelektrode (14, 21) auf der zweiten Seite (12, 18) angeordnet ist, – eine elektrisch leitfähige Anschlussklemme (7), wobei die Anschlussklemme (7) einen flachen Teilbereich (23) umfasst und mindestens einen peripheren Randzonenbereich (24), der sich von einem Kantenbereich des flachen Teilbereichs (23) in einer Richtung in Richtung der unteren Seite (25) des flachen Teilbereichs (23) erstreckt, – eine Vielzahl von oberflachenmontierbaren außeren Anschlussoberflächen (10), – einen Tragerstreifen (4), der eine untere Oberfläche (9) umfasst, die die oberflächenmontierbaren äußeren Anschlussoberflächen (10) vorsieht und eine obere Oberfläche (8), die mindestens zwei Chipaufnahmebereiche (5, 6) vorsieht, wobei jedes der mindestens zwei vertikalen Halbleiterleistungsbauteile (2, 3) zwischen der oberen Oberfläche (8) des Trägerstreifens (4) und der unteren Oberfläche (29) des flachen Teilbereichs (23) der Anschlussklemme (7) angeordnet ist und an der oberen Oberflache (8) des Trägerstreifens (4) und an der unteren Oberflache (25) des flachen Teilbereichs (23) der Anschlussklemme (7) befestigt ist und mit der oberen Oberflache (8) des Trägerstreifens (4) und mit der unteren Oberflache (25) des flachen Teilbereichs (23) der Anschlussklemme (7) elektrisch verbunden ist.
  2. Elektronisches Bauelement nach Anspruch 1, wobei die zweite Lastelektrode (14, 21) jedes Halbleiterleistungsbauteils (2, 3) an der unteren Oberfläche (25) des flachen Teilbereichs (23) der Anschlussklemme (7) befestigt ist und die erste Seite (11, 17) von jedem Halbleiterleistungsbauteil (2, 3) an der oberen Seite (8) des Trägerstreifens (4) befestigt ist.
  3. Elektronisches Bauelement nach Anspruch 2, wobei ein erstes vertikales Halbleiterleistungsbauteil (3) eines aus der Gruppe ist, die aus einem Leistungs-MOSFET und einem IGBT besteht, die erste Seite (17) weiterhin mindestens eine Steuerelektrode (20) umfasst, und wobei ein zweites vertikales Halbleiterleistungsbauteil (2) eines aus der Gruppe ist, die aus einer Diode, einer Freilaufdiode und einer Schottky Diode besteht.
  4. Elektronisches Bauelement nach Anspruch 2, wobei das erste vertikale Halbleiterleistungsbauteil (32) eines aus der Gruppe ist, die aus einem Leistungs-MOSFET und einem IGBT besteht und das zweite Halbleiterleistungsbauteil (33) eines aus der Gruppe ist, die aus einem Leistungs-MOSFET und einem IGBT besteht, wobei die erste Seite (17) des ersten vertikale Halbleiterleistungsbauteils (32) weiterhin mindestens eine Steuerelektrode (20) umfasst und die erste Seite (17) des zweiten Halbleiterleistungsbauteils (33) weiterhin mindestens eine Steuerelektrode (20) umfasst.
  5. Elektronisches Bauelement nach Anspruch 4, wobei das erste vertikale Halbleiterleistungsbauteil (32) und das zweite vertikale Halbleiterleistungsbauteil (33) konfiguriert sind, um eine Halbbruckenschaltung zur Verfugung zu stellen.
  6. Elektronisches Bauelement nach Anspruch 4, wobei das erste vertikale Halbleiterleistungsbauteil (32) ein n-Kanal Bauteil ist und das zweite vertikale Halbleiterleistungsbauteil (33) ein p-Kanal Bauteil ist.
  7. Elektronisches Bauelement nach Anspruch 4, das weiterhin eine Schottky Diode umfasst.
  8. Elektronisches Bauelement nach Anspruch 7, wobei die Schottky Diode parallel zu dem zweiten vertikalen Halbleiterleistungsbauteil konfiguriert ist.
  9. Elektronisches Bauelement nach Anspruch 1, wobei die Anschlussklemme (7) mindestens zwei periphere Randzonenbereiche (24) umfasst, ein peripherer Randzonenbereich sich von zwei gegenüber liegenden Kantenbereichen des flachen Teilbereichs (23) erstreckt, wobei jeder periphere Randzonenbereich (24) sich in einen Fußbereich (27) erstreckt, wobei die untere Oberfläche (28) des Fußbereichs (27) von jedem der peripheren Randzonenbereiche (24) eine oberflachenmontierbare äußere Anschlussoberfläche (10) zur Verfugung stellt.
  10. Elektronisches Bauelement nach Anspruch 1, wobei die Anschlussklemme (2) mindestens zwei periphere Randzonenbereiche (24) umfasst, ein peripherer Randzonenbereich (24) sich von zwei gegenüber liegenden Kantenbereichen des flachen Teilbereichs (23) erstreckt, wobei sich jeder periphere Randzonenbereich (24) in einen Fußbereich (27) erstreckt, wobei der Trägerstreifen (4) weiterhin zwei äußere Teilbereiche (28, 29) umfasst, und wobei der Fußbereich (27) von einem peripheren Randzonenbereichs (24) an jedem außeren Teilbereich (38, 39) des Trägerstreifens (4) befestigt ist und mit jedem außeren Teilbereich (38, 39) des Trägerstreifens (4) elektrisch verbunden ist.
  11. Elektronisches Bauelement, umfassend ein Basisbauelement (40) und mindestens eins Stapelbauelement (41), wobei das Basisbauelement (40) umfasst: – mindestens zwei vertikale Basisalbleiterleistungsbauteile (2, 3), jedes vertikale Basisalbleiterleistungsbauteil (2, 3) eine erste Seite (11, 17) und eine zweite der ersten Seite (1, 17) gegenuber liegende Seite (12, 18) umfasst, wobei mindestens eine erste Lastelektrode (13, 19) auf der ersten Seite (11, 17) angeordnet ist und mindestens eine zweite Lastelektrode (14, 21) auf der zweiten Seite (12, 18) angeordnet ist, – eine elektrisch leitfähige Basisanschlussklemme (43), wobei die Basisanschlussklemme (43) einen flachen Basisflachteilbereich (23) und mindestens einen peripheren Basisrandzonenbereich (24) umfasst, wobei der flache Basisflachteilbereich (23) eine untere Seite (25) und eine obere Seite (26) aufweist, wobei sich ein peripherer Basisrandzonenbereich (24) von einem Kantenbereich des flachen Basisflachteilbereichs (23) in einer Richtung in Richtung der unteren Seite (25) des flachen Basisflachteilbereichs (43) erstreckt, – eine Vielzahl von oberflachenmontierbaren außeren Anschlussoberflachen (10), wobei jedes der mindestens zwei vertikalen Basishalbleiterleistungsbauteile (2, 22) an der unteren Oberflache (25) des flachen Basisflachteilbereichs (23) der Basisanschlussklemme (43) befestigt ist und mit der unteren Oberflache (25) des flachen Basisflachteilbereichs (23) der Basisanschlussklemme (43) elektrisch verbunden ist, und wobei das Stapelbauelement (42) umfasst: – mindestens zwei vertikale Stapelhalbleiterleistungsbauteile (2', 3'), wobei jedes Stapelhalbleiterleistungsbauteil (2', 3') eine erste Seite (11', 17') und eine zweite Seite (12', 18') umfasst, die der ersten Seite (11', 17') gegenüber liegt, wobei mindestens eine erste Lastelektrode (13', 19') auf der ersten Seite (11', 17') angeordnet ist und mindestens eine zweite Lastelektrode (14', 21') auf der zweiten Seite (12' 18') angeordnet ist, wobei jedes der vertikalen Stapelhalbleiterleistungsbauteile (2', 3') an der oberen Oberflache (26) der Basisanschlussklemme (43) des Basisbauelements (41) befestigt ist und mit der oberen Oberfläche (26) der Basisanschlussklemme (43) des Basisbauelements (43) elektrisch verbunden ist.
  12. Elektronisches Bauelement nach Anspruch 11, wobei die zweite Lastelektrode (14' 21') von jedem der vertikalen Stapelhalbleiterleistungsbauteile (2', 3') auf die obere Oberfläche (26) des flachen Basisflachteilbereichs (23) der Basisanschlussklemme (43) montiert ist und wobei die erste Lastelektrode (13', 19') von jedem der vertikalen Stapelhalbleiterleistungsbauteile (2', 3') elektrisch von den oberflächenmontierbaren äußeren Anschlussoberflächen (10) des Basisbauelements (43) zugänglich ist.
  13. Elektronisches Bauelement nach Anspruch 11, wobei weiterhin mindestens zwei Stapelanschlussklemmen (47, 49) umfasst sind, wobei jede Stapelanschlussklemme (47, 49) einen flachen Teilbereich (46, 50) umfasst und einen peripheren Randzonenbereich (48, 51), der sich von einem Kantenbereich des flachen Teilbereichs (46, 50) in einer Richtung in Richtung der unteren Oberflache (45) des flachen Teilbereichs (46, 50) erstreckt.
  14. Elektronisches Bauelement nach Anspruch 13, wobei sich jeder periphere Stapelrandzonenbereich (48, 51) in einen Fußbereich erstreckt, wobei die untere Oberflache des Fußbereichs von jedem der peripheren Stapelrandzonenbereiche (48, 51) eine oberflachenmontierbare äußere Anschlussoberfläche (10) zur Verfügung stellt.
  15. Elektronisches Bauelement nach Anspruch 11, wobei das Basisbauelement (42) weiterhin einen Trägerstreifen (4) umfasst, der eine untere Oberflache (9), die die oberflächenmontierbaren außeren Anschlussoberflächen (10) zur Verfügung stellt, eine obere Oberfläche (8) und mindestens zwei Chipaufnahmebereiche (5, 6) umfasst, wobei die mindestens zwei vertikalen Basishalbleiterleistungsbauteile (2, 3) auf der oberen Oberfläche (8) der Chipaufnahmebereiche (5, 6) des Tragerstreifens (4) montiert sind und mit der oberen Oberflache (8) der Chipaufnahmebereiche (5, 6) des Trägerstreifens (4) elektrisch verbunden sind.
  16. Elektronisches Bauelement nach Anspruch 13, wobei sich jeder periphere Stapelrandzonenbereich (48, 51) in einen Fußbereich erstreckt und wobei ein Trägerstreifen (4) zur Verfugung gestellt wird, der weiterhin zwei außere Teilbereiche umfasst, wobei ein Fußbereich eines peripheren Stapelrandzonenbereichs (48, 51) an mit jedem außeren Teilbereich des Trägerstreifens (4) befestigt ist und mit jedem außeren Teilbereich des Tragerstreifens (4) elektrisch verbunden ist.
  17. Elektronisches Bauelement nach Anspruch 11, wobei ein erstes vertikales Basishalbleiterleistungsbauteil (22) eines aus der Gruppe ist, die aus einem Leistungs-MOSFET und einem IGBT besteht und die erste Seite weiterhin mindestens eine Steuerelektrode (20) umfasst und ein zweites vertikales Basishalbleiterleistungsbauteil (2) eines aus der Gruppe ist, die aus einer Diode, einer Freilaufdiode und einer Schottky Diode besteht.
  18. Elektronisches Bauelement nach Anspruch 17, wobei ein erstes vertikales Stapelhalbleiterleistungsbauteil (3') eines aus der Gruppe ist, die aus einem Leistungs-MOSFET und einem IGBT besteht und die erste Seite weiterhin mindestens eine Steuerelektrode (20') umfasst und ein zweites vertikales Stapelhalbleiterleistungsbauteil (2') eines aus der Gruppe ist, die aus einer Diode, einer Freilaufdiode und einer Schottky Diode besteht.
  19. Elektronisches Bauelement nach Anspruch 11, wobei ein erstes vertikales Basishalbleiterleistungsbauteil (22') eines aus der Gruppe ist, die aus einem Leistungs-MOSFET und einem IGBT besteht, wobei die erste Seite (17') weiterhin mindestens eine Steuerelektrode (20') umfasst, und wobei ein zweites vertikales Basishalbleiterleistungsbauteil eines aus der Gruppe ist, die aus einem Leistungs-MOSFET und einem IGBT besteht, wobei die erste Seite weiterhin mindestens eine Steuerelektrode umfasst.
  20. Elektronisches Bauelement nach Anspruch 19, wobei ein erstes Stapelhalbleiterleistungsbauteil (3') eines aus der Gruppe ist, die aus einem Leistungs-MOSFET und einem IGBT besteht und ein zweites Stapelhalbleiterleistungsbauteil eines aus der Gruppe ist, die aus einem Leistungs-MOSFET und einem IGBT besteht, wobei die erste Seite (18') des ersten Stapelhalbleiterleistungsbauteils (3') und die erste Seite des zweiten Stapelhalbleiterleistungsbauteils weiterhin mindestens eine Steuerelektrode (21') umfasst.
  21. Verfahren, umfassend: – Bereitstellen von mindestens zwei vertikalen Basishalbleiterleistungsbauteilen (2, 22), wobei jedes vertikale Basishalbleiterleistungsbauteil (2, 22) eine erste Seite (11, 17) und eine zweite Seite (12, 18) umfasst, die der ersten Seite (11, 17) gegenuber liegt, wobei mindestens eine erste Lastelektrode (13; 19) auf der ersten Seite (11, 17) angeordnet ist und mindestens eine zweite Lastelektrode (14, 21) auf der zweiten Seite (12, 18) angeordnet ist, – Bereitstellen einer elektrisch leitfahigen Basisanschlussklemme (43), wobei die Basisanschlussklemme (43) einen flachen Basisflachteilbereich (23) und mindestens einen peripheren Basisrandzonenbereich (24) umfasst, wobei der flache Basisflachteilbereich (23) eine untere Seite (25) und eine obere Seite (26) aufweist, wobei sich ein peripherer Basisrandzonenbereich (24) von einem Kantenbereich des flachen Basisflachteilbereich (23) in einer Richtung in Richtung der unteren Seite (25) des flachen Basisflachteilbereichs (23) erstreckt, – eine Vielzahl von oberflachenmontierbaren außeren Anschlussoberflächen (10), – Befestigen und elektrisches Verbinden von jedem der mindestens zwei vertikalen Basishalbleiterleistungsbauteile (2, 22,) zu und mit der unteren Oberflache (25) des flachen Basisflachteilbereichs (23) der Basisanschlussklemme (43), – Bereitstellen von mindestens zwei vertikalen Stapelhalbleiterleistungsbauteilen (2', 3'), wobei jedes vertikale Stapelhalbleiterleistungsbauteil (2', 3') eine erste Seite (11', 17') und eine zweite Seite (12', 18') umfasst, die der ersten Seite (11', 17') gegenüber liegt, wobei mindestens eine erste Lastelektrode (13', 17') auf der ersten Seite (11' 17') angeordnet ist und mindestens eine zweite Lastelektrode (14', 18') auf der zweiten Seite (12', 18') angeordnet ist, – Befestigen und elektrisches Verbinden von jedem der mindestens zwei vertikalen Stapelhalbleiterleistungsbauteile (2', 3') zu und mit der oberen Oberfläche (26) der Basisanschlussklemme (43) des Basisbauelements (40).
  22. Verfahren nach Anspruch 21, wobei die zweite Lastelektrode (14, 21) von jedem der vertikalen Basishalbleiterbauteile (2, 22) an der unteren Oberflache (25) des flachen Teilbereichs (23) der Basisanschlussklemme (43) befestigt ist und wobei die zweite Lastelektrode (14', 18') von jedem der vertikalen Stapelhalbleiterbauteile (2', 3') an der oberen Oberflache (26) des flachen Teilbereichs (23) der Basisanschlussklemme (43) befestigt ist.
  23. Verfahren nach Anspruch 22, wobei die zweite Lastelektrode (14, 21) von jedem der vertikalen Basishalbleiterbauteile (2, 22) durch einen Diffusionslotprozess an der unteren Oberflache (25) des flachen Teilbereichs (23) der Basisanschlussklemme (43) befestigt ist und wobei die zweite Lastelektrode (14', 18') von jedem der vertikalen Stapelhalbleiterbauteile (2', 3') durch einen Diffusionslotprozess an der oberen Oberflache (26) des flachen Teilbereichs (23) der Basisanschlussklemme (43) befestigt ist.
  24. Verfahren nach Anspruch 22, wobei ein Trägerstreifen (4) zur Verfugung gestellt wird, wobei der Trägerstreifen (4) eine untere Oberflache (9) umfasst, die oberflächenmontierbare außere Anschlussoberflächen (10) zur Verfugung stellt, und eine obere Oberfläche (8) und mindestens zwei Chipaufnahmebereiche (5, 6) umfasst, wobei die vertikalen Basishalbleiterleistungsbauteile (2, 22) befestigt sind an und elektrisch verbunden sind mit der oberen Oberfläche (8) der Chipaufnahmebereiche (5, 6).
  25. Verfahren nach Anspruch 22, wobei mindestens zwei Stapelanschlussklemmen (47, 49) zur Verfugung gestellt werden, wobei jede Stapelanschlussklemme (47, 49) einen flachen Teilbereich (46, 50) umfasst und einen peripheren Randzonenbereich (48, 51), der sich von einem Kantenbereich des flachen Teilbereichs (46, 50) in einer Richtung in Richtung der unteren Oberfläche des flachen Teilbereichs (46, 50) erstreckt, wobei eine Stapelanschlussklemme (47) auf mindestens der ersten Lastelektrode (13'; 19') des ersten und des zweiten vertikalen Stapelhalbleiterleistungsbauteils (2', 3') montiert ist und wobei die ersten Lastelektroden (13', 19') des ersten und des zweiten vertikalen Stapelhalbleiterleistungsbauteils (2'; 3') elektrisch von oberflachenmontierbaren äußeren Anschlussoberflächen (10) des elektronischen Bauelements (40) zuganglich sind.
DE102007025248A 2006-05-31 2007-05-30 Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung Expired - Fee Related DE102007025248B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/421,297 US7271470B1 (en) 2006-05-31 2006-05-31 Electronic component having at least two semiconductor power devices
US11/421,297 2006-05-31

Publications (2)

Publication Number Publication Date
DE102007025248A1 DE102007025248A1 (de) 2007-12-06
DE102007025248B4 true DE102007025248B4 (de) 2012-07-19

Family

ID=38481773

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007025248A Expired - Fee Related DE102007025248B4 (de) 2006-05-31 2007-05-30 Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US7271470B1 (de)
DE (1) DE102007025248B4 (de)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
US7733659B2 (en) * 2006-08-18 2010-06-08 Delphi Technologies, Inc. Lightweight audio system for automotive applications and method
US20100247955A1 (en) * 2006-09-29 2010-09-30 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same
KR100850072B1 (ko) * 2006-11-03 2008-08-04 동부일렉트로닉스 주식회사 웨이퍼 컷 앵글의 보상 기능을 가지는 이온주입장치 및이를 이용한 이온주입방법
DE102007007142B4 (de) * 2007-02-09 2008-11-13 Infineon Technologies Ag Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
US7880280B2 (en) * 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component
DE102007018914B4 (de) * 2007-04-19 2019-01-17 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
DE102007039916A1 (de) * 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
US8642394B2 (en) * 2008-01-28 2014-02-04 Infineon Technologies Ag Method of manufacturing electronic device on leadframe
US8410590B2 (en) * 2008-09-30 2013-04-02 Infineon Technologies Ag Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US8138587B2 (en) 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
US8148815B2 (en) * 2008-10-13 2012-04-03 Intersil Americas, Inc. Stacked field effect transistor configurations
US8168490B2 (en) * 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
US8093695B2 (en) * 2009-09-04 2012-01-10 International Rectifier Corporation Direct contact leadless flip chip package for high current devices
US8586419B2 (en) * 2010-01-19 2013-11-19 Vishay-Siliconix Semiconductor packages including die and L-shaped lead and method of manufacture
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US8497573B2 (en) 2011-01-03 2013-07-30 International Rectifier Corporation High power semiconductor package with conductive clip on multiple transistors
US8853706B2 (en) * 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
US8546849B2 (en) * 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US8853707B2 (en) * 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
US8436429B2 (en) * 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method
US9524957B2 (en) 2011-08-17 2016-12-20 Intersil Americas LLC Back-to-back stacked dies
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US8975711B2 (en) 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US8581416B2 (en) * 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
US9147637B2 (en) 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
US20130264721A1 (en) * 2012-04-05 2013-10-10 Infineon Technologies Ag Electronic Module
CN102664175A (zh) * 2012-05-02 2012-09-12 无锡虹光半导体技术有限公司 一种电源转换芯片的多芯片封装结构
US8698293B2 (en) * 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
US8896106B2 (en) * 2012-07-09 2014-11-25 Infineon Technologies Ag Semiconductor packages having multiple lead frames and methods of formation thereof
US8815647B2 (en) 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9018744B2 (en) 2012-09-25 2015-04-28 Infineon Technologies Ag Semiconductor device having a clip contact
US9099441B2 (en) 2013-02-05 2015-08-04 Infineon Technologies Austria Ag Power transistor arrangement and method for manufacturing the same
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9147631B2 (en) * 2013-04-17 2015-09-29 Infineon Technologies Austria Ag Semiconductor power device having a heat sink
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
US9806029B2 (en) * 2013-10-02 2017-10-31 Infineon Technologies Austria Ag Transistor arrangement with semiconductor chips between two substrates
US9362240B2 (en) 2013-12-06 2016-06-07 Infineon Technologies Austria Ag Electronic device
US9653386B2 (en) * 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
US9570379B2 (en) 2013-12-09 2017-02-14 Infineon Technologies Americas Corp. Power semiconductor package with integrated heat spreader and partially etched conductive carrier
US9704787B2 (en) 2014-10-16 2017-07-11 Infineon Technologies Americas Corp. Compact single-die power semiconductor package
US9620475B2 (en) 2013-12-09 2017-04-11 Infineon Technologies Americas Corp Array based fabrication of power semiconductor package with integrated heat spreader
US9196577B2 (en) * 2014-01-09 2015-11-24 Infineon Technologies Ag Semiconductor packaging arrangement
DE102015200980A1 (de) * 2015-01-22 2016-07-28 Robert Bosch Gmbh Verbindungsanordnung zwischen einem Trägerelement und einem elektronischen Schaltungsbauteil und elektronische Baugruppe
DE102015106148A1 (de) * 2015-04-22 2016-10-27 Infineon Technologies Austria Ag Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding
SG10201504273UA (en) * 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Power module
US20170025388A1 (en) * 2015-07-22 2017-01-26 Microchip Technology Incorporated Backside Stacked Die In An Integrated Circuit (IC) Package
JP6690252B2 (ja) * 2016-01-22 2020-04-28 富士電機株式会社 半導体装置
DE102016101433A1 (de) * 2016-01-27 2017-07-27 Infineon Technologies Ag Multi-Chip-Halbleiterleistungsgehäuse
US10128173B2 (en) 2016-10-06 2018-11-13 Infineon Technologies Americas Corp. Common contact leadframe for multiphase applications
DE102017127089B4 (de) * 2017-11-17 2022-05-25 Infineon Technologies Austria Ag Multi-Die-Gehäuse und Leistungswandler
JP7131903B2 (ja) * 2017-12-08 2022-09-06 ローム株式会社 半導体パッケージ
EP3648159B1 (de) * 2018-10-31 2021-12-15 Infineon Technologies Austria AG Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
US11183451B2 (en) * 2019-09-05 2021-11-23 Infineon Technologies Ag Interconnect clip with angled contact surface and raised bridge
US11075148B2 (en) * 2019-10-09 2021-07-27 Semiconductor Components Industries, Llc Stacked transistor assembly with dual middle mounting clips
US11502012B2 (en) 2020-01-28 2022-11-15 Infineon Technologies Ag Semiconductor packages and methods of manufacturing thereof
US11532541B2 (en) 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die
DE102020108916A1 (de) 2020-03-31 2021-09-30 Infineon Technologies Ag Package mit Clip und Konnektor über elektronischen Komponenten
DE102020127327A1 (de) 2020-10-16 2022-04-21 Infineon Technologies Ag Gestapeltes Transistorchip-Package mit Source-Kopplung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005039478A1 (de) * 2005-08-18 2007-02-22 Infineon Technologies Ag Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
GB2338827B (en) * 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US5998857A (en) * 1998-08-11 1999-12-07 Sampo Semiconductor Corporation Semiconductor packaging structure with the bar on chip
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
US6949822B2 (en) 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
GB0128351D0 (en) 2001-11-27 2002-01-16 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
US6677669B2 (en) 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005039478A1 (de) * 2005-08-18 2007-02-22 Infineon Technologies Ag Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
US7271470B1 (en) 2007-09-18
DE102007025248A1 (de) 2007-12-06

Similar Documents

Publication Publication Date Title
DE102007025248B4 (de) Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102007022428B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102006005420B4 (de) Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE112007000919B4 (de) Gemeinsames Gehäuse für eine hohe Leistungsdichte aufweisende Bauteile, insbesondere für IGBTs und Dioden, mit niedriger Induktivität und drahtfreien Bondverbindungen
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102014113787B4 (de) Elektronische Vorrichtung und Leistungsvorrichtung mit einer Transistoranordnung mit Halbleiterchips zwischen zwei Substraten und Verfahren zu deren Herstellung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102007001455A1 (de) Elektronisches Bauelement und Verfahren für dessen Montage
DE102007019686A1 (de) Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben
DE102006012739B3 (de) Leistungstransistor und Leistungshalbleiterbauteil
DE102008006835A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102007012986B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102006031405A1 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102008023127A1 (de) Halbleiterbauelement
DE102018112477A1 (de) Halbleiterpackage mit leiterrahmen
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20121020

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee