DE102016101433A1 - Multi-Chip-Halbleiterleistungsgehäuse - Google Patents

Multi-Chip-Halbleiterleistungsgehäuse Download PDF

Info

Publication number
DE102016101433A1
DE102016101433A1 DE102016101433.8A DE102016101433A DE102016101433A1 DE 102016101433 A1 DE102016101433 A1 DE 102016101433A1 DE 102016101433 A DE102016101433 A DE 102016101433A DE 102016101433 A1 DE102016101433 A1 DE 102016101433A1
Authority
DE
Germany
Prior art keywords
semiconductor power
level
semiconductor
power device
load electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016101433.8A
Other languages
English (en)
Inventor
Andreas Meiser
Stefan Macheiner
Matthias Grewe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016101433.8A priority Critical patent/DE102016101433A1/de
Priority to CN201611256982.6A priority patent/CN107017239A/zh
Priority to US15/414,815 priority patent/US20170213783A1/en
Publication of DE102016101433A1 publication Critical patent/DE102016101433A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49593—Battery in combination with a leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4118—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Halbleitergehäuse umfasst einen elektrisch leitfähigen Träger mit einer Montageoberfläche, eine erste Halbleiterleistungsvorrichtung der ersten Ebene, die eine erste Lastelektrode aufweist, die über der Montageoberfläche des elektrisch leitfähigen Trägers montiert ist und die eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, aufweist. Das Gehäuse umfasst ferner eine zweite Halbleiterleistungsvorrichtung der ersten Ebene, die eine erste Lastelektrode aufweist, die über der Montageoberfläche des elektrisch leitfähigen Trägers montiert ist und eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, aufweist. Eine erste Verbindungsklemme weist eine erste Oberfläche auf, die mit der zweiten Lastelektrode der ersten Halbleitervorrichtung der ersten Ebene verbunden ist und weist eine Montageoberfläche, entgegengesetzt zur ersten Oberfläche auf. Eine zweite Verbindungsklemme weist eine erste Oberfläche auf, die mit der zweiten Lastelektrode der zweiten Halbleiterleistungsvorrichtung der ersten Ebene verbunden ist und weist eine Montageoberfläche, entgegengesetzt zur ersten Oberfläche, auf. Das Gehäuse umfasst eine erste Halbleiterleistungsvorrichtung der zweiten Ebene, die eine erste Lastelektrode aufweist, die über der Montageoberfläche des ersten Verbindungselements montiert ist und weist eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, auf, und umfasst eine zweite Halbleiterleistungsvorrichtung der zweiten Ebene, die eine erste Lastelektrode aufweist, die über der Montageoberfläche des zweiten Verbindungselements montiert ist und weist eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, auf.

Description

  • FACHGEBIET
  • Diese Erfindung betrifft Einhausungsverfahren, und insbesondere das Verfahren zum Einhausen (Packaging) mehrerer Halbleiterchips in einer Stapelkonfiguration für Leistungsanwendungen.
  • STAND DER TECHNIK
  • Halbleitergehäusehersteller versuchen unablässig, die Leistung ihrer Produkte zu verbessern, während sie gleichzeitig ihre Herstellungskosten verringern möchten. Ein kostenintensiver Bereich bei der Herstellung von Halbleitervorrichtungen ist das Einhausen (Packaging) der Halbleiterchips. Die Halbleiterchips können über elektrisch leitfähigen Trägern, wie z.B. Leiterrahmen, montiert werden und elektrische Verbindungen mit Chipelektroden und externen Kontakten des Gehäuses müssen erzeugt werden. Insbesondere sind Gehäuse (Packages) mit kostengünstigen elektrischen Verbindungen und reduzierter elektromagnetischer Streustrahlung wünschenswert.
  • Aus diesen und anderen Gründen besteht Bedarf an der vorliegenden Erfindung.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen werden bereitgestellt, um ein genaueres Verständnis von Ausführungsformen bereitzustellen und sind als Teil der Beschreibung darin aufgenommen. Die Zeichnungen zeigen Ausführungsformen illustrativ und dienen zusammen mit der Beschreibung dazu, Grundsätze von Ausführungsformen zu erklären. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne weiteres anerkannt werden, wenn sie durch Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind verglichen miteinander nicht notwendigerweise maßstabsgetreu. Ähnliche Bezugsziffern bezeichnen entsprechend ähnliche Elemente.
  • 1A ist eine Perspektivenansicht eines Halbleiterleistungschips mit an der Unterseite angeordnetem Source/Emitter, die die Vorderseite des Halbleiterleistungschips zeigt.
  • 1B ist eine Perspektivenansicht des Halbleiterleistungschips mit an der Unterseite angeordnetem Source/Emitter aus 1A, die die Rückseite des Halbleiterleistungschips zeigt.
  • 2A ist eine Perspektivenansicht des Halbleiterleistungschips mit an der Unterseite angeordnetem Drain/Kollektor, die die Vorderseite des Halbleiterleistungschips zeigt.
  • 2B ist eine Perspektivenansicht des Halbleiterleistungschips mit an der Unterseite angeordnetem Drain/Kollektor aus 2A, die die Rückseite des Halbleiterleistungschips zeigt.
  • 3A ist eine schematische Darstellung einer Draufsicht eines Halbleitergehäuses, das eine Halbleiterchipanordnung auf mehreren Ebenen unter Verwendung von Halbleiterleistungschips mit an der Unterseite angeordnetem Source/Emitter, wie sie in 1A–B dargestellt sind, umfasst.
  • 3B ist eine schematische Darstellung einer Seitenansicht des Halbleitergehäuses aus 3A, wie sie aus Ansicht V1 in 3A gesehen wird.
  • 3C ist eine schematische Darstellung einer Schnittansicht des Halbleitergehäuses aus 3A entlang Linie A-A in 3A.
  • 4 ist ein Schaltbild einer 2-Phasenbrücke wie z.B. in 3A–C dargestellt.
  • 5A ist eine schematische Darstellung einer Draufsicht eines Halbleitergehäuses, das eine Halbleiterchipanordnung auf mehreren Ebenen unter Verwendung von Halbleiterleistungschips mit an der Unterseite angeordnetem Source/Emitter, wie sie in 1A–B dargestellt sind, umfasst.
  • 5B ist eine schematische Darstellung einer Seitenansicht des Halbleitergehäuses aus 5A, wie sie aus Ansicht V1 in 5A gesehen wird.
  • 5C ist eine schematische Darstellung einer Schnittansicht des Halbleitergehäuses aus 5A entlang Linie A-A in 5A.
  • 6 ist ein Schaltbild einer 3-Phasenbrücke wie sie z.B. in 5A–C dargestellt ist.
  • 7A ist eine schematische Darstellung einer Draufsicht eines Halbleitergehäuses, das eine Halbleiterchipanordnung auf mehreren Ebenen unter Verwendung von Halbleiterleistungschips mit an der Unterseite angeordnetem Drain/Kollektor, wie sie in 2A–B dargestellt sind, umfasst.
  • 7B ist eine schematische Darstellung einer Seitenansicht des Halbleitergehäuses aus 7A, wie es aus Ansicht V1 in 7A gesehen wird.
  • 7C ist eine schematische Darstellung einer Seitenansicht des Halbleitergehäuses aus 7A, wie es aus Ansicht V2 in 7A gesehen wird.
  • 8 ist eine schematische Darstellung einer Draufsicht eines Halbleitergehäuses, das eine Halbleiterchipanordnung auf mehreren Ebenen unter Verwendung von Halbleiterleistungschips mit an der Unterseite angeordnetem Source/Emitter, wie sie in 1A–B dargestellt sind, und einen Halbleitersteuerchip umfasst.
  • DETAILLIERTE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil davon bilden, und in denen spezielle Ausführungsformen beispielhaft dargestellt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird richtungsgebende Terminologie in Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet, wie „oberste/r/s“, „unterste/r/s“, „vordere/r/s“, „hintere/r/s“, „obere/r/s“, „untere/r/s“ etc. Da Teile, die in den verschiedenen Ausführungsformen verwendet werden, in einer Reihe von unterschiedlichen Ausrichtungen angeordnet werden können, wird die richtungsgebende Terminologie nur zu Illustrationszwecken verwendet und ist in keiner Weise beschränkend. Es gilt zu verstehen, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne dabei vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist deshalb nicht in beschränkendem Sinne auszulegen, und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Patentansprüche definiert.
  • Es gilt zu verstehen, dass die Merkmale der verschiedenen beispielhaften, hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern dies nicht ausdrücklich anders angegeben ist.
  • Wie in dieser Beschreibung verwendet, sollen die Begriffe „gekoppelt” und/oder „verbunden” im Allgemeinen nicht bedeuten, dass Elemente direkt miteinander gekoppelt oder verbunden sein müssen. Zwischenelemente können zwischen den „gekoppelten“ oder „verbundenen“ Elementen vorhanden sein. Jedoch können die Begriffe „gekoppelt“ und/oder „verbunden“, obwohl sie nicht auf diese Bedeutung beschränkt sind, auch so verstanden werden, dass sie optional einen Aspekt offenbaren, in dem die Elemente direkt, ohne Zwischenelemente, die zwischen den „gekoppelten“ oder „verbundenen“ Elementen bereitgestellt sind, miteinander gekoppelt oder verbunden sind.
  • Halbleiterleistungsgehäuse, die vier oder mehr Leistungshalbleitervorrichtungen enthalten, sind hierin beschrieben. Die Leistungshalbleitervorrichtungen sind auf zumindest zwei Ebenen x (untere Ebene) und y (obere Ebene) angeordnet. Zumindest zwei Halbleiterleistungsvorrichtungen sind auf der unteren Ebene x angeordnet.
  • Alle Halbleiterleistungsvorrichtungen in dem Gehäuse oder zumindest ein Teil davon können eine vertikale Struktur aufweisen, d.h., dass die Halbleitervorrichtungen so hergestellt werden können, dass elektrische Ströme in eine senkrechte Richtung zu den Hauptoberflächen des Halbleiterchips fließen können, in denen die Halbleiterleistungsvorrichtung(en) implementiert ist/sind. Eine Halbleiterleistungsvorrichtung mit einer vertikalen Struktur ist in einem Halbleiterchip implementiert, der auf seinen zwei Hauptoberflächen Elektroden aufweist, d.h. auf seiner Oberseite und seiner Unterseite. Ein Halbleiterchip kann eine oder mehrere Halbleitervorrichtungen enthalten, d.h. eine oder mehrere Halbleitervorrichtungen können monolithisch in einen Halbleiterchip eingebaut sein.
  • Vertikale Leistungshalbleitervorrichtungen können z.B. als MOSFETs (Metalloxidhalbleiterfeldeffekttransistoren), IGBTs (Zweipol-Transistoren mit isoliertem Gate), JFETs (Übergangs-Gate-Feldeffekttransistoren), HEMTs (Hochelektronenmobilitätstransistoren) oder Zweipol-Leistungstransistoren konfiguriert sein. Beispielsweise kann die Source-(Emitter-)Elektrode eines Leistungs-MOSFET (IGBT) auf einer Hauptoberfläche angeordnet sein, während die Drain-(Kollektor-)Elektrode des Leistungs-MOSFET (IGBT) auf der anderen Hauptoberfläche angeordnet sein kann. Die Gate-Elektrode des MOSFET (IGBT) kann entweder auf der Hauptoberfläche angeordnet sein, auf der die Source (Emitter) des MOSFET (IGBT) angeordnet ist oder auf der Hauptoberfläche, auf der der Drain (Kollektor) des MOSFET (IGBT) angeordnet ist.
  • Die Leistungshalbleitervorrichtungen, auf die hierin Bezug genommen wird, können aus speziellem Halbleitermaterial hergestellt werden, wie z.B. Si, SiC, SiGe, GaAs, GaN, AlGaN, InGaAs, InAlAs etc. und können außerdem anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind. Die Leistungshalbleitervorrichtungen, die in dem Gehäuse angeordnet sind, können unterschiedlichen Typen angehören und können mittels verschiedener Technologien hergestellt sein.
  • Zwei oder mehrere Halbleiterleistungsvorrichtungen (die monolithisch in einen oder mehrere Halbleiterchips eingebaut sein können) werden über einem elektrisch leitfähigen Träger des Gehäuses montiert und sind elektrisch damit verbunden. In einer Ausführungsform kann der elektrisch leitfähige Träger eine durchgehende Metallplatte oder ein Blech wie z.B. eine Nacktchip-Kontaktstelle eines Leiterrahmens sein. Die Metallplatte oder das Blech kann aus jedem Metall oder jeder Metalllegierung bestehen, z.B. Kupfer oder eine Kupferlegierung. In anderen Ausführungsformen kann der elektrisch leitfähige Träger z.B. eine Keramikplatte umfassen, die mit (einer) Metallschicht(en) beschichtet ist. Beispielsweise kann ein solcher elektrisch leitfähiger Träger ein metallgeklebtes Keramiksubstrat, z.B. ein DCB-(direkt kupfergebondetes)Keramiksubstrat, sein.
  • Außerdem können die hierin beschriebenen Halbleitergehäuse eine oder mehrere integrierte Logikschaltungen umfassen, um die Leistungshalbleitervorrichtungen zu steuern. Die integrierte Logikschaltung kann einen oder mehrere Treiberschaltungen umfassen, um eine oder mehrere der Leistungshalbleitervorrichtungen anzusteuern. Die integrierte Logikschaltung kann z.B. eine Mikrosteuereinheit sein, die z.B. Speicherschaltungen, Pegelverschieber etc. umfasst.
  • Der elektrisch leitfähige Träger und/oder die Halbleiterleistungschips (in denen die Halbleiterleistungsvorrichtungen implementiert sind) können zumindest teilweise von einem elektrisch leitfähigen Material umgeben oder darin eingebettet sein. Das elektrisch leitfähige Material bildet einen Verkapselungskörper des Gehäuses. Der Verkapselungskörper kann ein Formmaterial umfassen oder daraus bestehen. Verschiedene Verfahren können verwendet werden, um den Verkapselungskörper aus dem Formmaterial auszubilden, z.B. Formpressen, Spritzgießen, Pulverformen oder Flüssigformen. Der Verkapselungskörper kann einen Teil der Peripherie des Gehäuses bilden, d.h. er kann die Form des Halbleitergehäuses zumindest teilweise definieren.
  • Das elektrisch isolierende Material kann ein Duroplast-Material umfassen oder aus einem Duroplast-Material oder einem Thermoplast-Material bestehen. Ein Duroplast-Material kann z.B. auf der Basis eines Epoxidharzes hergestellt werden. Ein Thermoplast-Material kann z.B. ein oder mehrere Materialien aus der Gruppe aus Polyetherimid (PEI), Polyethersulfon (PES), Polyphenylensulfid (PPS) oder Polyamidimid (PAI) umfassen. Thermoplast-Materialien schmelzen bei der Anwendung von Druck und Wärme während des Formens oder des Laminierens und härten (reversibel) bei Abkühlen und Druckablass.
  • Das elektrisch isolierende Material, das den Verkapselungskörper bildet, kann ein Polymermaterial umfassen oder daraus bestehen. Das elektrisch isolierende Material kann zumindest eines aus einem gefüllten oder ungefüllten Formmaterial, einem gefüllten oder ungefüllten Thermoplast-Material, einem gefüllten oder ungefüllten Duroplast-Material, einem gefüllten oder ungefüllten Laminat, einem faserverstärkten Laminat, einem faserverstärkten Polymerlaminat, und einem faserverstärkten Polymerlaminat mit Füllpartikeln umfassen.
  • Eine Vielzahl von verschiedenen Arten von Leistungsgehäusen kann durch die hierin beschriebenen Verfahren konstruiert werden. Beispielsweise kann ein hierin offenbartes Leistungsgehäuse zwei Halbbrückenschaltungen umfassen, wobei jede davon einen Hochseiten-Leistungstransistor und einen Niederseiten-Leistungstransistor umfasst. Ferner kann ein hierin offenbartes Leistungsgehäuse beispielsweise drei oder sogar mehr Halbbrückenschaltungen umfassen, von denen jede einen Hochseiten-Leistungstransistor und einen Niederseiten-Leistungstransistor aufweist.
  • Ein Leistungsgehäuse (Leistungs-Package), wie hierin beschrieben, kann z.B. als eine Mehrphasenbrücke konfiguriert sein. Eine solche Mehrphasenbrücke kann konfiguriert sein, in Leistungsversorgungen verwendet zu werden, z.B. in Leistungsversorgungen für elektrische Motoren wie z.B. bürstenlose Gleichstrom-(BLDC)Motoren. Mehrphasenbrücken, wie hierin beschrieben, können auch als Gleichrichter oder Leistungswandler verwendet werden, z.B. als Gleichstrom-Gleichstrom-Leistungswandler oder als Wechselstrom-Gleichstrom-Leistungswandler.
  • 1 zeigt einen Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter. Der Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter weist eine erste Oberfläche 10_1 und eine der ersten Oberfläche 10_1 entgegengesetzte zweite Oberfläche 10_2 auf. Die erste Oberfläche 10_1 stellt die Rückseite des Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter dar, und die zweite Oberfläche 10_2 stellt die Vorderseite des Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter dar.
  • Eine Source- oder Emitter-(S/E)Elektrode 11 ist auf der ersten Oberfläche 10_1 (Rückseite) des Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter angeordnet. Eine Drain- oder Kollektor-(D/K)Elektrode 12 und eine Gate-(G)Elektrode 13 sind auf der zweiten Oberfläche 10_2 (Vorderseite) des Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter angeordnet. Die Gate-Elektrode 13 dient dazu, einen elektrischen Strom zwischen der S/E-Elektrode 11 und der D/K-Elektrode 12 zu steuern. Die Gate-Elektrode 13 kann verwendet werden, um den elektrischen Strom zwischen der S/E-Elektrode 11 und der D/K-Elektrode 12 EIN- oder AUS-zuschalten oder um den elektrischen Strom zwischen der S/E-Elektrode 11 und der D/K-Elektrode 12 auf einen einstellbaren Wert im Wesentlichen zwischen 0 A (Ampere) und einem maximalen Strom einzustellen, der erreicht wird, wenn der Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter EIN-geschaltet wird.
  • Der Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter kann eine Anzahl N von Halbleiterleistungsvorrichtungen umfassen, wobei N eine ganze Zahl größer oder gleich 1 ist. In diesem Fall kann der Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter eine gemeinsame S/E-Elektrode 11, die von allen Halbleiterleistungsvorrichtungen gemeinsam verwendet wird, N D/K-Elektroden 12 (d.h. eine D/K-Elektrode für jede Halbleiterleistungsvorrichtung) und N Gate-Elektroden 13 aufweisen (d.h. eine Gate-Elektrode 13 für jede Halbleiterleistungsvorrichtung).
  • 2 zeigt einen Halbleiterleistungschip 20 mit an der Unterseite angeordnetem Drain/Kollektor. Der Halbleiterleistungschip 20 mit an der Unterseite angeordnetem Drain/Kollektor weist eine erste Oberfläche 20_1 und eine der ersten Oberfläche 20_1 entgegengesetzte zweite Oberfläche 20_2 auf. Die erste Oberfläche 20_1 stellt die Rückseite des Halbleiterleistungschips 20 mit an der Unterseite angeordnetem Drain/Kollektor dar, und die zweite Oberfläche 20_2 stellt die Vorderseite des Halbleiterleistungschips 20 mit an der Unterseite angeordnetem Drain/Kollektor dar.
  • Eine Drain- oder Kollektor-(S/E)Elektrode 21 ist auf der ersten Oberfläche 20_1 (Rückseite) des Halbleiterleistungschips 20 mit an der Unterseite angeordnetem Drain/Kollektor angeordnet. Eine Source- oder Emitter-Elektrode 22 und eine Gate-(G)Elektrode 23 sind auf der zweiten Oberfläche 20_2 (Vorderseite) des Halbleiterleistungschips 20 mit an der Unterseite angeordnetem Drain/Kollektor angeordnet. Die Gate-Elektrode 23 dient dazu, einen elektrischen Strom zwischen der D/K-Elektrode 21 und der S/E-Elektrode 22 zu steuern. Die Gate-Elektrode 23 kann verwendet werden, um den elektrischen Strom zwischen der D/K-Elektrode 21 und der S/E-Elektrode 22 EIN- oder AUS-zuschalten oder um den elektrischen Strom zwischen der D/K-Elektrode 21 und der S/E-Elektrode 22 auf einen einstellbaren Wert im Wesentlichen zwischen 0 A (Ampere) und einem maximalen Strom einzustellen, der erreicht wird, wenn der Halbleiterleistungschip 20 mit an der Unterseite angeordnetem Drain/Kollektor EIN-geschaltet wird.
  • Ähnlich zu dem Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter aus 1A–B, kann der Halbleiterleistungschip 20 mit an der Unterseite angeordnetem Drain/Kollektor ebenfalls eine Anzahl N von Halbleiterleistungsvorrichtungen umfassen. In diesem Fall kann der Halbleiterleistungschip 20 mit an der Unterseite angeordnetem Drain/Kollektor eine gemeinsame D/K-Elektrode 21, die von allen Halbleiterleistungsvorrichtungen gemeinsam verwendet wird, N S/E-Elektroden 22 (d.h. eine S/E-Elektrode für jede Halbleiterleistungsvorrichtung) und N Gate-Elektroden 23 (d.h. eine Gate-Elektrode 23 für jede Halbleiterleistungsvorrichtung) aufweisen.
  • 3A–C zeigen ein Halbleiterleistungsgehäuse (Halbleiterleistungs-Package) 300 gemäß hierin beschriebenen Ausführungsformen. Das Halbleiterleistungsgehäuse 300 umfasst einen elektrisch leitfähigen Träger 310. Der elektrisch leitfähige Träger 310 kann ein Metallträger, z.B. ein Leiterrahmen, sein. In weiteren Beispielen kann der elektrisch leitfähige Träger 310 eine Keramikplatte sein, die mit einer Metallschicht auf ihrer obersten Oberfläche oder auf beiden Oberflächen beschichtet ist. Die oberste Oberfläche des elektrisch leitfähigen Trägers 310 kann eine Montageoberfläche 311 des elektrisch leitfähigen Trägers 310 bilden.
  • Nachfolgend werden Halbleiterleistungsvorrichtungen, die auf der Montageoberfläche 311 platziert werden, als Halbleiterleistungsvorrichtungen der Ebene x (oder der ersten Ebene) bezeichnet. Wie in 3A–C gesehen werden kann, werden eine erste Halbleiterleistungsvorrichtung 320 der Ebene x und eine zweite Halbleiterleistungsvorrichtung 321 der Ebene x auf der Montageoberfläche 311 des elektrisch leitfähigen Trägers 310 montiert.
  • Die erste und zweite Halbleiterleistungsvorrichtung 320, 321 der Ebene x können jeweils von einem Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter gebildet werden, wie in 1A–B dargestellt. In diesem Fall können zwei Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter nebeneinander angeordnet werden. In jedem Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter ist die erste Oberfläche 10_1, die die S/E-Elektrode 11 enthält, auf der Montageoberfläche 311 montiert. In einem weiteren Beispiel sind die erste Halbleiterleistungsvorrichtung 320 der Ebene x und die zweite Halbleiterleistungsvorrichtung 321 der Ebene x beide monolithisch in einen Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter eingebaut. In diesem Fall kann der einzelne Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter mit einer gemeinsamen S/E-Elektrode 11 an seiner ersten Oberfläche 10_1 und mit zwei D/K-Elektroden 12 und zwei Gate-Elektroden 13 ausgestattet sein, d.h. einer D/K-Elektrode 12 und einer Gate-Elektrode 13 für jede der zwei ersten und zweiten Halbleiterleistungsvorrichtungen 320, 321 der Ebene x.
  • Falls N Halbleiterleistungsvorrichtungen 320, 321, ... der Ebene x auf der Montageoberfläche 311 des elektrisch leitfähigen Trägers 310 montiert sind, kann die Anzahl der Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter, in denen die Halbleiterleistungsvorrichtungen der Ebene x implementiert sind, im Allgemeinen im Bereich von 1 bis N liegen. In 3C wird die Option, einen oder zwei Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter zu haben, mit einer gepunkteten Trennlinie P veranschaulicht.
  • Eine erste Verbindungsklemme (Verbindungsclip) 330 wird auf der D/K-Elektrode 12 der ersten Halbleiterleistungsvorrichtung 320 der Ebene x montiert und eine zweite Verbindungsklemme (Verbindungsclip) 331 wird auf der D/K-Elektrode 12 der zweiten Halbleiterleistungsvorrichtung 321 der Ebene x montiert. Jede aus der ersten und zweiten Verbindungsklemme 330, 331 ist elektrisch leitfähig, besteht beispielsweise aus einem Metallmaterial. Jede aus der ersten und zweiten Verbindungsklemme 330, 331 ist elektrisch mit der entsprechenden D/K-Elektrode 12 der entsprechenden ersten oder zweiten Halbleiterleistungsvorrichtung 320 bzw. 321 der Ebene x verbunden.
  • Die erste Verbindungsklemme 330 weist eine Montageoberfläche 332 entgegengesetzt der Klemmoberfläche auf, die mit der D/K-Elektrode 12 der ersten Halbleiterleistungsvorrichtung 320 der Ebene x verbunden ist. Ähnlich dazu weist die zweite Verbindungsklemme 331 eine Montageoberfläche 333 entgegengesetzt der Oberfläche auf, die mit der D/K-Elektrode 12 der zweiten Halbleiterleistungsvorrichtung 321 der Ebene x verbunden ist.
  • Wie in 3B dargestellt, können die erste Verbindungsklemme 330 und/oder die zweite Verbindungsklemme 331 einen ersten Teil umfassen, der sich im Wesentlichen parallel zu den Hauptoberflächen 10_1, 10_2 des Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter erstreckt und kann einen gebogenen Teil aufweisen, der hinunter zu einem externen Anschluss 312 bzw. 313 des Halbleiterleistungsgehäuses 300 führt. Die externen Anschlüsse 312, 313 können sich auf derselben Ebene befinden wie der elektrisch leitfähige Träger 310. Beispielsweise kann der elektrisch leitfähige Träger 310 eine Chip-Kontaktstelle eines Leiterrahmens bilden, und die externen Anschlüsse 312, 313 können Anschlusskontaktstellen (oder Anschlussleitdrähte) desselben Leiterrahmens bilden.
  • Die Montageoberflächen 332, 333 der ersten Verbindungsklemme 330 bzw. der zweiten Verbindungsklemme 331 können eine zweite Ebene y zum Anordnen der Halbleiterleistungschips definieren. Im Speziellen kann eine erste Halbleiterleistungsvorrichtung 340 der Ebene y auf der Montageoberfläche 332 der ersten Verbindungsklemme 330 montiert sein und eine zweite Halbleiterleistungsvorrichtung 341 der Ebene y kann auf der Montageoberfläche 333 der zweiten Verbindungsklemme 331 montiert sein.
  • Die erste Halbleiterleistungsvorrichtung 340 der Ebene y und die zweite Halbleiterleistungsvorrichtung 341 der Ebene y können jeweils in einem Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter implementiert sein, wie in Verbindung mit 1A–B beschrieben. Somit ist die S/E-Elektrode 11 der ersten Halbleiterleistungsvorrichtung 340 der Ebene y elektrisch mit der Montageoberfläche 332 der ersten Verbindungsklemme 330 verbunden, und die S/E-Elektrode 11 der zweiten Halbleiterleistungsvorrichtung 341 der Ebene y ist elektrisch mit der Montageoberfläche 333 der zweiten Verbindungsklemme 331 verbunden.
  • Die D/K-Elektroden 12 der ersten und zweiten Halbleiterleistungsvorrichtungen 340, 341 der Ebene y können über ein Verbindungselement 350 elektrisch miteinander verbunden werden. Das Verbindungselement 350 kann z.B. eine Verbindungsklemme (Verbindungsclip) sein, wie in 3A–C dargestellt.
  • Noch genauer kann das Verbindungselement 350 die Form einer Platte aufweisen, die sich in eine parallele Richtung über die zweiten Oberflächen 10_2 der Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter erstreckt, die die erste Halbleiterleistungsvorrichtung 340 der Ebene y bzw. die zweite Halbleiterleistungsvorrichtung 341 der Ebene y implementieren. Die Platte kann einen gebogenen Teil umfassen, der konfiguriert ist, das Verbindungselement 350 mit einem externen Anschluss 315 des Halbleitergehäuses 300 zu verbinden. Ähnlich zu den externen Anschlüssen 312, 313, kann der externe Anschluss 315 z.B. aus einer Leiterkontaktstelle oder einem Leiter eines Leiterrahmens gebildet sein, der auch den elektrisch leitfähigen Träger 310 bereitstellt. Es gilt anzumerken, dass das Verbindungselement 350 auch durch andere Implementierungen als eine Verbindungsklemme (Verbindungsclip) gebildet werden kann, z.B. durch ein elektrisch leitfähiges Band oder durch Drahtbonden.
  • Wie in 3A–B dargestellt, kann das Halbleitergehäuse 300 weitere externe Anschlüsse Gx1, Gx2, Gy1 und Gy2 umfassen. Externer Anschluss Gx1 kann elektrisch mit Gate-Elektrode 13 der ersten Halbleiterleistungsvorrichtung 320 der Ebene x verbunden sein, externer Anschluss Gx2 kann elektrisch mit der zweiten Halbleiterleistungsvorrichtung 321 der Ebene x verbunden sein, externer Anschluss Gy1 kann elektrisch mit Gate-Elektrode 13 der ersten Halbleiterleistungsvorrichtung 340 der Ebene y verbunden sein und externer Anschluss Gy2 kann elektrisch mit der zweiten Halbleiterleistungsvorrichtung 341 der Ebene y verbunden sein. Alle zuvor erwähnten Verbindungen der Gate-Elektroden 13 bis hin zu den externen Anschlüssen Gx1, Gx2, Gy1, Gy2 können z.B. durch Drahtbonden hergestellt werden. Alternativ dazu ist es ebenfalls möglich, (Gate)-Verbindungsklemmen ((Gate)-Verbindungsclips) zum Ausbilden dieser Verbindungen zu verwenden. In diesem Fall ist es möglich, dass die gesamte elektrische Zwischenverbindung des Gehäuses 300 durch Verbindungsklemmen hergestellt wird (dies kann auch auf jedes hierin offenbarte Gehäuse zutreffen).
  • Ferner können sich die externen Anschlüsse Gx1, Gx2, Gy1, Gy2 auf derselbe Ebene befinden wie der elektrisch leitfähige Träger 310 und/oder die externen Anschlüsse 312, 313, 315. Beispielsweise können die externen Anschlüsse Gx1, Gx2, Gy1, Gy2 durch Kontaktstellen oder Leiter eines Leiterrahmens gebildet werden, der auch den elektrisch leitfähigen Träger (als eine Chip-Kontaktstelle des Leiterrahmens) und die externen Anschlüsse 312, 313, 315 (als Leiter oder Kontaktstellen des Leiterrahmens) bereitstellt.
  • Unter Bezugnahme auf 3A können die erste Halbleiterleistungsvorrichtung 340 der Ebene y und die zweite Halbleiterleistungsvorrichtung 341 der Ebene y in einer Reihe entlang Dimension D1 angeordnet sein. Das Verbindungselement 350 erstreckt sich von einem Ende (an dem es mit den D/K-Elektroden 12 der ersten und zweiten Halbleiterleistungsvorrichtungen 340, 341 der Ebene y verbunden ist) bis zum anderen Ende, wo es entlang einer Dimension D2 senkrecht zu Dimension D1 mit dem externen Anschluss 315 verbunden ist. Die erste Verbindungsklemme 330 und die zweite Verbindungsklemme 331 können sich ebenfalls entlang Dimension D2 erstrecken, jedoch in die entgegengesetzte Richtung wie das Verbindungselement 350. Somit können die externen Anschlüsse 312 und 313 an einer peripheren Seite des Gehäuses 300, entgegengesetzt zu der peripheren Seite angeordnet sein, an der der externe Anschluss 315 angeordnet ist.
  • Immer noch unter Bezugnahme auf 3A können die externen Anschlüsse Gx1 und Gx2 (die mit den Gate-Elektroden 13 auf der Ebene x verbunden sind) an derselben peripheren Seite des Gehäuses 300 angeordnet sein wie der externe Anschluss 315. Ähnlich dazu können die externen Anschlüsse Gy1, Gy2 (die auf Ebene y mit den Gate-Elektroden 13 verbunden sind) an derselben peripheren Seite des Gehäuses 300 angeordnet sein wie die externen Anschlüsse 312, 313. Somit sind nur zwei periphere Seiten des Halbleiterleistungsgehäuses 300 mit externen Anschlüssen ausgestattet, während die übrigen beiden Seiten keine externen Anschlüsse aufweisen können. Dank dem Leiterweg der Gehäusezwischenverbindung, wie in 3A–C dargestellt, kann das Halbleitergehäuse sehr kompakt sein, d.h. in Abmessungen D1 und D2 sehr klein sein. Gleichzeitig kann ein Großteil der Fläche des Halbleitergehäuses 300 (z.B. größer oder gleich 50%, 60%, 70%, 80% oder 90% der Grundrissfläche) von dem elektrisch leitfähigen Träger 310 gebildet sein, was eine exzellente Wärmeableitung aus dem Gehäuse 300 an eine externe Montageplattform (nicht dargestellt) wie z.B. eine PCB (Leiterplatine) oder einen Kühlkörper ermöglicht.
  • Halbleiterleistungsgehäuse 300 kann eine 2-Phasenbrücke bilden. Ein Beispiel für ein Schaltbild einer 2-Phasenbrücke ist in 4 dargestellt. Die 2-Phasenbrücke umfasst zwei Halbbrücken. Die erste Halbbrücke umfasst Niederseitenschalter (Lowsider-Schalter) LS1 und Hochseitenschalter (Highsider-Schalter) HS1, die zwischen einer negativen Versorgungspannung (z.B. Masse: GND) 401 und einer positiven Versorgungsspannung (z.B. Batterie: BAT) 402 in Reihe geschaltet sind. Die zweite Halbbrücke umfasst Niederseitenschalter LS2 und Hochseitenschalter HS2, die zwischen der negativen Versorgungsspannung 401 und der positiven Versorgungsspannung 402 in Reihe geschaltet sind. Die Steuerelektroden (z.B. Gate-Elektroden) der Niederseitenschalter LS1 und LS2 sind mit Knoten 403 bzw. 404 verbunden. Die Steuerelektroden (z.B. Gate-Elektroden) der Hochseitenschalter HS1 und HS2 sind mit Knoten 405 bzw. 406 verbunden. Die Verbindung zwischen Niederseitenschalter LS1 und Hochseitenschalter HS1 der ersten Halbbrücke ist mit Knoten 412 verbunden. Die Verbindung zwischen Niederseitenschalter LS2 und Hochseitenschalter HS2 der zweiten Halbbrücke ist mit Knoten 413 verbunden.
  • In dem in 4 dargestellten Beispiel werden die Niederseitenschalter LS1, LS2 und die Hochseitenschalter HS1, HS2 z.B. durch MOSFETS implementiert. In diesem Fall ist der Knoten 412 mit dem Drain von LS1 und der Source von HS1 verbunden, und der Knoten 413 ist mit dem Drain von LS2 und der Source von HS2 verbunden. Jedoch ist es auch möglich, dass die Niederseitenschalter LS1, LS2 und die Hochseitenschalter HS1, HS2 z.B. von IGBTs implementiert werden. In diesem Fall würde das Schaltbild dem Schaltbild aus 4 ähneln, ausgenommen, dass IGBTs die MOSFETS ersetzen würden. Dann wäre Knoten 412 mit dem Kollektor von LS1 und dem Emitter von HS1 verbunden, und Knoten 413 wäre mit dem Kollektor von LS2 und dem Emitter von HS2 verbunden.
  • Wie durch Vergleichen des Schaltbilds aus 4 mit dem Halbleiterleistungsgehäuse 300, das in 3A–C dargestellt ist, verstanden werden kann, entspricht der elektrisch leitfähige Träger 310 Knoten 401, die erste und zweite Halbleiterleistungsvorrichtung 320, 321 der Ebene x entsprechen LS1 bzw. LS2, die erste Verbindungsklemme 330 und die zweite Verbindungsklemme 331 entsprechen Knoten 412 bzw. Knoten 413, die erste und zweite Halbleiterleistungsvorrichtungen 340, 341 der Ebene y entsprechen HS1 bzw. HS2, die externen Anschlüsse Gx1, Gx2, Gy1, Gy2 entsprechen Knoten 403, Knoten 404, Knoten 405 bzw. Knoten 406 und der externe Anaschluss 315 entspricht Knoten 402.
  • Die externen Anschlüsse 312, 313 (die Knoten 412, 413 des Schaltdiagramms in 4 entsprechen) stellen die Ausgangsanschlüsse des Halbleiterleistungsgehäuses 300 dar. Beispielsweise kann externer Anschluss 312 elektrisch mit einem ersten Phaseneingang verbunden sein, und externer Anschluss 313 kann elektrisch mit einem zweiten Phaseneingang einer externen Vorrichtung (z.B. Motor) verbunden sein, die durch das Halbleiterleistungsgehäuse 300 mit Energie versorgt wird.
  • Es gilt anzumerken, dass die elektrischen Verbindungen zwischen dem elektrisch leitfähigen Träger 310, der ersten und zweiten Halbleiterleistungsvorrichtung 320, 321 der Ebene x, der ersten und zweiten Verbindungsklemme 330, 331, der ersten und zweiten Halbleiterleistungsvorrichtung 340, 341 der Ebene y und des Verbindungselements 350 durch Löten, z.B. Weichlöten, Hartlöten, Diffusionslöten oder durch irgendwelche anderen geeigneten Verbindungsverfahren wie Sintern, Kleben mittels eines elektrisch leitfähigen Klebers etc. gebildet werden können.
  • Ferner gilt anzumerken, dass das Halbleiterleistungsgehäuse 300 mit einer Verkapselungsmasse versehen werden kann, die den Körper des Halbleiterleistungsgehäuses 300 darstellt und die in 3A–C dargestellte Anordnung umschließt. Jedoch können die untere Oberfläche des elektrisch leitfähigen Trägers 310 (d.h. die Oberfläche gegenüber der Montageoberfläche 311 davon) und die unteren Oberflächen der externen Anschlüsse 312, 313, 314, Gx1, Gx2, Gy1, Gy2 oder Leiter, die diese externen Anschlüsse bilden, freigelegt werden oder können aus der Verkapselungsmasse heraustreten.
  • 5A–C zeigen ein Halbleiterleistungsgehäuse (Halbleiterleistungs-Package) 500. Das Halbleiterleistungsgehäuse 500 ist ein Beispiel für eine 3-Phasenbrücke, die aus drei Halbbrücken besteht und nicht aus zwei Halbbrücken, wie durch Halbleiterleistungsgehäuse 300 beispielhaft dargestellt ist. Mit Ausnahme dieses und anderer Unterschiede, die weiter unten genauer beschrieben werden, ähnelt das Halbleiterleistungsgehäuse 500 dem Halbleiterleistungsgehäuse 300 und es wird auf die obige Beschreibung Bezug genommen, um Wiederholungen zu vermeiden.
  • Das Halbleiterleistungsgehäuse 500 umfasst zusätzlich dazu eine dritte Halbleiterleistungsvorrichtung 522 der Ebene x, die entweder in demselben Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter als die erste und zweite Halbleiterleistungsvorrichtung 320, 321 der Ebene x oder in einem einzelnen Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter implementiert ist. Die erste, zweite und dritte Halbleiterleistungsvorrichtung 320, 321, 522 der Ebene x können in einer Reihe angeordnet sein, die sich entlang Dimension D1 erstreckt.
  • Die dritte Halbleiterleistungsvorrichtung 522 der Ebene x ist mit einer dritten Verbindungsklemme (Verbindungsclip) 532 verbunden, die auf der zweiten Oberfläche 10_2 des entsprechenden Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter montiert ist und mit der D/K-Elektrode 12 davon verbunden ist. Die erste, zweite und dritte Verbindungsklemme 330, 331 und 532 sind ebenfalls in einer Reihe angeordnet, die sich entlang Dimension D1 erstreckt.
  • Eine dritte Halbleiterleistungsvorrichtung 542 der Ebene y ist auf der dritten Verbindungsklemme 532 montiert. Die dritte Halbleiterleistungsvorrichtung 542 der Ebene y kann durch einen Halbleiterleistungschip 10 mit an der Unterseite angeordnetem Source/Emitter implementiert werden, siehe 1A–B.
  • Wie aus den 5A–B hervorgeht, befinden sich die Gate-Elektroden 13 der ersten, zweiten und dritten Halbleiterleistungsvorrichtung 340, 341, 542 der Ebene y auf der linken Seite der entsprechenden Chips, d.h. in der Nähe der Gate-Elektroden 13 der ersten, zweiten und dritten Halbleiterleistungsvorrichtungen 320, 321, 532 der Ebene x. Somit können die externen Anschlüsse Gx1, Gy1, Gx2, Gy2, Gx3 (die mit der Gate-Elektrode 13 der dritten Halbleiterleistungsvorrichtung 532 der Ebene x verbunden sind), und Gy3 (verbunden mit der Gate-Elektrode 13 der dritten Halbleiterleistungsvorrichtung 542 der Ebene y), in einer Reihe angeordnet werden, die sich in Dimension D1 entlang einer peripheren Seite des Halbleiterleistungsgehäuses 500 erstreckt. Das heißt, dass alle externen Anschlüsse, die mit Gate-Elektroden 13 verbunden sind, entlang einer peripheren Seite des Halbleiterleistungsgehäuses 500 angeordnet sein können.
  • Ein Verbindungselement 550 ist auf den D/K-Elektroden 12 der ersten, zweiten und dritten Halbleiterleistungsvorrichtung 340, 341, 542 der Ebene y montiert und elektrisch mit ihnen verbunden. Das Verbindungselement 550 kann ähnlich sein wie Verbindungselement 350 (kann z.B. durch eine Verbindungsklemme ausgebildet sein) und es wird auf die obige Beschreibung Bezug genommen. Jedoch umfasst das Verbindungselement 550 in diesem Beispiel das Halbleiterleistungsgehäuse 500 in Dimension D1 von einer peripheren Seite des Halbleitergehäuses bis zur entgegengesetzten peripheren Seite davon. Somit kann sich das Verbindungselement 550 statt entlang Dimension D2, entlang Dimension D1 erstrecken, wie in dem Beispiel für das Halbleiterleistungsgehäuse 300 dargestellt ist.
  • Ähnlich zu Halbleiterleistungsgehäuse 300, sind die externen Ausgangsanschlüsse 312, 313 und ein zusätzlicher externer Ausgangsanschluss 514 entlang der rechten peripheren Seite des Gehäusekörpers angeordnet. In diesem Beispiel sind keine externen Gate-Anschlüsse entlang dieser Seite des Halbleiterleistungsgehäuses 500 angeordnet. Somit kann das Halbleiterleistungsgehäuse 500 externe Ausgangsanschlüsse 312, 313, 514, die ausschließlich an der rechten peripheren Seite des Gehäusekörpers (Erstreckung entlang Dimension D1) angeordnet sind, externe Gate-Anschlüsse Gx1, Gy1, Gx2, Gy2, Gx3, Gy3, die an der entgegengesetzten peripheren Seite des Gehäusekörpers angeordnet sind und externe Anschlüsse 315 aufweisen, die entlang einer oder zwei peripheren Gehäuseseiten angeordnet sind, die entlang Dimension D2 verlaufen.
  • In dem Halbleiterleistungsgehäuse 500 sind die externen Hochspannungsanschlüsse (positive Versorgungsspannung an externen Anschlüssen 315, Ausgangsphasen an externen Anschlüssen 312, 313, 514) räumlich von den externen Niedrigspannungsanschlüssen Gx1, Gy1, Gx2, Gy2, Gx3, Gy3 getrennt. Dies erleichtert die Bereitstellung der erforderlichen dielektrischen Stärke (Durchschlagsfestigkeit) des Halbleiterleistungsgehäuses 500 und kann ferner in Hinblick auf den PCB-Aufbau vorteilhaft sein.
  • Gemäß 6, die ein beispielhaftes Schaltbild einer 3-Phasenbrücke zeigt, ist eine dritte Halbbrücke durch Niederseitenschalter LS3 und Hochseitenschalter HS3 implementiert. Der Phasenausgang, der mit dem Drain des Niederseitenschalters LS3 und der Source des Hochseitenschalters HS3 verbunden ist, ist mit Ausgangsknoten 614 verbunden. Das Gate des Niederseitenschalters LS3 ist mit dem Knoten 605 verbunden, und das Gate des Hochseitenschalters HS3 ist mit dem Knoten 607 verbunden. In Bezug auf das Halbleiterleistungsgehäuse 500 aus 5A–C entspricht der Knoten 605 dem externen Anschluss Gx3, der Knoten 607 entspricht dem externen Anschluss Gy3 und der Ausgangsknoten 614 entspricht dem externen Anschluss 514. Wiederum, wie bereits zuvor in Verbindung mit 4 erwähnt, können MOSFETs aus 6 falls gewünscht durch IGBTs ersetzt werden.
  • In den Beispielen für Halbleistungsleistungsgehäusen 300, 500, wie in 3A–C und 5A–C dargestellt, sind viele der unterschiedlichen Merkmale in dem Sinne austauschbar, als dass ein spezielles Merkmal von Halbleiterleistungsgehäuse 500 mit dem entsprechenden speziellen (anderen) Merkmal von Leistungsgehäuse 300 ersetzt werden kann und umgekehrt. Beispielsweise kann das Verbindungselement 550 des Halbleiterleistungsgehäuses 500, das sich entlang der Dimension D1 erstreckt, das Verbindungselement 350 ersetzen, das beispielsweise in Halbleiterleistungsgehäuse 300 verwendet wird. Darüber hinaus können die externen Anschlüsse Gy1 und Gy2 von Halbleiterleistungsgehäuse 300 ausgelegt sein, an derselben peripheren Seite und benachbart zu externen Anschlüssen Gx1 und Gx2, ähnlich wie in der Anordnung der entsprechenden externen Anschlüsse in Halbleiterleistungsgehäuse 500 angeordnet zu sein. In diesem Fall können die erste und zweite Halbleiterleistungsvorrichtung 340, 341 der Ebene y des Leistungsgehäuses 300 auf dieselbe Weise ausgerichtet sein wie in Leistungsgehäuse 500. Kurz gesagt kann das Halbleiterleistungsgehäuse 300 in Hinblick auf seine Grundfläche und den Aufbau teilweise oder vollständig identisch mit dem Leistungsgehäuse 500 ausgelegt sein (ausgenommen, dass die dritte Halbbrücke nicht existiert). Umgekehrt ist es möglich, dass das Halbleiterleistungsgehäuse 500 gemäß entsprechenden Merkmalen des Halbleiterleistungsgehäuses 300 (und durch Hinzufügen der für die dritte Halbbrücke erforderlichen Komponenten) ausgelegt ist.
  • Ferner können die Anordnungen und Konzepte, die beispielhaft für die Halbleiterleistungsgehäuse 300 und 500 beschrieben wurden, auf Mehrphasenbrücken mit mehr als drei Halbbrücken ausgedehnt werden. Die Erweiterung von Halbleiterleistungsgehäusen 300 und 500 (oder „Hybrid“-Leistungsgehäusen, die einige der Merkmale von Halbleiterleistungsgehäuse 300 und einige der Merkmale von Halbleiterleistungsgehäuse 500 verwenden) auf N-Phasenbrücken ist offensichtlich und eine Wiederholung der obigen Offenbarung wird der Kürze wegen unterlassen.
  • 7A–C zeigen ein Halbleiterleistungsgehäuse (Halbleiterleistungs-Package) 700. Das Halbleiterleistungsgehäuse 700 ähnelt dem Halbleiterleistungsgehäuse 300 und es wird auf die obige Beschreibung Bezug genommen, um eine Wiederholung zu vermeiden. Jedoch werden ein Teil oder alle der ersten und zweiten Halbleiterleistungsvorrichtung 320, 321 der Ebene x und ein Teil oder alle der ersten oder zweiten Halbleiterleistungsvorrichtungen 340, 341 der Ebene y in dem Halbleiterleistungsgehäuse 700 von Halbleiterleistungschips 20 mit an der Unterseite angeordnetem Drain/Kollektor implementiert werden, wie sie in 2A–B dargestellt sind. Somit befindet sich die D/K-Elektrode 21 nun an der (unteren) Rückseite 20_1 des Halbleiterleistungschips 20 und die S/E-Elektrode 22 und die Gate-Elektrode 23 befinden sich nun an der (oberen) Vorderseite 20_2 des Halbleiterleistungschips 20. Dies ist eine häufige oder „klassische“ Auslegung von Halbleiterleistungschips, wie auf dem Gebiet bekannt ist.
  • Ferner zeigt Halbleiterleistungsgehäuse 700 ein Beispiel, in dem sich ein Verbindungselement 550 entlang Dimension D1, ähnlich wie das Verbindungselement 550 von Halbleiterleistungsgehäuse 500 erstreckt. Ferner ist die räumliche Trennung der externen Niederspannungsanschlüsse Gx1, Gy1, Gx2, Gy2 und der externen Hochspannungsanschlüsse 312, 313 und der positiven Versorgungsspannung an dem elektrisch leitfähigen Träger 310 ähnlich wie in Halbleiterleistungsgehäuse 500, und es wird auf die obige Beschreibung Bezug genommen, um eine Wiederholung zu vermeiden.
  • Da Halbleiterleistungschips 20 mit an der Unterseite angeordnetem Drain/Kollektor in dem Halbleitergehäuse 700 verwendet werden, verhält sich die Entsprechung des Schaltbilds aus 4 zu den Komponenten des Halbleiterleistungsgehäuses 700 wie folgt: Der Niederseitenschalter LS1 und der Hochseitenschalter HS1 der ersten Halbbrücke entsprechen der ersten Halbleiterleistungsvorrichtung 340 der Ebene y bzw. der ersten Halbleiterleistungsvorrichtung 320 der Ebene x. Der Niederseitenschalter LS2 und der Hochseitenschalter HS2 entsprechen der zweiten Halbleiterleistungsvorrichtung 341 der Ebene y bzw. der zweiten Halbleiterleistungsvorrichtung 321 der Ebene x. Die Knoten 412 und 413 entsprechen den externen Anschlüssen 312 bzw. 313. Die Knoten 403, 404, 405, 406 entsprechen den externen (Gate-)Anschlüssen Gy1, Gy2, Gx1 bzw. Gx2. Die Versorgungsspannungsknoten 401 (negative Versorgungsspannung) und 402 (positive Versorgungsspannung) entsprechen (dem) externen Anschluss/Anschlüssen 515 bzw. dem elektrisch leitfähigen Träger 310.
  • Es gilt anzumerken, dass das Halbleiterleistungsgehäuse 700 alternativ dazu gemäß dem Aufbau von Halbleiterleistungsgehäuse 300 ausgebildet sein kann, d.h. mit einem Verbindungselement 350, das sich entlang Dimension D2 erstreckt und die externen Anschlüsse Gx1, Gy1, Gx2, Gy2, 312, 313, 315 aufweist, die entlang der peripheren Seiten des Gehäusekörpers gemäß dem Halbleiterleistungsgehäuse 300 angeordnet sind.
  • 8 zeigt ein Halbleiterleistungsgehäuse (Halbleiterleistungs-Package) 800. Das Halbleiterleistungsgehäuse 800 ähnelt Halbleiterleistungsgehäuse 500, und es wird auf die obige Offenbarung Bezug genommen, um Wiederholungen zu vermeiden. Im Gegensatz zu Halbleiterleistungsgehäuse 500, sind die Gate-Elektroden 13 der ersten, zweiten und dritten Halbleiterleistungsvorrichtung 320, 321, 522 der Ebene x und der ersten, zweiten und dritten Halbleiterleistungsvorrichtungen 340, 341, 542 der Ebene y anstelle mit den externen Anschlüssen Gx1, Gy1, Gx2, Gy2, Gx3, Gy3 des Halbleiterleistungsgehäuses 800 zumindest teilweise mit einer integrierten Steuerschaltung (Steuer-IC) 810 verbunden. Die Steuer-IC 810 kann auf dem elektrisch leitfähigen Träger 310 montiert sein. Die Steuer-IC 810 kann teilweise oder vollständig in der Verkapselungsmasse (nicht dargestellt) eingebettet sein, die den Körper des Halbleiterleistungsgehäuses 800 bildet. In dem in 8 dargestellten Beispiel ist der elektrisch leitfähige Träger 310 mit der negativen Versorgungsspannung 401, z.B. Masse (GND) verbunden. Somit kann die Steuer-IC 810 direkt, ohne eine dazwischen benötigte Isolationsschicht, auf den elektrisch leitfähigen Träger 310 aufgeklebt werden.
  • Die Steuer-IC 810 kann eine Anzahl von Gate-Treibern umfassen, z.B. 6 Gate-Treiber in dem in 8 dargestellten Beispiel. Die Steuer-IC 810 kann ferner eine Logik umfassen, um die Gate-Treiber zu steuern. Die Steuer-IC 810 kann ferner Eingangskontaktstellen umfassen, die elektrisch mit externen Anschlüssen 812, 813, 814 des Halbleiterleistungsgehäuses 800 verbunden sind. Die externen Anschlüsse 812, 813, 814 können an (der) peripheren Seite(n) des Halbleiterleistungsgehäuses 800 entlang Dimension D1 und/oder Dimension D2 angeordnet sein. Die externen Anschlüsse 812, 813, 814 können durch Anschlusskontaktstellen oder Leiter des zuvor erwähnten Leiterrahmens gebildet werden, der auch den elektrisch leitfähigen Träger 310 (Chip-Kontaktstelle bzw. Chippad) und die externen Anschlüsse 312, 313, 514 und 515 bereitstellt. Die externen Anschlüsse 812, 813, 814, die z.B. über Drahtbonden mit den Eingangskontaktstellen der Steuer-IC 810 verbunden sind, können ein externes Eingangssignal empfangen, wie z.B. ein PWM-(impulsbreitenmoduliertes)Signal.
  • Es gilt anzumerken, dass die Halbleiterleistungsgehäuse 300, 500 und 700 auch mit einer Steuer-IC 810 ähnlich wie in Halbleiterleistungsgehäuse 800 ausgestattet sein können. Falls jedoch Halbleiterleistungschips 20 mit an der Unterseite angeordnetem Drain/Kollektor anstelle von Halbleiterleistungschips 10 mit an der Unterseite angeordnetem Source/Emitter verwendet werden, ist die Steuer-IC 810 durch eine Isolationsschicht (nicht dargestellt) elektrisch von dem elektrisch leitfähigen Träger 310 isoliert, die sich zwischen dem elektrisch leitfähigen Träger und der Steuer-IC 810 erstreckt.
  • Ferner können die erste, zweite und dritte Verbindungsklemme (Verbindungsclip) 330, 331, 532 und/oder die Verbindungselemente 350, 550 in allen hierin offenbarten Ausführungsformen mit Durchgangslöchern 830 ausgestattet sein. Die Durchgangslöcher 830 können als Belüftungslöcher während des Herstellungsprozesses des Halbleiterleistungsgehäuses 300, 500, 700, 800 dienen, z.B. während eines Wiederaufschmelzlötprozess zum Verbinden der Halbleiterchips 10 oder 20 mit den Verbindungsklemmen 330, 331, 532 und/oder den Verbindungselementen 350, 550. Ferner können die Durchgangslöcher 830 der ersten, zweiten und dritten Verbindungsklemmen 330, 331, 532 für einen Lotaustausch zwischen der oberen Oberfläche (Montageoberfläche 332, 333) und der unteren Oberfläche der Verbindungsklemmen 330, 331, 532 sorgen.
  • Darüber hinaus können elektrische Verbindungen in allen hierin offenbarten Ausführungsformen (z.B. Bonddrähte) zwischen externen Anschlüssen des Halbleiterleistungsgehäuses 300, 500, 700, 800 und dem Drain D der Niederseitenschalter LS1, LS2, ..., LSN bereitgestellt sein. Diese Anschlüsse können als Spannungsabfühlanschlüsse (Spannungserfassungsanschlüsse) für eine externe Schaltungsanordnung verwendet werden.
  • Halbleiterleistungsgehäuse 300, 500, 700, 800, wie hierin beschrieben, können vor allem in der Automobilbranche von besonderem Vorteil sein. Beispielsweise können die Halbleiterleistungsgehäuse 300, 500, 700, 800 konfiguriert sein, Motoren (z.B. BLDC) mit Energie zu versorgen, die in einer Kraftstoffpumpe, einer Wasserpumpe oder in einem elektrisch angetriebenen Turbolader verwendet werden.
  • Halbleiterleistungsgehäuse 300, 500, 700, 800 können, wie hierin beschrieben, eine Ausgangsleistung von z.B. 1 W bis 500 W bereitstellen, insbesondere größer oder gleich oder weniger als 10 W, 50 W, 200 W, 300 W oder 400 W. Halbleiterleistungsgehäuse 300, 500, 700, 800 können, wie hierin beschrieben, einen Ausgangsstrom von z.B. 0,1 A bis 100 A bereitstellen, insbesondere größer oder gleich oder weniger als 1 A, 10 A, 30 A, 50 A, 70 A oder 90 A. Während des Betriebs können Spannungen höher oder kleiner als 5 V, 10 V, 50 V, 100 V, 200 V oder 500 V zwischen den Knoten 401 und 402 beaufschlagt werden. Eine Schaltfrequenz der N-Brücke kann im Bereich von 100 Hz bis 100 MHz liegen, kann sich jedoch auch außerhalb dieses Bereichs befinden.
  • Alle Halbleiterleistungsgehäuse 300, 500, 700, 800 stellen einen raumoptimierten Gehäuseaufbau bereit. Ferner stellen alle Halbleiterleistungsgehäuse 300, 500, 700, 800 eine geringe Streuimpedanz bereit und reduzieren parasitäre Energieverluste, stellen eine verbesserte Verteilung von externen Anschlüssen entlang der Peripherie der Halbleiterleistungsgehäuse 300, 500, 700, 800 bereit und ermöglichen eine hohe Wärmeableitungsleistung.
  • Obwohl hierin spezielle Ausführungsformen dargestellt und beschrieben wurden, wird von Fachleuten anerkannt werden, das seine Vielzahl von alternativen und/oder gleichwertigen Implementierungen mit den dargestellten und beschriebenen speziellen Ausführungsformen ersetzt werden können, ohne dabei vom Schutzumfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der speziellen hierin besprochenen Ausführungsformen abdecken. Deshalb wird beabsichtigt, dass diese Erfindung nur durch die Patentansprüche und den Äquivalenten davon beschränkt wird.

Claims (25)

  1. Halbleitergehäuse, das eine Anordnung auf mehreren Ebenen umfasst, die aufweist: einen elektrisch leitfähigen Träger, der eine Montageoberfläche aufweist; eine erste Halbleiterleistungsvorrichtung der ersten Ebene, die eine erste Lastelektrode, die über der Montageoberfläche des elektrisch leitfähigen Trägers montiert ist, und eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, aufweist; eine zweite Halbleiterleistungsvorrichtung der ersten Ebene, die eine erste Lastelektrode, die über der Montageoberfläche des elektrisch leitfähigen Trägers montiert ist, und eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, aufweist; eine erste Verbindungsklemme, die eine erste Oberfläche, die mit der zweiten Lastelektrode der ersten Halbleiterleistungsvorrichtung der ersten Ebene verbunden ist, und eine Montageoberfläche, entgegengesetzt zur ersten Oberfläche, aufweist; eine zweite Verbindungsklemme, die eine erste Oberfläche, die mit der zweiten Lastelektrode der zweiten Halbleiterleistungsvorrichtung der ersten Ebene verbunden ist, und eine Montageoberfläche, entgegengesetzt zur ersten Oberfläche, aufweist; eine erste Halbleiterleistungsvorrichtung der zweiten Ebene, die eine erste Lastelektrode, die über der Montageoberfläche des ersten Verbindungselements montiert ist, und eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, aufweist; und eine zweite Halbleiterleistungsvorrichtung der zweiten Ebene, die eine erste Lastelektrode, die über der Montageoberfläche des zweiten Verbindungselements montiert ist, und eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, aufweist.
  2. Halbleitergehäuse nach Anspruch 1, wobei die erste Lastelektrode der ersten Halbleiterleistungsvorrichtung der ersten Ebene und die erste Lastelektrode der zweiten Halbleiterleistungsvorrichtung der ersten Ebene Source- oder Emitter-Elektroden sind.
  3. Halbleitergehäuse nach Anspruch 1, wobei die erste Lastelektrode der ersten Halbleiterleistungsvorrichtung der ersten Ebene und die erste Lastelektrode der zweiten Halbleiterleistungsvorrichtung der ersten Ebene Drain- oder Kollektor-Elektroden sind.
  4. Halbleitergehäuse nach einem der vorangegangenen Ansprüche, das ferner umfasst: ein Verbindungselement, das elektrisch mit der zweiten Lastelektrode der ersten Halbleiterleistungsvorrichtung der zweiten Ebene und mit der zweiten Lastelektrode der zweiten Halbleiterleistungsvorrichtung der zweiten Ebene verbunden ist.
  5. Halbleitergehäuse nach Anspruch 4, wobei die erste Halbleiterleistungsvorrichtung der zweiten Ebene und die zweite Halbleiterleistungsvorrichtung der zweiten Ebene in einer Reihe angeordnet sind und wobei sich das Verbindungselement in eine Richtung parallel zu der Richtung der Reihe erstreckt.
  6. Halbleitergehäuse nach Anspruch 4, wobei die erste Halbleiterleistungsvorrichtung der zweiten Ebene und die zweite Halbleiterleistungsvorrichtung der zweiten Ebene in einer Reihe angeordnet sind und wobei sich das Verbindungselement in eine Richtung senkrecht zu der Richtung der Reihe erstreckt.
  7. Halbleitergehäuse nach einem der Ansprüche 4 bis 6, wobei das Verbindungselement eine Klemme ist.
  8. Halbleitergehäuse nach einem der vorangegangenen Ansprüche, das ferner umfasst: eine dritte Halbleiterleistungsvorrichtung der ersten Ebene, die eine erste Lastelektrode, die über der Montageoberfläche des elektrisch leitfähigen Trägers montiert ist, und eine zweite Lastelektrode, entgegengesetzt zur ersten Lastelektrode, aufweist.
  9. Halbleitergehäuse nach Anspruch 8, das ferner umfasst: eine dritte Verbindungsklemme, die eine erste Oberfläche, die mit der zweiten Lastelektrode der dritten Halbleiterleistungsvorrichtung der ersten Ebene verbunden ist, und eine Montageoberfläche, entgegengesetzt zur ersten Oberfläche, aufweist.
  10. Halbleitergehäuse nach Anspruch 9, das ferner umfasst: eine dritte Halbleiterleistungsvorrichtung der zweiten Ebene, die eine erste Lastelektrode, die über der Montageoberfläche des dritten Verbindungselements montiert ist, aufweist.
  11. Halbleitergehäuse nach einem der vorangegangenen Ansprüche, wobei jede Halbleiterleistungsvorrichtung eine Gate-Elektrode umfasst, die dem elektrisch leitfähigen Träger abgewandt ist.
  12. Halbleitergehäuse nach einem der vorangegangenen Ansprüche, das ferner umfasst: erste externe Anschlüsse, die mit den Verbindungsklemmen verbunden sind, wobei alle ersten externen Anschlüsse entlang einer ersten peripheren Seite des Halbleitergehäuses angeordnet sind.
  13. Halbleitergehäuse nach Anspruch 12, das ferner umfasst: einen oder mehrere zweite externe Anschlüsse, die mit den Lastelektroden der Halbleiterleistungsvorrichtungen der zweiten Ebene verbunden sind, wobei der eine oder die mehreren zweiten externen Anschlüsse entlang einer oder mehrerer zweiter peripherer Seiten des Halbleitergehäuses angeordnet sind, wobei die eine oder die mehreren zweiten peripheren Seiten senkrecht zur ersten peripheren Seite ausgerichtet sind.
  14. Halbleitergehäuse nach einem der vorangegangenen Ansprüche, wobei alle Gate-Elektroden entlang einer dritten peripheren Seite des Halbleitergehäuses angeordnet sind, wobei die dritte periphere Seite entgegengesetzt zur ersten peripheren Seite liegt.
  15. Mehrphasenbrücke, die umfasst: einen elektrisch leitfähigen Träger; eine Vielzahl von Halbleiterleistungsvorrichtungen der ersten Ebene, die über dem elektrisch leitfähigen Träger montiert sind und elektrisch damit verbunden sind; eine Vielzahl von Verbindungsklemmen, wobei jede Verbindungsklemme über einer aus der Vielzahl von Halbleiterleistungsvorrichtungen der ersten Ebene montiert ist und elektrisch damit verbunden ist; und eine Vielzahl von Halbleiterleistungsvorrichtungen der zweiten Ebene, wobei jede Halbleiterleistungsvorrichtung der zweiten Ebene über einer Verbindungsklemme aus der Vielzahl von Verbindungsklemmen montiert ist.
  16. Mehrphasenbrücke nach Anspruch 15, wobei jede aus der Vielzahl von Halbleiterleistungsvorrichtungen der ersten Ebene mit der Source oder mit dem Emitter nach unten über dem elektrisch leitfähigen Träger montiert ist.
  17. Mehrphasenbrücke nach Anspruch 15 oder 16, wobei jede aus der Vielzahl von Halbleiterleistungsvorrichtungen der zweiten Ebene mit der Source oder mit dem Emitter nach unten über der entsprechenden Verbindungsklemme montiert ist.
  18. Mehrphasenbrücke nach einem der Ansprüche 15 bis 17, die ferner umfasst: ein Verbindungselement, das über der Vielzahl von Halbleiterleistungsvorrichtungen der zweiten Ebene montiert ist und elektrisch damit verbunden ist.
  19. Mehrphasenbrücke nach Anspruch 18, wobei der elektrisch leitfähige Träger konfiguriert ist, mit einem externen Massepotential verbunden zu sein, und das gemeinsam genutzte Verbindungselement konfiguriert ist, mit einem externen Leistungsversorgungspotential verbunden zu sein.
  20. Mehrphasenbrücke nach Anspruch 15, wobei jede aus der Vielzahl von Halbleiterleistungsvorrichtungen der ersten Ebene mit dem Drain oder dem Kollektor nach unten über dem elektrisch leitfähigen Träger montiert ist.
  21. Mehrphasenbrücke nach Anspruch 15 oder 20, wobei jede aus der Vielzahl von Halbleiterleistungsvorrichtungen der zweiten Ebene mit dem Drain oder dem Kollektor nach unten über dem entsprechenden Verbindungselement montiert ist.
  22. Mehrphasenbrücke nach einem der Ansprüche 15 bis 21, die ferner ein gemeinsam genutztes Verbindungselement umfasst, das über der Vielzahl von Halbleiterleistungsvorrichtungen der zweiten Ebene montiert und elektrisch damit verbunden ist.
  23. Mehrphasenbrücke nach Anspruch 22, wobei die Vielzahl von Halbleiterleistungsvorrichtungen der zweiten Ebene in einer Reihe angeordnet ist und wobei sich das gemeinsam genutzte Verbindungselement in eine Richtung parallel zu der Richtung der Reihe erstreckt.
  24. Mehrphasenbrücke nach Anspruch 22, wobei die Vielzahl von Halbleiterleistungsvorrichtungen der zweiten Ebene in einer Reihe angeordnet ist und wobei sich das gemeinsam genutzte Verbindungselement in eine Richtung senkrecht zu der Richtung der Reihe erstreckt.
  25. Mehrphasenbrücke nach einem der Ansprüche 15 bis 24, die ferner umfasst: einen Steuerhalbleiterchip, der über dem elektrisch leitfähigen Träger montiert ist und konfiguriert ist, Gate-Elektroden der Halbleiterleistungsvorrichtungen der ersten Ebene und der Halbleiterleistungsvorrichtungen der zweiten Ebene zu steuern.
DE102016101433.8A 2016-01-27 2016-01-27 Multi-Chip-Halbleiterleistungsgehäuse Withdrawn DE102016101433A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016101433.8A DE102016101433A1 (de) 2016-01-27 2016-01-27 Multi-Chip-Halbleiterleistungsgehäuse
CN201611256982.6A CN107017239A (zh) 2016-01-27 2016-12-30 多芯片半导体功率封装体
US15/414,815 US20170213783A1 (en) 2016-01-27 2017-01-25 Multi-chip semiconductor power package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016101433.8A DE102016101433A1 (de) 2016-01-27 2016-01-27 Multi-Chip-Halbleiterleistungsgehäuse

Publications (1)

Publication Number Publication Date
DE102016101433A1 true DE102016101433A1 (de) 2017-07-27

Family

ID=59295689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016101433.8A Withdrawn DE102016101433A1 (de) 2016-01-27 2016-01-27 Multi-Chip-Halbleiterleistungsgehäuse

Country Status (3)

Country Link
US (1) US20170213783A1 (de)
CN (1) CN107017239A (de)
DE (1) DE102016101433A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018129689B4 (de) 2017-11-27 2023-11-09 Infineon Technologies Ag Halbleiterpackage und Verfahren zur Herstellung eines Halbleiterpackage

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3074994B1 (fr) * 2017-12-07 2019-12-20 Legrand France Procede d'assemblage d'un variateur de lumiere
CN110148566B (zh) * 2019-06-03 2020-12-25 珠海零边界集成电路有限公司 一种堆叠结构的智能功率模块及其制造方法
US11721617B2 (en) 2020-04-07 2023-08-08 Wolfspeed, Inc. Power module
US11735488B2 (en) * 2020-04-07 2023-08-22 Wolfspeed, Inc. Power module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10009171A1 (de) * 2000-02-26 2001-09-13 Bosch Gmbh Robert Stromrichter und sein Herstellverfahren
US20140306332A1 (en) * 2013-04-11 2014-10-16 Texas Instruments Incorporated Integrating Multi-Output Power Converters Having Vertically Stacked Semiconductor Chips

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
WO2012157069A1 (ja) * 2011-05-16 2012-11-22 トヨタ自動車株式会社 パワーモジュール
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US9515060B2 (en) * 2013-03-20 2016-12-06 Infineon Technologies Austria Ag Multi-chip semiconductor power device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10009171A1 (de) * 2000-02-26 2001-09-13 Bosch Gmbh Robert Stromrichter und sein Herstellverfahren
US20140306332A1 (en) * 2013-04-11 2014-10-16 Texas Instruments Incorporated Integrating Multi-Output Power Converters Having Vertically Stacked Semiconductor Chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018129689B4 (de) 2017-11-27 2023-11-09 Infineon Technologies Ag Halbleiterpackage und Verfahren zur Herstellung eines Halbleiterpackage

Also Published As

Publication number Publication date
US20170213783A1 (en) 2017-07-27
CN107017239A (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102017205757B4 (de) Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102015108700A1 (de) Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
DE102016101433A1 (de) Multi-Chip-Halbleiterleistungsgehäuse
DE102017202770B4 (de) Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102015012915B4 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE102014103773A1 (de) Mehrchip-Halbleiter-Leistungsbauelement
DE102007025248A1 (de) Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist
DE102018112477A1 (de) Halbleiterpackage mit leiterrahmen
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102018106917A1 (de) Vorrichtung mit Schaltelementen und entsprechende Verfahren
DE102015104990A1 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102014109771A1 (de) Mehrchipvorrichtung
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102018128844A1 (de) Leistungs-Package mit mehreren Gussverbunden
DE102015101146A1 (de) Halbleitervorrichtung mit mehreren Kontaktclips
DE102014109662B4 (de) Halbleiterchip und Gehäuse mit Source-Down- und Sensorkonfiguration
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee