DE102014103773A1 - Mehrchip-Halbleiter-Leistungsbauelement - Google Patents

Mehrchip-Halbleiter-Leistungsbauelement Download PDF

Info

Publication number
DE102014103773A1
DE102014103773A1 DE102014103773.1A DE102014103773A DE102014103773A1 DE 102014103773 A1 DE102014103773 A1 DE 102014103773A1 DE 102014103773 A DE102014103773 A DE 102014103773A DE 102014103773 A1 DE102014103773 A1 DE 102014103773A1
Authority
DE
Germany
Prior art keywords
semiconductor
carrier
chip
power chip
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014103773.1A
Other languages
English (en)
Other versions
DE102014103773B4 (de
Inventor
Ralf Otremba
Josef Hoeglauer
Xaver Schloegel
Chooi Mei Chong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014103773A1 publication Critical patent/DE102014103773A1/de
Application granted granted Critical
Publication of DE102014103773B4 publication Critical patent/DE102014103773B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement enthält einen über einen ersten Träger montierten ersten Halbleiter-Leistungschip und einen über einen zweiten Träger montierten zweiten Halbleiter-Leistungschip. Das Halbleiterbauelement enthält weiterhin einen über dem ersten Halbleiter-Leistungschip und auf dem zweiten Halbleiter-Leistungschip montierten Kontaktclip. Ein Halbleiter-Logikchip ist über dem Kontaktclip montiert.

Description

  • Die vorliegende Erfindung betrifft die Technik des Kapselns (Packaging) und besonders die Technik des Kapselns von mehreren Halbleiterchips in einer gestapelten Konfiguration für Leistungsanwendungen.
  • Hersteller von Halbleiterbauelementen streben ständig danach, die Leistung ihrer Produkte bei gleichzeitiger Senkung ihrer Herstellungskosten zu steigern. Ein kostenintensiver Bereich bei der Herstellung von Halbleiterbauelementen ist das Kapseln der Halbleiterchips. Wie der Fachmann weiß, werden integrierte Schaltungen auf Wafern hergestellt, die dann vereinzelt werden, um Halbleiterchips zu produzieren. Danach können die Halbleiterchips auf elektrisch leitenden Trägern, wie etwa z.B. Systemträgern, montiert werden. Kapselungsverfahren die kleine Komponentengrößen bei geringen Kosten bereitstellen, sind erwünscht.
  • Eine der Erfindung zugrunde liegende Aufgabenstellung kann darin gesehen werden, ein kostengünstiges und kompaktes Halbleiterbauelement zu schaffen. Ferner zielt die Erfindung darauf ab, ein Verfahren zur Herstellung eines solchen Halbleiterbauelements anzugeben.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen und Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einer Ausführungsform eines Halbleiterbauelements umfasst das Halbleiterbauelement einen ersten Träger mit einer Montageoberfläche, einen ersten Halbleiter-Leistungschip, der über der Montageoberfläche des ersten Trägers montiert ist und eine vom ersten Träger weggewandte erste Oberfläche aufweist, einen zweiten Träger mit einer Montageoberfläche und einen zweiten Halbleiter-Leistungschip, der über der Montageoberfläche des zweiten Trägers montiert ist und eine von dem zweiten Träger weggewandte erste Oberfläche aufweist. Ein Verbindungselement weist eine mit der ersten Oberfläche des ersten Halbleiter-Leistungschips verbundene erste Oberfläche und eine von der ersten Oberfläche weggewandte Montageoberfläche auf. Ein dritter Halbleiterchip ist über der Montageoberfläche des Verbindungselements montiert.
  • Gemäß einer weiteren Ausführungsform eines Halbleiterbauelements umfasst das Halbleiterbauelement einen ersten Halbleiter-Leistungschip, der über einem ersten Träger montiert ist, einen zweiten Halbleiter-Leistungschip, der über einem zweiten Träger montiert ist, einen Kontaktclip, der über dem ersten Halbleiter-Leistungschip und über dem zweiten Halbleiter-Leistungschip montiert ist, und einen Halbleiter-Logikchip, der über dem Kontaktclip montiert ist.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiterbauelements umfasst das Verfahren: Montieren eines ersten Halbleiter-Leistungschips auf einem ersten Träger; Montieren eines zweiten Halbleiter-Leistungschips auf einem zweiten Träger; Bonden eines Kontaktclips an dem ersten Halbleiter-Leistungschip und an dem zweiten Halbleiter-Leistungschip und Montieren eines dritten Halbleiterchips über dem Kontaktclip.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsform ergeben sich ohne weiteres, wenn die durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt schematisch eine Querschnittsansicht eines beispielhaften Leistungs-Halbleiterbauelements.
  • 2 zeigt schematisch eine Querschnittsansicht eines beispielhaften Leistungs-Halbleiterbauelements.
  • 3 zeigt schematisch eine Querschnittsansicht eines beispielhaften Leistungs-Halbleiterbauelements.
  • 4 zeigt schematisch eine Querschnittsansicht eines beispielhaften Leistungs-Halbleiterbauelements.
  • 5 zeigt einen grundlegenden Schaltplan eines Halbbrükken-Leistungs-Halbleiterbauelements.
  • 6 zeigt schematisch eine Perspektivansicht eines beispielhaften Halbleiter-Leistungsbauelements.
  • 7 zeigt schematisch eine Querschnittsansicht des in 6 gezeigten Leistungs-Halbleiterbauelements entlang der Linie A-A.
  • 8 zeigt schematisch eine Querschnittsansicht des in 6 gezeigten Leistungs-Halbleiterbauelements entlang der Linie B-B.
  • 9 zeigt einen grundlegenden Schaltplan eines Halbbrükken-Leistungs-Halbleiterbauelements mit einer Logikschaltungsanordnung und einer Treiberschaltungsanordnung.
  • Die 10A–10I zeigen schematisch Querschnittsansichten eines beispielhaften Prozesses eines Verfahrens zum Kapseln eines Halbleiterchips.
  • Die 11A–11B zeigen schematisch Querschnittsansichten eines beispielhaften Prozesses eines Verfahrens zum Kapseln eines Halbleiterchips.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, wie die Erfindung praktiziert werden kann. In diese Hinsicht wird Richtungsterminologie wie etwa "Oberseite", "Unterseite", "Vorderseite", "Rückseite", "oberer", "unterer" usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es ist zu verstehen, das andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen.
  • Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Wie in dieser Patentschrift verwendet, sollen die Ausdrücke "gekoppelt" und/oder "verbunden" nicht allgemein bedeuten, dass Elemente direkt miteinander gekoppelt oder verbunden sein müssen. Dazwischenliegende Elemente können zwischen den "gekoppelten" oder "verbundenen" Elementen vorgesehen sein. Jedoch können die Ausdrücke "gekoppelt" und/oder "verbunden", wenngleich nicht auf diese Bedeutungen beschränkt, auch so verstanden werden, dass sie optional einen Aspekt offenbaren, in dem die Elemente direkt miteinander gekoppelt oder verbunden sind, ohne das dazwischenliegende Elemente zwischen den "gekoppelten" oder "verbundenen" Elementen vorgesehen sind.
  • Es werden hier Bauelemente beschrieben, die zwei oder mehr Leistungshalbleiterchips enthalten. Insbesondere können ein oder mehrere Leistungshalbleiterchips mit einer vertikalen Struktur beteiligt sein, das heißt, dass die Halbleiterchips derart hergestellt werden können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur weist Elektroden auf seinen beiden Hauptoberflächen auf, das heißt, auf seiner Oberseite und Unterseite.
  • Die Leistungshalbleiterchips können aus einem spezifischen Halbleitermaterial wie etwa beispielsweise Si, SiC, SiGe, GaAs, GaN usw. hergestellt werden und können weiterhin anorganische und/oder organische Materialien, die keine Halbleiter sind, enthalten. Die Leistungshalbleiterchips können von unterschiedlichen Arten sein und können durch unterschiedliche Technologien hergestellt werden.
  • Weiterhin können die hierin beschriebenen Elektronikbauelemente eine oder mehrere integrierte Logikschaltungen zum Steuern der Leistungshalbleiterchips enthalten. Die integrierte Logikschaltung kann eine oder mehrere Treiberschaltungen zum Ansteuern eines oder mehrerer der Leistungshalbleiterchips enthalten. Die integrierte Logikschaltung kann z.B. ein Mikrocontroller sein, der z.B. Splicherschaltungen, Pegelschieber usw. enthält.
  • Die Leistungshalbleiterchips können Elektroden (Chippads) aufweisen, die das Herstellen eines elektrischen Kontakts mit dem in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Die Elektroden können eine oder mehrere Metallschichten enthalten, die auf das Halbleitermaterial der Halbleiterchips aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer Schicht oder eines Kontaktflecks vorliegen, die bzw. der einen Bereich bedeckt. Beispielsweise kann als das Material ein beliebiges gewünschtes Metall, das eine Lotverbindung oder eine Diffusionslotverbindung ausbilden kann beispielsweise Cu, Ni, NiSn, Au, Ag, Pt, Pd, In, Sn, und eine Legierung aus einem oder mehreren dieser Metalle verwendet werden. Die Metallschichten brauchen nicht homogen zu sein oder aus nur einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
  • Vertikale Leistungshalbleiterchips können beispielsweise als Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors – Metalloxidhalbleiter-Feldeffekttransistoren), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), bipolare Leistungstransistoren oder Leistungsdioden konfiguriert sein. Beispielhaft können sich die Source-Kontaktelektrode und die Gate-Kontaktelektrode eines Leistungs-MOSFET auf einer Hauptoberfläche befinden, während die Drain-Kontaktelektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet sein kann.
  • Zwei oder mehr Halbleiter-Leistungschips sind über Trägern montiert. Bei einer Ausführungsform können die Träger jeweils eine Metallplatte oder -lage sein, wie etwa z.B. ein Die-Pad eines Systemträgers (Leadframe). Die Metallplatte oder -lage kann aus einem beliebigen Metall oder einer beliebigen Metalllegierung, z.B. Kupfer oder Kupferlegierung, hergestellt sein. Bei anderen Ausführungsformen können die Chipträger aus Kunststoffen oder Keramiken hergestellt werden. Beispielsweise können die Chipträger eine mit einer Metallschicht beschichtete Schicht aus Kunststoff umfassen. Beispielhaft können solche Chipträger eine Einschichten-PCB oder eine Mehrschichten-PCB sein. Die PCB kann mindestens eine Isolierschicht und eine an der Isolierschicht angebrachte strukturierte Metallfolie aufweisen. Die Isolierplatte kann Epoxidharz, Polytetrafluorethylen, Aramidfasern oder Kohlenstofffasern umfassen oder auf der Basis dieser hergestellt werden und kann Verstärkungsmittel wie etwa Fasermatten, beispielsweise Glas- oder Kohlenstofffasern enthalten. Bei anderen Ausführungsformen kann der Bauelementträger eine mit einer Metallschicht beschichtete Platte aus Keramik umfassen, z.B. ein metallgebondetes Keramiksubstrat. Beispielhaft kann der Bauelementträger ein DCB-(Direct Copper Bonded) Keramiksubstrat sein.
  • Die zwei oder mehr Halbleiter-Leistungschips können mindestens teilweise von mindestens einem elektrisch isolierenden Material umgeben oder darin eingebettet sein. Das elektrisch isolierende Material bildet einen Kapselungskörper. Der Kapselungskörper kann ein Formmaterial umfassen oder daraus hergestellt sein. Zur Ausbildung des Kapselungskörpers aus dem Formmaterial können verschiedene Techniken eingesetzt werden, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Liquid Molding. Weiterhin kann der Kapselungskörper die Gestalt eines Stücks einer Schicht aufweisen, z.B. ein Stück einer Lage oder Folie, die auf den/die Leistungshalbleiterchips und den/die Träger laminiert ist. Der Kapselungskörper kann Teil der Peripherie des Package bilden, d.h. er kann die Gestalt des Halbleiterbauelements zumindest teilweise definieren.
  • Das elektrisch isolierende Material kann ein wärmehärtendes Material oder ein thermoplastisches Material umfassen oder daraus hergestellt sein. Ein wärmehärtendes Material kann z.B. auf der Basis eines Epoxidharzes hergestellt werden. Ein thermoplastisches Material kann z.B. ein oder mehrere Materialien umfassen aus der Gruppe von Polyetherimid (PEI), Polyethersulfon (PES), Polyphenylensulfid (PPS) oder Polyamidimid (PAI). Thermoplastische Materialien schmelzen durch Einwirkung von Druck und Wärme während des Ausformens oder während der Laminierung und härten (reversibel) bei Kühlung und Druckentlastung.
  • Das den Kapselungskörper bildende elektrisch isolierende Material kann ein Polymermaterial umfassen oder daraus hergestellt sein. Das elektrisch isolierende Material kann mindestens eines eines gefüllten oder ungefüllten Formmaterials, eines gefüllten oder ungefüllten thermoplastischen Materials, eines gefüllten oder ungefüllten wärmehärtenden Materials, eines gefüllten oder ungefüllten Laminats, eines faserverstärkten Laminats, eines faserverstärkten Polymerlaminats und eines faserverstärkten Polymerlaminats mit Füllpartikeln umfassen.
  • Bei einigen Ausführungsformen kann das elektrisch isolierende Material ein Laminat sein, z.B. eine Polymerfolie oder -lage. Wärme und Druck können für eine Zeit einwirken, die geeignet ist, um die Polymerfolie oder -lage an der darunter liegenden Struktur anzubringen. Während der Laminierung kann die elektrisch isolierende Folie oder Lage fließen (d.h., sie befindet sich in einem plastischen Zustand), was dazu führt, das Spalte zwischen den Leistungshalbleiterchips und/oder anderen topologischen Strukturen auf den Chipträgern mit dem Polymermaterial der elektrisch isolierenden Folie oder Lage gefüllt werden. Die elektrisch isolierende Folie oder Lage kann ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material umfassen oder daraus bestehen. Bei einer Ausführungsform kann die isolierende Folie oder Lage einen Prepreg (Abkürzung für "Pre-Impregnated Fibers" = vorimprägnierte Fasern) umfassen oder daraus bestehen, das heißt, z.B. aus einer Kombination aus einer Fasermatte, beispielsweise Glasoder Kohlenstofffasern, und einem Harz, beispielsweise einem wärmehärtenden oder thermoplastischen Material, bestehen. Prepreg-Materialien sind in der Technik bekannt und werden in der Regel zum Herstellen von PCBs (Printed Circuit Boards – Leiterplatten) verwendet.
  • Ein Verbindungselement wie etwa z.B. ein Kontaktclip ist vorgesehen, um eine Lastelektrode des ersten Halbleiter-Leistungschips mit einer Lastelektrode des zweiten Halbleiter-Leistungschips zu verbinden. Das Verbindungselement kann eine obere Montageoberfläche aufweisen, die vom ersten und zweiten Halbleiter-Leistungschip weggewandt und konfiguriert ist, als eine Montageoberfläche für mindestens einen Logik-Halbleiterchip zu dienen.
  • Eine Vielzahl an verschiedenen Arten von Elektronikbauelementen können dafür ausgelegt sein, einen Kontaktclip wie hierin beschrieben zu verwenden, oder können durch die hierin beschriebenen Techniken hergestellt werden. Beispielhaft kann ein Elektronikbauelement gemäß der Offenbarung eine Stromversorgung darstellen, die zwei oder mehr Leistungshalbleiterchips enthält, z.B. MOSFETs, und eine oder mehrere integrierte Logikschaltungen. Beispielsweise kann ein hierin offenbartes Elektronikbauelement eine Halbbrückenschaltung umfassen, die einen Hochspannungstransistor, einen Niederspannungstransistor und einen integrierten Logikschaltungschip enthält. Der integrierte Logikschaltungschip kann optional eine oder mehrere Transistortreiberschaltungsanordnungen enthalten.
  • Eine Halbbrückenschaltung, wie sie hierin offenbart ist, kann z.B. in einer Elektronikschaltung zum Umwandeln von Gleichoder Wechselspannungen in Gleichspannungen implementiert werden, sogenannte DC-DC-Wandler beziehungsweise AC-DC-Wandler. DC-DC-Wandler können zum Umwandeln einer durch eine Batterie oder einen Akkumulator gelieferten Eingangsgleichspannung in eine Ausgangsgleichspannung bereitgestellt werden, die den Anforderungen von nachgeschalteten Elektronikschaltungen entsprechen. Beispielhaft kann ein hierin beschriebener DC-DC-Wandler ein Tiefsetzsteller oder ein Abwärtswandler sein. AC-DC-Wandler können verwendet werden, um eine z.B. durch ein Hochspannungs-AC-Leistungsnetzwerk gelieferte Eingangswechselspannung in eine Ausgangsgleichspannung umzuwandeln, die an die Anforderungen von nachgeschalteten Elektronikschaltungen angepasst sind.
  • 1 zeigt eine Querschnittsansicht eines beispielhaften Halbleiterbauelements 100. Das Halbleiterbauelement 100 kann einen ersten Träger 110, einen zweiten Träger 120, einen ersten Halbleiter-Leistungschip 130, einen zweiten Halbleiter-Leistungschip 140, ein elektrisch leitendes Verbindungselement 150, im Folgenden auch als Kontaktclip 150 bezeichnet, und einen dritten Halbleiterchip 160 umfassen. Der dritte Halbleiterchip 160 ist kein Leistungschip. Er kann z.B. eine integrierte Logikschaltung sein, die konfiguriert ist zum Steuern des ersten Halbleiter-Leistungschips 130 und/oder des zweiten Halbleiter-Leistungschips 140.
  • Der erste Träger 110 und der zweite Träger 120 können jeweils aus einer flachen Metallplatte hergestellt sein, z.B. einem Die-Pad eines Systemträgers. Der erste Träger 110 und der zweite Träger 120 können Seite an Seite zueinander angeordnet sein. Der erste Träger 110 und der zweite Träger 120 können getrennt oder inselförmig sein. Somit besteht z.B. keine direkte elektrische Verbindung zwischen dem ersten Träger 110 und dem zweiten Träger 120.
  • Eine untere Oberfläche 112 des ersten Trägers 110 und eine untere Oberfläche 122 des zweiten Trägers 120 können externe Kontaktpads des Halbleiterbauelements 100 bilden, die konfiguriert sind, um mit einer externen Applikation verbunden zu werden, z.B. einer nicht gezeigten Applikationsplatine. Beispielhaft können die untere Oberfläche 112 und die untere Oberfläche 122 koplanar sein und z.B. eine Montageoberfläche des Halbleiterbauelements 100 definieren.
  • Der erste Träger 110 weist eine Montageoberfläche 111 auf, und der zweite Träger 120 weist eine Montageoberfläche 121 auf. Der erste Halbleiter-Leistungschip 130 kann mit seiner dem ersten Träger 110 zugewandten unteren Oberfläche auf der Montageoberfläche 111 davon montiert werden. Der zweite Halbleiter-Leistungschip 140 kann mit seiner dem zweiten Träger 120 zugewandten unteren Oberfläche auf der Montageoberfläche 121 davon montiert werden.
  • Die Montageoberfläche 111 des ersten Trägers 110 und die Montageoberfläche 121 des zweiten Trägers 120 können koplanar sein. Das heißt, der erste Halbleiter-Leistungschip 130 und der zweite Halbleiter-Leistungschip 140 können z.B. im Wesentlichen in der gleichen Bauelementebene (im Folgenden als die "Leistungsebene" bezeichnet) innerhalb des Halbleiterbauelements 100 angeordnet sein.
  • Der Kontaktclip 150 weist eine dem ersten Halbleiter-Leistungschip 130 und dem zweiten Halbleiter-Leistungschip 140 zugewandte untere Oberfläche 151 auf. Insbesondere kann der ersten Halbleiter-Leistungschip 130 eine von dem ersten Träger 110 weggewandte erste Oberfläche 131 aufweisen, die an die untere Oberfläche 151 des Kontaktclips 150 gebondet ist, und der zweite Halbleiter-Leistungschip 140 kann eine vom zweiten Träger 120 weggewandte erste Oberfläche 141 aufweisen, die an die untere Oberfläche 151 des Kontaktclips 150 gebondet ist.
  • Der Kontaktclip 150 kann eine Montageoberfläche 152 gegenüber der unteren Oberfläche 151 aufweisen. Der dritte Halbleiterchip 160 wird über der Montageoberfläche 152 des Kontaktclips 150 montiert. Somit ist der dritte Halbleiterchip 160 in einer Bauelementebene (im Folgenden als die "Logikebene" bezeichnet) angeordnet, die über der durch die Halbleiter-Leistungschips 130, 140 definierten "Leistungsebene" angeordnet ist. Die beiden Ebenen können um mindestens den Kontaktclip 150, der sich zwischen der "Leistungsebene" und der "Logikebene" erstreckt, beabstandet sein.
  • Es ist anzumerken, dass ein oder mehrere dritte Halbleiterchips, z.B. Logikchips 160, auf dem Kontaktclip 150 in der "Logikebene" angeordnet sein können. Bei einigen Ausführungsformen ist kein Halbleiter-Leistungschip auf dem Kontaktclip 150 oder in der "Logikebene" angeordnet. Andererseits ist bei einigen Ausführungsformen kein Halbleiter-Logikchip in der "Leistungsebene" angeordnet.
  • Im Allgemeinen kann bei einigen Ausführungsformen die "Leistungsebene" des Halbleiterbauelements 100 ausschließlich Halbleiter-Leistungschips enthalten. Weiterhin kann bei einigen Ausführungsformen die "Logikebene" des Halbleiterbauelements 100 ausschließlich Halbleiter-Logikchips enthalten. Auf diese Weise kann garantiert werden, dass Logik-Halbleiterchips 160 durch den Kontaktclip 150 geometrisch und thermisch von den Halbleiter-Leistungschips 130, 140 getrennt sind. Da Wärme hauptsächlich in den Halbleiter-Leistungschips 130, 140 erzeugt wird und ein Wärmetransfer am effektivsten über den ersten Träger 110 und den zweiten Träger 120 z.B. zu einer nicht gezeigten Applikationsplatine erfolgt, wird eine hocheffektive Wärmekopplung des ersten und zweiten Halbleiter-Leistungschips 130, 140 zur Umgebung erhalten. Andererseits ist der dritte Halbleiterchip 160, der ein Logik-Halbleiterchip sein kann, durch den Kontaktclip 150 thermisch von der "Leistungsebene" getrennt oder isoliert. Da Logik-Halbleiterchips in der Regel gegenüber einer hohen Temperatur empfindlicher sind als Leistungshalbleiterchips, sorgt die Trennung von Leistungschips und Logikchips in zwei getrennte Ebenen und z.B. die thermische Entkopplung dieser Ebenen durch den Kontaktclip 150 für ein effektives Kapselungskonzept (Packaging-Konzept) für Leistungsapplikationen im Hinblick auf hohe thermische Robustheit und kleine Packagegröße.
  • Weiterhin hängen, wie in der Technik bekannt ist, die Höchstlast, die Leistung und die Lebensdauer eines Halbleiter-Leistungsbauelements 100 kritisch von der Arbeitstemperatur der in dem Halbleiterbauelement 100 enthaltenen Halbleiter-Leistungschips 130, 140 ab. Aus diesem Grund kann das oben erläuterte und z.B. durch 1 exemplifizierte Aufbaukonzept die Höchstlast, die Leistung und die Lebensdauer des Halbleiterbauelements 100 verbessern.
  • 2 zeigt ein Halbleiterbauelement 200 mit z.B. der gleichen Konfiguration die das Halbleiterbauelement 100 aufweist. Das Halbleiterbauelement 200 kann jedoch zusätzlich ein elektrisch isolierendes Material, z.B. ein Formmaterial umfassen, das einen Kapselungskörper 210 bildet. Der Kapselungskörper 210 kann den ersten und zweiten Träger 110, 120, den ersten und zweiten Halbleiter-Leistungschip 130, 140, den Kontaktclip 150 und den dritten Halbleiterchip 160 einbetten.
  • Beispielhaft kann das Halbleiterbauelement 200, wie in 2 gezeigt, ein Package ohne Anschlussbeinchen (leadless package) aufweisen. Das Halbleiterbauelement 200 kann eine seitliche Abmessung oder Breite W in einem Bereich von zwischen z.B. 5–15 mm, insbesondere zwischen z.B. 7–13 mm, aufweisen. Das Halbleiterbauelement 200 kann eine vertikale Abmessung oder Höhe H in einem Bereich zwischen z.B. 0,5–5 mm, insbesondere zwischen 1–2 mm, aufweisen. Der Kontaktclip 150 kann z.B. in mindestens einer seitlichen Abmessung über den seitlich äußeren Umriss 132 des ersten Halbleiterchips 130 oder den seitlich äußeren Umriss 142 des zweiten Halbleiterchips 140 oder, wie in 1 und 2 dargestellt, über die seitlich äußeren Umrisse 132, 142 sowohl des ersten als auch des zweiten Halbleiterchips 130, 140 vorstehen. Der Kontaktclip 150 kann eine seitliche Erstreckung Wc größer als z.B. 60%, 70%, 80%, 90% von W aufweisen. Der Kontaktclip 150 kann eine vertikale Abmessung Hc in einem Bereich zwischen z.B. 0,1–1,0 mm, insbesondere zwischen z.B. 0,15–0,3 mm, aufweisen. Die vertikale Abmessung des ersten Trägers 110 und die vertikale Abmessung des zweiten Trägers 120 können z.B. gleich sein. Die vertikale Abmessung des ersten Trägers 110 und/oder die vertikale Abmessung des zweiten Trägers 120 können innerhalb einer Toleranz von kleiner oder gleich z.B. ±0,2 mm oder ±0,1 mm gleich Hc sein.
  • Die Beschreibung in Verbindung mit 1 und 2 kann auf alle hierin beschriebenen Ausführungsformen angewendet werden. Insbesondere lassen sich die oben dargelegten Abmessungsgrößen auf andere Ausführungsformen anwenden.
  • In den 1 und 2 kann eine sogenannte Halbbrückenschaltung in den Halbleiter-Leistungsbauelementen 100, 200 implementiert werden. Der erste Halbleiterchip 130 kann den Niederspannungsleistungsschalter bilden, und der zweite Halbleiterchip 140 kann den Hochspannungsleistungsschalter der Halbbrücke bilden. Der dritte Halbleiterchip 130, z.B. eine integrierte Logikschaltung, kann die nicht gezeigten Gate-Elektroden des Niederspannungsleistungshalbleiterchips 130 beziehungsweise des Hochspannungsleistungshalbleiterchips 140 steuern.
  • Der erste Halbleiter-Leistungschip 130 und/oder der zweite Halbleiter-Leistungschip 140 können z.B. MOSFETs sein. Die Source-Elektrode des zweiten Hochspannungs-Halbleiterchips 140 kann mit dem Kontaktclip 150 verbunden sein. Der Kontaktclip 150 kann mit der Drain-Elektrode des ersten Niederspannungs-Halbleiter-Leistungschip 130 verbunden sein. Die Source-Elektrode des ersten Niederspannungs-Halbleiter-Leistungschips 130 kann mit dem ersten Träger 110 verbunden sein. Somit kann der erste Niederspannungs-Halbleiter-Leistungschips 130 im Halbleiterbauelement 100, 200 in einer Orientierung mit der Source-Elektrode nach unten angeordnet sein. Im Gegensatz dazu kann der zweite Hochspannungs-Halbleiter-Leistungschip 140 in einer Orientierung mit der Source-Elektrode nach oben orientiert sein, das heißt, seine Drain-Elektrode kann mit dem zweiten Träger 120 verbunden sein.
  • 3 zeigt ein Leistungs-Halbleiterbauelement 300. Das Leistungs-Halbleiterbauelement 300 kann dem Leistungs-Halbleiterbauelement 100 ähnlich sein, außer dass der Kontaktclip 250 an den zweiten Träger 120 anstatt an den zweiten Halbleiterchip 140 gebondet ist. Dazu kann der Kontaktclip 250 z.B. mit einem gebogenen Abschnitt 250a oder einem Vorsprung versehen werden, wie in 3 gezeigt.
  • In dem Leistungs-Halbleiterbauelement 300 kann der erste Niederspannungs-Halbleiter-Leistungschip 130 in einer Orientierung mit der Source-Elektrode nach oben auf dem ersten Träger 110 angeordnet sein, und der zweite Hochspannungs-Halbleiter-Leistungschip 140 kann ebenfalls in einer Orientierung mit der Source-Elektrode nach oben auf dem zweiten Träger 120 angeordnet sein.
  • Ähnlich wie in Verbindung mit 1 und 2 beschrieben, ist der dritte Halbleiterchip 160 über dem Kontaktclip 250 angeordnet, und der erste Halbleiterchip 130 und der zweite Halbleiterchip 140 sind in einer Ebene unter der Haupterstreckung des Kontaktclips 250 angeordnet. Zur Vermeidung einer Wiederholung wird auf die entsprechende Beschreibung oben verwiesen.
  • 4 zeigt ein beispielhaftes Leistungs-Halbleiterbauelement 400. Das Leistungs-Halbleiterbauelement 400 ist ähnlich dem Leistungs-Halbleiterbauelement 300, außer dass ein elektrisch isolierendes Material 210, z.B. ein Formmaterial, wie in Verbindung mit 2 beschrieben, aufgebracht ist. Zur Vermeidung einer Wiederholung wird auf die entsprechende Beschreibung von 2 verwiesen.
  • Wie bereits erwähnt, können die hierin beschriebenen Halbleiterbauelemente beispielsweise als Halbbrücken verwendet werden. Eine Grundschaltung oder eine Halbbrücke 500, zwischen zwei Knoten N1 und N2 angeordnet, ist in 5 gezeigt. Die Halbbrücke 500 umfasst zwei in Reihe geschaltete Schalter S1 und S2. Dieser erste Halbleiter-Leistungschip 130 kann als ein Niederspannungsschalter S1 implementiert sein, und der zweite Halbleiter-Leistungschip 140 kann als ein Hochspannungsschalter S2 implementiert sein. Dann kann, im Vergleich zu den in 1–4 gezeigten Halbleiterbauelementen 100–400, der Knoten N1 die Source-Elektrode des ersten Halbleiter-Leistungschips 130 sein, der Knoten N2 kann die Drain-Elektrode des zweiten Halbleiter-Leistungschips 140 sein, und der zwischen den beiden Schaltern S1 und S2 angeordnete Knoten N3 kann der Kontaktclip 150 sein.
  • Zwischen dem Knoten N1 und N2 angelegte Spannungen können größer oder gleich 30 V, 50 V, 100 V, 300 V, 500 V, 1000 V sein. Insbesondere können zwischen den Knoten N1 und N2 angelegte Spannungen in einem Bereich zwischen z.B. 30–150 V liegen, falls das Leistungs-Halbleiterbauelement 500 z.B. ein DC-DC-Wandler ist. Falls weiterhin das Leistungs-Halbleiterbauelement 500 ein AC-DC-Wandler ist, können die zwischen den Knoten N1 und N2 angelegten Spannungen in einem Bereich von zwischen z.B. 300–1000 V liegen.
  • Die 6–8 zeigen beispielhaft ein Leistungs-Halbleiterbauelement 600. Das Leistungs-Halbleiterbauelement 600 kann z.B. auch als ein DC-DC-Wandler, ein AC-DC-Wandler oder eine andere Stromversorgung implementiert sein. Weiterhin können alle Konzepte und Details der Leistungs-Halbleiterbauelemente 100 und 200, wie oben in Verbindung mit 1 und 2 erläutert, auf das Leistungs-Halbleiterbauelement 600 angewendet werden, und zur Vermeidung einer Wiederholung wird auf die Offenbarung hierin verwiesen.
  • Insbesondere umfasst das Leistungs-Halbleiterbauelement 600 den ersten Träger 110, den zweiten Träger 120, den ersten Halbleiterchip 130, den zweiten Halbleiterchip 140, den Kontaktclip 150 und den dritten Halbleiterchip 160 in einer Anordnung, wie oben exemplifiziert. Weiterhin kann das Leistungs-Halbleiterbauelement 600 einen dritten Träger 170 umfassen, der bei dem ersten Träger 110 angeordnet ist. Eine Chipelektrode wie etwa z.B. die Gate-Elektrode des ersten Halbleiterchips 130 kann mit dem dritten Träger 170 verbunden sein.
  • Weiterhin kann das Leistungs-Halbleiterbauelement 600 einen vierten Halbleiterchip 660 umfassen. Der vierte Halbleiterchip 660 kann über oder auf der Montageoberfläche 152 des Kontaktclips 150 montiert werden. Der vierte Halbleiterchip 660 kann z.B. einen oder zwei Gate-Treiber umfassen, wie in Verbindung mit 9 ausführlicher erläutert werden wird. Es ist auch möglich, dass die Gate-Treiber zum Ansteuern der Gate-Elektroden des ersten Halbleiter-Leistungschips 130 und des zweiten Halbleiter-Leistungschips 140 in den dritten Halbleiterchip 160 integriert sind, der die Logik zum Steuern der Gate-Treiber umfasst.
  • Wie aus 7 hervorgeht, kann sich der Kontaktclip 150 in einer seitlichen Richtung über den äußeren Umriss 132 des ersten Halbleiter-Leistungschips 130 hinaus erstrecken und kann an einen vierten Träger 180 gebondet sein. Der vierte Träger 180 kann als ein Träger nur für den Kontaktclip 150 dienen und z.B. nicht für einen Halbleiter-Leistungschip 130, 140. Der erste, zweite, dritte und vierte Träger 110, 120, 170, 180 können im Wesentlichen koplanar sein. Sie können z.B. externe Anschlüsse des Leistungs-Halbleiterbauelements 600 bilden. Insbesondere können die Träger 110, 120, 170, 180 z.B. am Boden des Leistungs-Halbleiterbauelements 600 exponiert (d.h. freiliegend) sein.
  • Weiterhin können, wie aus 6–8 hervorgeht, eine Reihe von Anschlusspads, einschließlich der Anschlusspads 190a, 190b, an der Peripherie des Leistungs-Halbleiterbauelements 600 angeordnet sein. Die Anschlusspads 190a, 190b können z.B. über Bonddrähte mit Elektroden des dritten Halbleiterchips 160 und/oder mit Elektroden des vierten Halbleiterchips 660 verbunden sein. Weiterhin können sie z.B. über Bonddrähte z.B. mit einer Gate-Elektrode des ersten Halbleiter-Leistungschips 130 und/oder mit einer Gate-Elektrode des zweiten Halbleiter-Leistungschips 140 verbunden sein. Bonddrähte können auch verwendet werden, um den vierten Halbleiterchip 660 (oder den dritten Halbleiterchip 160) elektrisch mit dem ersten Halbleiter-Leistungschip 110 oder mit dem zweiten Halbleiter-Leistungschip 120, z.B. mit ihren Gate-Elektroden, zu verbinden.
  • Der dritte Halbleiterchip 160 und der vierte Halbleiterchip 660 der "Logikebene" können durch eine zwischen der Montageoberfläche 152 des Kontaktclips 150 und den unteren Oberflächen des dritten Halbleiterchips 160 und/oder des vierten Halbleiterchips 660 angeordnete nicht gezeigte Isolierschicht elektrisch von dem Kontaktclip 150 isoliert sein. Die Isolierschicht kann z.B. ein Polymermaterial umfassen oder daraus bestehen. Die Isolierschicht kann eine Durchschlagfestigkeit von über z.B. 100 V, 500 V, 1000 V oder sogar 10 kV aufweisen. Auf diese Weise kann die Isolierschicht dazu dienen, die "Logikebene" elektrisch gegenüber der "Leistungsebene" zu isolieren.
  • 9 ist eine beispielhafte, detailliertere Darstellung der in 5 gezeigten Schaltungsanordnung und lässt sich auf die hierin beschriebenen Leistungs-Halbleiterbauelemente 100–600 anwenden. Wie oben erläutert, kann der Schalter S1 durch einen Niederspannungs-MOSFET (LS – Low Side) implementiert werden, und der Schalter S2 kann durch einen Hochspannungs-MOSFET (HS – High-Side) implementiert werden. Die Gate-Elektrode des LS-MOSFET S1 wird durch den D1 angesteuert und die Gate-Elektrode des HS-MOSFET S2 wird durch den Gate-Treiber D2 angesteuert. Die Gate-Treiber D1 und D2 werden durch eine Logik gesteuert, die in dem dritten Halbleiterchip 160 implementiert sein kann. Der dritte Halbleiterchip 160 kann einen Eingang 160a aufweisen, der z.B. ein PWM-Signal (Pulse-Width Modulated – impulsbreitenmoduliert) empfängt.
  • Beispielhaft können die Gate-Treiber D1 und D2 in einem Halbleiterchip, z.B. dem vierten Halbleiterchip 660 implementiert werden. Bei anderen Ausführungsformen wird der Gate-Treiber D1 in einem einzelnen Halbleiterchip implementiert, und der Gate-Treiber D2 wird in einem einzelnen Halbleiterchip implementiert, was dazu führt, dass die "Logikebene" mindestens drei Halbleiterchips (einen Logikchip, zwei Gate-Treiberchips) umfassen kann. Weiterhin ist es auch möglich, dass die Gate-Treiber D1 und D2 in den dritten Halbleiterchip 160, der die Logik implementiert, integriert sind. In diesem Fall wird möglicherweise nur ein Halbleiterchip, d.h. der dritte Halbleiterchip 160, über der Montageoberfläche 152 des Kontaktclips 150 angeordnet und kann z.B. daran gebondet werden, d.h., er kann in der "Logikebene" enthalten sein.
  • Die 10A–10I zeigen beispielhaft Stadien eines beispielhaften Verfahrens der Herstellung eines Halbleiter-Leistungsbauelements 1000. Das Halbleiter-Leistungsbauelement 1000, wie in 10I gezeigt, ist den Halbleiter-Leistungsbauelementen 100–600 ähnlich, und zur Vermeidung einer Wiederholung wird auf die entsprechende Beschreibung hierin verwiesen.
  • 10A zeigt das Bereitstellen des ersten Trägers 110, des zweiten Trägers 120 und z.B. des vierten Trägers 180. Wie oben erwähnt, können alle Träger 110, 120, 180 untere und/oder obere Oberflächen aufweisen, die jeweils miteinander koplanar sind.
  • Gemäß 10B kann ein Bondmaterial 1010 auf der Montageoberfläche 111 des ersten Trägers 110 und auf der Montageoberfläche 121 des zweiten Trägers 120 abgeschieden werden. Das Bondmaterial 1010 kann z.B. Lot, ein Weichlot, ein Diffusionslot, eine Paste, eine Nanopaste oder einen elektrisch leitenden Kleber umfassen oder daraus bestehen. Das Abscheiden des Bondmaterials 1010 auf dem ersten 110 und auf dem zweiten Träger 120 kann parallel durchgeführt werden, d.h. innerhalb eines Abscheidungsschritts. Es kann auch in einem Chargenprozess durchgeführt werden, d.h. für mehrere Halbleiter-Leistungsbauelemente 1000, die parallel hergestellt werden.
  • Insbesondere kann das Bondmaterial 1010 z.B. aus einem Lötmaterial wie etwa z.B. Au, Sn, AgSn, CuSn, AgIn, AuIn, CuIn, AuSi, Sn oder Au hergestellt werden oder durch eine Paste, die Metallpartikel enthält, die in einem Polymermaterial oder einem Harz wie etwa á-Terpineol verteilt sind. In einer Paste enthaltene Metallpartikel können beispielsweise aus Silber, Gold, Kupfer, Zinn oder Nickel sein. Die Abmessungen (mittlerer Durchmesser) der Metallpartikel können z.B. kleiner als 100 nm und insbesondere kleiner als 50 nm sein. Diese Pasten werden in der Technik auch als Nanopasten bezeichnet.
  • Wie in 10C gezeigt, wird der erste Halbleiter-Leistungschip 130 auf dem Bondmaterial 1010 über dem ersten Träger 110 platziert, und der zweite Halbleiter-Leistungschip 140 wird über dem Bondmaterial 1010 über dem zweiten Träger 120 platziert.
  • Unter Bezugnahme auf 10D wird Bondmaterial 1010 auf der ersten Oberfläche 131 des ersten Halbleiter-Leistungschips 130 und auf der ersten Oberfläche 141 des zweiten Halbleiter-Leistungschips 140 abgeschieden. Weiterhin kann Bondmaterial 1010 auf dem vierten Träger 180 abgeschieden werden. Das Abscheiden des Bondmaterials 1010 auf dem vierten Träger 180 und auf dem ersten und zweiten Halbleiter-Leistungschip 130, 140 kann parallel durchgeführt werden, d.h. innerhalb eines Abscheidungsschritts. Es kann auch in einem Chargenprozess durchgeführt werden, d.h. für mehrere Halbleiter-Leistungsbauelemente 1000, die parallel hergestellt werden.
  • Unter Bezugnahme auf 10E wird der Kontaktclip 150 über dem in 10D abgeschiedenen Bondmaterial 1010 platziert. Das Platzieren des Kontaktclips 150 über dem ersten Halbleiter-Leistungschip 130 und über dem zweiten Halbleiter-Leistungschip 140 kann in einem Chargenprozess durchgeführt werden.
  • Unter Bezugnahme auf 10F wird Energie aufgebracht, um das Bondmaterial 1010 aufzuschmelzen, zu sintern oder zu härten. Die Energie kann durch Wärme, Strahlung usw. aufgebracht werden. Beispielsweise kann Wärme in einem Ofen aufgebracht werden. Durch das Aufbringen von Energie verbindet das Bondmaterial 1010, z.B. Lot, Metallpaste, leitender Kleber, den ersten und zweiten Träger 110, 120 elektrisch und mechanisch mit dem ersten und zweiten Halbleiter-Leistungschip 130 beziehungsweise 140 und den ersten und zweiten Halbleiter-Leistungschip 130, 140 mit dem Kontaktclip 150 und z.B. den vierten Träger 180 mit dem Kontaktclip 150.
  • Unter Bezugnahme auf 10G wird Klebematerial 1020 auf der Montageoberfläche 152 des Kontaktclips 150 abgeschieden. Das Klebematerial 1020 kann z.B. identisch mit dem Bondmaterial 1010 sein. Das Klebematerial 1020 kann elektrisch leitend oder elektrisch isolierend sein. Weiterhin ist zu verstehen, dass die Montageoberfläche 152 des Kontaktclips 150 mit einer nicht gezeigten Isolierschicht bedeckt sein kann, wie oben beschrieben.
  • Unter Bezugnahme auf 10H wird der dritte Halbleiterchip 160 auf dem Klebematerial 1020 platziert. Weiterhin können zusätzliche Halbleiterchips, wie etwa z.B. der nicht gezeigte vierte Halbleiterchip 660, in diesem Stadium des Prozesses auf dem Klebematerial 1020 platziert werden. Die Chipplatzierung kann parallel und optional in einem Chargenprozess durchgeführt werden.
  • Dann wird, wie in 10I gezeigt, das Klebematerial 1020 so umgewandelt, dass es den dritten Halbleiterchip 160 (und z.B. zusätzliche Halbleiterchips, wie etwa z.B. den Halbleiterchip 660) mit der Montageoberfläche 152 des Kontaktclips 150 verbindet. Die Umwandlung kann durch das Aufbringen von Energie, z.B. Wärme oder Strahlung, bewirkt werden. Falls das Klebematerial 1020 ein Lotmaterial ähnlich dem Bondmaterial 1010 ist, kann die Energie z.B. unter Verwendung eines Ofens in einem Aufschmelzprozess aufgebracht werden. Falls das Klebematerial 1020 ein isolierendes Klebematerial ist, wie etwa z.B. ein Harz, kann ansonsten das Klebematerial 1020 durch das Aufbringen von Energie gehärtet werden.
  • Die 11A und 11B zeigen Stadien eines Verfahrens zum Herstellen eines Halbleiterbauelements 1000, wie in 10I dargestellt. Die beispielsweise in 11A und 11B dargestellten Prozesse können anstelle der Prozesse wie in 10F–10H gezeigt durchgeführt werden.
  • Insbesondere entfällt der in Verbindung mit 10F erläuterte erste Aufschmelzprozess. Stattdessen wird das Klebematerial 1020 auf der Montageoberfläche 152 des Kontaktclips 150 platziert, wie oben in Verbindung mit 10H erläutert.
  • Unter Bezugnahme auf 11B wird der dritte Halbleiterchip 160 (und z.B. zusätzliche Halbleiterchips wie etwa z.B. der Halbleiterchip 660) auf dem Klebematerial 1020 platziert.
  • Dann wird auf die in 11B gezeigte Anordnung Energie angewendet, um das Bondmaterial 1010 aufzuschmelzen oder zu härten oder das Klebematerial 1020 aufzuschmelzen oder zu härten. Gemäß den in 11A und 11B gezeigten Prozessstadien wird somit nur ein einzelner Prozess des Aufbringens von Energie (z.B. Wärme und/oder Strahlung) benötigt, um das Halbleiterbauelement 1000, wie in 10I dargestellt, zu erhalten.
  • Es ist anzumerken, dass die hierin offenbarten Ausführungsformen alle das (mindestens) Zwei-Ebenen-Aufbaukonzept implementieren, d.h. die Vorkehrung einer unteren "Leistungsebene" und einer oberen "Logikebene", wobei die Ebenen durch einen Kontaktclip 150 getrennt sind. Während sich die untere "Leistungsebene" in der Nähe des Trägers für eine effiziente Wärmeableitung befinden kann, können sich die Halbleiterchips 160, 660 der "Logikebene" in einem Bereich z.B. innerhalb der seitlich äußeren Umrisse 132, 142 der Leistungshalbleiterchips oder z.B. innerhalb des Umrisses des Kontaktclips 150 befinden, wodurch ein kompaktes Leistungs-Halbleiter-Bauelementpackage mit einer kleinen Bodenfläche und einer hohen thermischen Effizienz oder Robustheit bereitgestellt wird.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl an alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken.

Claims (22)

  1. Halbleiterbauelement, das umfasst: einen ersten Träger mit einer Montageoberfläche; einen ersten Halbleiter-Leistungschip, der über der Montageoberfläche des ersten Trägers montiert ist und eine vom ersten Träger weggewandte erste Oberfläche aufweist; einen zweiten Träger mit einer Montageoberfläche; einen zweiten Halbleiter-Leistungschip, der über der Montageoberfläche des zweiten Trägers montiert ist und eine von dem zweiten Träger weggewandte erste Oberfläche aufweist; ein Verbindungselement mit einer mit der ersten Oberfläche des ersten Halbleiter-Leistungschips verbundenen ersten Oberfläche und einer von der ersten Oberfläche weggewandte Montageoberfläche; und einen dritten Halbleiterchip, der über der Montageoberfläche des Verbindungselements montiert ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das Verbindungselement ein Kontaktclip ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die erste Oberfläche des Verbindungselements mit der ersten Oberfläche des zweiten Halbleiter-Leistungschips verbunden ist.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der erste Träger und der zweite Träger seitlich nebeneinander angeordnet sind.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Montageoberfläche des ersten Trägers und die Montageoberfläche des zweiten Trägers koplanar sind.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der dritte Halbleiterchip ein Logikchip ist.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, weiterhin aufweisend: eine Isolierschicht, die zwischen der Montageoberfläche des Verbindungselements und dem dritten Halbleiterchip angeordnet ist.
  8. Halbleiterbauelement nach Anspruch 4, wobei der erste Halbleiter-Leistungschip eine mit der Montageoberfläche des ersten Trägers verbundene Source-Elektrode aufweist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der erste Träger und der zweite Träger elektrisch voneinander getrennt sind.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, das weiterhin aufweist: ein externes Anschlusspad, das seitlich nebeneinander zum ersten Träger oder zum zweiten Träger angeordnet ist, wobei das Verbindungselement mit dem externen Anschlusspad verbunden ist.
  11. Halbleiterbauelement nach Anspruch 10, wobei das externe Anschlusspad einen externen Kontaktbereich eines Package ohne Anschlussbeine bildet.
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei eine Oberfläche des ersten Trägers gegenüber der Montageoberfläche des ersten Trägers oder eine Oberfläche des zweiten Trägers gegenüber der Montageoberfläche des zweiten Trägers einen externen Kontaktbereich eines Package ohne Anschlussbeine bildet.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement ein DC-DC-Wandler oder ein AC-DC-Wandler ist.
  14. Halbleiterbauelement, das aufweist: einen ersten Halbleiter-Leistungschip, der über einem ersten Träger montiert ist; einen zweiten Halbleiter-Leistungschip, der über einem zweiten Träger montiert ist; einen Kontaktclip, der über dem ersten Halbleiter-Leistungschip und über dem zweiten Halbleiter-Leistungschip montiert ist; und einen Halbleiter-Logikchip, der über dem Kontaktclip montiert ist.
  15. Halbleiterbauelement nach Anspruch 14, wobei der Kontaktclip eine Erweiterung in mindestens einer seitlichen Richtung aufweist, die über mindestens einen eines seitlich äußeren Umrisses des ersten Halbleiter-Leistungschips und eines seitlich äußeren Umriss des zweiten Halbleiter-Leistungschips vorsteht.
  16. Halbleiterbauelement nach Anspruch 14 oder 15, wobei der erste Träger und der zweite Träger koplanar sind.
  17. Halbleiterbauelement nach einem der Ansprüche 14 bis 16, wobei der erste Träger und der zweite Träger Chippads eines Leadframe sind.
  18. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren umfasst: Montieren eines ersten Halbleiter-Leistungschips auf einem ersten Träger; Montieren eines zweiten Halbleiter-Leistungschips auf einem zweiten Träger; Bonden eines Kontaktclips an dem ersten Halbleiter-Leistungschip und an dem zweiten Halbleiter-Leistungschip; und Montieren eines dritten Halbleiterchips über dem Kontaktclip.
  19. Verfahren nach Anspruch 18, das weiterhin umfasst: Abscheiden einer ersten Bondsubstanz auf dem ersten Träger; Platzieren des ersten Halbleiter-Leistungschips auf der ersten Bondsubstanz; Abscheiden einer zweiten Bondsubstanz auf dem zweiten Träger; Platzieren des zweiten Halbleiter-Leistungschips auf der zweiten Bondsubstanz; Abscheiden einer dritten Bondsubstanz auf dem Kontaktclip; Platzieren des dritten Halbleiterchips auf der dritten Bondsubstanz; und Anlegen von Energie zum Montieren des ersten Halbleiter-Leistungschips, des zweiten Halbleiter-Leistungschips und des dritten Halbleiterchips.
  20. Verfahren nach Anspruch 18, das weiterhin umfasst: Abscheiden einer ersten Bondsubstanz auf dem ersten Träger; Platzieren des ersten Halbleiter-Leistungschips auf der ersten Bondsubstanz; Abscheiden einer zweiten Bondsubstanz auf dem zweiten Träger; Platzieren des zweiten Halbleiter-Leistungschips auf der zweiten Bondsubstanz; Anlegen von Energie zum Montieren des ersten Halbleiter-Leistungschips und des zweiten Halbleiter-Leistungschips; Abscheiden einer dritten Bondsubstanz auf dem Kontaktclip, nachdem der erste und zweite Halbleiter-Leistungschip montiert sind; Platzieren des dritten Halbleiterchips auf der dritten Bondsubstanz; und Anlegen von Energie zum Montieren des dritten Halbleiterchips auf dem Kontaktclip.
  21. Verfahren nach einem der Ansprüche 18 bis 20, das weiterhin umfasst: Anbringen eines Bonddrahts, der konfiguriert ist zum elektrischen Verbinden des dritten Halbleiterchips mit dem ersten Halbleiter-Leistungschip oder dem zweiten Halbleiter-Leistungschip.
  22. Verfahren nach einem der Ansprüche 18 bis 21, das weiterhin umfasst: Bedecken des ersten Halbleiter-Leistungschips, des zweiten Leistungshalbleiterchips, des Kontaktclips und des dritten Halbleiterchips mindestens teilweise mit einem Kapselungsmaterial.
DE102014103773.1A 2013-03-20 2014-03-19 Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung Active DE102014103773B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/847,681 US9515060B2 (en) 2013-03-20 2013-03-20 Multi-chip semiconductor power device
US13/847,681 2013-03-20

Publications (2)

Publication Number Publication Date
DE102014103773A1 true DE102014103773A1 (de) 2014-09-25
DE102014103773B4 DE102014103773B4 (de) 2020-07-16

Family

ID=51484846

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014103773.1A Active DE102014103773B4 (de) 2013-03-20 2014-03-19 Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (3) US9515060B2 (de)
CN (1) CN104064544A (de)
DE (1) DE102014103773B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US9147631B2 (en) * 2013-04-17 2015-09-29 Infineon Technologies Austria Ag Semiconductor power device having a heat sink
JP5799974B2 (ja) * 2013-05-23 2015-10-28 株式会社デンソー 電子装置
US9006870B2 (en) * 2013-07-31 2015-04-14 Alpha & Omega Semiconductor Inc. Stacked multi-chip packaging structure and manufacturing method thereof
US9653386B2 (en) * 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
US9171788B1 (en) * 2014-09-30 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor package with small gate clip and assembly method
CN104600061A (zh) * 2014-12-30 2015-05-06 杰群电子科技（东莞）有限公司 一种半导体芯片的堆叠式3d封装结构
DE102015106148A1 (de) * 2015-04-22 2016-10-27 Infineon Technologies Austria Ag Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding
DE102016101433A1 (de) * 2016-01-27 2017-07-27 Infineon Technologies Ag Multi-Chip-Halbleiterleistungsgehäuse
US10269702B2 (en) 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same
US9941193B1 (en) * 2016-09-30 2018-04-10 Infineon Technologies Americas Corp. Semiconductor device package having solder-mounted conductive clip on leadframe
EP3385981A1 (de) * 2017-04-04 2018-10-10 Nexperia B.V. Leistungsvorrichtung
US10784213B2 (en) * 2018-01-26 2020-09-22 Hong Kong Applied Science and Technology Research Institute Company Limited Power device package
CN108323211B (zh) * 2018-01-26 2021-06-15 香港应用科技研究院有限公司 功率器件封装
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
US11145575B2 (en) * 2018-11-07 2021-10-12 UTAC Headquarters Pte. Ltd. Conductive bonding layer with spacers between a package substrate and chip
EP4044225B1 (de) * 2021-02-16 2024-06-26 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
US11211373B1 (en) * 2021-02-22 2021-12-28 United Silicon Carbide, Inc. Double-sided chip stack assembly

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301091B4 (de) 2003-01-14 2015-01-22 Infineon Technologies Ag Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen
WO2006019911A1 (en) 2004-07-26 2006-02-23 Sun Microsystems, Inc. Multi-chip module and single-chip module for chips and proximity connectors
JP4827556B2 (ja) 2005-03-18 2011-11-30 キヤノン株式会社 積層型半導体パッケージ
US7804131B2 (en) 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US7750451B2 (en) * 2007-02-07 2010-07-06 Stats Chippac Ltd. Multi-chip package system with multiple substrates
US7851908B2 (en) 2007-06-27 2010-12-14 Infineon Technologies Ag Semiconductor device
US7800208B2 (en) 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US20120326287A1 (en) * 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
CN102760724B (zh) 2011-04-29 2015-02-11 万国半导体股份有限公司 一种联合封装的功率半导体器件
US8569884B2 (en) * 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US8704384B2 (en) * 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly

Also Published As

Publication number Publication date
CN104064544A (zh) 2014-09-24
US20170047315A1 (en) 2017-02-16
US20200083207A1 (en) 2020-03-12
DE102014103773B4 (de) 2020-07-16
US20140284777A1 (en) 2014-09-25
US9515060B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
DE102014103773B4 (de) Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
DE102014113238B4 (de) Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE102015108700A1 (de) Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102017202770B4 (de) Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE212018000087U1 (de) Halbleitervorrichtung
DE102014105462B4 (de) Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen
DE102017217593B4 (de) Mehrphasenleistungsvorrichtung, Verfahren zum Konstruieren eines Leistungselektronikvorrichtung-Packages und derartige Vorrichtung
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102015101440A1 (de) Halbleiterbauelement mit unter dem Package angeordnetem Chip
DE102014117953B4 (de) Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102014109771A1 (de) Mehrchipvorrichtung
DE102016104813A1 (de) Halbleiterpackage mit integrierter Ausgangsinduktivität auf einer gedruckten Leiterplatte
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE102016101433A1 (de) Multi-Chip-Halbleiterleistungsgehäuse
DE102014103215A1 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative