DE102009006152B4 - Verfahren zur Herstellung eines Elektronikbauelements - Google Patents

Verfahren zur Herstellung eines Elektronikbauelements Download PDF

Info

Publication number
DE102009006152B4
DE102009006152B4 DE102009006152.5A DE102009006152A DE102009006152B4 DE 102009006152 B4 DE102009006152 B4 DE 102009006152B4 DE 102009006152 A DE102009006152 A DE 102009006152A DE 102009006152 B4 DE102009006152 B4 DE 102009006152B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
clip
electrode
pad
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009006152.5A
Other languages
English (en)
Other versions
DE102009006152A1 (de
Inventor
Abdul Rahman Mohamed
Stanley Job Doraisamy
Tien Lai Tan
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009006152A1 publication Critical patent/DE102009006152A1/de
Application granted granted Critical
Publication of DE102009006152B4 publication Critical patent/DE102009006152B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8346—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren, umfassend:
– Bereitstellen eines ersten Halbleiterchips (10) mit einer ersten Elektrode (15) auf einer ersten Oberfläche (16) und einer zweiten Elektrode (17) auf einer der ersten Oberfläche (16) gegenüberliegenden zweiten Oberfläche (18);
– Bereitstellen eines zweiten Halbleiterchips (30) mit einer ersten Elektrode (15) auf einer ersten Oberfläche (16) und einer zweiten Elektrode (17) auf einer der ersten Oberfläche (16) gegenüberliegenden zweiten Oberfläche (18);
– Bereitstellen eines ersten metallischen, S-förmigen Clips (11) mit einem ersten Ende und einem zweiten Ende;
– Bereitstellen eines zweiten metallischen, S-förmigen Clips (31) mit einem ersten Ende und einem zweiten Ende;
– Bereitstellen eines Systemträgers (13) mit einem ersten Pad (32) und einem zweiten Pad (33);
– Herstellen einer ersten Baugruppe durch Verbinden der zweiten Elektrode (17) des ersten Halbleiterchips (10) mit dem ersten Ende des ersten Clips (11);
– Herstellen einer zweiten Baugruppe durch Verbinden der zweiten Elektrode (17) des zweiten Halbleiterchips (30) mit dem ersten Ende des zweiten Clips (31); und
– Befestigen der ersten Baugruppe und der zweiten Baugruppe an dem Systemträger (13), wobei die erste Elektrode (15) des ersten Halbleiterchips (10) an dem ersten Pad (32) befestigt wird, die erste Elektrode (15) des zweiten Halbleiterchips (30) an dem zweiten Ende des ersten Clips (11) befestigt wird und das zweite Ende des zweiten Clips (31) an dem zweiten Pad (33) befestigt wird, wobei
– die dem ersten und zweiten Halbleiterchip (10, 30) abgewandten Oberflächen des ersten Pads (32), des zweiten Pads (33) und des zweiten Endes des ersten Clips (11) eine gemeinsame Ebene bilden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Elektronikbauelements.
  • Elektronikbauelemente können Träger enthalten, auf denen Halbleiterchips platziert werden können. Weiterhin können Elektronikbauelemente elektrisch leitende Einrichtungen wie etwa metallische Clips enthalten, um eine elektrische Kopplung zwischen den Komponenten des Bauelements bereitzustellen.
  • Die Schrift DE 10 2007 019 686 A1 beschreibt ein Bauelement mit einem vertikalen Halbleiterchip, der auf einen Systemträger montiert ist und über dem ein metallischer Bügel angeordnet ist. Die Schrift DE 102 35 797 A1 beschreibt die Montage von Halbleiterchips auf Trägern mit Hilfe von flexiblen Folien. Die Schrift US 2005/0161785 A1 betrifft ein Halbleiterbauelement, in dem mehrere Halbleiterchips in einem geschlossenen Körper eingekapselt sind.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Bauelements zu schaffen, bei dem Halbleiterchip, Träger und metallischer Clip in vorteilhafter Weise angeordnet sind.
  • Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • Die 1A bis 1C zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
  • Die 2A bis 2E zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
  • Die 3A bis 3G zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
  • 4 zeigt eine Grundschaltung einer Halbbrücke.
  • Die 5A bis 5C zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen des Bauelements.
  • Bauelemente mit Halbleiterchips werden unten beschrieben. Die Halbleiterchips können von extrem verschiedenen Arten sein und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungshalbleiterchips wie etwa Leistungstransistoren, Leistungsdioden oder IGBTs (Insulated Gate Bipolar Transistors) konfiguriert sein. Weiterhin können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Bei einer Ausführungsform können Halbleiterchips mit einer vertikalen Struktur beteiligt sein, das heißt, dass die Halbleiterchips auf derartige Weise hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann bei einer Ausführungsform Kontaktelemente auf seinen beiden Hauptoberflächen aufweisen, das heißt auf seiner Oberseite und Unterseite. Bei einer Ausführungsform können Leistungstransistoren, Leistungsdioden und IGBTs eine vertikale Struktur besitzen. Beispielhaft können sich die Source-Elektrode und die Gate-Elektrode eines Leistungstransistors und die Anodenelektrode einer Leistungsdiode auf einer Hauptoberfläche befinden, während die Drain-Elektrode des Leistungstransistors und die Katodenelektrode der Leistungsdiode auf der anderen Hauptoberfläche angeordnet sind. Eine Leistungsdiode kann in einer Ausführungsform als eine Schottky-Diode verkörpert sein. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise der integrierten Schaltungen von Leistungstransistoren oder Leistungsdioden. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt sein, beispielsweise Si, SiC, SiGe, GaAs, und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Die Halbleiterchips besitzen Elektroden (oder Kontaktpads), die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf den Elektroden der Halbleiterchips aufgebracht sein. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer einen Bereich bedeckenden Schicht vorliegen. Als das Material kann jedes gewünschte Metall oder jede gewünschte Metalllegierung verwendet werden, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
  • Die Halbleiterchips können auf Trägern montiert sein. Die Träger können von beliebiger Gestalt oder Größe oder aus einem beliebigen Material sein. Während der Fabrikation der Bauelemente kann der Träger derart bereitgestellt werden, dass andere Träger in der Nähe angeordnet sind und durch Verbindungseinrichtungen mit dem Träger verbunden sind, mit dem Zweck, die Träger zu trennen. Der Träger kann aus Metallen oder Metalllegierungen hergestellt sein, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen oder anderen Materialien. Er kann weiterhin elektrisch leitend sein. Zudem können die Träger mit einem elektrisch leitenden Material elektrochemisch beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickel-Phosphor. Der Träger kann beispielsweise ein Systemträger (Leadframe) oder ein Teil eines Systemträgers wie etwa ein Die-Pad (Chipträger) oder ein metallischer Clip (Bügel) oder irgendein anderes starres Substrat sein. Der Träger oder ein Teil davon kann gebogen sein, zum Beispiel auf S-förmige Weise. Dadurch kann der Träger zwei Oberflächen mit verschiedenen Höhen verbinden.
  • Die Halbleiterchips und die Träger, wie etwa Systemträger oder metallische Clips oder andere geeignete Substrate, können durch Löten verbunden werden. Löten ist ein Prozess, bei dem zwei oder mehr Gegenstände wie etwa Metallgegenstände durch Schmelzen und Fließen eines Lötmaterials in die Fuge miteinander verbunden werden. Um die Halbleiterchips an die Träger zu löten, kann Lötmaterial auf den Halbleiterchips, bei einer Ausführungsform auf einer oder mehreren Elektroden der Halbleiterchips, oder auf den Trägern abgeschieden werden. Wenn als Verbindungstechnik zum Verbinden der Halbleiterchips mit den Trägern Diffusionslöten verwendet wird, werden Lötmaterialien verwendet, die nach dem Ende der Lötoperation an der Grenzfläche zwischen dem Halbleiterchip und dem Träger aufgrund von Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. In diesem Fall ist der Einsatz von AuSn-, AgSn-, CuSn-, Sn-, AuIn-, AgIn-, AuSi- oder CuIn-Loten denkbar.
  • Wenn ein Weichlötprozess zum Verbinden der Halbleiterchips und der Träger miteinander verwendet wird, bleibt Lötmaterial an der Grenzfläche zwischen dem Halbleiterchip und dem Träger nach der Beendigung des Lötprozesses zurück.
  • Wenn die Halbleiterchips adhäsiv an die Träger gebondet werden, ist es möglich, elektrisch leitende Kleber zu verwenden, die auf gefüllten oder ungefüllten Polyimiden, Epoxidharzen, Acrylatharzen, Siliconharzen oder Mischungen davon basieren können und die mit Gold, Silber, Nickel oder Kupfer angereichert sein können, um eine elektrische Leitfähigkeit herzustellen.
  • Die Bauelemente können ein Formmaterial (Moldmaterial) enthalten, das mindestens Teile der Komponenten der Bauelemente bedeckt. Das Formmaterial kann ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material sein. Verschiedene Techniken können verwendet werden, um die Komponenten mit dem Formmaterial zu bedecken, beispielsweise Formpressen oder Spritzgießen.
  • Die 1A bis 1C zeigen schematisch ein Verfahren zur Herstellung eines Bauelements 100. Ein Querschnitt durch das durch das Verfahren erhaltene Bauelement 100 ist in 1C dargestellt. Zuerst werden ein erster Halbleiterchip 10 und ein erster metallischer Clip 11 bereitgestellt (siehe 1A). Dann wird der Halbleiterchip 10 an dem metallischen Clip 11 angebracht (siehe 1B). Falls ein Diffusionslötprozess durchgeführt wird, um den Halbleiterchip 10 an den metallischen Clip 11 anzubringen, bleiben kein Lötmaterial oder nur Spuren von Lötmaterial zwischen den zwei Komponenten nach dem Fertigstellen des Lötprozesses zurück. Statt dessen wird durch den Diffusionslötprozess an der Grenzfläche zwischen dem Halbleiterchip 10 und dem metallischen Clip 11 eine intermetallische Phase 12 erzeugt. Der Diffusionslötprozess kann eine elektrische Kopplung zwischen dem Halbleiterchip 10 und dem metallischen Clip 11 herstellen.
  • Nach dem Anbringen des Halbleiterchips 10 an den metallischen Clip 11 kann der Halbleiterchip 10 über einem Träger 13 platziert werden, beispielsweise einem Systemträger oder einem Die-Pad des Systemträgers. Die Verbindung zwischen dem Halbleiterchip 10 und dem Träger 13 kann durch einen Weichlötprozess oder einen Klebeprozess hergestellt werden, was dazu führt, dass Lötmaterial 14 oder Klebematerial 14 zwischen den beiden Komponenten verbleibt.
  • Die 2A bis 2E zeigen schematisch ein Verfahren zur Herstellung eines Bauelements 200, von dem ein Querschnitt in 2E gezeigt ist. Das in 2A bis 2E gezeigte Verfahren ist eine Weiterentwicklung des in Figuren 1A bis 1C gezeigten Verfahrens. Die Einzelheiten des Herstellungsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf das Verfahren der 1A bis 1C angewendet werden.
  • In 2A werden der Halbleiterchip 10 und der metallische Clip 11 bereitgestellt. Der Halbleiterchip 10 kann eine erste Elektrode 15 auf einer ersten Hauptoberfläche 16 und eine zweite Elektrode 17 auf einer zweiten Hauptoberfläche 18, die der ersten Hauptoberfläche 16 gegenüberliegt, aufweisen. Der Halbleiterchip 10 kann beispielsweise ein IGBT (Insulated Gate Bipolar Transistor), eine vertikale Leistungsdiode oder ein vertikaler Leistungstransistor, beispielsweise ein Leistungs-MOSFET, sein. Im letzteren Fall, der beispielhaft in 2A gezeigt ist, können die erste und zweite Elektrode 15 und 17 Drain- bzw. Source-Elektroden sein. Weiterhin kann der Halbleiterchip 10 eine dritte Elektrode 19 auf der zweiten Hauptoberfläche 18 aufweisen, die in dem Fall, dass der Halbleiterchip 10 ein Leistungstransistor ist, als eine Gate-Elektrode fungiert.
  • Der metallische Clip 11 kann aus Metallen oder Metalllegierungen hergestellt sein, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen oder anderen elektrisch leitenden Materialien. Weiterhin kann der metallische Clip 11 mit einem elektrisch leitenden Material elektrochemisch beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickel-Phosphor. Der metallische Clip 11 kann eine oder mehrere planare Oberflächen aufweisen, auf denen die Komponenten des herzustellenden Bauelements 200 platziert werden können oder die zum Plazieren des metallischen Clips 11 auf den Komponenten verwendet werden können. Die Gestalt des metallischen Clips 11 ist auf keine Größe oder geometrische Gestalt beschränkt. Der metallische Clip 11 kann gebogen sein, wie beispielhaft in 2A gezeigt. Ein Abschnitt oder mehrere Abschnitte des metallischen Clips 11 können S-förmig sein. Der metallische Clip 11 kann eine Dicke im Bereich von 100 μm bis 1 mm aufweisen oder sogar noch dicker sein. Der metallische Clip 11 kann durch Stanzen, Prägen, Pressen, Schneiden, Sägen, Fräsen oder irgendeine andere angemessene Technik hergestellt werden.
  • Wie in 2B dargestellt, ist der Halbleiterchip 10 mit seiner dem metallischen Clip 11 zugewandten ersten Hauptoberfläche 16 an dem metallischen Clip 11 befestigt. Die Drain-Elektrode 15 kann durch Diffusionslöten elektrisch an den metallischen Clip 11 gekoppelt sein. Dazu kann ein Lötmaterial auf der Drain-Elektrode 15 oder der unteren Oberfläche des metallischen Clips 11 abgeschieden werden (nicht dargestellt), beispielsweise durch Sputtern oder durch andere geeignete physikalische oder chemische Abscheidungsverfahren. Das Lötmaterial kann eine Dicke im Bereich von 100 nm bis 10 μm besitzen, bei einer Ausführungsform im Bereich von 1 bis 3 μm. Das Lötmaterial kann beispielsweise aus AuSn, AgSn, CuSn, Sn, AuIn, AgIn, AuSi oder CuIn bestehen.
  • Zum Herstellen der gelöteten Verbindung kann der metallische Clip 11 von einer Heizplatte auf eine Temperatur über dem Schmelzpunkt des Lötmaterials erhitzt werden, beispielsweise im Bereich von 200 bis 400°C, bei einer Ausführungsform im Bereich von 330 bis 350°C. Bei einer Ausführungsform können sowohl der Halbleiterchip 10 als auch der metallische Clip 11 in einem Ofen platziert und auf eine angemessene Temperatur erhitzt werden. Eine Pick-and-Place-Anlage (Greifen-und-Platzieren-Anlage) kann verwendet werden, die in der Lage ist, den Halbleiterchip 10 aufzugreifen und ihn auf dem erhitzten metallischen Clip 11 zu platzieren oder umgekehrt. Während des Lötprozesses kann der Halbleiterchip 10 für eine angemessene Zeit im Bereich zwischen 10 und 200 ms, bei einer Ausführungsform etwa 50 ms, auf den metallischen Clip 11 gepresst werden.
  • Während des Lötprozesses erzeugt das Lötmaterial eine metallische Verbindung zwischen dem Halbleiterchip 10 und dem metallischen Clip 11, der aufgrund der Tatsache, dass das Lötmaterial eine temperaturbeständige und mechanisch hoch stabile intermetallische Phase mit hochschmelzenden Materialien des Halbleiterchips 10 und des metallischen Clips 11, die verbunden werden sollen, bildet, hohen Temperaturen standhalten kann. Die intermetallische Phase besitzt einen höheren Schmelzpunkt als das zum Erzeugen der intermetallischen Phase verwendete Lötmaterial. Im Prozess wird das niedrigschmelzende Lötmaterial vollständig umgewandelt, das heißt, es geht vollständig in die intermetallische Phase über. Der Prozess ist diffusionsgesteuert, und seine Dauer nimmt mit der Zunahme der Dicke der Lötmaterialschicht zu.
  • Anstatt einen einzelnen metallischen Clip 11 zu verwenden, kann ein integrales Array (Anordnung) aus metallischen Clips bereitgestellt werden und ein Halbleiterchip kann auf jedem der metallischen Clips montiert werden. Später in dem Herstellungsprozess können die individuellen Bauelemente getrennt werden, indem das integrale Array aus metallischen Clips zerlegt wird.
  • Wie in 2C dargestellt, werden der erste Halbleiterchip 10 zusammen mit dem ersten metallischen Clip 11 über dem Systemträger 13 platziert. Ein auf einem zweiten metallischen Clip auf ähnliche Weise wie der erste Halbleiterchip 10 montierter zweiter Halbleiterchip kann ebenfalls über dem Systemträger 13 platziert werden (in 2C nicht dargestellt). Weiterhin können mit weiteren metallischen Clips verbundene weitere Halbleiterchips über dem Systemträger 13 platziert werden (in 20 nicht dargestellt). Die Halbleiterchips können auf einem aus Halbleitermaterial hergestellten Wafer produziert worden sein. Die Halbleiterchips können auf dem gleichen Wafer hergestellt worden sein, können aber auch auf verschiedenen Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten.
  • Der Systemträger 13 kann aus Metallen oder Metalllegierungen hergestellt sein, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen oder anderen elektrisch leitenden Materialien. Weiterhin kann der Systemträger 13 mit einem elektrisch leitenden Material elektrochemisch beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickel-Phosphor. Die Gestalt des Systemträgers 13 ist auf keine Größe oder geometrische Gestalt beschränkt. Der Abschnitt des Systemträgers 13, über dem der Halbleiterchip 10 und der metallische Clip 11 platziert sind, können mehrere Pads (Kontaktflächen) 20, 21, 22 und 23 enthalten, wobei die Pads 20 und 23 als ein einzelnes Pad verkörpert sein können. Jedes der Pads 20 bis 23 kann mit einer Schicht aus Lötmaterial 14 beschichtet sein. Bei einer Ausführungsform kann das Lötmaterial 14 auf dem Halbleiterchip 10 und dem metallischen Clip 11 abgeschieden sein. Die Schichten des Lötmaterials 14 können eine Dicke im Bereich zwischen 10 und 30 μm besitzen. Das Lötmaterial 14 kann beispielsweise aus AuSn, AgSn, CuSn, Sn, AuIn, AgIn, AuSi oder CuIn bestehen.
  • Ein Weichlötprozess kann durchgeführt werden, um den Halbleiterchip 10 und den metallischen Clip 11 mit dem Systemträger 13 zu verbinden. Dazu können der Systemträger 13 und/oder der Halbleiterchip 10 sowie der metallische Clip 11 auf eine Temperatur im Bereich von 200 bis 400°C erhitzt werden, und der Halbleiterchip 10 und der metallische Clip 11 können auf dem Systemträger 13 platziert werden. Wegen der erhöhten Schmelztemperatur der während des Diffusionslötprozesses erzeugten intermetallischen Phase wird die intermetallische Phase zwischen dem Halbleiterchip 10 und dem metallischen Clip 11 während des Weichlötprozesses nicht geschmolzen. Nach dem Anbringen kann der metallische Clip 11 aufgrund der S-Gestalt des metallischen Clips 11 (siehe 2D) an den Pads 20 und 23 angebracht werden. Die Source- und Gate-Elektroden 17 und 19 des Halbleiterchips 10 werden an den Pads 21 bzw. 22 angebracht.
  • Anstelle eines Weichlötprozesses kann adhäsives Bonden unter Einsatz eines elektrisch leitenden Klebers verwendet werden, um den Halbleiterchip 10 und den metallischen Clip 11 an den Systemträger 13 anzubringen. Der elektrisch leitende Kleber kann auf gefüllten oder ungefüllten Polyimiden, Epoxidharzen, Acrylatharzen, Siliconharzen oder Mischungen davon basieren und kann mit Gold, Silber, Nickel oder Kupfer angereichert sein, um eine elektrische Leitfähigkeit zu erzeugen.
  • Wenn Weichlöten oder adhäsives Bonden als eine Verbindungstechnik verwendet wird, bleibt eine Schicht auf dem Lötmaterial 14 oder dem Kleber 14 an der Grenzfläche zwischen dem Halbleiterchip 10 und dem Systemträger 13 nach dem Löt- oder Klebeprozess zurück, wie in 2D gezeigt. Diese Schicht kann eine Dicke im Bereich zwischen 1 bis 30 μm besitzen.
  • Ein Formmaterialtransferprozess (Moldprozess) kann durchgeführt werden, um die auf dem Systemträger 13 angeordneten Komponenten mit einem Formmaterial 24 (Moldmaterial) zu kapseln (siehe 2E). Das Formmaterial 24 kann einen beliebigen Abschnitt des Bauelements 200 kapseln, lässt aber mindestens Teile der Pads 20 bis 23 unbedeckt. Die exponierten Oberflächen der Pads 20 bis 23 können als externe Kontaktelemente zum elektrischen Koppeln des Bauelements 200 an andere Komponenten wie etwa beispielsweise eine Leiterplatte, wie etwa eine PCB (Printed Circuit Board; gedruckte Leiterplatte) verwendet werden.
  • Das Formmaterial 24 kann aus einem beliebigen angemessenen thermoplastischen oder wärmehärtenden Material bestehen, bei einer Ausführungsform kann es aus einem üblicherweise in der gegenwärtigen Halbleiterkapselungstechnologie verwendeten Material bestehen. Es können verschiedene Techniken eingesetzt werden, um die Komponenten des Bauelements 200 mit dem Formmaterial 24 zu bedecken, beispielsweise Formpressen oder Spritzgießen.
  • Vor oder nach der Kapselung mit dem Formmaterial 24 werden die individuellen Bauelemente 200 durch Trennung des Systemträgers 13, beispielsweise durch Sägen, voneinander getrennt.
  • Die 3A bis 3G zeigen schematisch ein Verfahren zur Herstellung eines Bauelements 300, von dem eine Draufsicht in 3G gezeigt ist. Die Einzelheiten des Herstellungsverfahrens, die oben in Verbindung mit 2A bis 2E beschrieben sind, können gleichermaßen auf das Verfahren der 3A bis 3G angewendet werden.
  • Wie in 3A gezeigt, werden ein erster Halbleiterchip 10, ein zweiter Halbleiterchip 30, ein erster Träger 11 und ein zweiter Träger 31 bereitgestellt. Bei der vorliegenden Ausführungsform sind beide Halbleiterchips 10 und 30 Leistungshalbleiterchips, bei einer Ausführungsform Leistungstransistoren. Beide Träger 11 und 31 können als metallische Clips implementiert werden und können S-förmig sein.
  • Eine erste Baugruppe kann hergestellt werden, indem der erste Halbleiterchip 10 mit dem ersten metallischen Clip 11 verbunden wird, und eine zweite Baugruppe kann hergestellt werden, indem der zweite Halbleiterchip 30 mit dem zweiten metallischen Clip 31 verbunden wird (siehe 3B). Die metallischen Clips 11 und 31 können an den Source-Elektroden 17 der Halbleiterchips 10 bzw. 30 angebracht werden. Beide Baugruppen können unter Verwendung eines Diffusionslötprozesses wie oben in Verbindung mit 2B beschrieben hergestellt werden. Der Diffusionslötprozess verursacht intermetallische Phasen zwischen den Halbleiterchips 10 und 30 sowie den jeweiligen metallischen Clips 11 und 31.
  • Nach der Vormontage der ersten und zweiten Baugruppe können die erste und zweite Baugruppe miteinander und auch mit einem dritten Träger verbunden werden. Der dritte Träger kann ein Systemträger 13 sein. In 3C sind nur zwei Pads 32 und 33 des Systemträgers 13 gezeigt. Die erste und zweite Baugruppe und der Systemträger 13 können durch Einsatz eines Weichlötprozesses oder eines Klebeprozesses verbunden werden. Ähnlich wie oben in Verbindung mit 2C beschrieben, können die Pads 32 und 33 sowie die obere Oberfläche des ersten metallischen Clips 11 mindestens teilweise mit einer Schicht aus Lötmaterial 14 oder einem elektrisch leitenden Kleber 14 bedeckt werden. Bei einer Ausführungsform kann das Lötmaterial 14 oder der elektrisch leitende Kleber 14 auf den Drain-Elektroden 15 der Halbleiterchips 10 und 30 sowie der unteren Oberfläche des zweiten metallischen Clips 31 abgeschieden werden. Die Schichten des Lötmaterials 14 oder des elektrisch leitenden Klebers 14 können eine Dicke im Bereich zwischen 10 und 30 μm besitzen.
  • Wie in 3D gezeigt können die erste Baugruppe, die zweite Baugruppe und der Systemträger 13 derart verbunden sein, dass die Drain-Elektrode 15 des ersten Halbleiterchips 10 elektrisch an das Pad 32 gekoppelt ist, die Drain-Elektrode 15 des zweiten Halbleiterchips 30 elektrisch an den ersten metallischen Clip 11 gekoppelt ist und der zweite metallische Clip 31 elektrisch an das Pad 33 gekoppelt ist. Weiterhin können die Komponenten derart verbunden sein, dass die unteren Oberflächen der Pads 32 und 33 und des ersten metallischen Clips 11 eine gemeinsame Ebene bilden. Wenn zum Verbinden der vormontierten Komponenten ein Weichlöt- oder Klebeprozess verwendet wird, bleibt Lötmaterial 14 oder Kleber 14 an den Löt- oder Klebegrenzflächen zurück, wie in 3D gezeigt.
  • In 3E ist die Baugruppe, die in 3D im Querschnitt dargestellt ist, in Draufsicht gezeigt. Hier sind das Pad 33 und der zweite metallische Clip 31 um 90° gedreht. In 3D wurden diese Komponenten zur besseren Darstellung unterschiedlich angeordnet.
  • In der Draufsicht sind auch weitere Pads 34 und 35 des Systemträgers 13 dargestellt. Bonddrähte 36 und 37 können angebracht sein, um die Drain-Elektroden 19 des ersten und zweiten Halbleiterchips 10 und 30 elektrisch an die Pads 34 bzw. 35 zu koppeln (siehe 3F).
  • Ein Formmaterialtransferprozess kann durchgeführt werden, um die auf dem Systemträger 13 angeordneten Komponenten mit einem Formmaterial 24 zu kapseln (siehe 3G). Das Formmaterial 24 kann einen beliebigen Abschnitt des Bauelements 300 kapseln, lässt aber mindestens Teile der Pads 32 bis 35 und des ersten metallischen Clips 11 unbedeckt, beispielsweise ihre unteren Oberflächen. Die exponierten Oberflächen der Pads 32 bis 35 und des ersten metallischen Clips 11 können als externe Kontaktelemente verwendet werden, um das Bauelement 300 elektrisch an andere Komponenten zu koppeln.
  • Vor oder nach der Kapselung mit dem Formmaterial 24 können die individuellen Bauelemente 300 durch Trennung des Systemträgers 13 beispielsweise durch Sägen voneinander getrennt werden.
  • Wenn die Verbindungen wie in 3G gezeigt vorliegen, kann das Bauelement 300 als eine Halbbrücke verwendet werden. Eine Grundschaltung einer zwischen zwei Knoten N1 und N2 angeordneten Halbbrücke 400 ist in 4 gezeigt. Die Halbbrücke 400 besteht aus zwei in Reihe geschalteten Schaltern S1 und S2. Die Halbleiterchips 10 und 30 können als die beiden Schalter S1 bzw. S2 implementiert sein. Im Vergleich zu dem in 3G dargestellten Bauelement 300 ist der Knoten N1 die Drain-Elektrode 15 des ersten Halbleiterchips 10, der zwischen den beiden Schaltern S1 und S2 angeordnete Knoten N3 ist die Drain-Elektrode 15 des zweiten Halbleiterchips 30, und der Knoten N2 ist die Source-Elektrode 17 des zweiten Halbleiterchips 30.
  • Die Halbbrücke 400 kann beispielsweise in Elektronikschaltungen zum Konvertieren von Gleichspannungen implementiert werden, bei einer Ausführungsform Gleichspannungswandlern. Gleichspannungswandler können verwendet werden, um eine von einer Batterie oder einem Akkumulator gelieferte Eingangsgleichspannung in eine Ausgangsgleichspannung zu konvertieren, die an den Bedarf der nachgeschalteten Elektronikschaltungen angepasst ist. Gleichspannungswandler können als Step-Down-Wandler (Abwärtswandler) verkörpert sein, bei denen die Ausgangsspannung kleiner ist als die Eingangsspannung, oder als Step-Up-Wandler (Aufwärtswandler), bei denen die Ausgangsspannung größer ist als die Eingangsspannung. Frequenzen von mehreren MHz oder höher können an Gleichspannungswandler angelegt werden. Weiterhin können Ströme von bis zu 50 A oder noch höher durch die Gleichspannungswandler fließen.
  • Für einen Fachmann ist es offensichtlich, dass die in 1C, 2E und 3G gezeigten Bauelemente 100, 200 und 300 nur als Ausführungsbeispiele gedacht sind und viele Variationen möglich sind. Beispielsweise kann das Bauelement 300 unter Verwendung eines geringfügig anderen Fabrikationsverfahrens, das in 5A bis 5C gezeigt ist, hergestellt werden. Gemäß diesem Fabrikationsverfahren wird die erste Baugruppe durch Diffusionslöten der Drain-Elektrode 15 des ersten Halbleiterchips 10 an die obere Oberfläche des Pads 32 hergestellt (siehe 5A). Die zweite Baugruppe wird durch Diffusionslöten der Drain-Elektrode 15 des zweiten Halbleiterchips 30 an die obere Oberfläche des ersten metallischen Clips 11 hergestellt.
  • Die erste und zweite Baugruppe und der zweite metallische Clip 31 werden dann durch Weichlöten oder adhäsives Bonden miteinander verbunden. Dazu wird eine Schicht aus Lötmaterial 14 oder elektrisch leitendem Kleber 14 auf der Source-Elektrode 17 der Halbleiterchips 10 und 30 und dem Pad 33 abgeschieden (siehe 5B). Nach dem Weichlötprozess bleibt eine dünne Schicht aus Lötmaterial 14 an den Lötgrenzflächen zurück (siehe 5C).
  • Andere Variationen des Fabrikationsverfahrens des Bauelements 300 sind ebenfalls möglich. Diese Variationen können beinhalten, dass Baugruppen durch Diffusionslöten vormontiert werden und die Baugruppen dann durch Weichlöten oder adhäsives Bonden miteinander verbunden werden.

Claims (6)

  1. Verfahren, umfassend: – Bereitstellen eines ersten Halbleiterchips (10) mit einer ersten Elektrode (15) auf einer ersten Oberfläche (16) und einer zweiten Elektrode (17) auf einer der ersten Oberfläche (16) gegenüberliegenden zweiten Oberfläche (18); – Bereitstellen eines zweiten Halbleiterchips (30) mit einer ersten Elektrode (15) auf einer ersten Oberfläche (16) und einer zweiten Elektrode (17) auf einer der ersten Oberfläche (16) gegenüberliegenden zweiten Oberfläche (18); – Bereitstellen eines ersten metallischen, S-förmigen Clips (11) mit einem ersten Ende und einem zweiten Ende; – Bereitstellen eines zweiten metallischen, S-förmigen Clips (31) mit einem ersten Ende und einem zweiten Ende; – Bereitstellen eines Systemträgers (13) mit einem ersten Pad (32) und einem zweiten Pad (33); – Herstellen einer ersten Baugruppe durch Verbinden der zweiten Elektrode (17) des ersten Halbleiterchips (10) mit dem ersten Ende des ersten Clips (11); – Herstellen einer zweiten Baugruppe durch Verbinden der zweiten Elektrode (17) des zweiten Halbleiterchips (30) mit dem ersten Ende des zweiten Clips (31); und – Befestigen der ersten Baugruppe und der zweiten Baugruppe an dem Systemträger (13), wobei die erste Elektrode (15) des ersten Halbleiterchips (10) an dem ersten Pad (32) befestigt wird, die erste Elektrode (15) des zweiten Halbleiterchips (30) an dem zweiten Ende des ersten Clips (11) befestigt wird und das zweite Ende des zweiten Clips (31) an dem zweiten Pad (33) befestigt wird, wobei – die dem ersten und zweiten Halbleiterchip (10, 30) abgewandten Oberflächen des ersten Pads (32), des zweiten Pads (33) und des zweiten Endes des ersten Clips (11) eine gemeinsame Ebene bilden.
  2. Verfahren nach Anspruch 1, wobei Diffusionslötprozesse zum Verbinden des ersten Halbleiterchips (10) mit dem ersten Clip (11) und zum Verbinden des zweiten Halbleiterchips (30) mit dem zweiten Clip (31) durchgeführt werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei Weichlötprozesse oder Klebeprozesse zum Befestigen der ersten Baugruppe und der zweiten Baugruppe an dem Systemträger (13) durchgeführt werden.
  4. Verfahren, umfassend: – Bereitstellen eines ersten Halbleiterchips (10) mit einer ersten Elektrode (15) auf einer ersten Oberfläche (16) und einer zweiten Elektrode (17) auf einer der ersten Oberfläche (16) gegenüberliegenden zweiten Oberfläche (18); – Bereitstellen eines zweiten Halbleiterchips (30) mit einer ersten Elektrode (15) auf einer ersten Oberfläche (16) und einer zweiten Elektrode (17) auf einer der ersten Oberfläche (16) gegenüberliegenden zweiten Oberfläche (18); – Bereitstellen eines ersten metallischen, S-förmigen Clips (11) mit einem ersten Ende und einem zweiten Ende; – Bereitstellen eines zweiten metallischen, S-förmigen Clips (31) mit einem ersten Ende und einem zweiten Ende; – Bereitstellen eines Systemträgers (13) mit einem ersten Pad (32) und einem zweiten Pad (33); – Verbinden der ersten Elektrode (15) des ersten Halbleiterchips (10) mit dem ersten Pad (32); – Verbinden der ersten Elektrode (15) des zweiten Halbleiterchips (30) mit dem zweiten Ende des ersten Clips (11); und – Befestigen des ersten und zweiten Clips (11, 31) an dem Systemträger (13), wobei die zweite Elektrode (17) des ersten Halbleiterchips (10) an dem ersten Ende des ersten Clips (11) befestigt wird, die zweite Elektrode (17) des zweiten Halbleiterchips (30) an dem ersten Ende des zweiten Clips (31) befestigt wird und das zweite Ende des zweiten Clips (31) an dem zweiten Pad (33) befestigt wird, wobei – die dem ersten und zweiten Halbleiterchip (10, 30) abgewandten Oberflächen des ersten Pads (32), des zweiten Pads (33) und des zweiten Endes des ersten Clips (11) eine gemeinsame Ebene bilden.
  5. Verfahren nach Anspruch 4, wobei Diffusionslötprozesse zum Verbinden des ersten Halbleiterchips (10) mit dem ersten Pad (32) und zum Verbinden des zweiten Halbleiterchips (30) mit dem ersten Clip (11) durchgeführt werden.
  6. Verfahren nach Anspruch 4 oder 5, wobei Weichlötprozesse oder Klebeprozesse zum Befestigen des ersten und zweiten Clips (11, 31) an dem Systemträger (13) durchgeführt werden.
DE102009006152.5A 2008-01-28 2009-01-26 Verfahren zur Herstellung eines Elektronikbauelements Expired - Fee Related DE102009006152B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/020,821 2008-01-28
US12/020,821 US8642394B2 (en) 2008-01-28 2008-01-28 Method of manufacturing electronic device on leadframe

Publications (2)

Publication Number Publication Date
DE102009006152A1 DE102009006152A1 (de) 2009-07-30
DE102009006152B4 true DE102009006152B4 (de) 2018-03-01

Family

ID=40794682

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009006152.5A Expired - Fee Related DE102009006152B4 (de) 2008-01-28 2009-01-26 Verfahren zur Herstellung eines Elektronikbauelements

Country Status (2)

Country Link
US (1) US8642394B2 (de)
DE (1) DE102009006152B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005027356B4 (de) * 2005-06-13 2007-11-22 Infineon Technologies Ag Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
JPWO2010004609A1 (ja) * 2008-07-07 2011-12-22 三菱電機株式会社 電力用半導体装置
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8124449B2 (en) * 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US8354303B2 (en) * 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
US8154108B2 (en) * 2010-03-29 2012-04-10 Alpha And Omega Semiconductor Incorporated Dual-leadframe multi-chip package and method of manufacture
CN102222660B (zh) * 2010-04-16 2014-07-02 万国半导体有限公司 双引线框架多芯片共同封装体及其制造方法
US8674497B2 (en) * 2011-01-14 2014-03-18 International Business Machines Corporation Stacked half-bridge package with a current carrying layer
US8680627B2 (en) 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US8426952B2 (en) 2011-01-14 2013-04-23 International Rectifier Corporation Stacked half-bridge package with a common conductive leadframe
US8847408B2 (en) * 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US20130264721A1 (en) * 2012-04-05 2013-10-10 Infineon Technologies Ag Electronic Module
CN102664175A (zh) * 2012-05-02 2012-09-12 无锡虹光半导体技术有限公司 一种电源转换芯片的多芯片封装结构
JP5569555B2 (ja) 2012-05-17 2014-08-13 株式会社デンソー 配線部材、および、これを用いた半導体モジュール
US8586480B1 (en) * 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach
US9735078B2 (en) * 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers
US9431327B2 (en) * 2014-05-30 2016-08-30 Delta Electronics, Inc. Semiconductor device
JP7160797B2 (ja) * 2017-04-24 2022-10-25 ローム株式会社 電子部品および半導体装置
DE102017207565A1 (de) 2017-05-05 2018-11-08 Robert Bosch Gmbh Halbleitermodul
DE102017207564A1 (de) * 2017-05-05 2018-11-08 Robert Bosch Gmbh Halbleitermodul
DE102017127089B4 (de) * 2017-11-17 2022-05-25 Infineon Technologies Austria Ag Multi-Die-Gehäuse und Leistungswandler
US11189550B2 (en) * 2018-04-10 2021-11-30 Jmj Korea Co., Ltd. Low-cost semiconductor package using conductive metal structure
DE102018207537A1 (de) 2018-05-15 2019-11-21 Robert Bosch Gmbh Verbundanordnung aus drei gestapelten Fügepartnern
WO2020008545A1 (ja) * 2018-07-04 2020-01-09 新電元工業株式会社 電子モジュール
DE102019133235A1 (de) 2019-12-05 2021-06-10 Infineon Technologies Austria Ag Verfahren zur herstellung eines halbleiterbauelements unter verwendung verschiedener verbindungsverfahren für den halbleiterdie und den clip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10235797A1 (de) 2002-08-05 2004-02-19 Infineon Technologies Ag Halbleiterchipanordnung auf einem Träger
US20050161785A1 (en) 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
DE102007019686A1 (de) 2006-05-04 2007-11-15 Infineon Technologies Ag Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186572A (ja) * 1997-12-22 1999-07-09 Canon Inc 光起電力素子モジュール
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
EP1316999A1 (de) * 2001-11-28 2003-06-04 Continental ISAD Electronic Systems GmbH & Co. oHG Verfahren und Vorichtung zum Kontaktieren von Leistungselektronik-Bauelementen
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
DE10249206B3 (de) 2002-10-22 2004-07-01 Siemens Ag Verfahren zum Zusammenbau eines Leistungsbauelements
US7211135B2 (en) * 2004-03-16 2007-05-01 Nanogate Coating Systems Gmbh Writable and printable colloidal gold solution
DE102005054872B4 (de) * 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10235797A1 (de) 2002-08-05 2004-02-19 Infineon Technologies Ag Halbleiterchipanordnung auf einem Träger
US20050161785A1 (en) 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
DE102007019686A1 (de) 2006-05-04 2007-11-15 Infineon Technologies Ag Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
DE102009006152A1 (de) 2009-07-30
US20090189259A1 (en) 2009-07-30
US8642394B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102008027703B4 (de) Bauelement, Module und Verfahren zu deren Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009013818B4 (de) Elektronische Vorrichtung und ihre Herstellung
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102009009874B4 (de) Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen
DE102014103773B4 (de) Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102012106566B4 (de) Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
DE102012110494A1 (de) Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee