DE102007019686A1 - Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben - Google Patents
Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben Download PDFInfo
- Publication number
- DE102007019686A1 DE102007019686A1 DE102007019686A DE102007019686A DE102007019686A1 DE 102007019686 A1 DE102007019686 A1 DE 102007019686A1 DE 102007019686 A DE102007019686 A DE 102007019686A DE 102007019686 A DE102007019686 A DE 102007019686A DE 102007019686 A1 DE102007019686 A1 DE 102007019686A1
- Authority
- DE
- Germany
- Prior art keywords
- electrically conductive
- substrate
- metal body
- solder
- diffusion solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/1316—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
- H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73151—Location prior to the connecting process on different surfaces
- H01L2224/73153—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
Eine Verbindungsstruktur umfasst einen elektrisch leitfähigen Höcker, wobei der elektrisch leitfähige Höcker einen Metallkörper aufweist, der ein distales Ende aufweist. Der Metallkörper ist frei von Lötzinn. Eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers des elektrisch leitfähigen Höckers angeordnet.
Description
- Die Anwendung bezieht sich auf eine Verbindungsstruktur, ein elektronisches Bauelement, das diese Verbindungsstruktur umfasst und auf Verfahren zur Herstellung der Verbindungsstruktur und das elektronische Bauelements.
- Elektronische Bauelemente, die einen Halbleiterchip umfassen, werden normalerweise in der Form einer Baugruppe zur Verfügung gestellt, die ein Gehäuse umfasst, um den Halbleiterchip und äußere Anschlussbereiche zu schützen, wie zum Beispiel Pins oder Lotkugeln, die es ermöglichen, dass von außerhalb des Baugruppengehäuses elektrisch auf den Halbleiterchip zugegriffen werden kann.
- Nachdem ein elektronisches Bauelement hergestellt ist, wird das elektronische Bauelement normalerweise auf eine Leiterplatte höherer Ebene wie eine gedruckte Leiterplatte (Printed Circuit Board – PCB) montiert durch Lötverbindungen zwischen den externen Anschlussbereichen des Bauelements und der Leiterplatte höherer Ebene. Dies kann durch ein Aufschmelzlötverfahren ausgeführt werden, während dessen Ausführung das Lötzinn geschmolzen und dann wieder verfestigt wird, um eine mechanische und elektrische Verbindung zwischen dem elektronischen Bauelement und dem PCB zu erzeugen. Dieser Montageprozess wird normalerweise durch den Kunden ausgeführt.
- Jedoch kann das elektronische Bauelement während des Montageprozesses beschädigt werden, so dass ein elektronisches Bau element, das nach der Herstellung korrekt funktioniert hat, nicht mehr funktioniert, wenn es auf das PCB montiert ist. Dies ist unerwünscht, da das elektronische Bauelement ersetzt werden muss.
- In einer Ausführungsform umfasst eine Verbindungsstruktur einen elektrisch leitfähigen Höcker. Der elektrisch leitfähige Höcker umfasst einen Metallkörper, der ein distales Ende aufweist. Der Metallkörper ist frei von Lötzinn, und eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers angeordnet.
- In einer Ausführungsform umfasst ein Halbleiterchip eine Oberfläche und eine Vielzahl von elektrisch leitfähigen Höckern. Jeder der Vielzahl von elektrisch leitfähigen Höckern umfasst einen Metallkörper, der ein distales Ende aufweist. Der Metallkörper ist frei von Lötzinn, und eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers angeordnet.
- In einer Ausführungsform umfasst eine Anordnung mindestens einen Halbleiterchip, der eine erste Vorrichtungsoberfläche aufweist. Eine Vielzahl von elektrisch leitfähigen Höckern ist auf der ersten Vorrichtungsoberfläche angeordnet, wobei jeder der Vielzahl von elektrisch leitfähigen Höckern einen Metallkörper umfasst, der frei von Lötzinn ist und ein distales Ende aufweist. Die Anordnung umfasst weiterhin ein Substrat, das eine erste Substratoberfläche umfasst. Das Substrat umfasst auf der ersten Substratoberfläche angeordnete elektrisch leitfähige Oberflächen. Die Vielzahl von elektrisch leitfähigen Höckern ist mit den elektrisch leitfähigen Oberflächen des Substrats verbunden durch eine Diffusionslotverbindung, die zwischen dem Metallkörper der elektrisch leitfähigen Höcker und den elektrisch leitfähigen Oberflächen des Substrats angeordnet ist.
- In einer Ausführungsform umfasst ein Verfahren das Bereitstellen einer Oberfläche, die eine Vielzahl von elektrisch leitfähigen Höckern umfasst. Die Vielzahl von Höckern umfasst je einen Metallkörper, der ein distales Ende aufweist, wobei der Metallkörper frei von Lötzinn ist. Eine Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers aufgebracht.
- In einer Ausführungsform umfasst ein Verfahren das Bereitstellen eines Substrats, das eine erste Substratoberfläche und eine Vielzahl von elektrisch leitfähigen, auf der ersten Substratoberfläche angeordneten Oberflächen aufweist. Ein Halbleiterchip, der eine Chipoberfläche aufweist, wird zur Verfügung gestellt. Eine Vielzahl von elektrisch leitfähigen Höckern ist auf der Chipoberfläche angeordnet, wobei jeder elektrisch leitfähige Höcker einen von Lötzinn freien Metallkörper umfasst, der ein distales Ende und eine äußerste Schicht aus Diffusionslot aufweist, die mindestens an dem distalen Ende der Metallkörper angeordnet ist. Der Halbleiterchip und das Substrat sind so angeordnet, dass die Schicht aus Diffusionslot in Oberfläche zu Oberfläche Kontakt ist mit den elektrisch leitfähigen Oberflächen des Substrats. Ein Diffusionslötprozess wird ausgeführt, um die Vielzahl von elektrisch leitfähigen Höckern auf den elektrisch leitfähigen Oberflächen des Substrats zu befestigen und elektrisch mit diesen zu verbinden.
-
1 veranschaulicht ein elektronisches Bauelement, das einen vertikalen MOSFET entsprechend einer ersten Ausführungsform umfasst, und -
2 veranschaulicht ein elektronisches Bauelement, das einen vertikalen MOSFET entsprechend einer zweiten Ausführungsform umfasst. - In einer Ausführungsform wird eine Verbindungsstruktur zur Verfügung gestellt, die einen elektrisch leitfähigen Höcker umfasst. Der elektrisch leitfähige Höcker umfasst einen Metallkörper, der ein distales Ende aufweist, und eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers angeordnet. Der Metallkörper ist frei von Lötzinn. Die Verwendung einer Weichlotkugel oder einer Weichlotverbindung wird vermieden, und eine mechanische und elektrische Verbindung kann durch eine Diffusionslotverbindung zwischen dem Metallkörper des elektrisch leitfähigen Höckers und einer Oberfläche ausgeformt werden, zu der ein Anschluss gewünscht ist.
- Der Begriff „Diffusionslotverbindung" wird in diesem Zusammenhang verwendet, um eine Anschlussanordnung zu bezeichnen, die mechanisch und elektrisch mit einer zusammenhängenden Oberfläche durch eine Schicht verbunden ist, die intermetallische Phasen umfasst. Die intermetallischen Phasen werden ausgeformt in Folge einer Diffusionslötprozesses und umfassen chemische Elemente eines Diffusionslots und von mindestens einem angrenzenden Material der Oberfläche, an der sie befestigt sind.
- Eine Diffusionslotverbindung weist den Vorzug auf, dass der Schmelzpunkt der intermetallischen Phasen höher ist als der Schmelzpunkt des Diffusionslotes selbst. Folglich weist die Verbindung, die in Folge des Diffusionslötprozesses ausgeformt wird, eine Schmelztemperatur auf, die höher ist als die Temperatur, bei der die Verbindung ausgeformt wird. Die Diffusionslotverbindung schmilzt deshalb nicht, wenn die Verbindung einer weiteren Wärmebehandlung unterzogen wird, die bei der Temperatur der Diffusionslötung ausgeführt wird oder bei einer Temperatur unter dem Schmelzpunkt der intermetallischen Phasen, wie zum Beispiel einer typischen Temperatur beim Weichlöten.
- Folglich wird das Problem des erneuten Schmelzens von bereits, zum Beispiel zwischen der Halbleitervorrichtung und einem Trägerstreifen, erzeugten Weichlotverbindungen während einer anschließenden Aufschmelzlötung, die ausgeführt wird, um das elektronische Bauelement auf einer Leiterplatte höherer Ebene zu befestigen, vermieden. Dieses erneute Schmelzen kann zu unerwünschter Bewegung von den zuvor verbundenen Bauelementen und folglich zu Unzuverlässigkeit oder sogar Ausfall des zuvor korrekt funktionierenden Anschlusses und des elektronischen Bauelements führen. Dieses Problem wird durch die Verwendung von elektrisch leitfähigen Höckern vermieden, die einen Metallkörper und eine äußerste Diffusionslotschicht umfassen.
- Eine Diffusionslotverbindung ermöglicht auch, dass ein zweites Halbleiterbauelement in einem zweiten Diffusionskontaktierungsschritt auf das Chipfeld montiert werden kann, ohne dass die Diffusionslotverbindung, die das erste Halbleiterbauelement mit dem Chipfeld verbindet, dabei schmilzt. Folglich kann die Bewegung der Halbleiterbauelemente während anschließender Diffusionslötschritte oder Wärmebehandlungsschritte vermieden werden. Elektrisch leitfähige Höcker mit Diffusionslotverbin dungen können für Multichip-Bausteine verwendet werden, in denen zwei oder mehr Chips oder Halbleiterbauelemente benachbart zu einander direkt auf dem Chipfeld befestigt werden, oder für Multichip-Bausteine, in denen zwei Bauelemente, einer auf dem anderen, gestapelt werden.
- Diffusionslotverbindungen sind typischerweise dünner als Weichlotverbindungen. Diffusionslotverbindungen betragen typischerweise weniger als 10 µm in der Dicke, während Weichlotverbindungen typischerweise eine Dicke von etwa 100 µm aufweisen. Die Höhe der Verbindungsstruktur wird deshalb reduziert im Vergleich zu der von einer typischen Weichlotverbindung.
- Der von der Verbindung eingenommene laterale Bereich entspricht im Wesentlichen dem lateralen Bereich des Halbleiterbauelements. Folglich kann ein größerer Halbleiterleistungsschalter auf einem Chipbereich einer vorgegebenen Größe untergebracht werden, wenn eine Diffusionslotverbindung anstatt einer Weichlotverbindung verwendet wird. Da die Schalteigenschaften des Netzschalters von der Größe der Vorrichtung abhängig sind, kann die Leistung des Bauelements auf Grund der Bereitstellung von einem größeren Schalter auf einem Chipbereich derselben Größe verbessert werden. Die Anordnung zur Erzeugung einer Diffusionslotverbindung kann durch Aufbringen der Anordnung auf dem Halbleiterbauelement hergestellt werden, so dass zusätzliche Verfahrensschritte, um ein Weichlot aufzutragen, vermieden werden können.
- Der Metallkörper der Vielzahl von elektrisch leitfähigen Höckern besteht im Wesentlichen aus einem aus der Gruppe bestehend aus Kupfer, Nickel, Aluminium, Eisen und einer Legierung davon. Der Metallkörper kann eine Schmelztemperatur umfassen, die größer als eine Schmelztemperatur des Diffusionslots ist, um eine mechanisch stabile Anordnung zur Verfügung zu stellen.
- Die Diffusionslotschicht kann Sn und eines aus der Gruppe umfassen, die aus Ag, Au, Cu und In besteht oder kann Au und Si oder Ag und In umfassen. Die Diffusionslotschicht kann eine Dicke t aufweisen, wobei 0,1 μm ≤ t ≤ 10 μm ist.
- In einer Ausführungsform wird mindestens eine weitere Haftschicht zwischen dem Metallkörper und der Diffusionslotschicht angeordnet. Die weitere Schicht umfasst eines aus einem Metall und einer Legierung davon, wobei das Metall eines aus der Gruppe der Elemente Ni, Au, Ag, Pt und Pd ist.
- In einer Ausführungsform ist das distale Ende des Höckers im Allgemeinen planar. Dies stellt einen größeren Grenzflächenbereich zwischen dem Metallkörper und dem Substrat zur Verfügung, auf dem dieser befestigt ist, so dass der Kontaktwiderstand reduziert ist. In einer Ausführungsform ist die Diffusionslotschicht am distalen Ende des Körpers angeordnet, und die Seitenflächen der Vielzahl von Höckern können frei von Diffusionslot sind. Der Höcker kann säulenförmig sein wie eine Säule, oder der Höcker kann sich von seinem Fußpunkt zu seinem distalen Ende verjüngen.
- Die Verbindungsstruktur entsprechend einer der Ausführungsformen kann auf einem Halbleiterchip zur Verfügung gestellt werden und einen Anschluss zu integrierten Schaltungsanordnungen innerhalb des Halbleiterchips zur Verfügung stellen. Der Halbleiterchip umfasst eine Oberfläche und eine Vielzahl der elektrisch leitfähigen Höcker. Jeder elektrisch leitfähige Höcker umfasst einen Metallkörper, der ein distales Ende auf weist. Der Metallkörper ist frei von Lötzinn, und eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers angeordnet. Die Vielzahl von elektrisch leitfähigen Höckern kann eine Vielzahl von verschiedenen elektrischen Verbindungen zur Verfügung stellen und eine Vielzahl von verschiedenen elektrischen Funktionen zur Verfügung stellen.
- Alternativ kann die Vielzahl von elektrisch leitfähigen Höckern eine elektrische Verbindung einer einzelnen Art zwischen einem Kontaktfeld großer Fläche des Halbleiterchips und einem Kontaktfeld großer Fläche eines Substrats zur Verfügung stellen. Die Vielzahl von Höckern kann mindestens einen aus einem Anodenanschlusses und einem Kathodenanschlusses des elektronischen Bauelements zur Verfügung stellen. Zum Beispiel kann die Vielzahl von elektrisch leitfähigen Höckern die Zusammenschaltung für eine Sourceelektrode oder Drainelektrode großer Fläche einer Transistorvorrichtung zur Verfügung stellen.
- In einer Ausführungsform ist der Halbleiterchip eine MOSFET (Metal Oxide Semiconductor Field Effect Transistor) Vorrichtung oder eine BJT (Bipolar Junction Transistor) Vorrichtung oder eine IGBT (Insulated Gate Bipolar Transistor) Vorrichtung. Die Transistorvorrichtung kann eine vertikale Leistungstransistorvorrichtung sein. Für eine MOSFET Vorrichtung wird die Anode normalerweise eine Sourceelektrode, die Kathodenelektrode eine Drainelektrode und die Steuerelektrode eine Gateelektrode genannt. Für eine BJT Vorrichtung ist die Anode eine Emitterelektrode, ist die Kathode eine Kollektorelektrode, und die Steuerelektrode ist eine Basiselektrode. Für eine IGBT Vorrichtung ist die Anode eine Emitterelektrode, ist die Kathode eine Kollektorelektrode, und die Steuerelektrode ist eine Gateelektrode. In einer Ausführungsform ist der Halbleiterchip in einem Halbleiterwafer.
- In einer Ausführungsform ist das distale Ende des Metallkörpers von jeder der Vielzahl von Höckern im Allgemeinen planar und liegt in einer zur Oberfläche des Halbleiterchips im Allgemeinen parallelen Ebene. Die Diffusionslotschicht ist am distalen Ende des Metallkörpers angeordnet, und Seitenflächen des Metallkörpers sind frei von der Diffusionslotschicht. Dies stellt eine Verbindungsstruktur mit einer Schicht aus Diffusionslot von gleichmäßiger Dicke zur Verfügung. Folglich ist die Ausformung der intermetallischen Phasen während des Diffusionslötprozesses und der mechanischen und elektrischen Verbindung, die erzeugt werden, gleichmäßiger über die Vielzahl von elektrisch leitfähigen Höckern hinweg, so dass die Zuverlässigkeit der Anschlussanordnung als Ganzes verbessert wird.
- In einer Ausführungsform verbindet eine Vielzahl von elektrisch leitfähigen Höckern entsprechend einer zuvor beschriebenen Ausführungsform eine vertikale Halbleiterleistungsvorrichtung elektrisch mit einem Substrat. In einer Ausführungsform umfasst eine Anordnung eine vertikale Halbleiterleistungsvorrichtung, die eine erste Vorrichtungsoberfläche und eine Vielzahl von elektrisch leitfähigen Höckern aufweist, die auf der ersten Vorrichtungsoberfläche angeordnet sind. Jeder elektrisch leitfähige Höcker umfasst einen Metallkörper, der ein distales Ende aufweist. Der Metallkörper ist frei von Lötzinn. Ein Substrat umfasst eine erste Substratoberfläche und eine Vielzahl von auf der ersten Substratoberfläche angeordneten elektrisch leitfähigen Oberflächen. Die Vielzahl von elektrisch leitfähigen Höckern ist mit den elektrisch leitfähigen Oberflächen des Substrats durch eine zwischen dem Metallkörper der elektrisch leitfähigen Höcker und den elektrisch leitfähigen Oberflächen des Substrats angeordnete Diffusionslotverbindung verbunden. Die vertikale Halbleiterleistungsvorrichtung wird durch die Vielzahl von elektrisch leitfähigen Höckern elektrisch verbunden und physisch auf dem Substrat befestigt. Die erste Vorrichtungsoberfläche ist eine Elektrode der Leistungsvorrichtung und kann eine Anodenelektrode oder eine Kathodenelektrode sein.
- In einer Ausführungsform umfasst die erste Vorrichtungsoberfläche eine Anode und eine Steuerelektrode einer vertikalen Halbleitertransistorvorrichtung. Einer der Vielzahl von elektrisch leitfähigen Höckern ist auf der Steuerelektrode angeordnet, und die übrigen elektrisch leitfähigen Höcker sind auf der Anode angeordnet.
- In einer Ausführungsform umfasst die erste Vorrichtungsoberfläche eine Anode und eine Steuerelektrode einer vertikalen Halbleitertransistorvorrichtung. Ein weiterer zweiter elektrisch leitfähiger Höcker, der im Wesentlichen die gleiche Anordnung wie die Vielzahl von ersten elektrisch leitfähigen Höckern aufweist, kann zur Verfügung gestellt werden. Der zweite elektrisch leitfähige Höcker stellt einen Steueranschluss oder eine Steuerelektrode zur Verfügung und ist auf der Steueroberfläche oder Elektrode angeordnet, die auf der ersten Vorrichtungsoberfläche der vertikalen Halbleiterleistungsvorrichtung angeordnet ist.
- In einer Ausführungsform ist das Substrat eines aus einem Trägerstreifen und einem Umverdrahtungssubstrat eines elektronischen Bauelements. Die durch die Vielzahl von elektrisch leitfähigen Höckern zur Verfügung gestellte Verbindungsstruktur stellt deshalb eine interne Verbindungsstruktur innerhalb des elektronischen Bauelements zur Verfügung.
- In einer Ausführungsform ist das Substrat eine gedruckte Leiterplatte. Die von der Vielzahl von elektrisch leitfähigen Höckern zur Verfügung gestellte Verbindungsstruktur stellt deshalb eine Verbindungsstruktur zwischen einem elektronischen Bauelement und einem externen Substrat zur Verfügung. In dieser Ausführungsform stellt die Vielzahl von elektrisch leitfähigen Höckern die äußeren Anschlussoberflächen des elektronischen Bauelements zur Verfügung und wird direkt zwischen der ersten Oberfläche des Halbleiterchips und den auf der gedruckten Leiterplatte angeordneten Kontaktfeldern angeordnet.
- In einer Ausführungsform umfasst das elektronische Bauelement mindestens einen Halbleiterchip, der eine Chipoberfläche aufweist. Eine Vielzahl von Weichlot freien elektrisch leitfähigen Höckern ist auf der Chipoberfläche angeordnet, wobei jeder der Vielzahl von Höckern ein distales Ende umfasst, das von einer äußersten Schicht aus Diffusionslot bedeckt ist. Die äußerste Schicht aus Diffusionslot, die das distale Ende der Vielzahl von Höckern bedeckt, stellt die äußeren Kontaktoberflächen des elektronischen Bauelements zur Verfügung.
- In einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Verbindungsstruktur das Bereitstellen einer Oberfläche, die eine Vielzahl von Höckern umfasst, von denen jeder einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei von Lötzinn ist, und das Aufbringen einer Schicht aus Diffusionslot auf mindestens Bereichen des Metallkörpers zur Verfügung zu stellen, um eine Vielzahl von elektrisch leitfähigen Höckern zur Verfügung zu stellen. Das Diffusionslot kann durch Sputtern oder Aufdampfung oder galvanisches Abscheiden aufgebracht werden.
- In einer Ausführungsform wird die Vielzahl von Höckern zur Verfügung gestellt durch Erzeugen einer strukturierten Maskenschicht auf der Oberfläche, die mit einer Vielzahl von elektrisch leitfähigen Höckern ausgestattet werden soll. Die Maskenschicht umfasst eine Vielzahl von durchgehenden Öffnungen. Ein Metall oder eine Legierung wird in die Vielzahl von durchgehenden Öffnungen eingebracht, um eine Vielzahl von Metallkörpern zur Verfügung zu stellen und eine Schicht aus Diffusionslot wird mindestens auf ein distales Ende der Metallkörper aufgebracht. Die Maskenschicht wird dann entfernt, um eine Vielzahl von elektrisch leitfähigen Höckern zur Verfügung zu stellen. Die Maskenschicht kann durch Photolack zur Verfügung gestellt werden.
- Das Metall oder die Legierung kann aufgebracht werden durch Elektrodeposition oder durch Sputtern oder Aufdampfung, um die Vielzahl von Metallkörpern der Höcker auszuformen.
- Ein Verfahren zur Erzeugung einer Verbindung zwischen der Verbindungsstruktur und einem Substrat umfasst ein Substrat zur Verfügung zu stellen, das eine erste Substratoberfläche aufweist, wobei das Substrat eine Vielzahl von auf der ersten Substratoberfläche angeordnete elektrisch leitfähige Oberflächen umfasst. Ein Halbleiterchip, der eine Chipoberfläche aufweist, wird zur Verfügung gestellt, wobei eine Vielzahl von elektrisch leitfähigen Höckern auf der Chipoberfläche angeordnet ist. Jeder elektrisch leitfähige Höcker umfasst einen von Lötzinn freien Metallkörper, der ein distales Ende und eine äußerste Schicht aus Diffusionslot aufweist, die an mindestens dem distalen Ende der Metallkörper angeordnet ist.
- Der Halbleiterchip und das Substrat sind in Bezug auf einander so angeordnet, dass die auf den Metallkörpern angeordnete Schicht des Diffusionslots in Oberfläche zu Oberfläche Kontakt ist mit den elektrisch leitfähigen Oberflächen des Substrats. Ein Diffusionslötprozess wird ausgeführt, um die Vielzahl von elektrisch leitfähigen Höckern auf den elektrisch leitfähigen Oberflächen des Substrats zu befestigen und elektrisch zu verbinden.
- In einer Ausführungsform umfasst das Diffusionslot einen Schmelzpunkt, und mindestens die Oberfläche des Substrats wird auf eine Temperatur über dem Schmelzpunkt des Diffusionslots erwärmt. Danach wird die Diffusionslotschicht der Vielzahl von Höckern in Oberfläche zu Oberfläche Kontakt mit der Oberfläche des Substrats gebracht, während die Oberfläche des Substrats bei einer Temperatur über dem Schmelzpunkt des Diffusionslots ist. Dies ermöglicht es, das sich intermetallischen Phasen an der Schnittstelle zwischen der Diffusionslotschicht und der Oberfläche des Substrats ausformen, die einen elektrischen und mechanischen Anschluss zwischen dem Halbleiterchip und dem Substrat ausformen.
- In einer Ausführungsform wird der Halbleiterchip für eine Zeitdauer auf die Oberfläche des Substrats gepresst, wobei die Zeitdauer eine Länge aufweist die ausreichend ist, um intermetallische Phasen an der Schnittstelle zwischen dem Metallkörper von jedem der Vielzahl von Höckern und dem Substrats auszuformen, um eine Diffusionslotverbindung zur Verfügung zu stellen. Die Zeitdauer kann im Bereich von 1 Sekunde bis 10 Minuten sein.
- Das Substrat kann eines aus einem Trägerstreifens eines elektronischen Bauelements, einem Umverdrahtungssubstrat eines elektronischen Bauelements und einer gedruckten Leiterplatte sein.
-
1 veranschaulicht eine Ansicht eines elektronischen Bauelements1 , das eine vertikale MOSFET Vorrichtung2 mit elektrisch leitfähigen Höckern18 ,19 , einen Trägerstreifen3 und einen Kontaktbügel4 entsprechend einer ersten Ausführungsform umfasst. - Die vertikale MOSFET Vorrichtung
2 umfasst eine erste untere Seite7 , die eine Sourceelektrode8 und eine Gateelektrode9 umfasst und eine zweite obere Seite5 , die eine Drainelektrode6 umfasst, die sich über die Mehrheit der zweiten Seite5 der MOSFET Vorrichtung2 erstreckt. Die erste Seite7 ist gegenüber liegend zu der zweiten Seite5 angeordnet und Seitenflächen23 erstrecken sich im Allgemeinen senkrecht zu der ersten Seite7 und der zweiten Seite5 . Die Sourceelektrode8 ist lateral viel größer als die Gateelektrode9 . Die Gateelektrode9 ist in einem Kantenbereich der ersten Oberfläche7 der MOSFET Vorrichtung2 angeordnet und wird auf drei Seiten von der Sourceelektrode8 umgeben, die sich über die Mehrheit der ersten Oberfläche7 erstreckt. Die laterale Anordnung der Sourceelektrode8 und der Gateelektrode9 wird in1 nicht veranschaulicht. - In diesem Zusammenhang sind „obere" und „untere" definiert in Bezug auf die Ausrichtung des elektronischen Bauelements
1 , wenn es auf einen Schaltungsträger wie zum Beispiel eine gedruckte Leiterplatte montiert wird. „Obere" wird verwendet, um die Seite der MOSFET Vorrichtung2 zu bezeichnen, die nach oben und von der gedruckten Leiterplatte weg liegt, gekennzeichnet in1 mit10 , und „untere" wird verwendet, um die Seite der MOSFET Vorrichtung2 zu bezeichnen, die in Richtung der gedruckten Leiterplatte10 liegt. - In dieser Ausführungsform der Erfindung umfasst die Drainelektrode
6 eine Schicht aus Aluminium mit etwa 1% Si, die direkt auf der oberen Oberfläche5 des Halbleiterkörpers der MOSFET Vorrichtung2 angeordnet ist. Die Sourceelektrode8 und die Gateelektrode9 sind direkt auf der unteren Seite7 des Halbleiterkörpers der MOSFET Vorrichtung2 angeordnet und umfassen ebenfalls Aluminium mit 1% Si. Die äußerste Oberfläche der Drainelektrode6 umfasst eine (nicht veranschaulichte) dünne Schicht aus einem leicht lötbaren Material wie Silber. - Der Trägerstreifen
3 des elektronischen Bauelements1 umfasst ein Gateteil11 , ein Sourceteil12 und zwei Drainteile13 . Die Teile11 ,12 und13 des Trägerstreifens3 sind physikalisch getrennt und werden nicht physikalisch zusammengefügt. In dieser Ausführungsform der Erfindung sind die zwei Drainteile13 in zwei entgegen gesetzten Kantenbereichen des elektronischen Bauelements1 angeordnet und werden durch eine Fußregion14 des Kontaktbügels4 zur Verfügung gestellt. - Das Gateteil
11 und das Sourceteil12 weisen jedes eine obere Oberfläche15 auf, die in Richtung der ersten unteren Oberfläche7 der MOSFET Vorrichtung2 zeigt und eine untere Oberfläche16 , die einen äußeren Kontaktbereich17 des elektronischen Bauteils1 zur Verfügung stellt. Das Gateteil11 und das Sour ceteil12 des Trägerstreifens3 werden durch eine strukturierte Metallfolie zur Verfügung gestellt und weisen eine Dicke auf, die im Wesentlichen die gleiche ist. Die obere Oberfläche15 des Sourceteils12 und die obere Oberfläche15 des Gateteils11 sind daher im Wesentlichen koplanar. Die untere Oberfläche16 des Sourceteils12 und die untere Oberfläche16 des Gateteils11 sind ebenfalls im Wesentlichen koplanar. - Die MOSFET Vorrichtung
2 ist befestigt mit ihrer ersten Seite7 , die die Sourceelektrode8 und die Gateelektrode9 umfassen, die der oberen Oberfläche15 des Sourceteils12 und des Gateteils11 des Trägerstreifens3 gegenüber liegen. Das Sourceteil12 des Trägerstreifens3 ist lateral größer als die Sourceelektrode8 und erstreckt sich lateral nach außerhalb des lateralen Bereichs der MOSFET Vorrichtung2 hervor. Das Gateteil des Trägerstreifens3 ist ebenfalls lateral größer als die Gateelektrode9 . - Eine Vielzahl von ersten elektrisch leitfähigen Höckern
18 ist auf der Sourceelektrode8 angeordnet und ein einzelner zweiter elektrisch leitfähiger Höcker19 ist auf der Gateelektrode9 angeordnet. Die Sourceelektrode8 ist befestigt an und elektrisch verbunden mit dem Sourceteil12 des Trägerstreifens3 durch die Vielzahl von ersten elektrisch leitfähigen Höckern18 . Die Gateelektrode9 ist befestigt an und elektrisch verbunden mit dem Gateteil11 des Trägerstreifens3 durch den zweiten elektrisch leitfähigen Höcker19 . - Die elektrisch leitfähigen Höcker
18 und19 werden in der Form von Auskragungen zur Verfügung gestellt, von denen jede in dieser Ausführungsform der Erfindung lateral im Wesentlichen rechteckig ausgeformt ist und im Wesentlichen die gleiche Höhe aufweist. Jeder elektrisch leitfähigen Höcker18 ,19 weist ei nen Metallkörper22 und ein distales Ende24 auf. Das distale Ende24 ist im Allgemeinen planar und liegt in einer Ebene, die im Wesentlichen parallel zur ersten Oberfläche7 der MOSFET Vorrichtung2 ist. Der Metallkörper besteht im Wesentlichen aus Kupfer und weist eine Höhe von etwa 50 μm auf. Eine Diffusionslotverbindung20 ist am distalen Ende von jedem der Metallkörper20 angeordnet und ist direkt zwischen dem Metallkörper20 und dem Trägerstreifen3 angeordnet. Die Diffusionslotverbindung umfasst Sn und Cu und weist eine Dicke von etwa 5 µm auf. Die Seitenflächen23 des Metallkörpers20 bleiben von der Diffusionslotschicht unbedeckt. - Die erste Oberfläche
7 des MOSFET2 ist durch die elektrisch leitfähigen Höcker18 ,19 in einem Abstand von der oberen Oberfläche15 des Trägerstreifens3 angeordnet. Dies weist den Vorteil auf, dass ein kleinerer Anteil der von der Vorrichtung erzeugten Wärme in den Trägerstreifen abgeleitet wird. Dies reduziert das Maß an Wärme, die in die gedruckte Leiterplatte10 abgeleitet wird und reduziert die Wahrscheinlichkeit einer Überhitzung einer benachbarten, auf das PCB montierten Vorrichtung. Ein größeres Maß an Wärme wird deshalb von der oberen Seite der MOSFET Vorrichtung abgeleitet. Diese Wärme kann besser von der rückseitigen Seite, weg von dem PCB, abgeführt werden und dies kann weiter verbessert werden durch Anbringen einer weiteren Wärme ableitenden Platte oder von Lamellen auf der oberen Oberfläche des Kontaktbügels4 . - Die elektrisch leitfähigen Höcker
18 und19 wurden auf der Sourceelektrode8 beziehungsweise der Gateelektrode9 durch galvanische Abscheidung aufgebracht. Die elektrisch leitfähigen Höcker18 und19 werden für eine Anzahl von MODFET Vor richtungen2 gleichzeitig in geeigneter Weise auf Waferebene hergestellt. - Zuerst wurde eine Maskenschicht aus Photolack auf der ersten Oberfläche
7 aufgebracht und strukturiert, um eine Vielzahl von durchgehenden Öffnungen zur Verfügung zu stellen. Jede der durchgehenden Öffnungen erstreckt sich zu der Sourceelektrode8 und der Gateelektrode9 auf der ersten Oberfläche7 der MOSFET Vorrichtung2 und weist die Abmessungen und die Anordnung der elektrisch leitfähigen Höcker18 ,19 auf. Der Metallkörper20 wurde dann in die durchgehenden Öffnungen eingebracht und eine Schicht aus Diffusionslot wurde am distalen Ende24 der Metallkörper20 aufgebracht. Die Photolackschicht wurde dann entfernt. - Die auf diese Weise aufgebrachte Schicht aus Diffusionslot umfasst Sn und Cu. Die MOSFET Vorrichtung
2 wird auf den Trägerstreifen3 montiert durch Ausführen eines Diffusionslötprozesses, während dessen das so aufgebrachte Diffusionslot schmilzt und mit dem Material der angrenzenden Oberflächen reagiert, um intermetallische Phasen und eine Diffusionslotverbindung20 auszuformen. Da die intermetallischen Phasen einen höheren Schmelzpunkt aufweisen als die Temperatur, bei der der Diffusionslötprozess ausgeführt wird, wird die Diffusionslotverbindung20 durch eine Verfestigung der Diffusionslotschicht erzeugt. - Die Sourceelektrode
8 wird montiert auf und elektrisch verbunden mit der oberen Oberfläche15 des Sourceteils12 durch eine Diffusionslotverbindung20 . Ebenso wird der auf der Gateelektrode9 angeordnete elektrisch leitfähige Höcker19 elekt risch mit dem Gateteil11 des Trägerstreifens3 durch eine Diffusionslotverbindung20 verbunden. - Das elektronische Bauelement
1 umfasst weiterhin einen Kontaktbügel4 , der ein flaches Gewebeteil25 und zwei periphere Randteile26 umfasst. Das flache Gewebeteil25 ist lateral größer als die MOSFET Vorrichtung2 auf den zwei entgegen gesetzten Seiten der MOSFET Vorrichtung2 . Deshalb erstreckt sich eine periphere Randregion26 über die zwei entgegen gesetzten Seitenflächen23 der MOSFET Vorrichtung2 hinaus. Die untere Oberfläche27 des flachen Gewebeteils25 wird angeordnet auf und elektrisch verbunden mit der auf der oberen Seite 5 der MOSFET Vorrichtung2 angeordneten Drainelektrode6 durch eine Schicht28 aus Weichlot. - Der Kontaktbügel
4 weist in der Ansicht gemäß1 im Wesentlichen eine U Form auf. Jedes entgegen gesetzte periphere Randteil26 umfasst ein Bein29 , das sich in Richtung des flachen Gewebeteils25 nach unten in Richtungen der unteren Seite27 des flachen Gewebeteils25 erstreckt. Die Beine29 des peripheren Randteils26 sind in einem Abstand von den zwei entgegen gesetzten Seitenflächen23 der MOSFET Vorrichtung2 angeordnet. Das Bein29 von jedem der peripheren Randteile26 umfasst je einen Fuß30 , der sich in einer Richtung weg von der Seitenfläche23 der MOSFET Vorrichtung2 erstreckt. Der Kontaktbügel4 weist im Wesentlichen eine gleichmäßige Dicke auf und kann durch Stanzen und Biegen einer Metallfolie oder eines Bleches hergestellt werden. - Die untere Oberfläche
31 von jedem der Füße30 des peripheren Randteils26 des Kontaktbügels4 liegt im Wesentlichen in derselben Ebene wie die äußere Oberfläche16 des Sourceteils12 und des Gateteils11 des Trägerstreifens3 . Die äußeren Oberflächen16 des Gateteils11 , des Sourceteils12 des Trägerstreifens3 und die äußeren Oberflächen31 der zwei Füße30 der peripheren Randteile26 des Kontaktbügels4 stellen deshalb auf einer Oberfläche montierbare Anschlussoberflächen17 des elektronischen Bauelements1 zur Verfügung. - Die MOSFET Vorrichtung
2 , die elektrisch leitfähigen Höcker18 ,19 , die obere Oberfläche15 des Trägerstreifens3 und die peripheren Randteile des Kontaktbügels4 sind in eine Kunststoffverkapselungsmischung34 eingebettet. Der zentrale Bereich des flachen Gewebeteils des Kontaktbügels4 bleibt von der Verkapselungszusammensetzung34 unbedeckt, und die äußeren Anschlussbereiche17 des elektronischen Bauelements bleiben ebenfalls frei von der Kunststoffverkapselungsmischung34 . - Der Kontaktbügel
4 stellt die elektrische Verbindung zwischen der auf der oberen Seite5 der MOSFET Vorrichtung2 angeordneten Drainelektrode6 und der gedruckten Leiterplatte10 zur Verfügung. Wie aus1 ersehen werden kann, sind die oberflächenmontierbaren Anschlussoberflächen17 im Wesentlichen koplanar und sind montiert auf und elektrisch angeschlossen an die gedruckte Leiterplatte10 durch Weichlot32 . Die unteren äußeren Oberflächen31 der Füße30 wie auch die untere äußere Oberfläche16 des Gateteils11 und des Sourceteils12 des Trägerstreifens3 umfassen ebenfalls eine leicht lötbare Schicht33 . - Das elektronische Bauelement
1 wird durch Weichlotverbindungen32 auf das PCB10 montiert. Da die elektrisch leitfähigen Höckern18 ,19 und deshalb die Gateelektrode9 und die Sourceelektrode8 durch Diffusionslotverbindungen20 mit dem Träger streifen3 verbunden sind, schmelzen diese Verbindungen nicht während des Lötprozesses, um das elektronische Bauelement auf das PCB10 zu montieren. - In einer nicht in den Figuren veranschaulichten weiteren Ausführungsform umfasst das elektronische Bauelement weiterhin eine zweite Halbleitervorrichtung. Die Halbleitervorrichtung kann eine zweite vertikale Leistungs-MOSFET Vorrichtung sein.
- Das elektronische Bauelement
1 wird hergestellt durch Bereitstellen eines Halbleiterwafers, der eine Vielzahl von in Reihen und Spalten angeordneten MOSFET Vorrichtungen2 umfasst. - Die Drainelektrode
6 wird in jeder der Vielzahl von Vorrichtungspositionen auf einer zweiten Oberfläche5 des Wafers aufgebracht. Die Sourceelektrode8 und die Gateelektrode9 von jeder der Vielzahl von MOSFET Vorrichtungen2 werden dann auf der ersten Oberfläche7 des Wafers aufgebracht und die elektrisch leitfähigen Höcker18 ,19 werden entsprechend auf die Sourceelektrode8 und auf die Gateelektrode9 aufgebracht, wie zuvor beschrieben. - Ein Trägerstreifen
3 wird zur Verfügung gestellt, der die Form einer strukturierten Metallfolie aufweist, die eine Vielzahl von Vorrichtungspositionen umfasst, wobei jede Vorrichtungsposition einen Trägerstreifen3 für ein einzelnes elektronisches Bauelement zur Verfügung stellt. In einer Ausführungsform umfasst der Trägerstreifen3 in jeder der Vorrichtungspositionen ein Sourceteil12 und ein Gateteil11 . - Der Trägerstreifen
3 wird dann auf eine Temperatur über dem Schmelzpunkt des Diffusionslots erwärmt und die erste Oberflä che7 der MOSFET Vorrichtung2 wird gegenüber liegend zur oberen Oberfläche15 des Trägerstreifens3 ausgerichtet, so dass die Gateelektrode9 über dem Gateteil11 angeordnet ist und die Sourceelektrode8 über dem Sourceteil12 angeordnet ist. Die auf der äußeren Oberfläche von jedem der Abstandselemente18 ,19 angeordnete Diffusionslotschicht21 wird in Kontakt mit der oberen Oberfläche15 des entsprechenden Teils des Trägerstreifens3 gebracht. Intermetallische Phasen werden zwischen dem Material des Diffusionslots21 und dem Trägerstreifen3 ausgeformt, die einen höheren Schmelzpunkt aufweisen als den Schmelzpunkt des Diffusionslots. Die MOSFET Vorrichtung2 wird deshalb mit dem Gateteil11 und dem Sourceteil12 des Trägerstreifens3 verbunden durch die Verfestigung der Schnittstelle zwischen den elektrisch leitfähigen Höckern18 ,19 und dem Trägerstreifen3 . Das Gateteil11 und das Sourceteil12 des Trägerstreifens3 stellen deshalb die Chipträgerbereiche des Trägerstreifens3 zur Verfügung. - Ein Kontaktbügel
4 wird zur Verfügung gestellt, der ein flaches Gewebeteil25 und zwei periphere Randteile26 umfasst, die sich auf zwei entgegen gesetzten Seiten des flachen Gewebeteils25 erstrecken. Der flache Gewebeteil25 wird mit einer Fläche so zur Verfügung gestellt, dass sich die peripheren Randteile26 über und außerhalb der Seitenflächen23 des Halbleiterleistungsschalters2 erstrecken und nicht in Kontakt mit den Seitenflächen23 sind. Jedes periphere Randteil26 umfasst ein Bein29 und einen Fuß30 . Der Kontaktbügel4 wird in einer Form zur Verfügung gestellt, so dass die untere Oberfläche31 vom Fuß30 des peripheren Randteils26 ungefähr koplanar mit den unteren Oberflächen16 des Sourceteils12 und des Gateteils11 ist, wenn die untere Oberfläche27 des flachen Gewebeteils25 auf die Drainelektrode6 montiert wird. - Die untere Oberfläche
27 des flachen Gewebeteils25 wird durch eine Schicht aus Weichlot28 auf die Drainelektrode6 montiert. Aufgrund der Form des Kontaktbügels4 sind die unteren Oberflächen31 der zwei Füße30 im Wesentlichen koplanar mit den unteren Oberflächen16 des Gateteils11 und des Teils12 des Trägerstreifens3 , so dass diese Oberflächen oberflächenmontierbare äußere Anschlussoberflächen17 des elektronischen Bauelements1 zur Verfügung stellen. - Das elektronische Bauelement
1 wird dann mit Hilfe eines Transfermolding-Verfahrens verkapselt. Die äußeren Anschlussoberflächen17 und die obere Oberfläche des flachen Gewebeteils25 des Kontaktbügels4 bleiben von der Kunststoffverkapselungsmischung34 unbedeckt. -
2 veranschaulicht ein elektronisches Bauelement35 entsprechend einer zweiten Ausführungsform. Das elektronische Bauelement35 umfasst auch eine vertikale Leistungs-MOSFET Vorrichtung2 mit auf der ersten Oberfläche angeordneten elektrisch leitfähigen Höckern18 ,19 . Das elektronische Bauelement35 unterscheidet sich von dem in1 veranschaulichten elektronischen Bauelement1 darin, dass kein Trägerstreifen zur Verfügung gestellt wird. Die äußeren Oberflächen der an den distalen Enden24 der Metallkörper20 der elektrisch leitfähigen Höckern18 ,19 angeordneten Diffusionslotschicht stellen äußere Anschlussoberflächen17 des elektronischen Bauelements35 zur Verfügung. - Die MOSFET Vorrichtung
2 des elektronischen Bauelements35 kann direkt auf eine gedruckte Leiterplatte10 montiert werden, die Anschlussbereiche36 auf ihrer oberen Oberfläche um fasst, die eine Anordnung aufweisen, die der Anordnung der Vielzahl von ersten elektrisch leitfähigen Höckern18 entspricht, die den äußeren Anschlussbereichen17 der Sourceelektrode8 zur Verfügung stellen und der des zweiten elektrisch leitfähigen Höckers19 , der den äußeren Anschlussbereich17 der Gateelektrode9 zur Verfügung stellt. - Das PCB
10 umfasst einen Gateanschlussbereich40 , einen Sourceanschlussbereich41 und zwei Drainanschlussbereiche42 , deren Größe und Anordnung der Anordnung der elektrisch leitfähigen Höcker18 ,19 und des Kontaktbügels37 entspricht. Die am distalen Ende24 der elektrisch leitfähigen Höcker18 ,19 angeordnete Diffusionslotverbindung20 ist in direktem Kontakt mit den Anschlussoberflächen36 des PCB10 . - Das elektronische Bauelement
35 umfasst auch einen Kontaktbügel37 , der den Drainanschluss6 elektrisch mit den Drainteilen36 der gedruckten Leiterplatte10 verbindet. Der Kontaktbügel37 umfasst ein flaches Gewebeteil25 und zwei periphere Randteile26 . Die untere Oberfläche27 des flachen Gewebeteils25 ist montiert auf und elektrisch angeschlossen an die auf der oberen Seite5 der MOSFET Vorrichtung2 angeordnete Drainelektrode6 . - Ein peripheres Randteil erstreckt sich von zwei entgegen gesetzten Seiten des flachen Gewebeteils
25 und umfasst ein Beinteil29 und einen Fuß30 . Das Bein29 erstreckt sich von dem flachen Gewebeteil25 in Richtung der gedruckten Leiterplatte10 in einer Richtung zum PCB10 und erstreckt sich in einen Fuß30 , der sich in einer Richtung weg von der Seitenfläche23 der MOSFET Vorrichtung2 erstreckt. Die untere Oberfläche38 von jedem Fuß30 stellt eine periphere Randoberflä che zur Verfügung und ist durch Weichlot39 auf einen Drainanschlussbereich42 der gedruckten Leiterplatte10 montiert. - Der Kontaktbügel
4 wird so in einer Form zur Verfügung gestellt, dass die MOSFET Vorrichtung2 zwischen den zwei inneren Oberflächen der zwei entgegen gesetzten peripheren Randteile26 untergebracht ist. Das Bein29 vom peripheren Randteil26 erstreckt sich so über eine Entfernung, dass die untere Oberfläche38 des Fußes30 auf die obere Oberfläche15 des Drainteils36 der gedruckten Leiterplatte10 montiert wird, wenn die untere Oberfläche27 des flachen Gewebeteils25 auf die Drainelektrode6 montiert wird. - Das elektronische Bauelement
35 wird zusammengesetzt, in dem ein PCB10 zur Verfügung gestellt wird, das Anschlussbereiche36 auf seiner oberen Oberfläche aufweist, die einen Gateanschlussbereich40 , einen Sourceanschlussbereich41 und zwei Drainanschlussbereiche42 mit einer Anordnung zur Verfügung stellen, die der der MOSFET Vorrichtung2 und des Kontaktbügels37 entspricht. - Eine vertikale Leistungs-MOSFET Vorrichtung
2 wird zur Verfügung gestellt, die eine erste Oberfläche7 umfasst, auf welcher die Gateelektrode9 und die Sourceelektrode8 angeordnet sind. Eine Drainelektrode6 ist auf der entgegen gesetzten zweiten Oberfläche5 der MOSFET Vorrichtung2 angeordnet. Eine Vielzahl elektrisch leitfähiger Höcker18 ,19 wird, wie zuvor beschrieben, auf der Anode8 und der Gateelektrode9 aufgebracht, und eine Diffusionslotschicht wird auf der oberen äußeren Oberfläche von jedem der elektrisch leitfähigen Höcker18 ,19 aufgebracht. - Ein Kontaktbügel
37 wird zur Verfügung gestellt, die ein flaches Gewebeteil25 umfasst und zwei peripherer Randteile26 , die sich erstrecken, um zwei entgegen gesetzte Kanten des flachen Gewebeteils25 auszuformen. Jedes Randteil26 umfasst ein Bein29 und einen Fuß30 . Die Unterseite oder untere Oberfläche des Fußes30 stellt eine periphere Randoberfläche38 zur Verfügung. - Das PCB
10 wird auf eine Temperatur über dem Schmelzpunkt des Diffusionslots erwärmt. Die MOSFET Vorrichtung2 wird so auf dem PCB10 ausgerichtet, dass die erste Oberfläche7 in Richtung der oberen Oberfläche des PCB10 liegt und die Gateelektrode9 über dem Gateanschlussbereich40 angeordnet ist und die Sourceelektrode8 über dem Sourceanschlussbereich41 des PCB10 angeordnet ist. Die MOSFET Vorrichtung2 wird so in Kontakt mit dem PCB10 gebracht, dass die äußeren Oberflächen der elektrisch leitfähigen Höcker18 ,19 in Oberfläche zu Oberfläche Kontakt mit den Anschlussbereichen36 gebracht werden und einen Gateanschlussbereich40 beziehungsweise Sourceanschlussbereich41 des PCB10 zur Verfügung stellen. Die MOSFET Vorrichtung2 wird auf Grund der Ausformung von intermetallischen Phasen zwischen dem Diffusionslot und dem PCB10 , die die Diffusionslotverbindung20 erzeugen, montiert auf und elektrisch verbunden mit dem Gateanschlussbereich40 und dem Sourceanschlussbereich41 des PCB10 . - Der Kontaktbügel
37 wird so angeordnet, dass das flache Gewebeteil25 in Kontakt mit der Drainelektrode6 ist und das periphere Randteil38 in Kontakt mit der oberen Oberfläche des Drainanschlussbereichs42 des PCB10 ist. In dieser Ausführungsform der Erfindung ist der Kontaktbügel37 durch Weichlotverbindungen mit der Drainelektrode6 und den Drainteilen36 des Trägerstreifens3 verbunden. Der Kontaktbügel37 kann deshalb auf die MOSFET Vorrichtung2 montiert werden, ohne zu bewirken, dass die Diffusionslotverbindungen20 , die den MOSFET2 mit dem PCB10 verbinden, schmelzen. -
- 1
- erstes elektronisches Bauelement
- 2
- MOSFET Vorrichtung
- 3
- Trägerstreifen
- 4
- Kontaktbügel
- 5
- zweite obere Seite
- 6
- Drainelektrode
- 7
- erste untere Seite
- 8
- Sourceelektrode
- 9
- Gateelektrode
- 10
- gedruckte Leiterplatte
- 11
- Gateteil des Trägerstreifens
- 12
- Sourceteil des Trägerstreifens
- 13
- Drainteil des Trägerstreifens
- 14
- Fußbereich des Kontaktbügels
- 15
- obere Oberfläche von Gateteil und Sourceteil
- 16
- untere Oberfläche von Sourceteil und Gateteil
- 17
- äußerer Anschlussbereich des elektronischen Bauelements
- 18
- erster elektrisch leitfähiger Höcker
- 19
- zweiter elektrisch leitfähiger Höcker
- 20
- Diffusionslotverbindung
- 21
- Seitenoberflächen des elektrisch leitfähigen Höckers
- 22
- Metallkörper des elektrisch leitfähigen Höckers
- 23
- Seitenfläche des MOSFET
- 24
- distales Ende des elektrisch leitfähigen Höckers
- 25
- flaches Gewebeteil
- 26
- peripheres Randteil
- 27
- untere Oberfläche des flachen Gewebeteils
- 28
- Weichlotschicht
- 29
- Bein
- 30
- Fuß
- 31
- untere Oberfläche des Fußes
- 32
- Weichlotschicht
- 33
- durch Lötzinn benetzbare Schicht
- 34
- Kunststoffverkapselungsmischung
- 35
- zweites elektronisches Bauelement
- 36
- Kontaktbereiche des PCB
- 37
- zweiter Kontaktbügel
- 38
- untere Oberfläche des Fußes
- 39
- Weichlotschicht
- 40
- Gateanschlussbereich des PCB
- 41
- Sourceanschlussbereich des PCB
- 42
- Drainanschlussbereich des PCB
Claims (35)
- Verbindungsstruktur, die einen elektrisch leitfähigen Höcker umfasst, wobei der elektrisch leitfähige Höcker einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei von Lötzinn ist und wobei eine äußerste Schicht aus Diffusionslot mindestens auf Bereichen des Metallkörpers angeordnet ist.
- Verbindungsstruktur nach Anspruch 1, wobei das distale Ende des Höckers im Allgemeinen planar ist.
- Verbindungsstruktur nach Anspruch 2, wobei die Diffusionslotschicht am distalen Ende des Körpers angeordnet ist.
- Verbindungsstruktur nach Anspruch 3, wobei Seitenflächen der Vielzahl von Höckern frei von Diffusionslot sind.
- Verbindungsstruktur nach Anspruch 2, wobei der Höcker säulenförmig ist.
- Verbindungsstruktur nach Anspruch 1, wobei der Metallkörper eine Schmelztemperatur umfasst, die größer ist als eine Schmelztemperatur des Diffusionslots.
- Verbindungsstruktur nach Anspruch 1, wobei der Metallkörper im Wesentlichen aus einem aus der Gruppe bestehend aus Kupfer, Nickel, Aluminium, Eisen und einer Legierung davon besteht.
- Verbindungsstruktur nach Anspruch 1, wobei das Diffusionslot Au und Si oder Au und Sn oder Ag und Sn oder Cu und Sn oder Ag und In umfasst.
- Verbindungsstruktur nach Anspruch 1, weiterhin umfassend mindestens eine zwischen dem Metallkörper und der äußersten Diffusionslotschicht des Höckers angeordnete Haftschicht.
- Verbindungsstruktur nach Anspruch 9, wobei die Haftschicht im Wesentlichen aus einem aus Ag, Au, Pd und Pt besteht.
- Verbindungsstruktur nach Anspruch 1, wobei die Diffusionslotschicht eine Dicke t aufweist, wobei 0,1 µm ≤ t ≤ 10 μm ist.
- Halbleiterchip, wobei der Halbleiterchip eine Oberfläche und eine Vielzahl von elektrisch leitfähigen Höckern umfasst, wobei jeder elektrisch leitfähige Höcker einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei ist von Lötzinn und wobei eine äußerste Schicht aus Diffusionslot mindestens auf Bereichen des Metallkörpers angeordnet ist.
- Halbleiterchip nach Anspruch 12, wobei der Halbleiterchip eine MOSFET, eine IGBT oder eine BJT Vorrichtung ist.
- Halbleiterchip nach Anspruch 13, wobei der Halbleiterchip eine vertikale Leistungstransistorvorrichtung ist.
- Halbleiterchip nach Anspruch 12, wobei die Vielzahl von Höckern im Wesentlichen aus einem aus der Gruppe bestehend aus Kupfer, Nickel, Aluminium, Eisen und einer Legierung davon besteht.
- Halbleiterchip nach Anspruch 7, wobei das distale Ende des Metallkörpers von jedem der Vielzahl von Höckern im Allgemeinen planar ist und in einer zur Oberfläche des Halbleiterchips im Allgemeinen parallelen Ebene liegt und wobei die Diffusionslotschicht am distalen Ende des Metallkörpers angeordnet ist und Seitenflächen des Metallkörpers frei von der Diffusionslotschicht sind.
- Halbleiterchip nach Anspruch 12, wobei das Diffusionslot Au und Si oder Au und Sn oder Ag und Sn oder Cu und Sn oder Ag und In umfasst.
- Halbleiterchip nach Anspruch 12, wobei der Halbleiterchip in einem Halbleiterwafer ist.
- Anordnung, umfassend: – mindestens einen Halbleiterchip, der eine erste Vorrichtungsoberfläche aufweist, wobei eine Vielzahl von elektrisch leitfähigen Höckern auf der ersten Vorrichtungsoberfläche angeordnet ist, wobei jeder elektrisch leitfähige Höcker einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei ist von Lötzinn, und – ein Substrat, umfassend eine erste Substratoberfläche, wobei das Substrat auf der ersten Substratoberfläche angeordnete elektrisch leitfähige Oberflächen umfasst, wobei die Vielzahl von elektrisch leitfähigen Höckern mit den elektrisch leitfähigen Oberflächen des Substrats durch eine zwischen dem Metallkörper der elektrisch leitfähigen Höcker und den elektrisch leitfähigen Oberflächen des Substrats angeordnete Diffusionslotverbindung verbunden ist.
- Anordnung nach Anspruch 19, wobei der Halbleiterchip eine vertikale MOSFET, IGBT oder BJT Leistungsvorrichtung ist.
- Anordnung nach Anspruch 19, wobei die Vielzahl von Höckern im Wesentlichen aus einem aus der Gruppe bestehend aus Kupfer, Nickel, Aluminium, Eisen und einer Legierung davon besteht.
- Anordnung nach Anspruch 19, wobei die Diffusionslotverbindung Au und Si oder Au und Sn oder Ag und Sn oder Cu und Sn oder Ag und In umfasst.
- Anordnung nach Anspruch 19, wobei das Substrat eines aus einem Trägerstreifen und einem Umverdrahtungssubstrat eines elektronischen Bauelements ist.
- Anordnung nach Anspruch 20, wobei die erste Vorrichtungsoberfläche eine Anode und eine Steuerelektrode umfasst und einer der Vielzahl von elektrisch leitfähigen Höckern auf der Steuerelektrode angeordnet ist und die übrigen elektrisch leitfähigen Höcker auf der Anode angeordnet sind.
- Anordnung nach Anspruch 19, wobei das Substrat eine gedruckte Leiterplatte ist.
- Verfahren, das Nachfolgendes umfasst: – Bereitstellen einer Oberfläche, die eine Vielzahl von elektrisch leitfähigen Höckern umfasst, wobei jeder der Vielzahl von Höckern einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei von Lötzinn ist, und – Aufbringen einer Schicht aus Diffusionslot mindestens auf Bereichen des Metallkörpers.
- Verfahren nach Anspruch 26, wobei das Diffusionslot durch Sputtern oder Aufdampfung oder galvanische Abscheidung aufgebracht wird.
- Verfahren nach Anspruch 26, wobei die Vielzahl von Höckern zur Verfügung gestellt wird durch: – Erzeugen einer strukturierten Maskenschicht auf der Oberfläche, die mit einer Vielzahl von elektrisch leitfähigen Höckern versehen werden soll, wobei die Maskenschicht eine Vielzahl von durchgehenden Öffnungen umfasst, – Abscheiden eines Metalls oder einer Legierung in die Vielzahl von durchgehenden Öffnungen, um eine Vielzahl von Metallkörpern zur Verfügung zu stellen – Aufbringen einer Schicht aus Diffusionslot zumindest auf einem distalen Ende der Metallkörper, und – Entfernen der Maskenschicht, um eine Vielzahl von elektrisch leitfähigen Höckern zur Verfügung zu stellen.
- Verfahren nach Anspruch 28, wobei das Metall oder die Legierung durch galvanisches Abscheiden oder Sputtern oder Aufdampfung aufgebracht wird.
- Verfahren, das Nachfolgendes umfasst: – Bereitstellen eines Substrats, das eine erste Substratoberfläche aufweist, wobei das Substrat eine Vielzahl von auf der ersten Substratoberfläche angeordneten elektrisch leitfähigen Oberflächen aufweist, – Bereitstellen eines Halbleiterchips, der eine Chipoberfläche aufweist, wobei eine Vielzahl von elektrisch leitfähigen Höckern auf der Chipoberfläche angeordnet ist, wobei jeder elektrisch leitfähige Höcker einen von Lötzinn freien Metallkörper umfasst, der ein distales Ende aufweist, wobei eine äußerste Schicht aus Diffusionslot auf mindestens dem distalen Ende der Metallkörper angeordnet ist, – Anordnen des Halbleiterchips und des Substrats auf eine Weise, dass die Schicht aus Diffusionslot in Oberfläche zu Oberfläche Kontakt mit den elektrisch leitfähigen Oberflächen des Substrats ist, und – Ausführen eines Diffusionslötprozesses, um die Vielzahl von elektrisch leitfähigen Höckern an den elektrisch leitfähigen Oberflächen des Substrats zu befestigen und elektrisch mit diesen zu verbinden.
- Verfahren nach Anspruch 30, wobei das Diffusionslot einen Schmelzpunkt umfasst und mindestens die Oberfläche des Substrats auf eine Temperatur über dem Schmelzpunkt des Diffusionslots erwärmt wird und danach die Diffusionslotschicht der Vielzahl von Höckern in Oberfläche zu Oberfläche Kontakt gebracht wird mit der Oberfläche des Substrats, während die Oberfläche des Substrats bei einer Temperatur oberhalb des Schmelzpunktes des Diffusionslots ist.
- Verfahren nach Anspruch 30, wobei der Halbleiterchip für eine Dauer auf die Oberfläche des Substrats gepresst wird, wobei die Dauer eine Länge aufweist die ausreichend ist, um intermetallische Phasen an der Schnittstelle zwischen dem Metallkörper von jedem der Vielzahl von Höckern und dem Substrat auszuformen, um eine Diffusionslotverbindung zur Verfügung zu stellen.
- Verfahren nach Anspruch 30, wobei das Substrat eines aus einem Trägerstreifen eines elektronischen Bauelements, einem Umverdrahtungssubstrat eines elektronischen Bauelements und einer gedruckten Leiterplatte ist.
- Elektronisches Bauelement, das mindestens einen Halbleiterchip umfasst, der eine Oberfläche aufweist, wobei eine Vielzahl von weichlotfreien elektrisch leitfähigen Höckern auf der Oberfläche angeordnet ist, wobei jeder der Vielzahl von Höckern ein distales Ende umfasst, wobei das distale Ende durch eine äußerste Schicht aus Diffusionslot bedeckt ist, wobei die äußerste Schicht des Diffusionslots, die das distale Ende der Vielzahl von Höckern bedeckt, die äußeren Anschlussoberflächen des elektronischen Bauelements zur Verfügung stellt.
- Elektronisches Bauelement nach Anspruch 34, wobei mindestens ein Halbleiterchip eine vertikale Leistungstransistorenvorrichtung ist und die Vielzahl von Höckern einen Anodenanschluss des elektronischen Bauelements zur Verfügung stellt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/381,550 | 2006-05-04 | ||
US11/381,550 US7541681B2 (en) | 2006-05-04 | 2006-05-04 | Interconnection structure, electronic component and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102007019686A1 true DE102007019686A1 (de) | 2007-11-15 |
Family
ID=38580258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007019686A Ceased DE102007019686A1 (de) | 2006-05-04 | 2007-04-24 | Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben |
Country Status (2)
Country | Link |
---|---|
US (1) | US7541681B2 (de) |
DE (1) | DE102007019686A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7799614B2 (en) | 2007-12-21 | 2010-09-21 | Infineon Technologies Ag | Method of fabricating a power electronic device |
US8642394B2 (en) | 2008-01-28 | 2014-02-04 | Infineon Technologies Ag | Method of manufacturing electronic device on leadframe |
US8815647B2 (en) | 2012-09-04 | 2014-08-26 | Infineon Technologies Ag | Chip package and a method for manufacturing a chip package |
US9961798B2 (en) | 2013-04-04 | 2018-05-01 | Infineon Technologies Austria Ag | Package and a method of manufacturing the same |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7659633B2 (en) * | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
KR101286379B1 (ko) | 2003-11-10 | 2013-07-15 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
US8350384B2 (en) * | 2009-11-24 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
WO2006105015A2 (en) | 2005-03-25 | 2006-10-05 | Stats Chippac Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
US7569920B2 (en) * | 2006-05-10 | 2009-08-04 | Infineon Technologies Ag | Electronic component having at least one vertical semiconductor power transistor |
US7812437B2 (en) * | 2006-05-19 | 2010-10-12 | Fairchild Semiconductor Corporation | Flip chip MLP with folded heat sink |
US7868440B2 (en) * | 2006-08-25 | 2011-01-11 | Micron Technology, Inc. | Packaged microdevices and methods for manufacturing packaged microdevices |
US8637341B2 (en) * | 2008-03-12 | 2014-01-28 | Infineon Technologies Ag | Semiconductor module |
JP2010165923A (ja) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
JP2011023463A (ja) * | 2009-07-14 | 2011-02-03 | Denso Corp | 半導体モジュール |
US9391005B2 (en) * | 2009-10-27 | 2016-07-12 | Alpha And Omega Semiconductor Incorporated | Method for packaging a power device with bottom source electrode |
US8803001B2 (en) | 2011-06-21 | 2014-08-12 | Toyota Motor Engineering & Manufacturing North America, Inc. | Bonding area design for transient liquid phase bonding process |
CN103035631B (zh) * | 2011-09-28 | 2015-07-29 | 万国半导体(开曼)股份有限公司 | 联合封装高端和低端芯片的半导体器件及其制造方法 |
JP2013206942A (ja) * | 2012-03-27 | 2013-10-07 | Sharp Corp | 半導体装置 |
US10058951B2 (en) | 2012-04-17 | 2018-08-28 | Toyota Motor Engineering & Manufacturing North America, Inc. | Alloy formation control of transient liquid phase bonding |
US9044822B2 (en) | 2012-04-17 | 2015-06-02 | Toyota Motor Engineering & Manufacturing North America, Inc. | Transient liquid phase bonding process for double sided power modules |
US8698293B2 (en) * | 2012-05-25 | 2014-04-15 | Infineon Technologies Ag | Multi-chip package and method of manufacturing thereof |
JP6161251B2 (ja) * | 2012-10-17 | 2017-07-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8933518B2 (en) * | 2013-01-04 | 2015-01-13 | Alpha & Omega Semiconductor, Inc. | Stacked power semiconductor device using dual lead frame |
US9443787B2 (en) | 2013-08-09 | 2016-09-13 | Infineon Technologies Austria Ag | Electronic component and method |
DE102013226989A1 (de) * | 2013-12-20 | 2015-07-09 | Rohde & Schwarz Gmbh & Co. Kg | Halbleiter-Bauteil mit Chip für den Hochfrequenzbereich |
US9297713B2 (en) * | 2014-03-19 | 2016-03-29 | Freescale Semiconductor,Inc. | Pressure sensor device with through silicon via |
DE102014205958A1 (de) * | 2014-03-31 | 2015-10-01 | Lemförder Electronic GmbH | Halbleiterschaltelementanordnung und Steuergeräteinrichtung für ein Fahrzeug |
JP6316708B2 (ja) * | 2014-08-26 | 2018-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
EP3032581B1 (de) * | 2014-12-11 | 2019-10-09 | Dr. Johannes Heidenhain GmbH | Schaltzellenanordnung für Wechselrichter |
FR3083003B1 (fr) * | 2018-06-25 | 2021-04-30 | Commissariat Energie Atomique | Composant electronique discret comprenant un transistor |
CN109003905A (zh) * | 2018-06-26 | 2018-12-14 | 上海朕芯微电子科技有限公司 | 一种功率器件的封装方法 |
US11211353B2 (en) * | 2019-07-09 | 2021-12-28 | Infineon Technologies Ag | Clips for semiconductor packages |
DE102019131857B4 (de) | 2019-11-25 | 2024-03-07 | Infineon Technologies Ag | Ein halbleiterbauelement mit einer dose, in der ein halbleiterdie untergebracht ist, der von einer einkapselung eingebettet ist |
CN112366188B (zh) * | 2020-08-24 | 2023-07-25 | 杰群电子科技(东莞)有限公司 | 一种具有散热齿片的半导体器件封装结构及封装方法 |
US11211310B1 (en) * | 2020-09-03 | 2021-12-28 | Delta Electronics, Inc. | Package structures |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DK590288D0 (da) * | 1988-10-24 | 1988-10-24 | Symbicom Ab | Kemiske forbindelser |
US5431328A (en) * | 1994-05-06 | 1995-07-11 | Industrial Technology Research Institute | Composite bump flip chip bonding |
JP3420917B2 (ja) * | 1997-09-08 | 2003-06-30 | 富士通株式会社 | 半導体装置 |
US6476481B2 (en) * | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
US6133634A (en) * | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
TW444288B (en) * | 1999-01-27 | 2001-07-01 | Shinko Electric Ind Co | Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device |
US6459147B1 (en) * | 2000-03-27 | 2002-10-01 | Amkor Technology, Inc. | Attaching semiconductor dies to substrates with conductive straps |
US6465875B2 (en) * | 2000-03-27 | 2002-10-15 | International Rectifier Corporation | Semiconductor device package with plural pad lead frame |
US6624522B2 (en) * | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
US6989588B2 (en) * | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
US6870254B1 (en) * | 2000-04-13 | 2005-03-22 | Fairchild Semiconductor Corporation | Flip clip attach and copper clip attach on MOSFET device |
TW450432U (en) * | 2000-06-15 | 2001-08-11 | Siliconix Taiwan Ltd | Connecting structure of power transistor |
US6777786B2 (en) * | 2001-03-12 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor device including stacked dies mounted on a leadframe |
USD503691S1 (en) * | 2001-03-28 | 2005-04-05 | International Rectifier Corporation | Conductive clip for a semiconductor package |
US6930397B2 (en) * | 2001-03-28 | 2005-08-16 | International Rectifier Corporation | Surface mounted package with die bottom spaced from support board |
DE10122191A1 (de) | 2001-05-08 | 2002-08-22 | Infineon Technologies Ag | Halbleiterbauelement mit einem Halbleiterkörper und einem Gehäuse |
US6893901B2 (en) * | 2001-05-14 | 2005-05-17 | Fairchild Semiconductor Corporation | Carrier with metal bumps for semiconductor die packages |
US6646329B2 (en) * | 2001-05-15 | 2003-11-11 | Fairchild Semiconductor, Inc. | Power chip scale package |
US6683375B2 (en) * | 2001-06-15 | 2004-01-27 | Fairchild Semiconductor Corporation | Semiconductor die including conductive columns |
US7476964B2 (en) * | 2001-06-18 | 2009-01-13 | International Rectifier Corporation | High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing |
US6868585B2 (en) * | 2001-07-26 | 2005-03-22 | Indiana Mills & Manufacturing, Inc. | Web adjuster device |
US6582990B2 (en) * | 2001-08-24 | 2003-06-24 | International Rectifier Corporation | Wafer level underfill and interconnect process |
US6891256B2 (en) * | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
US6677669B2 (en) * | 2002-01-18 | 2004-01-13 | International Rectifier Corporation | Semiconductor package including two semiconductor die disposed within a common clip |
CN100474539C (zh) * | 2002-03-12 | 2009-04-01 | 费查尔德半导体有限公司 | 晶片级涂覆的铜柱状凸起 |
US6777800B2 (en) * | 2002-09-30 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor die package including drain clip |
DE10249206B3 (de) | 2002-10-22 | 2004-07-01 | Siemens Ag | Verfahren zum Zusammenbau eines Leistungsbauelements |
US7276801B2 (en) * | 2003-09-22 | 2007-10-02 | Intel Corporation | Designs and methods for conductive bumps |
US7315081B2 (en) * | 2003-10-24 | 2008-01-01 | International Rectifier Corporation | Semiconductor device package utilizing proud interconnect material |
US7064446B2 (en) * | 2004-03-29 | 2006-06-20 | Intel Corporation | Under bump metallization layer to enable use of high tin content solder bumps |
DE102004030042B4 (de) * | 2004-06-22 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes |
-
2006
- 2006-05-04 US US11/381,550 patent/US7541681B2/en active Active
-
2007
- 2007-04-24 DE DE102007019686A patent/DE102007019686A1/de not_active Ceased
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7799614B2 (en) | 2007-12-21 | 2010-09-21 | Infineon Technologies Ag | Method of fabricating a power electronic device |
US7928553B2 (en) | 2007-12-21 | 2011-04-19 | Infineon Technologies Ag | Power electronic device |
US8642394B2 (en) | 2008-01-28 | 2014-02-04 | Infineon Technologies Ag | Method of manufacturing electronic device on leadframe |
DE102009006152B4 (de) | 2008-01-28 | 2018-03-01 | Infineon Technologies Ag | Verfahren zur Herstellung eines Elektronikbauelements |
US8815647B2 (en) | 2012-09-04 | 2014-08-26 | Infineon Technologies Ag | Chip package and a method for manufacturing a chip package |
US9961798B2 (en) | 2013-04-04 | 2018-05-01 | Infineon Technologies Austria Ag | Package and a method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US20070259514A1 (en) | 2007-11-08 |
US7541681B2 (en) | 2009-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007019686A1 (de) | Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben | |
DE102007027378B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
DE102007025248B4 (de) | Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102009018396B4 (de) | Halbleiterbauelement und Herstellung des Halbleiterbauelements | |
DE102006050291B4 (de) | Elektronische Baugruppe und Verfahren, um diese zu bestücken | |
DE102009042320B4 (de) | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102007022428B4 (de) | Elektronisches Bauelement und Verfahren zu dessen Herstellung | |
DE102005054872B4 (de) | Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE102012105929B4 (de) | Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon | |
DE102009025570B4 (de) | Elektronische Anordnung und Verfahren zu ihrer Herstellung | |
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
DE102007001455A1 (de) | Elektronisches Bauelement und Verfahren für dessen Montage | |
DE102008039389B4 (de) | Bauelement und Verfahren zur Herstellung | |
DE102014118836B4 (de) | Halbleiter-packaging-anordnung und halbleiter-package | |
DE102007018914B4 (de) | Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben | |
DE102007063820B3 (de) | Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102007007142B4 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
DE102007006447A1 (de) | Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls | |
DE102009044605A1 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel | |
DE102008047416A1 (de) | Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen | |
DE102006008632A1 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102009034578A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |
Effective date: 20110809 |