DE102007019686A1 - Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben - Google Patents

Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102007019686A1
DE102007019686A1 DE102007019686A DE102007019686A DE102007019686A1 DE 102007019686 A1 DE102007019686 A1 DE 102007019686A1 DE 102007019686 A DE102007019686 A DE 102007019686A DE 102007019686 A DE102007019686 A DE 102007019686A DE 102007019686 A1 DE102007019686 A1 DE 102007019686A1
Authority
DE
Germany
Prior art keywords
electrically conductive
substrate
metal body
solder
diffusion solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007019686A
Other languages
English (en)
Inventor
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102007019686A1 publication Critical patent/DE102007019686A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/14104Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73151Location prior to the connecting process on different surfaces
    • H01L2224/73153Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Eine Verbindungsstruktur umfasst einen elektrisch leitfähigen Höcker, wobei der elektrisch leitfähige Höcker einen Metallkörper aufweist, der ein distales Ende aufweist. Der Metallkörper ist frei von Lötzinn. Eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers des elektrisch leitfähigen Höckers angeordnet.

Description

  • Die Anwendung bezieht sich auf eine Verbindungsstruktur, ein elektronisches Bauelement, das diese Verbindungsstruktur umfasst und auf Verfahren zur Herstellung der Verbindungsstruktur und das elektronische Bauelements.
  • Elektronische Bauelemente, die einen Halbleiterchip umfassen, werden normalerweise in der Form einer Baugruppe zur Verfügung gestellt, die ein Gehäuse umfasst, um den Halbleiterchip und äußere Anschlussbereiche zu schützen, wie zum Beispiel Pins oder Lotkugeln, die es ermöglichen, dass von außerhalb des Baugruppengehäuses elektrisch auf den Halbleiterchip zugegriffen werden kann.
  • Nachdem ein elektronisches Bauelement hergestellt ist, wird das elektronische Bauelement normalerweise auf eine Leiterplatte höherer Ebene wie eine gedruckte Leiterplatte (Printed Circuit Board – PCB) montiert durch Lötverbindungen zwischen den externen Anschlussbereichen des Bauelements und der Leiterplatte höherer Ebene. Dies kann durch ein Aufschmelzlötverfahren ausgeführt werden, während dessen Ausführung das Lötzinn geschmolzen und dann wieder verfestigt wird, um eine mechanische und elektrische Verbindung zwischen dem elektronischen Bauelement und dem PCB zu erzeugen. Dieser Montageprozess wird normalerweise durch den Kunden ausgeführt.
  • Jedoch kann das elektronische Bauelement während des Montageprozesses beschädigt werden, so dass ein elektronisches Bau element, das nach der Herstellung korrekt funktioniert hat, nicht mehr funktioniert, wenn es auf das PCB montiert ist. Dies ist unerwünscht, da das elektronische Bauelement ersetzt werden muss.
  • In einer Ausführungsform umfasst eine Verbindungsstruktur einen elektrisch leitfähigen Höcker. Der elektrisch leitfähige Höcker umfasst einen Metallkörper, der ein distales Ende aufweist. Der Metallkörper ist frei von Lötzinn, und eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers angeordnet.
  • In einer Ausführungsform umfasst ein Halbleiterchip eine Oberfläche und eine Vielzahl von elektrisch leitfähigen Höckern. Jeder der Vielzahl von elektrisch leitfähigen Höckern umfasst einen Metallkörper, der ein distales Ende aufweist. Der Metallkörper ist frei von Lötzinn, und eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers angeordnet.
  • In einer Ausführungsform umfasst eine Anordnung mindestens einen Halbleiterchip, der eine erste Vorrichtungsoberfläche aufweist. Eine Vielzahl von elektrisch leitfähigen Höckern ist auf der ersten Vorrichtungsoberfläche angeordnet, wobei jeder der Vielzahl von elektrisch leitfähigen Höckern einen Metallkörper umfasst, der frei von Lötzinn ist und ein distales Ende aufweist. Die Anordnung umfasst weiterhin ein Substrat, das eine erste Substratoberfläche umfasst. Das Substrat umfasst auf der ersten Substratoberfläche angeordnete elektrisch leitfähige Oberflächen. Die Vielzahl von elektrisch leitfähigen Höckern ist mit den elektrisch leitfähigen Oberflächen des Substrats verbunden durch eine Diffusionslotverbindung, die zwischen dem Metallkörper der elektrisch leitfähigen Höcker und den elektrisch leitfähigen Oberflächen des Substrats angeordnet ist.
  • In einer Ausführungsform umfasst ein Verfahren das Bereitstellen einer Oberfläche, die eine Vielzahl von elektrisch leitfähigen Höckern umfasst. Die Vielzahl von Höckern umfasst je einen Metallkörper, der ein distales Ende aufweist, wobei der Metallkörper frei von Lötzinn ist. Eine Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers aufgebracht.
  • In einer Ausführungsform umfasst ein Verfahren das Bereitstellen eines Substrats, das eine erste Substratoberfläche und eine Vielzahl von elektrisch leitfähigen, auf der ersten Substratoberfläche angeordneten Oberflächen aufweist. Ein Halbleiterchip, der eine Chipoberfläche aufweist, wird zur Verfügung gestellt. Eine Vielzahl von elektrisch leitfähigen Höckern ist auf der Chipoberfläche angeordnet, wobei jeder elektrisch leitfähige Höcker einen von Lötzinn freien Metallkörper umfasst, der ein distales Ende und eine äußerste Schicht aus Diffusionslot aufweist, die mindestens an dem distalen Ende der Metallkörper angeordnet ist. Der Halbleiterchip und das Substrat sind so angeordnet, dass die Schicht aus Diffusionslot in Oberfläche zu Oberfläche Kontakt ist mit den elektrisch leitfähigen Oberflächen des Substrats. Ein Diffusionslötprozess wird ausgeführt, um die Vielzahl von elektrisch leitfähigen Höckern auf den elektrisch leitfähigen Oberflächen des Substrats zu befestigen und elektrisch mit diesen zu verbinden.
  • 1 veranschaulicht ein elektronisches Bauelement, das einen vertikalen MOSFET entsprechend einer ersten Ausführungsform umfasst, und
  • 2 veranschaulicht ein elektronisches Bauelement, das einen vertikalen MOSFET entsprechend einer zweiten Ausführungsform umfasst.
  • In einer Ausführungsform wird eine Verbindungsstruktur zur Verfügung gestellt, die einen elektrisch leitfähigen Höcker umfasst. Der elektrisch leitfähige Höcker umfasst einen Metallkörper, der ein distales Ende aufweist, und eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers angeordnet. Der Metallkörper ist frei von Lötzinn. Die Verwendung einer Weichlotkugel oder einer Weichlotverbindung wird vermieden, und eine mechanische und elektrische Verbindung kann durch eine Diffusionslotverbindung zwischen dem Metallkörper des elektrisch leitfähigen Höckers und einer Oberfläche ausgeformt werden, zu der ein Anschluss gewünscht ist.
  • Der Begriff „Diffusionslotverbindung" wird in diesem Zusammenhang verwendet, um eine Anschlussanordnung zu bezeichnen, die mechanisch und elektrisch mit einer zusammenhängenden Oberfläche durch eine Schicht verbunden ist, die intermetallische Phasen umfasst. Die intermetallischen Phasen werden ausgeformt in Folge einer Diffusionslötprozesses und umfassen chemische Elemente eines Diffusionslots und von mindestens einem angrenzenden Material der Oberfläche, an der sie befestigt sind.
  • Eine Diffusionslotverbindung weist den Vorzug auf, dass der Schmelzpunkt der intermetallischen Phasen höher ist als der Schmelzpunkt des Diffusionslotes selbst. Folglich weist die Verbindung, die in Folge des Diffusionslötprozesses ausgeformt wird, eine Schmelztemperatur auf, die höher ist als die Temperatur, bei der die Verbindung ausgeformt wird. Die Diffusionslotverbindung schmilzt deshalb nicht, wenn die Verbindung einer weiteren Wärmebehandlung unterzogen wird, die bei der Temperatur der Diffusionslötung ausgeführt wird oder bei einer Temperatur unter dem Schmelzpunkt der intermetallischen Phasen, wie zum Beispiel einer typischen Temperatur beim Weichlöten.
  • Folglich wird das Problem des erneuten Schmelzens von bereits, zum Beispiel zwischen der Halbleitervorrichtung und einem Trägerstreifen, erzeugten Weichlotverbindungen während einer anschließenden Aufschmelzlötung, die ausgeführt wird, um das elektronische Bauelement auf einer Leiterplatte höherer Ebene zu befestigen, vermieden. Dieses erneute Schmelzen kann zu unerwünschter Bewegung von den zuvor verbundenen Bauelementen und folglich zu Unzuverlässigkeit oder sogar Ausfall des zuvor korrekt funktionierenden Anschlusses und des elektronischen Bauelements führen. Dieses Problem wird durch die Verwendung von elektrisch leitfähigen Höckern vermieden, die einen Metallkörper und eine äußerste Diffusionslotschicht umfassen.
  • Eine Diffusionslotverbindung ermöglicht auch, dass ein zweites Halbleiterbauelement in einem zweiten Diffusionskontaktierungsschritt auf das Chipfeld montiert werden kann, ohne dass die Diffusionslotverbindung, die das erste Halbleiterbauelement mit dem Chipfeld verbindet, dabei schmilzt. Folglich kann die Bewegung der Halbleiterbauelemente während anschließender Diffusionslötschritte oder Wärmebehandlungsschritte vermieden werden. Elektrisch leitfähige Höcker mit Diffusionslotverbin dungen können für Multichip-Bausteine verwendet werden, in denen zwei oder mehr Chips oder Halbleiterbauelemente benachbart zu einander direkt auf dem Chipfeld befestigt werden, oder für Multichip-Bausteine, in denen zwei Bauelemente, einer auf dem anderen, gestapelt werden.
  • Diffusionslotverbindungen sind typischerweise dünner als Weichlotverbindungen. Diffusionslotverbindungen betragen typischerweise weniger als 10 µm in der Dicke, während Weichlotverbindungen typischerweise eine Dicke von etwa 100 µm aufweisen. Die Höhe der Verbindungsstruktur wird deshalb reduziert im Vergleich zu der von einer typischen Weichlotverbindung.
  • Der von der Verbindung eingenommene laterale Bereich entspricht im Wesentlichen dem lateralen Bereich des Halbleiterbauelements. Folglich kann ein größerer Halbleiterleistungsschalter auf einem Chipbereich einer vorgegebenen Größe untergebracht werden, wenn eine Diffusionslotverbindung anstatt einer Weichlotverbindung verwendet wird. Da die Schalteigenschaften des Netzschalters von der Größe der Vorrichtung abhängig sind, kann die Leistung des Bauelements auf Grund der Bereitstellung von einem größeren Schalter auf einem Chipbereich derselben Größe verbessert werden. Die Anordnung zur Erzeugung einer Diffusionslotverbindung kann durch Aufbringen der Anordnung auf dem Halbleiterbauelement hergestellt werden, so dass zusätzliche Verfahrensschritte, um ein Weichlot aufzutragen, vermieden werden können.
  • Der Metallkörper der Vielzahl von elektrisch leitfähigen Höckern besteht im Wesentlichen aus einem aus der Gruppe bestehend aus Kupfer, Nickel, Aluminium, Eisen und einer Legierung davon. Der Metallkörper kann eine Schmelztemperatur umfassen, die größer als eine Schmelztemperatur des Diffusionslots ist, um eine mechanisch stabile Anordnung zur Verfügung zu stellen.
  • Die Diffusionslotschicht kann Sn und eines aus der Gruppe umfassen, die aus Ag, Au, Cu und In besteht oder kann Au und Si oder Ag und In umfassen. Die Diffusionslotschicht kann eine Dicke t aufweisen, wobei 0,1 μm ≤ t ≤ 10 μm ist.
  • In einer Ausführungsform wird mindestens eine weitere Haftschicht zwischen dem Metallkörper und der Diffusionslotschicht angeordnet. Die weitere Schicht umfasst eines aus einem Metall und einer Legierung davon, wobei das Metall eines aus der Gruppe der Elemente Ni, Au, Ag, Pt und Pd ist.
  • In einer Ausführungsform ist das distale Ende des Höckers im Allgemeinen planar. Dies stellt einen größeren Grenzflächenbereich zwischen dem Metallkörper und dem Substrat zur Verfügung, auf dem dieser befestigt ist, so dass der Kontaktwiderstand reduziert ist. In einer Ausführungsform ist die Diffusionslotschicht am distalen Ende des Körpers angeordnet, und die Seitenflächen der Vielzahl von Höckern können frei von Diffusionslot sind. Der Höcker kann säulenförmig sein wie eine Säule, oder der Höcker kann sich von seinem Fußpunkt zu seinem distalen Ende verjüngen.
  • Die Verbindungsstruktur entsprechend einer der Ausführungsformen kann auf einem Halbleiterchip zur Verfügung gestellt werden und einen Anschluss zu integrierten Schaltungsanordnungen innerhalb des Halbleiterchips zur Verfügung stellen. Der Halbleiterchip umfasst eine Oberfläche und eine Vielzahl der elektrisch leitfähigen Höcker. Jeder elektrisch leitfähige Höcker umfasst einen Metallkörper, der ein distales Ende auf weist. Der Metallkörper ist frei von Lötzinn, und eine äußerste Schicht aus Diffusionslot ist mindestens auf Bereichen des Metallkörpers angeordnet. Die Vielzahl von elektrisch leitfähigen Höckern kann eine Vielzahl von verschiedenen elektrischen Verbindungen zur Verfügung stellen und eine Vielzahl von verschiedenen elektrischen Funktionen zur Verfügung stellen.
  • Alternativ kann die Vielzahl von elektrisch leitfähigen Höckern eine elektrische Verbindung einer einzelnen Art zwischen einem Kontaktfeld großer Fläche des Halbleiterchips und einem Kontaktfeld großer Fläche eines Substrats zur Verfügung stellen. Die Vielzahl von Höckern kann mindestens einen aus einem Anodenanschlusses und einem Kathodenanschlusses des elektronischen Bauelements zur Verfügung stellen. Zum Beispiel kann die Vielzahl von elektrisch leitfähigen Höckern die Zusammenschaltung für eine Sourceelektrode oder Drainelektrode großer Fläche einer Transistorvorrichtung zur Verfügung stellen.
  • In einer Ausführungsform ist der Halbleiterchip eine MOSFET (Metal Oxide Semiconductor Field Effect Transistor) Vorrichtung oder eine BJT (Bipolar Junction Transistor) Vorrichtung oder eine IGBT (Insulated Gate Bipolar Transistor) Vorrichtung. Die Transistorvorrichtung kann eine vertikale Leistungstransistorvorrichtung sein. Für eine MOSFET Vorrichtung wird die Anode normalerweise eine Sourceelektrode, die Kathodenelektrode eine Drainelektrode und die Steuerelektrode eine Gateelektrode genannt. Für eine BJT Vorrichtung ist die Anode eine Emitterelektrode, ist die Kathode eine Kollektorelektrode, und die Steuerelektrode ist eine Basiselektrode. Für eine IGBT Vorrichtung ist die Anode eine Emitterelektrode, ist die Kathode eine Kollektorelektrode, und die Steuerelektrode ist eine Gateelektrode. In einer Ausführungsform ist der Halbleiterchip in einem Halbleiterwafer.
  • In einer Ausführungsform ist das distale Ende des Metallkörpers von jeder der Vielzahl von Höckern im Allgemeinen planar und liegt in einer zur Oberfläche des Halbleiterchips im Allgemeinen parallelen Ebene. Die Diffusionslotschicht ist am distalen Ende des Metallkörpers angeordnet, und Seitenflächen des Metallkörpers sind frei von der Diffusionslotschicht. Dies stellt eine Verbindungsstruktur mit einer Schicht aus Diffusionslot von gleichmäßiger Dicke zur Verfügung. Folglich ist die Ausformung der intermetallischen Phasen während des Diffusionslötprozesses und der mechanischen und elektrischen Verbindung, die erzeugt werden, gleichmäßiger über die Vielzahl von elektrisch leitfähigen Höckern hinweg, so dass die Zuverlässigkeit der Anschlussanordnung als Ganzes verbessert wird.
  • In einer Ausführungsform verbindet eine Vielzahl von elektrisch leitfähigen Höckern entsprechend einer zuvor beschriebenen Ausführungsform eine vertikale Halbleiterleistungsvorrichtung elektrisch mit einem Substrat. In einer Ausführungsform umfasst eine Anordnung eine vertikale Halbleiterleistungsvorrichtung, die eine erste Vorrichtungsoberfläche und eine Vielzahl von elektrisch leitfähigen Höckern aufweist, die auf der ersten Vorrichtungsoberfläche angeordnet sind. Jeder elektrisch leitfähige Höcker umfasst einen Metallkörper, der ein distales Ende aufweist. Der Metallkörper ist frei von Lötzinn. Ein Substrat umfasst eine erste Substratoberfläche und eine Vielzahl von auf der ersten Substratoberfläche angeordneten elektrisch leitfähigen Oberflächen. Die Vielzahl von elektrisch leitfähigen Höckern ist mit den elektrisch leitfähigen Oberflächen des Substrats durch eine zwischen dem Metallkörper der elektrisch leitfähigen Höcker und den elektrisch leitfähigen Oberflächen des Substrats angeordnete Diffusionslotverbindung verbunden. Die vertikale Halbleiterleistungsvorrichtung wird durch die Vielzahl von elektrisch leitfähigen Höckern elektrisch verbunden und physisch auf dem Substrat befestigt. Die erste Vorrichtungsoberfläche ist eine Elektrode der Leistungsvorrichtung und kann eine Anodenelektrode oder eine Kathodenelektrode sein.
  • In einer Ausführungsform umfasst die erste Vorrichtungsoberfläche eine Anode und eine Steuerelektrode einer vertikalen Halbleitertransistorvorrichtung. Einer der Vielzahl von elektrisch leitfähigen Höckern ist auf der Steuerelektrode angeordnet, und die übrigen elektrisch leitfähigen Höcker sind auf der Anode angeordnet.
  • In einer Ausführungsform umfasst die erste Vorrichtungsoberfläche eine Anode und eine Steuerelektrode einer vertikalen Halbleitertransistorvorrichtung. Ein weiterer zweiter elektrisch leitfähiger Höcker, der im Wesentlichen die gleiche Anordnung wie die Vielzahl von ersten elektrisch leitfähigen Höckern aufweist, kann zur Verfügung gestellt werden. Der zweite elektrisch leitfähige Höcker stellt einen Steueranschluss oder eine Steuerelektrode zur Verfügung und ist auf der Steueroberfläche oder Elektrode angeordnet, die auf der ersten Vorrichtungsoberfläche der vertikalen Halbleiterleistungsvorrichtung angeordnet ist.
  • In einer Ausführungsform ist das Substrat eines aus einem Trägerstreifen und einem Umverdrahtungssubstrat eines elektronischen Bauelements. Die durch die Vielzahl von elektrisch leitfähigen Höckern zur Verfügung gestellte Verbindungsstruktur stellt deshalb eine interne Verbindungsstruktur innerhalb des elektronischen Bauelements zur Verfügung.
  • In einer Ausführungsform ist das Substrat eine gedruckte Leiterplatte. Die von der Vielzahl von elektrisch leitfähigen Höckern zur Verfügung gestellte Verbindungsstruktur stellt deshalb eine Verbindungsstruktur zwischen einem elektronischen Bauelement und einem externen Substrat zur Verfügung. In dieser Ausführungsform stellt die Vielzahl von elektrisch leitfähigen Höckern die äußeren Anschlussoberflächen des elektronischen Bauelements zur Verfügung und wird direkt zwischen der ersten Oberfläche des Halbleiterchips und den auf der gedruckten Leiterplatte angeordneten Kontaktfeldern angeordnet.
  • In einer Ausführungsform umfasst das elektronische Bauelement mindestens einen Halbleiterchip, der eine Chipoberfläche aufweist. Eine Vielzahl von Weichlot freien elektrisch leitfähigen Höckern ist auf der Chipoberfläche angeordnet, wobei jeder der Vielzahl von Höckern ein distales Ende umfasst, das von einer äußersten Schicht aus Diffusionslot bedeckt ist. Die äußerste Schicht aus Diffusionslot, die das distale Ende der Vielzahl von Höckern bedeckt, stellt die äußeren Kontaktoberflächen des elektronischen Bauelements zur Verfügung.
  • In einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Verbindungsstruktur das Bereitstellen einer Oberfläche, die eine Vielzahl von Höckern umfasst, von denen jeder einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei von Lötzinn ist, und das Aufbringen einer Schicht aus Diffusionslot auf mindestens Bereichen des Metallkörpers zur Verfügung zu stellen, um eine Vielzahl von elektrisch leitfähigen Höckern zur Verfügung zu stellen. Das Diffusionslot kann durch Sputtern oder Aufdampfung oder galvanisches Abscheiden aufgebracht werden.
  • In einer Ausführungsform wird die Vielzahl von Höckern zur Verfügung gestellt durch Erzeugen einer strukturierten Maskenschicht auf der Oberfläche, die mit einer Vielzahl von elektrisch leitfähigen Höckern ausgestattet werden soll. Die Maskenschicht umfasst eine Vielzahl von durchgehenden Öffnungen. Ein Metall oder eine Legierung wird in die Vielzahl von durchgehenden Öffnungen eingebracht, um eine Vielzahl von Metallkörpern zur Verfügung zu stellen und eine Schicht aus Diffusionslot wird mindestens auf ein distales Ende der Metallkörper aufgebracht. Die Maskenschicht wird dann entfernt, um eine Vielzahl von elektrisch leitfähigen Höckern zur Verfügung zu stellen. Die Maskenschicht kann durch Photolack zur Verfügung gestellt werden.
  • Das Metall oder die Legierung kann aufgebracht werden durch Elektrodeposition oder durch Sputtern oder Aufdampfung, um die Vielzahl von Metallkörpern der Höcker auszuformen.
  • Ein Verfahren zur Erzeugung einer Verbindung zwischen der Verbindungsstruktur und einem Substrat umfasst ein Substrat zur Verfügung zu stellen, das eine erste Substratoberfläche aufweist, wobei das Substrat eine Vielzahl von auf der ersten Substratoberfläche angeordnete elektrisch leitfähige Oberflächen umfasst. Ein Halbleiterchip, der eine Chipoberfläche aufweist, wird zur Verfügung gestellt, wobei eine Vielzahl von elektrisch leitfähigen Höckern auf der Chipoberfläche angeordnet ist. Jeder elektrisch leitfähige Höcker umfasst einen von Lötzinn freien Metallkörper, der ein distales Ende und eine äußerste Schicht aus Diffusionslot aufweist, die an mindestens dem distalen Ende der Metallkörper angeordnet ist.
  • Der Halbleiterchip und das Substrat sind in Bezug auf einander so angeordnet, dass die auf den Metallkörpern angeordnete Schicht des Diffusionslots in Oberfläche zu Oberfläche Kontakt ist mit den elektrisch leitfähigen Oberflächen des Substrats. Ein Diffusionslötprozess wird ausgeführt, um die Vielzahl von elektrisch leitfähigen Höckern auf den elektrisch leitfähigen Oberflächen des Substrats zu befestigen und elektrisch zu verbinden.
  • In einer Ausführungsform umfasst das Diffusionslot einen Schmelzpunkt, und mindestens die Oberfläche des Substrats wird auf eine Temperatur über dem Schmelzpunkt des Diffusionslots erwärmt. Danach wird die Diffusionslotschicht der Vielzahl von Höckern in Oberfläche zu Oberfläche Kontakt mit der Oberfläche des Substrats gebracht, während die Oberfläche des Substrats bei einer Temperatur über dem Schmelzpunkt des Diffusionslots ist. Dies ermöglicht es, das sich intermetallischen Phasen an der Schnittstelle zwischen der Diffusionslotschicht und der Oberfläche des Substrats ausformen, die einen elektrischen und mechanischen Anschluss zwischen dem Halbleiterchip und dem Substrat ausformen.
  • In einer Ausführungsform wird der Halbleiterchip für eine Zeitdauer auf die Oberfläche des Substrats gepresst, wobei die Zeitdauer eine Länge aufweist die ausreichend ist, um intermetallische Phasen an der Schnittstelle zwischen dem Metallkörper von jedem der Vielzahl von Höckern und dem Substrats auszuformen, um eine Diffusionslotverbindung zur Verfügung zu stellen. Die Zeitdauer kann im Bereich von 1 Sekunde bis 10 Minuten sein.
  • Das Substrat kann eines aus einem Trägerstreifens eines elektronischen Bauelements, einem Umverdrahtungssubstrat eines elektronischen Bauelements und einer gedruckten Leiterplatte sein.
  • 1 veranschaulicht eine Ansicht eines elektronischen Bauelements 1, das eine vertikale MOSFET Vorrichtung 2 mit elektrisch leitfähigen Höckern 18, 19, einen Trägerstreifen 3 und einen Kontaktbügel 4 entsprechend einer ersten Ausführungsform umfasst.
  • Die vertikale MOSFET Vorrichtung 2 umfasst eine erste untere Seite 7, die eine Sourceelektrode 8 und eine Gateelektrode 9 umfasst und eine zweite obere Seite 5, die eine Drainelektrode 6 umfasst, die sich über die Mehrheit der zweiten Seite 5 der MOSFET Vorrichtung 2 erstreckt. Die erste Seite 7 ist gegenüber liegend zu der zweiten Seite 5 angeordnet und Seitenflächen 23 erstrecken sich im Allgemeinen senkrecht zu der ersten Seite 7 und der zweiten Seite 5. Die Sourceelektrode 8 ist lateral viel größer als die Gateelektrode 9. Die Gateelektrode 9 ist in einem Kantenbereich der ersten Oberfläche 7 der MOSFET Vorrichtung 2 angeordnet und wird auf drei Seiten von der Sourceelektrode 8 umgeben, die sich über die Mehrheit der ersten Oberfläche 7 erstreckt. Die laterale Anordnung der Sourceelektrode 8 und der Gateelektrode 9 wird in 1 nicht veranschaulicht.
  • In diesem Zusammenhang sind „obere" und „untere" definiert in Bezug auf die Ausrichtung des elektronischen Bauelements 1, wenn es auf einen Schaltungsträger wie zum Beispiel eine gedruckte Leiterplatte montiert wird. „Obere" wird verwendet, um die Seite der MOSFET Vorrichtung 2 zu bezeichnen, die nach oben und von der gedruckten Leiterplatte weg liegt, gekennzeichnet in 1 mit 10, und „untere" wird verwendet, um die Seite der MOSFET Vorrichtung 2 zu bezeichnen, die in Richtung der gedruckten Leiterplatte 10 liegt.
  • In dieser Ausführungsform der Erfindung umfasst die Drainelektrode 6 eine Schicht aus Aluminium mit etwa 1% Si, die direkt auf der oberen Oberfläche 5 des Halbleiterkörpers der MOSFET Vorrichtung 2 angeordnet ist. Die Sourceelektrode 8 und die Gateelektrode 9 sind direkt auf der unteren Seite 7 des Halbleiterkörpers der MOSFET Vorrichtung 2 angeordnet und umfassen ebenfalls Aluminium mit 1% Si. Die äußerste Oberfläche der Drainelektrode 6 umfasst eine (nicht veranschaulichte) dünne Schicht aus einem leicht lötbaren Material wie Silber.
  • Der Trägerstreifen 3 des elektronischen Bauelements 1 umfasst ein Gateteil 11, ein Sourceteil 12 und zwei Drainteile 13. Die Teile 11, 12 und 13 des Trägerstreifens 3 sind physikalisch getrennt und werden nicht physikalisch zusammengefügt. In dieser Ausführungsform der Erfindung sind die zwei Drainteile 13 in zwei entgegen gesetzten Kantenbereichen des elektronischen Bauelements 1 angeordnet und werden durch eine Fußregion 14 des Kontaktbügels 4 zur Verfügung gestellt.
  • Das Gateteil 11 und das Sourceteil 12 weisen jedes eine obere Oberfläche 15 auf, die in Richtung der ersten unteren Oberfläche 7 der MOSFET Vorrichtung 2 zeigt und eine untere Oberfläche 16, die einen äußeren Kontaktbereich 17 des elektronischen Bauteils 1 zur Verfügung stellt. Das Gateteil 11 und das Sour ceteil 12 des Trägerstreifens 3 werden durch eine strukturierte Metallfolie zur Verfügung gestellt und weisen eine Dicke auf, die im Wesentlichen die gleiche ist. Die obere Oberfläche 15 des Sourceteils 12 und die obere Oberfläche 15 des Gateteils 11 sind daher im Wesentlichen koplanar. Die untere Oberfläche 16 des Sourceteils 12 und die untere Oberfläche 16 des Gateteils 11 sind ebenfalls im Wesentlichen koplanar.
  • Die MOSFET Vorrichtung 2 ist befestigt mit ihrer ersten Seite 7, die die Sourceelektrode 8 und die Gateelektrode 9 umfassen, die der oberen Oberfläche 15 des Sourceteils 12 und des Gateteils 11 des Trägerstreifens 3 gegenüber liegen. Das Sourceteil 12 des Trägerstreifens 3 ist lateral größer als die Sourceelektrode 8 und erstreckt sich lateral nach außerhalb des lateralen Bereichs der MOSFET Vorrichtung 2 hervor. Das Gateteil des Trägerstreifens 3 ist ebenfalls lateral größer als die Gateelektrode 9.
  • Eine Vielzahl von ersten elektrisch leitfähigen Höckern 18 ist auf der Sourceelektrode 8 angeordnet und ein einzelner zweiter elektrisch leitfähiger Höcker 19 ist auf der Gateelektrode 9 angeordnet. Die Sourceelektrode 8 ist befestigt an und elektrisch verbunden mit dem Sourceteil 12 des Trägerstreifens 3 durch die Vielzahl von ersten elektrisch leitfähigen Höckern 18. Die Gateelektrode 9 ist befestigt an und elektrisch verbunden mit dem Gateteil 11 des Trägerstreifens 3 durch den zweiten elektrisch leitfähigen Höcker 19.
  • Die elektrisch leitfähigen Höcker 18 und 19 werden in der Form von Auskragungen zur Verfügung gestellt, von denen jede in dieser Ausführungsform der Erfindung lateral im Wesentlichen rechteckig ausgeformt ist und im Wesentlichen die gleiche Höhe aufweist. Jeder elektrisch leitfähigen Höcker 18, 19 weist ei nen Metallkörper 22 und ein distales Ende 24 auf. Das distale Ende 24 ist im Allgemeinen planar und liegt in einer Ebene, die im Wesentlichen parallel zur ersten Oberfläche 7 der MOSFET Vorrichtung 2 ist. Der Metallkörper besteht im Wesentlichen aus Kupfer und weist eine Höhe von etwa 50 μm auf. Eine Diffusionslotverbindung 20 ist am distalen Ende von jedem der Metallkörper 20 angeordnet und ist direkt zwischen dem Metallkörper 20 und dem Trägerstreifen 3 angeordnet. Die Diffusionslotverbindung umfasst Sn und Cu und weist eine Dicke von etwa 5 µm auf. Die Seitenflächen 23 des Metallkörpers 20 bleiben von der Diffusionslotschicht unbedeckt.
  • Die erste Oberfläche 7 des MOSFET 2 ist durch die elektrisch leitfähigen Höcker 18, 19 in einem Abstand von der oberen Oberfläche 15 des Trägerstreifens 3 angeordnet. Dies weist den Vorteil auf, dass ein kleinerer Anteil der von der Vorrichtung erzeugten Wärme in den Trägerstreifen abgeleitet wird. Dies reduziert das Maß an Wärme, die in die gedruckte Leiterplatte 10 abgeleitet wird und reduziert die Wahrscheinlichkeit einer Überhitzung einer benachbarten, auf das PCB montierten Vorrichtung. Ein größeres Maß an Wärme wird deshalb von der oberen Seite der MOSFET Vorrichtung abgeleitet. Diese Wärme kann besser von der rückseitigen Seite, weg von dem PCB, abgeführt werden und dies kann weiter verbessert werden durch Anbringen einer weiteren Wärme ableitenden Platte oder von Lamellen auf der oberen Oberfläche des Kontaktbügels 4.
  • Die elektrisch leitfähigen Höcker 18 und 19 wurden auf der Sourceelektrode 8 beziehungsweise der Gateelektrode 9 durch galvanische Abscheidung aufgebracht. Die elektrisch leitfähigen Höcker 18 und 19 werden für eine Anzahl von MODFET Vor richtungen 2 gleichzeitig in geeigneter Weise auf Waferebene hergestellt.
  • Zuerst wurde eine Maskenschicht aus Photolack auf der ersten Oberfläche 7 aufgebracht und strukturiert, um eine Vielzahl von durchgehenden Öffnungen zur Verfügung zu stellen. Jede der durchgehenden Öffnungen erstreckt sich zu der Sourceelektrode 8 und der Gateelektrode 9 auf der ersten Oberfläche 7 der MOSFET Vorrichtung 2 und weist die Abmessungen und die Anordnung der elektrisch leitfähigen Höcker 18, 19 auf. Der Metallkörper 20 wurde dann in die durchgehenden Öffnungen eingebracht und eine Schicht aus Diffusionslot wurde am distalen Ende 24 der Metallkörper 20 aufgebracht. Die Photolackschicht wurde dann entfernt.
  • Die auf diese Weise aufgebrachte Schicht aus Diffusionslot umfasst Sn und Cu. Die MOSFET Vorrichtung 2 wird auf den Trägerstreifen 3 montiert durch Ausführen eines Diffusionslötprozesses, während dessen das so aufgebrachte Diffusionslot schmilzt und mit dem Material der angrenzenden Oberflächen reagiert, um intermetallische Phasen und eine Diffusionslotverbindung 20 auszuformen. Da die intermetallischen Phasen einen höheren Schmelzpunkt aufweisen als die Temperatur, bei der der Diffusionslötprozess ausgeführt wird, wird die Diffusionslotverbindung 20 durch eine Verfestigung der Diffusionslotschicht erzeugt.
  • Die Sourceelektrode 8 wird montiert auf und elektrisch verbunden mit der oberen Oberfläche 15 des Sourceteils 12 durch eine Diffusionslotverbindung 20. Ebenso wird der auf der Gateelektrode 9 angeordnete elektrisch leitfähige Höcker 19 elekt risch mit dem Gateteil 11 des Trägerstreifens 3 durch eine Diffusionslotverbindung 20 verbunden.
  • Das elektronische Bauelement 1 umfasst weiterhin einen Kontaktbügel 4, der ein flaches Gewebeteil 25 und zwei periphere Randteile 26 umfasst. Das flache Gewebeteil 25 ist lateral größer als die MOSFET Vorrichtung 2 auf den zwei entgegen gesetzten Seiten der MOSFET Vorrichtung 2. Deshalb erstreckt sich eine periphere Randregion 26 über die zwei entgegen gesetzten Seitenflächen 23 der MOSFET Vorrichtung 2 hinaus. Die untere Oberfläche 27 des flachen Gewebeteils 25 wird angeordnet auf und elektrisch verbunden mit der auf der oberen Seite 5 der MOSFET Vorrichtung 2 angeordneten Drainelektrode 6 durch eine Schicht 28 aus Weichlot.
  • Der Kontaktbügel 4 weist in der Ansicht gemäß 1 im Wesentlichen eine U Form auf. Jedes entgegen gesetzte periphere Randteil 26 umfasst ein Bein 29, das sich in Richtung des flachen Gewebeteils 25 nach unten in Richtungen der unteren Seite 27 des flachen Gewebeteils 25 erstreckt. Die Beine 29 des peripheren Randteils 26 sind in einem Abstand von den zwei entgegen gesetzten Seitenflächen 23 der MOSFET Vorrichtung 2 angeordnet. Das Bein 29 von jedem der peripheren Randteile 26 umfasst je einen Fuß 30, der sich in einer Richtung weg von der Seitenfläche 23 der MOSFET Vorrichtung 2 erstreckt. Der Kontaktbügel 4 weist im Wesentlichen eine gleichmäßige Dicke auf und kann durch Stanzen und Biegen einer Metallfolie oder eines Bleches hergestellt werden.
  • Die untere Oberfläche 31 von jedem der Füße 30 des peripheren Randteils 26 des Kontaktbügels 4 liegt im Wesentlichen in derselben Ebene wie die äußere Oberfläche 16 des Sourceteils 12 und des Gateteils 11 des Trägerstreifens 3. Die äußeren Oberflächen 16 des Gateteils 11, des Sourceteils 12 des Trägerstreifens 3 und die äußeren Oberflächen 31 der zwei Füße 30 der peripheren Randteile 26 des Kontaktbügels 4 stellen deshalb auf einer Oberfläche montierbare Anschlussoberflächen 17 des elektronischen Bauelements 1 zur Verfügung.
  • Die MOSFET Vorrichtung 2, die elektrisch leitfähigen Höcker 18, 19, die obere Oberfläche 15 des Trägerstreifens 3 und die peripheren Randteile des Kontaktbügels 4 sind in eine Kunststoffverkapselungsmischung 34 eingebettet. Der zentrale Bereich des flachen Gewebeteils des Kontaktbügels 4 bleibt von der Verkapselungszusammensetzung 34 unbedeckt, und die äußeren Anschlussbereiche 17 des elektronischen Bauelements bleiben ebenfalls frei von der Kunststoffverkapselungsmischung 34.
  • Der Kontaktbügel 4 stellt die elektrische Verbindung zwischen der auf der oberen Seite 5 der MOSFET Vorrichtung 2 angeordneten Drainelektrode 6 und der gedruckten Leiterplatte 10 zur Verfügung. Wie aus 1 ersehen werden kann, sind die oberflächenmontierbaren Anschlussoberflächen 17 im Wesentlichen koplanar und sind montiert auf und elektrisch angeschlossen an die gedruckte Leiterplatte 10 durch Weichlot 32. Die unteren äußeren Oberflächen 31 der Füße 30 wie auch die untere äußere Oberfläche 16 des Gateteils 11 und des Sourceteils 12 des Trägerstreifens 3 umfassen ebenfalls eine leicht lötbare Schicht 33.
  • Das elektronische Bauelement 1 wird durch Weichlotverbindungen 32 auf das PCB 10 montiert. Da die elektrisch leitfähigen Höckern 18, 19 und deshalb die Gateelektrode 9 und die Sourceelektrode 8 durch Diffusionslotverbindungen 20 mit dem Träger streifen 3 verbunden sind, schmelzen diese Verbindungen nicht während des Lötprozesses, um das elektronische Bauelement auf das PCB 10 zu montieren.
  • In einer nicht in den Figuren veranschaulichten weiteren Ausführungsform umfasst das elektronische Bauelement weiterhin eine zweite Halbleitervorrichtung. Die Halbleitervorrichtung kann eine zweite vertikale Leistungs-MOSFET Vorrichtung sein.
  • Das elektronische Bauelement 1 wird hergestellt durch Bereitstellen eines Halbleiterwafers, der eine Vielzahl von in Reihen und Spalten angeordneten MOSFET Vorrichtungen 2 umfasst.
  • Die Drainelektrode 6 wird in jeder der Vielzahl von Vorrichtungspositionen auf einer zweiten Oberfläche 5 des Wafers aufgebracht. Die Sourceelektrode 8 und die Gateelektrode 9 von jeder der Vielzahl von MOSFET Vorrichtungen 2 werden dann auf der ersten Oberfläche 7 des Wafers aufgebracht und die elektrisch leitfähigen Höcker 18, 19 werden entsprechend auf die Sourceelektrode 8 und auf die Gateelektrode 9 aufgebracht, wie zuvor beschrieben.
  • Ein Trägerstreifen 3 wird zur Verfügung gestellt, der die Form einer strukturierten Metallfolie aufweist, die eine Vielzahl von Vorrichtungspositionen umfasst, wobei jede Vorrichtungsposition einen Trägerstreifen 3 für ein einzelnes elektronisches Bauelement zur Verfügung stellt. In einer Ausführungsform umfasst der Trägerstreifen 3 in jeder der Vorrichtungspositionen ein Sourceteil 12 und ein Gateteil 11.
  • Der Trägerstreifen 3 wird dann auf eine Temperatur über dem Schmelzpunkt des Diffusionslots erwärmt und die erste Oberflä che 7 der MOSFET Vorrichtung 2 wird gegenüber liegend zur oberen Oberfläche 15 des Trägerstreifens 3 ausgerichtet, so dass die Gateelektrode 9 über dem Gateteil 11 angeordnet ist und die Sourceelektrode 8 über dem Sourceteil 12 angeordnet ist. Die auf der äußeren Oberfläche von jedem der Abstandselemente 18, 19 angeordnete Diffusionslotschicht 21 wird in Kontakt mit der oberen Oberfläche 15 des entsprechenden Teils des Trägerstreifens 3 gebracht. Intermetallische Phasen werden zwischen dem Material des Diffusionslots 21 und dem Trägerstreifen 3 ausgeformt, die einen höheren Schmelzpunkt aufweisen als den Schmelzpunkt des Diffusionslots. Die MOSFET Vorrichtung 2 wird deshalb mit dem Gateteil 11 und dem Sourceteil 12 des Trägerstreifens 3 verbunden durch die Verfestigung der Schnittstelle zwischen den elektrisch leitfähigen Höckern 18, 19 und dem Trägerstreifen 3. Das Gateteil 11 und das Sourceteil 12 des Trägerstreifens 3 stellen deshalb die Chipträgerbereiche des Trägerstreifens 3 zur Verfügung.
  • Ein Kontaktbügel 4 wird zur Verfügung gestellt, der ein flaches Gewebeteil 25 und zwei periphere Randteile 26 umfasst, die sich auf zwei entgegen gesetzten Seiten des flachen Gewebeteils 25 erstrecken. Der flache Gewebeteil 25 wird mit einer Fläche so zur Verfügung gestellt, dass sich die peripheren Randteile 26 über und außerhalb der Seitenflächen 23 des Halbleiterleistungsschalters 2 erstrecken und nicht in Kontakt mit den Seitenflächen 23 sind. Jedes periphere Randteil 26 umfasst ein Bein 29 und einen Fuß 30. Der Kontaktbügel 4 wird in einer Form zur Verfügung gestellt, so dass die untere Oberfläche 31 vom Fuß 30 des peripheren Randteils 26 ungefähr koplanar mit den unteren Oberflächen 16 des Sourceteils 12 und des Gateteils 11 ist, wenn die untere Oberfläche 27 des flachen Gewebeteils 25 auf die Drainelektrode 6 montiert wird.
  • Die untere Oberfläche 27 des flachen Gewebeteils 25 wird durch eine Schicht aus Weichlot 28 auf die Drainelektrode 6 montiert. Aufgrund der Form des Kontaktbügels 4 sind die unteren Oberflächen 31 der zwei Füße 30 im Wesentlichen koplanar mit den unteren Oberflächen 16 des Gateteils 11 und des Teils 12 des Trägerstreifens 3, so dass diese Oberflächen oberflächenmontierbare äußere Anschlussoberflächen 17 des elektronischen Bauelements 1 zur Verfügung stellen.
  • Das elektronische Bauelement 1 wird dann mit Hilfe eines Transfermolding-Verfahrens verkapselt. Die äußeren Anschlussoberflächen 17 und die obere Oberfläche des flachen Gewebeteils 25 des Kontaktbügels 4 bleiben von der Kunststoffverkapselungsmischung 34 unbedeckt.
  • 2 veranschaulicht ein elektronisches Bauelement 35 entsprechend einer zweiten Ausführungsform. Das elektronische Bauelement 35 umfasst auch eine vertikale Leistungs-MOSFET Vorrichtung 2 mit auf der ersten Oberfläche angeordneten elektrisch leitfähigen Höckern 18, 19. Das elektronische Bauelement 35 unterscheidet sich von dem in 1 veranschaulichten elektronischen Bauelement 1 darin, dass kein Trägerstreifen zur Verfügung gestellt wird. Die äußeren Oberflächen der an den distalen Enden 24 der Metallkörper 20 der elektrisch leitfähigen Höckern 18, 19 angeordneten Diffusionslotschicht stellen äußere Anschlussoberflächen 17 des elektronischen Bauelements 35 zur Verfügung.
  • Die MOSFET Vorrichtung 2 des elektronischen Bauelements 35 kann direkt auf eine gedruckte Leiterplatte 10 montiert werden, die Anschlussbereiche 36 auf ihrer oberen Oberfläche um fasst, die eine Anordnung aufweisen, die der Anordnung der Vielzahl von ersten elektrisch leitfähigen Höckern 18 entspricht, die den äußeren Anschlussbereichen 17 der Sourceelektrode 8 zur Verfügung stellen und der des zweiten elektrisch leitfähigen Höckers 19, der den äußeren Anschlussbereich 17 der Gateelektrode 9 zur Verfügung stellt.
  • Das PCB 10 umfasst einen Gateanschlussbereich 40, einen Sourceanschlussbereich 41 und zwei Drainanschlussbereiche 42, deren Größe und Anordnung der Anordnung der elektrisch leitfähigen Höcker 18, 19 und des Kontaktbügels 37 entspricht. Die am distalen Ende 24 der elektrisch leitfähigen Höcker 18, 19 angeordnete Diffusionslotverbindung 20 ist in direktem Kontakt mit den Anschlussoberflächen 36 des PCB 10.
  • Das elektronische Bauelement 35 umfasst auch einen Kontaktbügel 37, der den Drainanschluss 6 elektrisch mit den Drainteilen 36 der gedruckten Leiterplatte 10 verbindet. Der Kontaktbügel 37 umfasst ein flaches Gewebeteil 25 und zwei periphere Randteile 26. Die untere Oberfläche 27 des flachen Gewebeteils 25 ist montiert auf und elektrisch angeschlossen an die auf der oberen Seite 5 der MOSFET Vorrichtung 2 angeordnete Drainelektrode 6.
  • Ein peripheres Randteil erstreckt sich von zwei entgegen gesetzten Seiten des flachen Gewebeteils 25 und umfasst ein Beinteil 29 und einen Fuß 30. Das Bein 29 erstreckt sich von dem flachen Gewebeteil 25 in Richtung der gedruckten Leiterplatte 10 in einer Richtung zum PCB 10 und erstreckt sich in einen Fuß 30, der sich in einer Richtung weg von der Seitenfläche 23 der MOSFET Vorrichtung 2 erstreckt. Die untere Oberfläche 38 von jedem Fuß 30 stellt eine periphere Randoberflä che zur Verfügung und ist durch Weichlot 39 auf einen Drainanschlussbereich 42 der gedruckten Leiterplatte 10 montiert.
  • Der Kontaktbügel 4 wird so in einer Form zur Verfügung gestellt, dass die MOSFET Vorrichtung 2 zwischen den zwei inneren Oberflächen der zwei entgegen gesetzten peripheren Randteile 26 untergebracht ist. Das Bein 29 vom peripheren Randteil 26 erstreckt sich so über eine Entfernung, dass die untere Oberfläche 38 des Fußes 30 auf die obere Oberfläche 15 des Drainteils 36 der gedruckten Leiterplatte 10 montiert wird, wenn die untere Oberfläche 27 des flachen Gewebeteils 25 auf die Drainelektrode 6 montiert wird.
  • Das elektronische Bauelement 35 wird zusammengesetzt, in dem ein PCB 10 zur Verfügung gestellt wird, das Anschlussbereiche 36 auf seiner oberen Oberfläche aufweist, die einen Gateanschlussbereich 40, einen Sourceanschlussbereich 41 und zwei Drainanschlussbereiche 42 mit einer Anordnung zur Verfügung stellen, die der der MOSFET Vorrichtung 2 und des Kontaktbügels 37 entspricht.
  • Eine vertikale Leistungs-MOSFET Vorrichtung 2 wird zur Verfügung gestellt, die eine erste Oberfläche 7 umfasst, auf welcher die Gateelektrode 9 und die Sourceelektrode 8 angeordnet sind. Eine Drainelektrode 6 ist auf der entgegen gesetzten zweiten Oberfläche 5 der MOSFET Vorrichtung 2 angeordnet. Eine Vielzahl elektrisch leitfähiger Höcker 18, 19 wird, wie zuvor beschrieben, auf der Anode 8 und der Gateelektrode 9 aufgebracht, und eine Diffusionslotschicht wird auf der oberen äußeren Oberfläche von jedem der elektrisch leitfähigen Höcker 18, 19 aufgebracht.
  • Ein Kontaktbügel 37 wird zur Verfügung gestellt, die ein flaches Gewebeteil 25 umfasst und zwei peripherer Randteile 26, die sich erstrecken, um zwei entgegen gesetzte Kanten des flachen Gewebeteils 25 auszuformen. Jedes Randteil 26 umfasst ein Bein 29 und einen Fuß 30. Die Unterseite oder untere Oberfläche des Fußes 30 stellt eine periphere Randoberfläche 38 zur Verfügung.
  • Das PCB 10 wird auf eine Temperatur über dem Schmelzpunkt des Diffusionslots erwärmt. Die MOSFET Vorrichtung 2 wird so auf dem PCB 10 ausgerichtet, dass die erste Oberfläche 7 in Richtung der oberen Oberfläche des PCB 10 liegt und die Gateelektrode 9 über dem Gateanschlussbereich 40 angeordnet ist und die Sourceelektrode 8 über dem Sourceanschlussbereich 41 des PCB 10 angeordnet ist. Die MOSFET Vorrichtung 2 wird so in Kontakt mit dem PCB 10 gebracht, dass die äußeren Oberflächen der elektrisch leitfähigen Höcker 18, 19 in Oberfläche zu Oberfläche Kontakt mit den Anschlussbereichen 36 gebracht werden und einen Gateanschlussbereich 40 beziehungsweise Sourceanschlussbereich 41 des PCB 10 zur Verfügung stellen. Die MOSFET Vorrichtung 2 wird auf Grund der Ausformung von intermetallischen Phasen zwischen dem Diffusionslot und dem PCB 10, die die Diffusionslotverbindung 20 erzeugen, montiert auf und elektrisch verbunden mit dem Gateanschlussbereich 40 und dem Sourceanschlussbereich 41 des PCB 10.
  • Der Kontaktbügel 37 wird so angeordnet, dass das flache Gewebeteil 25 in Kontakt mit der Drainelektrode 6 ist und das periphere Randteil 38 in Kontakt mit der oberen Oberfläche des Drainanschlussbereichs 42 des PCB 10 ist. In dieser Ausführungsform der Erfindung ist der Kontaktbügel 37 durch Weichlotverbindungen mit der Drainelektrode 6 und den Drainteilen 36 des Trägerstreifens 3 verbunden. Der Kontaktbügel 37 kann deshalb auf die MOSFET Vorrichtung 2 montiert werden, ohne zu bewirken, dass die Diffusionslotverbindungen 20, die den MOSFET 2 mit dem PCB 10 verbinden, schmelzen.
  • 1
    erstes elektronisches Bauelement
    2
    MOSFET Vorrichtung
    3
    Trägerstreifen
    4
    Kontaktbügel
    5
    zweite obere Seite
    6
    Drainelektrode
    7
    erste untere Seite
    8
    Sourceelektrode
    9
    Gateelektrode
    10
    gedruckte Leiterplatte
    11
    Gateteil des Trägerstreifens
    12
    Sourceteil des Trägerstreifens
    13
    Drainteil des Trägerstreifens
    14
    Fußbereich des Kontaktbügels
    15
    obere Oberfläche von Gateteil und Sourceteil
    16
    untere Oberfläche von Sourceteil und Gateteil
    17
    äußerer Anschlussbereich des elektronischen Bauelements
    18
    erster elektrisch leitfähiger Höcker
    19
    zweiter elektrisch leitfähiger Höcker
    20
    Diffusionslotverbindung
    21
    Seitenoberflächen des elektrisch leitfähigen Höckers
    22
    Metallkörper des elektrisch leitfähigen Höckers
    23
    Seitenfläche des MOSFET
    24
    distales Ende des elektrisch leitfähigen Höckers
    25
    flaches Gewebeteil
    26
    peripheres Randteil
    27
    untere Oberfläche des flachen Gewebeteils
    28
    Weichlotschicht
    29
    Bein
    30
    Fuß
    31
    untere Oberfläche des Fußes
    32
    Weichlotschicht
    33
    durch Lötzinn benetzbare Schicht
    34
    Kunststoffverkapselungsmischung
    35
    zweites elektronisches Bauelement
    36
    Kontaktbereiche des PCB
    37
    zweiter Kontaktbügel
    38
    untere Oberfläche des Fußes
    39
    Weichlotschicht
    40
    Gateanschlussbereich des PCB
    41
    Sourceanschlussbereich des PCB
    42
    Drainanschlussbereich des PCB

Claims (35)

  1. Verbindungsstruktur, die einen elektrisch leitfähigen Höcker umfasst, wobei der elektrisch leitfähige Höcker einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei von Lötzinn ist und wobei eine äußerste Schicht aus Diffusionslot mindestens auf Bereichen des Metallkörpers angeordnet ist.
  2. Verbindungsstruktur nach Anspruch 1, wobei das distale Ende des Höckers im Allgemeinen planar ist.
  3. Verbindungsstruktur nach Anspruch 2, wobei die Diffusionslotschicht am distalen Ende des Körpers angeordnet ist.
  4. Verbindungsstruktur nach Anspruch 3, wobei Seitenflächen der Vielzahl von Höckern frei von Diffusionslot sind.
  5. Verbindungsstruktur nach Anspruch 2, wobei der Höcker säulenförmig ist.
  6. Verbindungsstruktur nach Anspruch 1, wobei der Metallkörper eine Schmelztemperatur umfasst, die größer ist als eine Schmelztemperatur des Diffusionslots.
  7. Verbindungsstruktur nach Anspruch 1, wobei der Metallkörper im Wesentlichen aus einem aus der Gruppe bestehend aus Kupfer, Nickel, Aluminium, Eisen und einer Legierung davon besteht.
  8. Verbindungsstruktur nach Anspruch 1, wobei das Diffusionslot Au und Si oder Au und Sn oder Ag und Sn oder Cu und Sn oder Ag und In umfasst.
  9. Verbindungsstruktur nach Anspruch 1, weiterhin umfassend mindestens eine zwischen dem Metallkörper und der äußersten Diffusionslotschicht des Höckers angeordnete Haftschicht.
  10. Verbindungsstruktur nach Anspruch 9, wobei die Haftschicht im Wesentlichen aus einem aus Ag, Au, Pd und Pt besteht.
  11. Verbindungsstruktur nach Anspruch 1, wobei die Diffusionslotschicht eine Dicke t aufweist, wobei 0,1 µm ≤ t ≤ 10 μm ist.
  12. Halbleiterchip, wobei der Halbleiterchip eine Oberfläche und eine Vielzahl von elektrisch leitfähigen Höckern umfasst, wobei jeder elektrisch leitfähige Höcker einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei ist von Lötzinn und wobei eine äußerste Schicht aus Diffusionslot mindestens auf Bereichen des Metallkörpers angeordnet ist.
  13. Halbleiterchip nach Anspruch 12, wobei der Halbleiterchip eine MOSFET, eine IGBT oder eine BJT Vorrichtung ist.
  14. Halbleiterchip nach Anspruch 13, wobei der Halbleiterchip eine vertikale Leistungstransistorvorrichtung ist.
  15. Halbleiterchip nach Anspruch 12, wobei die Vielzahl von Höckern im Wesentlichen aus einem aus der Gruppe bestehend aus Kupfer, Nickel, Aluminium, Eisen und einer Legierung davon besteht.
  16. Halbleiterchip nach Anspruch 7, wobei das distale Ende des Metallkörpers von jedem der Vielzahl von Höckern im Allgemeinen planar ist und in einer zur Oberfläche des Halbleiterchips im Allgemeinen parallelen Ebene liegt und wobei die Diffusionslotschicht am distalen Ende des Metallkörpers angeordnet ist und Seitenflächen des Metallkörpers frei von der Diffusionslotschicht sind.
  17. Halbleiterchip nach Anspruch 12, wobei das Diffusionslot Au und Si oder Au und Sn oder Ag und Sn oder Cu und Sn oder Ag und In umfasst.
  18. Halbleiterchip nach Anspruch 12, wobei der Halbleiterchip in einem Halbleiterwafer ist.
  19. Anordnung, umfassend: – mindestens einen Halbleiterchip, der eine erste Vorrichtungsoberfläche aufweist, wobei eine Vielzahl von elektrisch leitfähigen Höckern auf der ersten Vorrichtungsoberfläche angeordnet ist, wobei jeder elektrisch leitfähige Höcker einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei ist von Lötzinn, und – ein Substrat, umfassend eine erste Substratoberfläche, wobei das Substrat auf der ersten Substratoberfläche angeordnete elektrisch leitfähige Oberflächen umfasst, wobei die Vielzahl von elektrisch leitfähigen Höckern mit den elektrisch leitfähigen Oberflächen des Substrats durch eine zwischen dem Metallkörper der elektrisch leitfähigen Höcker und den elektrisch leitfähigen Oberflächen des Substrats angeordnete Diffusionslotverbindung verbunden ist.
  20. Anordnung nach Anspruch 19, wobei der Halbleiterchip eine vertikale MOSFET, IGBT oder BJT Leistungsvorrichtung ist.
  21. Anordnung nach Anspruch 19, wobei die Vielzahl von Höckern im Wesentlichen aus einem aus der Gruppe bestehend aus Kupfer, Nickel, Aluminium, Eisen und einer Legierung davon besteht.
  22. Anordnung nach Anspruch 19, wobei die Diffusionslotverbindung Au und Si oder Au und Sn oder Ag und Sn oder Cu und Sn oder Ag und In umfasst.
  23. Anordnung nach Anspruch 19, wobei das Substrat eines aus einem Trägerstreifen und einem Umverdrahtungssubstrat eines elektronischen Bauelements ist.
  24. Anordnung nach Anspruch 20, wobei die erste Vorrichtungsoberfläche eine Anode und eine Steuerelektrode umfasst und einer der Vielzahl von elektrisch leitfähigen Höckern auf der Steuerelektrode angeordnet ist und die übrigen elektrisch leitfähigen Höcker auf der Anode angeordnet sind.
  25. Anordnung nach Anspruch 19, wobei das Substrat eine gedruckte Leiterplatte ist.
  26. Verfahren, das Nachfolgendes umfasst: – Bereitstellen einer Oberfläche, die eine Vielzahl von elektrisch leitfähigen Höckern umfasst, wobei jeder der Vielzahl von Höckern einen Metallkörper umfasst, der ein distales Ende aufweist, wobei der Metallkörper frei von Lötzinn ist, und – Aufbringen einer Schicht aus Diffusionslot mindestens auf Bereichen des Metallkörpers.
  27. Verfahren nach Anspruch 26, wobei das Diffusionslot durch Sputtern oder Aufdampfung oder galvanische Abscheidung aufgebracht wird.
  28. Verfahren nach Anspruch 26, wobei die Vielzahl von Höckern zur Verfügung gestellt wird durch: – Erzeugen einer strukturierten Maskenschicht auf der Oberfläche, die mit einer Vielzahl von elektrisch leitfähigen Höckern versehen werden soll, wobei die Maskenschicht eine Vielzahl von durchgehenden Öffnungen umfasst, – Abscheiden eines Metalls oder einer Legierung in die Vielzahl von durchgehenden Öffnungen, um eine Vielzahl von Metallkörpern zur Verfügung zu stellen – Aufbringen einer Schicht aus Diffusionslot zumindest auf einem distalen Ende der Metallkörper, und – Entfernen der Maskenschicht, um eine Vielzahl von elektrisch leitfähigen Höckern zur Verfügung zu stellen.
  29. Verfahren nach Anspruch 28, wobei das Metall oder die Legierung durch galvanisches Abscheiden oder Sputtern oder Aufdampfung aufgebracht wird.
  30. Verfahren, das Nachfolgendes umfasst: – Bereitstellen eines Substrats, das eine erste Substratoberfläche aufweist, wobei das Substrat eine Vielzahl von auf der ersten Substratoberfläche angeordneten elektrisch leitfähigen Oberflächen aufweist, – Bereitstellen eines Halbleiterchips, der eine Chipoberfläche aufweist, wobei eine Vielzahl von elektrisch leitfähigen Höckern auf der Chipoberfläche angeordnet ist, wobei jeder elektrisch leitfähige Höcker einen von Lötzinn freien Metallkörper umfasst, der ein distales Ende aufweist, wobei eine äußerste Schicht aus Diffusionslot auf mindestens dem distalen Ende der Metallkörper angeordnet ist, – Anordnen des Halbleiterchips und des Substrats auf eine Weise, dass die Schicht aus Diffusionslot in Oberfläche zu Oberfläche Kontakt mit den elektrisch leitfähigen Oberflächen des Substrats ist, und – Ausführen eines Diffusionslötprozesses, um die Vielzahl von elektrisch leitfähigen Höckern an den elektrisch leitfähigen Oberflächen des Substrats zu befestigen und elektrisch mit diesen zu verbinden.
  31. Verfahren nach Anspruch 30, wobei das Diffusionslot einen Schmelzpunkt umfasst und mindestens die Oberfläche des Substrats auf eine Temperatur über dem Schmelzpunkt des Diffusionslots erwärmt wird und danach die Diffusionslotschicht der Vielzahl von Höckern in Oberfläche zu Oberfläche Kontakt gebracht wird mit der Oberfläche des Substrats, während die Oberfläche des Substrats bei einer Temperatur oberhalb des Schmelzpunktes des Diffusionslots ist.
  32. Verfahren nach Anspruch 30, wobei der Halbleiterchip für eine Dauer auf die Oberfläche des Substrats gepresst wird, wobei die Dauer eine Länge aufweist die ausreichend ist, um intermetallische Phasen an der Schnittstelle zwischen dem Metallkörper von jedem der Vielzahl von Höckern und dem Substrat auszuformen, um eine Diffusionslotverbindung zur Verfügung zu stellen.
  33. Verfahren nach Anspruch 30, wobei das Substrat eines aus einem Trägerstreifen eines elektronischen Bauelements, einem Umverdrahtungssubstrat eines elektronischen Bauelements und einer gedruckten Leiterplatte ist.
  34. Elektronisches Bauelement, das mindestens einen Halbleiterchip umfasst, der eine Oberfläche aufweist, wobei eine Vielzahl von weichlotfreien elektrisch leitfähigen Höckern auf der Oberfläche angeordnet ist, wobei jeder der Vielzahl von Höckern ein distales Ende umfasst, wobei das distale Ende durch eine äußerste Schicht aus Diffusionslot bedeckt ist, wobei die äußerste Schicht des Diffusionslots, die das distale Ende der Vielzahl von Höckern bedeckt, die äußeren Anschlussoberflächen des elektronischen Bauelements zur Verfügung stellt.
  35. Elektronisches Bauelement nach Anspruch 34, wobei mindestens ein Halbleiterchip eine vertikale Leistungstransistorenvorrichtung ist und die Vielzahl von Höckern einen Anodenanschluss des elektronischen Bauelements zur Verfügung stellt.
DE102007019686A 2006-05-04 2007-04-24 Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben Ceased DE102007019686A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/381,550 2006-05-04
US11/381,550 US7541681B2 (en) 2006-05-04 2006-05-04 Interconnection structure, electronic component and method of manufacturing the same

Publications (1)

Publication Number Publication Date
DE102007019686A1 true DE102007019686A1 (de) 2007-11-15

Family

ID=38580258

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007019686A Ceased DE102007019686A1 (de) 2006-05-04 2007-04-24 Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (1) US7541681B2 (de)
DE (1) DE102007019686A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7799614B2 (en) 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US8642394B2 (en) 2008-01-28 2014-02-04 Infineon Technologies Ag Method of manufacturing electronic device on leadframe
US8815647B2 (en) 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9961798B2 (en) 2013-04-04 2018-05-01 Infineon Technologies Austria Ag Package and a method of manufacturing the same

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659633B2 (en) * 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
KR101286379B1 (ko) 2003-11-10 2013-07-15 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7569920B2 (en) * 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
US7812437B2 (en) * 2006-05-19 2010-10-12 Fairchild Semiconductor Corporation Flip chip MLP with folded heat sink
US7868440B2 (en) * 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
US8637341B2 (en) * 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
JP2010165923A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール
US9391005B2 (en) * 2009-10-27 2016-07-12 Alpha And Omega Semiconductor Incorporated Method for packaging a power device with bottom source electrode
US8803001B2 (en) 2011-06-21 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Bonding area design for transient liquid phase bonding process
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
JP2013206942A (ja) * 2012-03-27 2013-10-07 Sharp Corp 半導体装置
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
US9044822B2 (en) 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
US8698293B2 (en) * 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8933518B2 (en) * 2013-01-04 2015-01-13 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame
US9443787B2 (en) 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
DE102013226989A1 (de) * 2013-12-20 2015-07-09 Rohde & Schwarz Gmbh & Co. Kg Halbleiter-Bauteil mit Chip für den Hochfrequenzbereich
US9297713B2 (en) * 2014-03-19 2016-03-29 Freescale Semiconductor,Inc. Pressure sensor device with through silicon via
DE102014205958A1 (de) * 2014-03-31 2015-10-01 Lemförder Electronic GmbH Halbleiterschaltelementanordnung und Steuergeräteinrichtung für ein Fahrzeug
JP6316708B2 (ja) * 2014-08-26 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3032581B1 (de) * 2014-12-11 2019-10-09 Dr. Johannes Heidenhain GmbH Schaltzellenanordnung für Wechselrichter
FR3083003B1 (fr) * 2018-06-25 2021-04-30 Commissariat Energie Atomique Composant electronique discret comprenant un transistor
CN109003905A (zh) * 2018-06-26 2018-12-14 上海朕芯微电子科技有限公司 一种功率器件的封装方法
US11211353B2 (en) * 2019-07-09 2021-12-28 Infineon Technologies Ag Clips for semiconductor packages
DE102019131857B4 (de) 2019-11-25 2024-03-07 Infineon Technologies Ag Ein halbleiterbauelement mit einer dose, in der ein halbleiterdie untergebracht ist, der von einer einkapselung eingebettet ist
CN112366188B (zh) * 2020-08-24 2023-07-25 杰群电子科技(东莞)有限公司 一种具有散热齿片的半导体器件封装结构及封装方法
US11211310B1 (en) * 2020-09-03 2021-12-28 Delta Electronics, Inc. Package structures

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK590288D0 (da) * 1988-10-24 1988-10-24 Symbicom Ab Kemiske forbindelser
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JP3420917B2 (ja) * 1997-09-08 2003-06-30 富士通株式会社 半導体装置
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
TW444288B (en) * 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6465875B2 (en) * 2000-03-27 2002-10-15 International Rectifier Corporation Semiconductor device package with plural pad lead frame
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
TW450432U (en) * 2000-06-15 2001-08-11 Siliconix Taiwan Ltd Connecting structure of power transistor
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
USD503691S1 (en) * 2001-03-28 2005-04-05 International Rectifier Corporation Conductive clip for a semiconductor package
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
DE10122191A1 (de) 2001-05-08 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterkörper und einem Gehäuse
US6893901B2 (en) * 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US6646329B2 (en) * 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6868585B2 (en) * 2001-07-26 2005-03-22 Indiana Mills & Manufacturing, Inc. Web adjuster device
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
CN100474539C (zh) * 2002-03-12 2009-04-01 费查尔德半导体有限公司 晶片级涂覆的铜柱状凸起
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
DE10249206B3 (de) 2002-10-22 2004-07-01 Siemens Ag Verfahren zum Zusammenbau eines Leistungsbauelements
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps
DE102004030042B4 (de) * 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7799614B2 (en) 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US7928553B2 (en) 2007-12-21 2011-04-19 Infineon Technologies Ag Power electronic device
US8642394B2 (en) 2008-01-28 2014-02-04 Infineon Technologies Ag Method of manufacturing electronic device on leadframe
DE102009006152B4 (de) 2008-01-28 2018-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Elektronikbauelements
US8815647B2 (en) 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9961798B2 (en) 2013-04-04 2018-05-01 Infineon Technologies Austria Ag Package and a method of manufacturing the same

Also Published As

Publication number Publication date
US20070259514A1 (en) 2007-11-08
US7541681B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
DE102007019686A1 (de) Verbindungsstruktur, elektronisches Bauelement und Verfahren zur Herstellung derselben
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102007025248B4 (de) Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102007022428B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102007001455A1 (de) Elektronisches Bauelement und Verfahren für dessen Montage
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007063820B3 (de) Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007006447A1 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102009044605A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102006008632A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20110809