DE102012110494A1 - Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür - Google Patents

Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102012110494A1
DE102012110494A1 DE102012110494A DE102012110494A DE102012110494A1 DE 102012110494 A1 DE102012110494 A1 DE 102012110494A1 DE 102012110494 A DE102012110494 A DE 102012110494A DE 102012110494 A DE102012110494 A DE 102012110494A DE 102012110494 A1 DE102012110494 A1 DE 102012110494A1
Authority
DE
Germany
Prior art keywords
contact
semiconductor chip
power semiconductor
contact pad
clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102012110494A
Other languages
English (en)
Inventor
Khalil Hosseini
Manfred Mengel
Joachim Mahler
Franz-Peter Kalz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012110494A1 publication Critical patent/DE102012110494A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Eine Vorrichtung enthält einen ersten Leistungshalbleiterchip mit einer ersten Fläche und mit einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei auf der ersten Fläche eine erste Kontaktanschlussfläche angeordnet ist. Die erste Kontaktanschlussfläche ist eine Außenkontaktanschlussfläche. Ferner enthält die Vorrichtung eine erste Kontaktklammer, die an der zweiten Fläche des ersten Leistungshalbleiterchips befestigt ist. An der ersten Kontaktklammer ist ein zweiter Leistungshalbleiterchip befestigt und an dem zweiten Leistungshalbleiterchip ist eine zweite Kontaktklammer befestigt.

Description

  • TECHNISCHES GEBIET
  • Diese Erfindung bezieht sich auf eine Vorrichtung, die zwei Leistungshalbleiterchips enthält, und auf ein Herstellungsverfahren dafür.
  • HINTERGRUND
  • Ein Leistungshalbleiterchip ist ein spezifischer Typ eines Halbleiterchips, der dafür ausgelegt ist, erhebliche Leistungspegel handzuhaben. Leistungshalbleiterchips sind insbesondere für das Schalten und für die Steuerung von Strömen und/oder von Spannungen geeignet. Sie können als Leistungs-MOSFETs, -IGBTs, -JFETs, Leistungsbipolartransistoren oder Leistungsdioden implementiert werden. Leistungshalbleiterchips sind in den meisten Stromversorgungen, Gleichstromumrichtern und Motorsteuereinheiten zu finden. Für spezifische Anwendungen wie etwa Halbbrückenschaltungen können Leistungshalbleiterchips übereinandergestapelt werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind enthalten, um ein weiteres Verständnis von Ausführungsformen zu schaffen, und sind in dieser Beschreibung enthalten und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungen und viele der beabsichtigten Vorteile von Ausführungsformen gehen leicht hervor, während sie mit Bezug auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendig maßstabsgerecht zueinander. Gleiche Bezugszeichen bezeichnen einander entsprechende ähnliche Teile.
  • 1 veranschaulicht schematisch eine Querschnittsansicht einer Ausführungsform einer Vorrichtung, die zwei übereinandergestapelte Leistungshalbleiterchips enthält;
  • 2A–2E veranschaulichen schematisch eine Querschnittsansicht und eine Draufsicht einer Ausführungsform eines Verfahrens, das das Montieren zweier Leistungshalbleiterchips und zweier Kontaktklammern übereinander enthält, wobei beide Leistungshalbleiterchips auf einer Fläche eine Source- und eine Gate-Kontaktanschlussfläche und auf der anderen Fläche eine Drain-Kontaktanschlussfläche aufweisen;
  • 3A–3D veranschaulichen schematisch eine Querschnittsansicht und eine Draufsicht einer Ausführungsform eines Verfahrens, das das Montieren zweier Leistungshalbleiterchips und zweier Kontaktklammern übereinander enthält, wobei einer der Halbleiterchips auf einer Fläche eine Source- und eine Gate-Kontaktanschlussfläche und auf der anderen Fläche eine Drain-Kontaktanschlussfläche aufweist und wobei der andere Leistungshalbleiterchip auf einer Fläche eine Drain- und eine Gate-Kontaktanschlussfläche und auf der anderen Fläche eine Source-Kontaktanschlussfläche aufweist;
  • 4 veranschaulicht schematisch eine Querschnittsansicht einer Ausführungsform eines Systems, das die in 2E dargestellte Vorrichtung auf einer Leiterplatte montiert enthält;
  • 5 veranschaulicht schematisch eine Querschnittsansicht einer Ausführungsform eines Systems, das die in 3D dargestellte Vorrichtung auf einer Leiterplatte montiert enthält; und
  • 6 zeigt eine Grundschaltung einer Halbbrückenschaltung.
  • AUSFÜHRLICHE BESCHREIBUNG VERANSCHAULICHENDER AUSFÜHRUNGSFORMEN
  • In der folgenden ausführlichen Beschreibung wird Bezug genommen auf die beigefügten Zeichnungen, die einen Teil davon bilden und in denen veranschaulichend spezifische Ausführungsformen gezeigt sind, in denen die Erfindung verwirklicht werden kann. Diesbezüglich wird die Richtungsterminologie wie etwa "oben", "unten", "vorn", "hinten", "vorderer", "hinterer" usw. mit Bezug auf die Orientierung der beschriebene(n) Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, wird die Richtungsterminologie zur Veranschaulichung verwendet und ist in keiner Weise einschränkend. Selbstverständlich können andere Ausführungsformen genutzt werden und können strukturelle oder logische Änderungen vorgenommen werden, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Somit ist die folgende ausführliche Beschreibung nicht in beschränkendem Sinn zu verstehen und ist der Umfang der vorliegenden Erfindung durch die beigefügten Ansprüche definiert.
  • Soweit nichts anderes angegeben ist, können Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen selbstverständlich miteinander kombiniert werden.
  • So, wie die Begriffe "gekoppelt" und/oder "elektrisch gekoppelt" in dieser Patentschrift benutzt werden, sollen sie nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen; zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen können dazwischenliegende Elemente vorgesehen sein.
  • Im Folgenden sind Vorrichtungen beschrieben, die einen oder mehrere Halbleiterchips enthalten. Die Halbleiterchips können verschiedene Typen sein, können durch verschiedene Technologien hergestellt sein und können z.B. integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Bauelemente enthalten. Die integrierten Schaltungen können z.B. als integrierte Logikschaltungen, integrierte analoge Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente oder Schaltungen ausgelegt sein. Darüber hinaus können die Halbleiterchips als sogenannte MEMS (mikroelektromechanische Systeme) konfiguriert sein und mikromechanische Strukturen wie etwa Brücken, Membranen oder Zungenstrukturen enthalten. Die Halbleiterchips können als Sensoren oder Aktuatoren, z.B. als Drucksensoren, Beschleunigungssensoren, Drehsensoren, Magnetfeldsensoren, Sensoren für ein elektromagnetisches Feld, Mikrophone usw., konfiguriert sein. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial, z.B. Si, SiC, SiGe, GaAs, hergestellt zu sein und können darüber hinaus anorganische und/oder organische Materialien, die keine Halbleiter sind, wie etwa z.B. Isolatoren, Kunststoffe oder Metalle enthalten. Darüber hinaus können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Insbesondere können Halbleiterchips mit einer vertikalen Struktur betroffen sein, d.h., die Halbleiterchips können in der Weise hergestellt sein, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur weist Elektroden auf seinen zwei Hauptflächen, d.h. auf seiner Oberseite und auf seiner Unterseite, auf. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur aufweisen und Lastelektroden auf beiden Hauptflächen aufweisen. Die vertikalen Leistungshalbleiterchips können z.B. als Leistungs-MOSFETs(-Metalloxidhalbleiter-Feldeffekttransistoren), -IGBTs(-Bipolartransistoren mit isoliertem Gate), -JFETs(-Sperrschicht-Feldeffekttransistoren), Leistungsbipolartransistoren oder Leistungsdioden konfiguriert sein. Beispielhaft können die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFET auf einer Fläche liegen, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Fläche angeordnet ist. Darüber hinaus gibt es Leistungs-MOSFETs, deren Drain- und Gate-Elektrode auf einer Fläche und deren Source-Elektrode auf der anderen Fläche angeordnet sind. Außerdem können die im Folgenden beschriebenen Vorrichtungen integrierte Schaltungen zum Steuern der integrierten Schaltungen der Leistungshalbleiterchips enthalten.
  • Die Halbleiterchips weisen Kontaktanschlussflächen (oder Kontaktelemente oder -anschlüsse) auf, die ermöglichen, dass ein elektrischer Kontakt mit den in den Halbleiterchips enthaltenen integrierten Schaltungen hergestellt wird. Die Kontaktanschlussflächen können eine oder mehrere Metallschichten enthalten, die auf das Halbleitermaterial aufgetragen sind. Die Metallschichten können mit irgendeiner gewünschten geometrischen Form und mit irgendeiner gewünschten Materialablagerung hergestellt sein. Die Metallschichten können z.B. die Form einer Schicht aufweisen, die einen Bereich bedeckt. Als das Material kann irgendein gewünschtes Metall oder irgendeine gewünschte Metalllegierung, z.B. Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, verwendet sein. Die Metallschichten brauchen nicht homogen oder nur aus einem Material hergestellt zu sein, d.h., es sind verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien möglich.
  • Zum elektrischen Koppeln von Komponenten miteinander innerhalb der Vorrichtung oder zum Koppeln von Kontaktanschlussflächen der Halbleiterchips mit Außenkontaktelementen können eine oder mehrere Kontaktklammern verwendet werden. Jede der Kontaktklammern weist wenigstens zwei Kontaktbereiche auf, die zum Befestigen der Kontaktklammer an wenigstens zwei Komponenten verwendet werden. Die Kontaktklammern sind aus einem Metall oder aus einer Metalllegierung, insbesondere aus Kupfer, Kupferlegierungen, Eisen-Nickel oder anderen geeigneten elektrisch leitenden Materialien, hergestellt.
  • Die im Folgenden beschriebenen Vorrichtungen enthalten Außenkontaktelemente, die irgendeine Form und Größe aufweisen können. Die Außenkontaktelemente sind von außerhalb der Vorrichtung zugänglich und ermöglichen somit, dass von außerhalb der Vorrichtung ein elektrischer Kontakt mit den Halbleiterchips hergestellt wird. Aus diesem Grund weisen die Außenkontaktelemente Außenkontaktoberflächen auf, auf die von außerhalb der Vorrichtung zugegriffen werden kann. Darüber hinaus können die Außenkontaktelemente wärmeleitend sein und können als Wärmesenken zum Ableiten der durch die Halbleiterchips erzeugten Wärme dienen. Die Außenkontaktelemente sind aus irgendeinem gewünschten elektrisch leitenden Material, z.B. aus einem Metall wie etwa Kupfer, Aluminium oder Gold, aus einer Metalllegierung oder aus einem elektrisch leitenden organischen Material, gebildet.
  • Die Vorrichtungen können ein Kapselungsmaterial, z.B. ein Gussmaterial, enthalten, das wenigstens Teile der Komponenten der Vorrichtungen bedeckt. Das Gussmaterial kann irgendein geeignetes thermoplastisches oder wärmeaushärtendes Material sein. Zum Bedecken der Komponenten mit dem Gussmaterial können verschiedene Techniken, z.B. Druckguss, Spritzguss, Pulverschmelzen oder Nasspressen, genutzt werden.
  • Jede der Vorrichtungen weist eine Montageoberfläche auf. Die Montageoberfläche dient dazu, die Vorrichtung auf einer anderen Komponente, z.B. auf einer Leiterplatte wie etwa einer PCB (gedruckten Leiterplatte), zu montieren. Auf der Montageoberfläche können Außenkontaktelemente und insbesondere Außenkontaktoberflächen angeordnet sein, um die elektrische Kopplung der Vorrichtung mit der Komponente, auf der die Vorrichtung montiert wird, zu ermöglichen. Zum Herstellen einer elektrischen und insbesondere einer mechanischen Verbindung zwischen der Vorrichtung und der Komponente, auf der die Vorrichtung montiert wird, können Lötmittelablagerungen wie etwa Lötmittelkugeln oder andere geeignete Verbindungselemente verwendet werden.
  • 1 stellt schematisch eine Querschnittsansicht einer Vorrichtung 100 dar. Die Vorrichtung 100 enthält einen ersten Leistungshalbleiterchip 10 mit einer ersten Fläche 11 und mit einer zweiten Fläche 12. Auf der ersten Fläche 11 des ersten Leistungshalbleiterchips 10 ist eine erste Kontaktanschlussfläche 13 angeordnet und auf seiner zweiten Fläche 12 ist eine zweite Kontaktanschlussfläche 14 angeordnet. Der erste Leistungshalbleiterchip 10 ist so ausgelegt, dass die erste Kontaktanschlussfläche 13 frei liegt, d.h., dass die erste Kontaktanschlussfläche 13 von außerhalb der Vorrichtung 100 zugänglich ist und als ein Außenkontaktelement dient. An der zweiten Fläche 12 des ersten Leistungshalbleiterchips 10 ist eine erste Kontaktklammer 20 befestigt.
  • Ferner enthält die Vorrichtung 100 einen zweiten Leistungshalbleiterchip 30 mit einer ersten Fläche 31 und mit einer zweiten Fläche 32. Auf der ersten Fläche 31 des zweiten Leistungshalbleiterchips 30 ist eine erste Kontaktanschlussfläche 33 angeordnet und auf seiner zweiten Fläche 32 ist eine zweite Kontaktanschlussfläche 34 angeordnet. Auf der zweiten Fläche 32 des zweiten Leistungshalbleiterchips 30 ist eine zweite Kontaktklammer 40 befestigt.
  • 2A–2E, zusammen 2, veranschaulichen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Vorrichtung 200, die in 2E dargestellt ist. Die Vorrichtung 200 ist eine Implementierung der in 1 gezeigten Vorrichtung 100. Somit können die Einzelheiten der Vorrichtung 200, die im Folgenden beschrieben sind, gleichfalls auf die Vorrichtung 100 angewendet werden. Ähnliche oder gleiche Komponenten der Vorrichtungen 100 und 200 sind mit denselben Bezugszeichen bezeichnet.
  • 2A veranschaulicht schematisch einen ersten Leistungshalbleiterchip 10 in einer Querschnittsansicht (oben) und in einer Draufsicht (unten). Der erste Leistungshalbleiterchip 10 weist eine erste Fläche 11 und eine zweite Fläche 12, die der ersten Fläche 11 gegenüberliegt, auf. Auf der ersten Fläche 11 des ersten Leistungshalbleiterchips 10 ist eine erste Kontaktanschlussfläche 13 angeordnet und auf seiner zweiten Fläche 12 ist eine zweite Kontaktanschlussfläche 14 angeordnet. Die erste und die zweite Kontaktanschlussfläche 13, 14 sind Lastelektroden. Darüber hinaus weist der erste Leistungshalbleiterchip 10 auf seiner ersten Fläche 11 eine dritte Kontaktanschlussfläche 15 auf. Die dritte Kontaktanschlussfläche 15 ist eine Steuerelektrode.
  • Der erste Leistungshalbleiterchip 10 ist als ein Leistungstransistor, z.B. als ein Leistungs-MOSFET, -IGBT, -JFET oder als ein Leistungsbipolartransistor oder als eine Leistungsdiode konfiguriert. Im Fall eines Leistungs-MOSFET oder eines Leistungs-JFET ist die erste Kontaktanschlussfläche 13 eine Source-Elektrode, ist die zweite Kontaktanschlussfläche 14 eine Drain-Elektrode und ist die dritte Kontaktanschlussfläche 15 eine Gate-Elektrode. Im Fall eines IGBT ist die erste Kontaktanschlussfläche 13 eine Emitterelektrode, ist die zweite Kontaktanschlussfläche 14 eine Kollektorelektrode und ist die dritte Kontaktanschlussfläche 15 eine Gate-Elektrode. Im Fall eines Leistungsbipolartransistors ist die erste Kontaktanschlussfläche 13 eine Emitterelektrode, ist die zweite Kontaktanschlussfläche 14 eine Kollektorelektrode und ist die dritte Kontaktanschlussfläche 15 eine Basiselektrode. Im Fall einer Leistungsdiode sind die erste und die zweite Kontaktanschlussfläche 13, 14 eine Kathode und eine Anode und gibt es keine dritte Elektrode. Während des Betriebs können zwischen der ersten und der zweiten Kontaktanschlussfläche 13, 14 höhere Spannungen als 5, 50, 100, 500 oder 1000 V angelegt werden. Die an die dritte Kontaktanschlussfläche 15 angelegte Schaltfrequenz kann im Bereich von 1 kHz bis 100 MHz liegen, kann aber auch außerhalb dieses Bereichs liegen.
  • Der erste Leistungshalbleiterchip 10 enthält ein Halbleitersubstrat 16, das aus einem geeigneten Halbleitermaterial, z.B. Si, SiC, SiGe oder GaAs, hergestellt ist und n- und/oder p-dotierte Gebiete enthält. Jede der Kontaktanschlussflächen 13, 14 und 15 besteht aus einer oder aus mehreren Metallschichten, die auf das Halbleitersubstrat 16 aufgetragen sind. Die Metallschichten können mit irgendeiner gewünschten geometrischen Form und mit irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Metallschichten können z.B. die Form einer Schicht, die eine Fläche bedeckt, aufweisen. Als das Material kann irgendein gewünschtes Metall oder irgendeine gewünschte Metalllegierung, z.B. Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, verwendet werden. Jede der einzelnen Metallschichten kann eine spezifische Funktion aufweisen. Die Funktion einer der Metallschichten ist es, einen elektrischen Kontakt mit den dotierten Gebieten des Halbleitersubstrats 16 herzustellen. Eine weitere der Metallschichten fungiert als eine Diffusionssperre, die das Halbleitersubstrat 16 während eines Lötprozesses schützt. Eine weitere Funktion einer der Metallschichten ist die einer Haftschicht, die ermöglicht, dass eine weitere Metallschicht an dem Halbleitersubstrat 16 haftet. In einer Ausführungsform bestehen die Kontaktanschlussflächen 13–15 aus einer Aluminiumschicht mit einer Dicke von 5 µm, aus einer Titanschicht mit einer Dicke von 200 nm, aus einer Nickelschicht mit einer Dicke von 500 nm und aus einer Silberschicht mit einer Dicke von 200 nm.
  • In einer Ausführungsform bedeckt die zweite Kontaktanschlussfläche 14 die gesamte zweite Fläche 12 des ersten Leistungshalbleiterchips 10. Ein Abschnitt der ersten Fläche 11 des Leistungshalbleiterchips 10, der keinen Teil der ersten und der dritten Kontaktanschlussfläche 13, 15 bildet, kann von einer Passivierungsschicht bedeckt sein, die aus irgendeinem geeigneten dielektrischen Material, z.B. Polyimid oder Siliziumnitrid, hergestellt sein kann.
  • 2B veranschaulicht schematisch die Kontaktklammern 20 und 24 in einer Draufsicht (unten) und in einer Querschnittsansicht (oben) entlang der in der Draufsicht gezeigten Linie A-A'. Die Kontaktklammern 20, 24 sind über dem ersten Leistungshalbleiterchip 10 angeordnet. Die Kontaktklammer 20 weist an einem Ende Kontaktbereiche 21, 22 und an dem anderen Ende einen Kontaktbereich 23 auf. Der Kontaktbereich 21 liegt der zweiten Fläche 12 des ersten Leistungshalbleiterchips 10 gegenüber. Die Kontaktklammer 24 weist an einem Ende einen Kontaktbereich 25 und an dem anderen Ende einen Kontaktbereich 26 auf. Die Form der Kontaktklammern 20, 24 ist derart, dass die Kontaktbereiche 21, 22 und 25 auf der Seite der zweiten Fläche 12 des ersten Leistungshalbleiterchips 10 liegen, während die Kontaktbereiche 23, 26 auf der Seite der ersten Fläche 11 des ersten Leistungshalbleiterchips 10 liegen. Eine Entfernung d1 zwischen einer unteren Oberfläche des Halbleitersubstrats 16 und den Kontaktbereichen 23, 26 kann in dem Bereich von 100 bis 150 µm liegen.
  • Die Kontaktklammern 20, 24 sind aus einem Metall oder aus einer Metalllegierung, insbesondere aus Kupfer, Kupferlegierungen, Eisen-Nickel oder anderen geeigneten elektrisch leitenden Materialien, hergestellt. Die Formen der Kontaktklammern 20, 24 sind nicht auf irgendeine Größe oder geometrische Form beschränkt. Die Kontaktklammern 20, 24 können die wie beispielhaft in 2B dargestellte Form aufweisen, wobei aber irgendeine andere Form, z.B. eine S-Form, ebenfalls möglich ist. Die Kontaktklammern 20, 24 werden durch Prägen, Stanzen, Pressen, Schneiden, Sägen, Fräsen oder durch irgendeine andere geeignete Technik hergestellt. In einer Ausführungsform ist jede der Kontaktklammern 20, 24 einteilig ausgebildet, d.h. in einem Stück hergestellt. In einer Ausführungsform sind die Kontaktklammern 20, 24 durch Sperren (Stege) verknüpft. Die Sperren werden später während der Verarbeitung entfernt. In einer Ausführungsform sind weitere Leistungshalbleiterchips vorgesehen und sind über den weiteren Leistungshalbleiterchips weitere Kontaktklammern angeordnet. Diese Leistungshalbleiterchips und Kontaktklammern sind in 2B aus Klarheitsgründen nicht dargestellt.
  • In einer Ausführungsform wird die Kontaktklammer 20 durch Diffusionsweichlöten mit dem ersten Leistungshalbleiterchip 10 elektrisch und mechanisch gekoppelt. Dafür wird auf der zweiten Kontaktanschlussfläche 14 oder alternativ auf der zweiten Kontaktanschlussfläche 14 und auf dem Kontaktbereich 21 der Kontaktklammer 20 ein Lötmaterial abgelagert. In einer Ausführungsform wird das Lötmaterial auf der zweiten Kontaktanschlussfläche 14 abgelagert, wenn der erste Leistungshalbleiterchip 10 noch in dem Wafer-Verbund ist, d.h., wird das Lötmaterial auf dem Halbleiter-Wafer abgelagert, bevor der Halbleiter-Wafer vereinzelt wird, um einzelne Halbleiterchips zu erzeugen. In einer Ausführungsform besteht das Lötmaterial aus AuSn, AgSn, CuSn, Sn, AuIn, AgIn, AuSi oder CuIn.
  • In einer Ausführungsform werden sowohl der erste Leistungshalbleiterchip 10 als auch die Kontaktklammer 20 in einem Ofen angeordnet und auf eine geeignete Temperatur erwärmt, um das Lötmaterial zu schmelzen. Während des Lötprozesses kann die Kontaktklammer 20 für eine geeignete Zeitdauer auf den ersten Leistungshalbleiterchip 10 gedrückt werden. Daraufhin erzeugt das Lötmaterial zwischen der Kontaktklammer 20 und dem ersten Leistungshalbleiterchip 10 eine Metallverbindung, die durch die Tatsache, dass das Lötmaterial mit den hochschmelzenden Materialien der Kontaktklammer 20 und des ersten Leistungshalbleiterchips 10 eine temperaturbeständige und mechanisch hochstabile intermetallische Phase bildet, bei hohen Temperaturen beständig ist. Die intermetallische Phase weist eine höhere Schmelztemperatur als das zum Erzeugen der intermetallischen Phase verwendete Lötmaterial auf. In dem Prozess wird das niedrigschmelzende Lötmaterial vollständig umgewandelt, d.h., geht es vollständig in die intermetallische Phase über.
  • In einer Ausführungsform wird die Kontaktklammer 20 durch Weichlöten elektrisch und mechanisch mit dem ersten Leistungshalbleiterchip 10 gekoppelt. In diesem Fall können SnPb, SnCuAg oder SnAgSb als das Lötmaterial verwendet werden. Als eine Alternative zu einem Lötmaterial wird zum Montieren der Kontaktklammer 20 auf dem ersten Leistungshalbleiterchip 10 ein elektrisch leitender Klebstoff oder eine Paste, die Metallnanopartikel enthält, verwendet. Der elektrisch leitende Klebstoff kann auf der Grundlage von Epoxidharzen sein und mit Gold, Silber, Nickel oder Kupfer angereichert sein, um die elektrische Leitfähigkeit zu erzeugen. Der Klebstoff kann auf eine bestimmte Temperatur erwärmt werden, um den Klebstoff auszuhärten. Die Metallnanopartikel können z.B. aus Silber, Gold, Kupfer, Zinn oder Nickel hergestellt sein. Wenigstens ein Bruchteil der Metallpartikel, z.B. mehr als 20% oder 30% oder 40% oder 50% oder 60% oder 70% oder 80% der Metallpartikel, weisen Durchmesser kleiner als 100 nm oder 50 nm oder 10 nm auf. Die Metallnanopartikel werden auf eine Temperatur unter der Schmelztemperatur des Metalls, aus dem sie bestehen, erwärmt. Allerdings ist die Temperatur hoch genug, um einen Sinterprozess zu initiieren und dadurch zwischen der Kontaktklammer 20 und der zweiten Kontaktanschlussfläche 14 des ersten Leistungshalbleiterchips 10 eine Sinterschicht der Metallnanopartikel auszubilden.
  • 2C stellt schematisch einen zweiten Leistungshalbleiterchip 30 mit einer ersten Fläche 31 und mit einer zweiten Fläche 32, die der ersten Fläche 31 gegenüberliegt, dar. Auf der ersten Fläche 31 des zweiten Leistungshalbleiterchips 30 ist eine erste Kontaktanschlussfläche 33 angeordnet und auf seiner zweiten Fläche 32 ist eine zweite Kontaktanschlussfläche 34 angeordnet. Die erste und die zweite Kontaktanschlussfläche 33, 34 sind Lastelektroden. Darüber hinaus weist der zweite Leistungshalbleiterchip 30 auf seiner ersten Fläche 31 eine dritte Kontaktanschlussfläche 35 auf. Die dritte Kontaktanschlussfläche 35 ist eine Steuerelektrode. Der zweite Leistungshalbleiterchip 30 ist über den Kontaktklammern 20, 24 angeordnet, wobei seine erste Kontaktanschlussfläche 33 dem Kontaktbereich 22 der Kontaktklammer 20 gegenüberliegt und seine dritte Kontaktanschlussfläche 35 dem Kontaktbereich 25 der Kontaktklammer 24 gegenüberliegt. Wie oben beschrieben wurde, wird zum elektrischen und mechanischen Koppeln des zweiten Leistungshalbleiterchips 30 mit den Kontaktklammern 20, 24 Diffusionsweichlöten oder Weichlöten oder ein elektrisch leitender Klebstoff oder eine Paste, die Metallnanopartikel enthält, verwendet. Die Kontaktklammer 20 koppelt die erste Kontaktanschlussfläche 33 des zweiten Leistungshalbleiterchips 30 elektrisch mit der zweiten Kontaktanschlussfläche 14 des ersten Leistungshalbleiterchips 10.
  • Der zweite Leistungshalbleiterchip 30 ist als ein Leistungstransistor, z.B. als ein Leistungs-MOSFET, -IGBT, -JFET oder als ein Leistungsbipolartransistor oder als eine Leistungsdiode, konfiguriert. Im Fall eines Leistungs-MOSFET oder eines JFET ist die erste Kontaktanschlussfläche 33 eine Source-Elektrode, ist die zweite Kontaktanschlussfläche 34 eine Drain-Elektrode und ist die dritte Kontaktanschlussfläche 35 eine Gate-Elektrode. Im Fall eines IGBT ist die erste Kontaktanschlussfläche 33 eine Emitterelektrode, ist die zweite Kontaktanschlussfläche 34 eine Kollektorelektrode und ist die dritte Kontaktanschlussfläche 35 eine Gate-Elektrode. Im Fall eines Leistungsbipolartransistors ist die erste Kontaktanschlussfläche 33 eine Emitterelektrode, ist die zweite Kontaktanschlussfläche 34 eine Kollektorelektrode und ist die dritte Kontaktanschlussfläche 35 eine Basiselektrode. Im Fall einer Leistungsdiode sind die erste und die zweite Kontaktanschlussfläche 33, 34 eine Kathode und eine Anode und gibt es keine dritte Elektrode. Während des Betriebs können zwischen der ersten und der zweiten Kontaktanschlussfläche 33, 34 höhere Spannungen als 5, 50, 100, 500 oder 1000 V angelegt werden. Die an die dritte Kontaktanschlussfläche 35 angelegte Schaltfrequenz kann im Bereich von 1 kHz bis 100 MHz liegen, kann aber ebenfalls außerhalb dieses Bereichs liegen.
  • Der zweite Leistungshalbleiterchip 30 enthält ein Halbleitersubstrat 36, das aus einem geeigneten Halbleitermaterial, z.B. Si, SiC, SiGe, GaAs, hergestellt ist und n- und/oder p-dotierte Gebiete enthält. Jede der Kontaktanschlussflächen 33, 34 und 35 besteht aus einer oder mehreren Metallschichten, die auf das Halbleitersubstrat 36 des zweiten Leistungshalbleiterchips 30 aufgetragen sind.
  • 2D veranschaulicht schematisch eine Kontaktklammer 40 in einer Draufsicht (unten) und in einer Querschnittsansicht (oben) entlang der in der Draufsicht gezeigten Linie B-B'. Die Kontaktklammer 40 ist über dem zweiten Leistungshalbleiterchip 30 angeordnet. Die Kontaktklammer 40 weist an einem Ende einen Kontaktbereich 41, der der zweiten Fläche 32 des zweiten Leistungshalbleiterchips 30 gegenüberliegt, und an dem anderen Ende einen Kontaktbereich 42 auf. Die Form der Kontaktklammer 40 ist derart, dass der Kontaktbereich 41 auf der Seite der zweiten Fläche 32 des zweiten Leistungshalbleiterchips 30 liegt, während der Kontaktbereich 42 auf der Seite der ersten Fläche 11 des ersten Leistungshalbleiterchips 10 liegt.
  • Die Kontaktklammer 40 ist aus einem Metall oder aus einer Metalllegierung, insbesondere Kupfer, Kupferlegierungen, Eisen-Nickel oder anderen geeigneten elektrisch leitenden Materialien, hergestellt. Die Form der Kontaktklammer 40 ist nicht auf irgendeine Größe oder geometrische Form beschränkt. Die Kontaktklammer 40 kann die wie beispielhaft in 2D dargestellte Form aufweisen, wobei aber irgendeine andere Form ebenfalls möglich ist. Die Kontaktklammer 40 wird durch Prägen, Stanzen, Pressen, Schneiden, Sägen, Fräsen oder irgendeine andere geeignete Technik hergestellt. In einer Ausführungsform ist die Kontaktklammer 40 einteilig ausgebildet, d.h. in einem Stück hergestellt. Zum elektrischen und mechanischen Koppeln des Kontaktbereichs 41 der Kontaktklammer 40 mit der zweiten Kontaktanschlussfläche 34 des zweiten Leistungshalbleiterchips 30 wird wie oben beschrieben Diffusionsweichlöten oder Weichlöten oder ein elektrisch leitender Klebstoff oder eine Paste, die Metallnanopartikel enthält, verwendet.
  • 2E stellt schematisch ein Gussmaterial 43 dar, das die Komponenten der Vorrichtung 200 kapselt. Das Gussmaterial 43 kann irgendeinen Abschnitt der Vorrichtung 200 kapseln, lässt aber in einer Ausführungsform die obere Oberfläche der Kontaktklammer 40, die Kontaktanschlussflächen 13, 15 und die Kontaktbereiche 23, 26 und 42 unbedeckt. In einer Ausführungsform bedeckt das Gussmaterial 43 ebenfalls die obere Oberfläche der Kontaktklammer 40. In einer Ausführungsform ist das Gussmaterial 43 weggelassen.
  • Das Gussmaterial 43 kann aus irgendeinem geeigneten thermoplastischen oder wärmeaushärtenden Material gebildet sein, wobei es insbesondere aus einem Material gebildet sein kann, das üblicherweise in der modernen Halbleiterkapselungstechnologie verwendet wird. Zum Bedecken der Komponenten der Vorrichtung 200 mit dem Gussmaterial 43 können verschiedene Techniken, z.B. Druckguss, Spritzguss, Pulverschmelzen oder Nasspressen, genutzt werden.
  • Die Kontaktanschlussflächen 13, 15 des ersten Leistungshalbleiterchips 10, der Kontaktbereich 23 der Kontaktklammer 20, der Kontaktbereich 26 der Kontaktklammer 24 und der Kontaktbereich 42 der Kontaktklammer 40 liegen bei einer Oberfläche 44 der Vorrichtung 200 von dem Gussmaterial 43 frei und dienen als Außenkontaktelemente der Vorrichtung 200. Die Oberfläche 44 ist eine Montageoberfläche, die zum Montieren der Vorrichtung 200 an einer anderen Komponente, z.B. einer Leiterplatte, dient. Die Außenkontaktelemente 13, 15, 23, 26 und 42 sind auf der Montageoberfläche 44 angeordnet und von außerhalb der Vorrichtung 200 zugänglich, um zu ermöglichen, dass die Vorrichtung 200 mit der Komponente, an der die Vorrichtung 200 montiert wird, elektrisch gekoppelt wird. In einer Ausführungsform bilden die Kontaktbereiche 23, 26 und 42 eine gemeinsame Ebene. In einer Ausführungsform ist auf den Kontaktanschlussflächen 13, 15 Lötmaterial abgelagert. Insbesondere ist auf den Kontaktbereichen 23, 26 und 42 ebenfalls Lötmaterial abgelagert.
  • Die Vorrichtung 200 enthält keinen Leiterrahmen. Somit ist der erste Leistungshalbleiterchip 10 nicht auf einem Leiterrahmen oder auf einem anderen elektrisch leitenden Substrat montiert. Im Gegensatz dazu liegt die erste Fläche 11 des ersten Leistungshalbleiterchips 10, die die Kontaktanschlussflächen 13, 15 enthält, frei und ist von außerhalb der Vorrichtung 200 zugänglich. Im Vergleich zu Vorrichtungen, die einen Leiterrahmen enthalten, weist die Vorrichtung 200 eine kleinere Dicke auf. Da die Vorrichtung direkt auf der Leiterplatte montiert ist, was die thermische und die elektrische Kopplung zwischen der Vorrichtung 200 und der Leiterplatte verbessert, verringert das Weglassen des Leiterrahmens ebenfalls den thermischen und den elektrischen Widerstand zwischen der Vorrichtung 200 und der Leiterplatte. Ferner gibt es keine durch unterschiedliche Wärmeausdehnungskoeffizienten des Halbleitermaterials und des Leiterrahmens verursachten Probleme. Ferner verringert das Stapeln der Komponenten der Vorrichtung 200, insbesondere der Leistungshalbleiterchips 10, 30, übereinander außerdem die Grundfläche der Vorrichtung 200.
  • Vor oder nach der Kapselung mit dem Gussmaterial 43 werden die einzelnen Vorrichtungen 200 durch Sägen oder Schneiden der Sperren zwischen den Kontaktklammern voneinander getrennt.
  • Die 3A–3D, zusammen 3, veranschaulichen schematisch ein weiteres Verfahren zur Herstellung einer Vorrichtung 300, die in 3D dargestellt ist.
  • 3A stellt schematisch eine Kontaktklammer 50 in einer Draufsicht (unten) und in einer Querschnittsansicht (oben) entlang der in der Draufsicht gezeigten Linie A-A' dar. Die Kontaktklammer 50 ist über dem ersten Leistungshalbleiterchip 10 angeordnet, der gleich oder wenigstens ähnlich dem oben in Verbindung mit 2 beschriebenen ersten Leistungshalbleiterchip 10 ist. Die Kontaktklammer 50 weist an einem Ende Kontaktbereiche 51, 52 und an dem anderen Ende einen Kontaktbereich 53 auf. Der Kontaktbereich 51 liegt der zweiten Fläche 12 des ersten Leistungshalbleiterchips 10 gegenüber. Die Form der Kontaktklammer 50 ist derart, dass die Kontaktbereiche 51, 52 auf der Seite der zweiten Fläche 12 des ersten Leistungshalbleiterchips 10 liegen, während der Kontaktbereich 53 auf der Seite der ersten Fläche 11 des ersten Leistungshalbleiterchips 10 liegt.
  • Die Kontaktklammer 50 ist aus einem Metall oder aus einer Metalllegierung, insbesondere Kupfer, Kupferlegierungen, Eisen-Nickel oder anderen geeigneten elektrisch leitenden Materialien, hergestellt. Die Form der Kontaktklammern 50 ist nicht auf irgendeine Größe oder geometrische Form beschränkt. Die Kontaktklammer 50 kann die wie beispielhaft in 3A dargestellte Form aufweisen, wobei aber irgendeine andere Form, z.B. eine S-Form, ebenfalls möglich ist. Die Kontaktklammer 50 wird durch Prägen, Stanzen, Pressen, Schneiden, Sägen, Fräsen oder durch irgendeine andere geeignete Technik hergestellt. In einer Ausführungsform ist die Kontaktklammer 50 einteilig ausgebildet, d.h. in einem Stück hergestellt. Zum elektrischen und mechanischen Koppeln des Kontaktbereichs 51 der Kontaktklammer 50 mit der zweiten Kontaktanschlussfläche 14 des ersten Leistungshalbleiterchips 10 wird wie beschrieben Diffusionsweichlöten oder Weichlöten oder ein elektrisch leitender Klebstoff oder eine Paste, die Metallnanopartikel enthält, verwendet.
  • 3B stellt schematisch einen zweiten Leistungshalbleiterchip 60 mit einer ersten Fläche 61 und mit einer zweiten Fläche 62, die der ersten Fläche 61 gegenüberliegt, dar. Auf der ersten Fläche 61 des zweiten Leistungshalbleiterchips 60 ist eine erste Kontaktanschlussfläche 63 angeordnet und auf seiner zweiten Fläche 62 ist eine zweite Kontaktanschlussfläche 64 angeordnet. Die erste und die zweite Kontaktanschlussfläche 63, 64 sind Lastelektroden. Darüber hinaus weist der zweite Leistungshalbleiterchip 60 eine dritte Kontaktanschlussfläche 65 auf. Im Gegensatz zu dem oben in Verbindung mit 2 beschriebenen zweiten Leistungshalbleiterchip 30 liegt die dritte Kontaktanschlussfläche 65 auf der zweiten Fläche 62 des zweiten Leistungshalbleiterchips 60. Die dritte Kontaktanschlussfläche 65 ist eine Steuerelektrode. Der zweite Leistungshalbleiterchip 60 ist über der Kontaktklammer 50 angeordnet, wobei seine erste Kontaktanschlussfläche 63 dem Kontaktbereich 52 der Kontaktklammer 50 gegenüberliegt. Zum elektrischen und mechanischen Koppeln des zweiten Leistungshalbleiterchips 60 mit der Kontaktklammer 50 wird wie oben beschrieben Diffusionsweichlöten oder Weichlöten oder ein elektrisch leitender Klebstoff oder eine Paste, die Metallnanopartikel enthält, verwendet. Die Kontaktklammer 50 koppelt die erste Kontaktanschlussfläche 63 des zweiten Leistungshalbleiterchips 60 elektrisch mit der zweiten Kontaktanschlussfläche 14 des ersten Leistungshalbleiterchips 10.
  • Der zweite Leistungshalbleiterchip 60 ist als ein Leistungstransistor, z.B. als ein Leistungs-MOSFET, -IGBT, -JFET oder als ein Leistungsbipolartransistor oder als eine Leistungsdiode, konfiguriert. Im Fall eines Leistungs-MOSFET oder eines JFET ist die erste Kontaktanschlussfläche 63 eine Source-Elektrode, ist die zweite Kontaktanschlussfläche 64 eine Drain-Elektrode und ist die dritte Kontaktanschlussfläche 65 eine Gate-Elektrode. Im Fall eines IGBT ist die erste Kontaktanschlussfläche 63 eine Emitterelektrode, ist die zweite Kontaktanschlussfläche 64 eine Kollektorelektrode und ist die dritte Kontaktanschlussfläche 65 eine Gate-Elektrode. Im Fall eines Leistungsbipolartransistors ist die erste Kontaktanschlussfläche 63 eine Emitterelektrode, ist die zweite Kontaktanschlussfläche 64 eine Kollektorelektrode und ist die dritte Kontaktanschlussfläche 65 eine Basiselektrode. Im Fall einer Leistungsdiode sind die erste und die zweite Kontaktanschlussfläche 63, 64 eine Kathode und eine Anode und gibt es keine dritte Elektrode. Während des Betriebs können zwischen der ersten und der zweiten Kontaktanschlussfläche 63, 64 höhere Spannungen als 5, 50, 100, 500 oder 1000 V angelegt werden. Die an die dritte Kontaktanschlussfläche 65 angelegte Schaltfrequenz kann im Bereich von 1 kHz bis 100 MHz liegen, kann aber auch außerhalb dieses Bereichs liegen.
  • Der zweite Leistungshalbleiterchip 60 enthält ein Halbleitersubstrat 66, das aus einem geeigneten Halbleitermaterial, z.B. Si, SiC, SiGe, GaAs, hergestellt ist und n- und/oder p-dotierte Gebiete enthält. Jede der Kontaktanschlussflächen 63, 64 und 65 besteht aus einer oder aus mehreren Metallschichten, die auf das Halbleitersubstrat 66 des zweiten Leistungshalbleiterchips 60 aufgetragen sind.
  • 3C veranschaulicht schematisch Kontaktklammern 70, 73 in einer Draufsicht (unten), in einer Querschnittsansicht (oben) entlang der in der Draufsicht gezeigten Linie A-A' und in einer Querschnittsansicht (Mitte) entlang der in der Draufsicht gezeigten Linie B-B'. Die Kontaktklammern 70, 73 sind über dem zweiten Leistungshalbleiterchip 60 angeordnet. Die Kontaktklammer 70 weist an einem Ende, das der zweiten Kontaktanschlussfläche 64 des zweiten Leistungshalbleiterchips 60 gegenüberliegt, einen Kontaktbereich 71 und an dem anderen Ende einen Kontaktbereich 72 auf. Die Kontaktklammer 73 weist an einem Ende, das der dritten Kontaktanschlussfläche 65 des zweiten Leistungshalbleiterchips 60 gegenüberliegt, einen Kontaktbereich 74 und an dem anderen Ende einen Kontaktbereich 75 auf. Die Formen der Kontaktklammern 70, 73 sind derart, dass die Kontaktbereiche 71, 74 auf der Seite der zweiten Fläche 62 des zweiten Leistungshalbleiterchips 60 liegen, während die Kontaktanschlussflächen 72, 75 auf der Seite der ersten Fläche 11 des ersten Leistungshalbleiterchips 10 liegen.
  • Die Kontaktklammern 70, 73 sind aus einem Metall oder aus einer Metalllegierung, insbesondere aus Kupfer, Kupferlegierungen, Eisen-Nickel oder anderen geeigneten elektrisch leitenden Materialien, hergestellt. Die Formen der Kontaktklammern 70, 73 sind nicht auf irgendeine Größe oder geometrische Form beschränkt. Die Kontaktklammern 70, 73 können die wie beispielhaft in 3C dargestellte Form aufweisen, wobei aber irgendwelche anderen Formen, z.B. eine S-Form, möglich sind. Die Kontaktklammern 70, 73 werden durch Prägen, Stanzen, Pressen, Schneiden, Sägen, Fräsen oder durch irgendeine andere geeignete Technik hergestellt. In einer Ausführungsform ist jede der Kontaktklammern 70, 73 einteilig ausgebildet, d.h. in einem Stück hergestellt. Zum elektrischen und mechanischen Koppeln des Kontaktbereichs 71 der Kontaktklammer 70 mit der zweiten Kontaktanschlussfläche 64 des zweiten Leistungshalbleiterchips 60 und des Kontaktbereichs 74 der Kontaktklammer 73 mit der dritten Kontaktanschlussfläche 65 des zweiten Leistungshalbleiterchips 60 wird wie oben beschrieben Diffusionsweichlöten oder Weichlöten oder ein elektrisch leitender Klebstoff oder eine Paste, die Metallnanopartikel enthält, verwendet.
  • 3D veranschaulicht schematisch ein Gussmaterial 76, das die Komponenten der Vorrichtung 300 kapselt. Das Gussmaterial 76 kann irgendeinen Abschnitt der Vorrichtung 300 kapseln, lässt aber in einer Ausführungsform die oberen Oberflächen der Kontaktklammern 70, 73, die Kontaktanschlussflächen 13, 15 und die Kontaktbereiche 53, 72 und 75 unbedeckt. In einer Ausführungsform bedeckt das Gussmaterial 76 ebenfalls die oberen Oberflächen der Kontaktklammern 70, 73. In einer Ausführungsform ist das Gussmaterial 76 weggelassen.
  • Das Gussmaterial 76 kann aus irgendeinem geeigneten thermoplastischen oder wärmeaushärtenden Material gebildet sein und kann insbesondere aus einem Material gebildet sein kann, das üblicherweise in der modernen Halbleiterkapselungstechnologie verwendet wird. Zum Bedecken der Komponenten der Vorrichtung 300 mit dem Gussmaterial 76 können verschiedene Techniken, z.B. Druckguss, Spritzguss, Pulverschmelzen und Nasspressen, genutzt werden.
  • Die Kontaktanschlussflächen 13, 15 des ersten Leistungshalbleiterchips 10, der Kontaktbereich 53 der Kontaktklammer 50, der Kontaktbereich 72 der Kontaktklammer 70 und der Kontaktbereich 75 der Kontaktklammer 73 liegen bei der Oberfläche 77 der Vorrichtung 300 von dem Gussmaterial 76 frei und dienen als Außenkontaktelemente der Vorrichtung 300. Die Oberfläche 77 ist eine Montageoberfläche, die zum Montieren der Vorrichtung 300 an einer anderen Komponente, z.B. an einer Leiterplatte, dient. Die Außenkontaktelemente 13, 15, 53, 72 und 75 sind auf der Montageoberfläche 77 angeordnet und sind von außerhalb der Vorrichtung 300 zugänglich, um zu ermöglichen, dass die Vorrichtung 300 mit der Komponente, an der die Vorrichtung 300 montiert wird, elektrisch gekoppelt wird. In einer Ausführungsform bilden die Kontaktbereiche 53, 72 und 75 eine gemeinsame Ebene. In einer Ausführungsform wird Lötmaterial auf den Kontaktanschlussflächen 13, 15 abgelagert. Insbesondere kann Lötmaterial ebenfalls auf den Kontaktbereichen 53, 72 und 75 abgelagert werden. Die Vorrichtung 300 enthält keinen Leiterrahmen, auf dem der erste Leistungshalbleiterchip 10 montiert ist.
  • Die 4 und 5 stellen schematisch Querschnittsansichten von Systemen 400 und 500, die die auf einer Leiterplatte 80 montierten Vorrichtungen 200 bzw. 300 enthalten, dar. Die Leiterplatte 80 ist eine PCB und enthält Kontaktanschlussflächen 81. Die Vorrichtungen 200 und 300 sind auf der Leiterplatte 80 montiert, wobei ihre Montageoberflächen 44 bzw. 77 der Leiterplatte 80 gegenüberliegen. Die Außenkontaktelemente 13, 15, 23, 26 und 42 der Vorrichtung 200 und die Außenkontaktoberflächen 13, 15, 53, 72 und 75 der Vorrichtung 300 sind unter Verwendung der Lötmittelablagerungen 82 auf den Kontaktanschlussflächen 81 der Leiterplatte 80 befestigt. In einer Ausführungsform sind an den oberen Oberflächen der Vorrichtungen 200 und 300 Wärmesenken befestigt.
  • 6 zeigt eine Grundschaltung 600 einer Halbbrückenschaltung, die zwischen zwei Knoten N1 und N2 angeordnet ist. Die Halbbrückenschaltung besteht aus zwei Schaltern S1 und S2, die in Reihe geschaltet sind. Die Leistungshalbleiterchips 10 und 30 der Vorrichtung 200 und die Leistungshalbleiterchips 10 und 60 der Vorrichtung 300 können als die Schalter S1 bzw. S2 implementiert sein. An die Knoten N1 und N2 können konstante elektrische Potentiale angelegt werden. Zum Beispiel kann an den Knoten N1 ein hohes Potential wie etwa 10, 50, 100, 200, 500 oder 1000 V oder irgendein anderes Potential angelegt werden und kann an den Knoten N2 ein tiefes elektrisches Potential, z.B. 0 V, angelegt werden. Die Schalter S1 und S2 können mit Frequenzen in dem Bereich von 1 kHz bis 100 MHz geschaltet werden, wobei die Schaltfrequenzen aber ebenfalls außerhalb dieses Bereichs liegen können. Das heißt, dass an einen zwischen den Schaltern S1 und S2 angeordneten Knoten N3 während des Betriebs der Halbbrücke ein veränderliches elektrisches Potential angelegt wird. Das Potential des Knotens N3 variiert in dem Bereich zwischen dem tiefen und dem hohen elektrischen Potential.
  • Die Halbbrückenschaltung kann z.B. in elektronischen Schaltungen zum Umrichten von Gleichspannungen, sogenannten Gleichstromumrichtern, implementiert werden. Gleichstromumrichter können zum Umrichten einer Eingangsgleichspannung, die durch eine Batterie oder durch eine nachladbare Batterie bereitgestellt wird, in eine Ausgangsgleichspannung, die an die Anforderung nachgeschalteter elektronischer Schaltungen angepasst ist, verwendet werden. Gleichstromumrichter können als Abwärtsumrichter, in denen die Ausgangsspannung kleiner als die Eingangspannung ist, oder als Aufwärtsumrichter, in denen die Ausgangsspannung höher als die Eingangspannung ist, verkörpert werden. An Gleichstromumrichter können Frequenzen von mehreren MHz oder höher angelegt werden. Darüber hinaus können durch die Gleichstromumrichter Ströme von bis zu 50 A oder noch höher fließen.
  • Obwohl ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung in Bezug auf nur eine von mehreren Implementierungen offenbart worden sein kann, kann ein solches Merkmal oder ein solcher Aspekt außerdem mit einem oder mit mehreren weiteren Merkmalen oder Aspekten der anderen Implementierungen, wie es für irgendeine gegebene oder bestimmte Anwendung gewünscht und vorteilhaft sein kann, kombiniert werden. Darüber hinaus sollen die Begriffe "enthalten", "aufweisen", "mit" oder andere Änderungen davon in dem Umfang, in dem sie entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet sind, in ähnlicher Weise wie der Begriff "umfassen" einschließend sein. Darüber hinaus können Ausführungsformen der Erfindung selbstverständlich in diskreten Schaltungen, in teilweise integrierten Schaltungen oder in vollständig integrierten Schaltungen oder in Programmmitteln implementiert werden. Außerdem ist der Begriff "beispielhaft" nicht als am besten oder optimal, sondern lediglich als ein Beispiel gedacht. Außerdem sollte gewürdigt werden, dass Merkmale und/oder Elemente, die hier gezeigt sind, zur Einfachheit und Leichtigkeit des Verständnisses mit bestimmten Dimensionen relativ zueinander dargestellt sind und dass sich tatsächliche Abmessungen wesentlich von den hier dargestellten unterscheiden können.
  • Obwohl hier spezifische Ausführungsformen dargestellt und beschrieben sind, wird vom Durchschnittsfachmann auf dem Gebiet gewürdigt werden, dass für die spezifischen gezeigten und beschriebenen Ausführungsformen eine Vielzahl alternativer und/oder äquivalenter Implementierungen ersetzt werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll irgendwelche Anpassungen oder Änderungen der hier diskutierten spezifischen Ausführungsformen umfassen. Somit soll diese Erfindung nur durch die Ansprüche und ihre Entsprechungen beschränkt sein.

Claims (26)

  1. Vorrichtung, die Folgendes umfasst: einen ersten Leistungshalbleiterchip mit einer ersten Fläche und mit einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei auf der ersten Fläche eine erste Kontaktanschlussfläche angeordnet ist, wobei die erste Kontaktanschlussfläche eine Außenkontaktanschlussfläche ist; eine erste Kontaktklammer, die an der zweiten Fläche des ersten Leistungshalbleiterchips befestigt ist; einen zweiten Leistungshalbleiterchip, der an der ersten Kontaktklammer befestigt ist; und eine zweite Kontaktklammer, die an dem zweiten Leistungshalbleiterchip befestigt ist.
  2. Vorrichtung nach Anspruch 1, wobei die erste Kontaktanschlussfläche des ersten Leistungshalbleiterchips von außerhalb der Vorrichtung zugänglich ist.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei der erste Leistungshalbleiterchip eine zweite Kontaktanschlussfläche aufweist, die auf der zweiten Fläche angeordnet ist.
  4. Vorrichtung nach Anspruch 3, wobei die zweite Kontaktanschlussfläche des ersten Leistungshalbleiterchips mit der ersten Kontaktklammer elektrisch gekoppelt ist.
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, wobei der erste Leistungshalbleiterchip eine dritte Kontaktanschlussfläche aufweist, die auf der ersten Fläche angeordnet ist, und wobei die dritte Kontaktanschlussfläche eine weitere Außenkontaktanschlussfläche ist.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei der zweite Leistungshalbleiter eine erste Fläche und eine zweite Fläche, die der ersten Fläche gegenüberliegt, aufweist, wobei auf der ersten Fläche eine erste Kontaktanschlussfläche angeordnet ist und auf der zweiten Fläche eine zweite Kontaktanschlussfläche angeordnet ist.
  7. Vorrichtung nach Anspruch 6, wobei die erste Fläche des zweiten Leistungshalbleiterchips der ersten Kontaktklammer gegenüberliegt, die zweite Fläche des zweiten Leistungshalbleiterchips der zweiten Kontaktklammer gegenüberliegt, die erste Kontaktanschlussfläche des zweiten Leistungshalbleiterchips mit der ersten Kontaktklammer elektrisch gekoppelt ist, und die zweite Kontaktanschlussfläche des zweiten Leistungshalbleiterchips mit der zweiten Kontaktklammer elektrisch gekoppelt ist.
  8. Vorrichtung nach Anspruch 7, die ferner eine dritte Kontaktklammer umfasst.
  9. Vorrichtung nach Anspruch 8, wobei der zweite Leistungshalbleiterchip eine dritte Kontaktanschlussfläche aufweist, die auf der ersten Fläche des zweiten Leistungshalbleiterchips angeordnet ist, und wobei die dritte Kontaktanschlussfläche des zweiten Leistungshalbleiterchips mit der dritten Kontaktklammer elektrisch gekoppelt ist.
  10. Vorrichtung nach Anspruch 9, wobei die erste, die zweite und die dritte Kontaktanschlussfläche des zweiten Leistungshalbleiterchips in dieser Reihenfolge die Source-, die Drain- und die Gate-Elektrode sind.
  11. Vorrichtung nach der Ansprüche 8 bis 10, wobei der zweite Leistungshalbleiterchip eine dritte Kontaktanschlussfläche aufweist, die auf der zweiten Fläche des zweiten Leistungshalbleiterchips angeordnet ist, und die dritte Kontaktanschlussfläche des zweiten Leistungshalbleiterchips mit der dritten Kontaktklammer elektrisch gekoppelt ist.
  12. Vorrichtung nach Anspruch 11, wobei die erste, die zweite und die dritte Kontaktanschlussfläche des zweiten Leistungshalbleiterchips in dieser Reihenfolge die Source-, die Drain- und die Gate-Elektrode sind.
  13. Vorrichtung nach der Ansprüche 1 bis 12, wobei der erste Leistungshalbleiterchip einen Leistungs-MOSFET, einen IGBT, einen JFET, einen Leistungsbipolartransistor oder eine Leistungsdiode umfasst.
  14. Vorrichtung nach der Ansprüche 1 bis 13, die ferner eine Montageoberfläche umfasst, wobei die erste Kontaktanschlussfläche des ersten Leistungshalbleiterchips bei der Montageoberfläche frei liegt.
  15. Vorrichtung nach Anspruch 14, wobei die Kontaktbereiche der ersten Kontaktklammer und der zweiten Kontaktklammer bei der Montageoberfläche frei liegen.
  16. Vorrichtung nach Anspruch 15, die ferner eine dritte Kontaktklammer umfasst, die mit dem zweiten Leistungshalbleiterchip gekoppelt ist, wobei ein Kontaktbereich der dritten Kontaktklammer bei der Montageoberfläche frei liegt.
  17. Vorrichtung nach einem der Ansprüche 1 bis 16, die ferner ein Kapselungsmaterial umfasst, das wenigstens Abschnitte des ersten und des zweiten Leistungshalbleiterchips und der ersten und der zweiten Kontaktklammer bedeckt, wobei eine Oberfläche der zweiten Kontaktklammer von dem Kapselungsmaterial frei liegt.
  18. Vorrichtung, die Folgendes umfasst: einen ersten Halbleiterchip mit einer ersten Fläche und mit einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei der erste Halbleiterchip auf der ersten Fläche eine erste Kontaktanschlussfläche und auf der zweiten Fläche eine zweite Kontaktanschlussfläche aufweist, wobei die erste Kontaktanschlussfläche von außerhalb der Vorrichtung zugänglich ist und als eine Außenkontaktanschlussfläche dient; eine erste Kontaktklammer, die an der zweiten Fläche des ersten Halbleiterchips befestigt ist, wobei die zweite Kontaktanschlussfläche des ersten Halbleiterchips mit der ersten Kontaktklammer elektrisch gekoppelt ist; einen zweiten Halbleiterchip mit einer ersten Fläche und mit einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei der zweite Halbleiterchip auf der ersten Fläche eine erste Kontaktanschlussfläche und auf der zweiten Fläche eine zweite Kontaktanschlussfläche aufweist, wobei die erste Fläche des zweiten Halbleiterchips an der ersten Kontaktklammer befestigt ist und die erste Kontaktanschlussfläche des zweiten Halbleiterchips mit der ersten Kontaktklammer elektrisch gekoppelt ist; und eine zweite Kontaktklammer, die an der zweiten Fläche des zweiten Halbleiterchips befestigt ist, wobei die zweite Kontaktanschlussfläche des zweiten Halbleiterchips mit der zweiten Kontaktklammer elektrisch gekoppelt ist.
  19. Vorrichtung, die Folgendes umfasst: einen ersten Leistungshalbleiterchip mit einer ersten Fläche und mit einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei der erste Leistungshalbleiterchip auf der ersten Fläche eine erste Kontaktanschlussfläche und auf der zweiten Fläche eine zweite Kontaktanschlussfläche aufweist, wobei die erste Kontaktanschlussfläche als eine Außenkontaktanschlussfläche dient; eine erste Kontaktklammer, die mit der zweiten Kontaktanschlussfläche des ersten Leistungshalbleiterchips elektrisch gekoppelt ist; einen zweiten Leistungshalbleiterchip mit einer ersten Fläche und mit einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei der zweite Leistungshalbleiterchip auf der ersten Fläche eine erste Kontaktanschlussfläche und auf der zweiten Fläche eine zweite Kontaktanschlussfläche aufweist und wobei die erste Kontaktanschlussfläche des zweiten Leistungshalbleiterchips mit der ersten Kontaktklammer elektrisch gekoppelt ist; und eine zweite Kontaktklammer, die mit der zweiten Kontaktanschlussfläche des zweiten Leistungshalbleiterchips elektrisch gekoppelt ist, wobei der erste und der zweite Leistungshalbleiterchip gekoppelt sind, um eine Halbbrückenschaltung zu bilden.
  20. System, das Folgendes umfasst: eine Vorrichtung, die Folgendes umfasst: einen ersten Leistungshalbleiterchip mit einer ersten Fläche und mit einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei auf der ersten Fläche eine erste Kontaktanschlussfläche angeordnet ist, wobei die erste Kontaktanschlussfläche eine Montageoberfläche der Vorrichtung definiert; eine erste Kontaktklammer, die an der zweiten Fläche des ersten Leistungshalbleiterchips befestigt ist; einen zweiten Leistungshalbleiterchip, der an der ersten Kontaktklammer befestigt ist; und eine zweite Kontaktklammer, die an dem zweiten Leistungshalbleiterchip befestigt ist; und eine Leiterplatte, wobei die Vorrichtung an der Leiterplatte montiert ist, wobei die Montageoberfläche der Leiterplatte gegenüberliegt.
  21. Verfahren, das Folgendes umfasst: Bereitstellen eines ersten Leistungshalbleiterchips mit einer ersten Fläche und mit einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei auf der ersten Fläche eine erste Kontaktanschlussfläche angeordnet ist, wobei die erste Fläche des ersten Leistungshalbleiterchips eine Montageoberfläche ist; Befestigen einer ersten Kontaktklammer an der zweiten Fläche des ersten Leistungshalbleiterchips; Befestigen eines zweiten Leistungshalbleiterchips an der ersten Kontaktklammer; Befestigen einer zweiten Kontaktklammer an dem zweiten Leistungshalbleiterchip; und Montieren des ersten Leistungshalbleiterchips an einer Leiterplatte, wobei die Montageoberfläche der Leiterplatte gegenüberliegt, nach dem Befestigen der zweiten Kontaktklammer an dem zweiten Leistungshalbleiterchip.
  22. Verfahren nach Anspruch 21, wobei das Befestigen der ersten Kontaktklammer an der zweiten Fläche des ersten Leistungshalbleiterchips Diffusionsweichlöten oder Weichlöten oder Kleben oder Sintern umfasst.
  23. Verfahren nach Anspruch 21 oder 22, wobei die Kontaktbereiche der ersten Kontaktklammer und der zweiten Kontaktklammer bei der Montageoberfläche frei liegen.
  24. Verfahren nach der Ansprüche 21 bis 23, das ferner das Befestigen einer dritten Kontaktklammer an dem zweiten Leistungshalbleiterchip umfasst.
  25. Verfahren nach Anspruch 24, wobei ein Kontaktbereich der dritten Kontaktklammer bei der Montageoberfläche frei liegt.
  26. Verfahren nach der Ansprüche 21 bis 25, wobei das Montieren des Leistungshalbleiterchips an der Leiterplatte das Löten der ersten Kontaktanschlussfläche des ersten Leistungshalbleiterchips an die Leiterplatte umfasst.
DE102012110494A 2011-11-04 2012-11-02 Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür Ceased DE102012110494A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/289,667 2011-11-04
US13/289,667 US9048338B2 (en) 2011-11-04 2011-11-04 Device including two power semiconductor chips and manufacturing thereof

Publications (1)

Publication Number Publication Date
DE102012110494A1 true DE102012110494A1 (de) 2013-05-08

Family

ID=48129057

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012110494A Ceased DE102012110494A1 (de) 2011-11-04 2012-11-02 Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür

Country Status (3)

Country Link
US (1) US9048338B2 (de)
CN (1) CN103094262B (de)
DE (1) DE102012110494A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013207507B3 (de) * 2013-04-25 2014-07-24 Conti Temic Microelectronic Gmbh Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
WO2014159469A1 (en) 2013-03-14 2014-10-02 Vishay-Siliconix Method for fabricating stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9595503B2 (en) 2010-09-09 2017-03-14 Vishay-Siliconix Dual lead frame semiconductor package and method of manufacture
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US10325838B2 (en) 2016-06-17 2019-06-18 Infineon Technologies Ag Semiconductor device fabricated by flux-free soldering

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883567B2 (en) * 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip
KR101388737B1 (ko) * 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US9412702B2 (en) * 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging
US9515060B2 (en) * 2013-03-20 2016-12-06 Infineon Technologies Austria Ag Multi-chip semiconductor power device
US9385107B2 (en) * 2013-08-05 2016-07-05 Infineon Technologies Ag Multichip device including a substrate
US9443787B2 (en) * 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
US9171828B2 (en) 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
KR101673680B1 (ko) * 2014-10-16 2016-11-07 현대자동차주식회사 전력 반도체 모듈 및 이의 제조 방법
CN104600047B (zh) * 2014-12-26 2017-11-14 珠海格力电器股份有限公司 功率模块及其封装方法
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator
EP3389090A1 (de) 2017-04-11 2018-10-17 ABB Schweiz AG Leistungselektronisches modul
US11276663B2 (en) * 2017-05-19 2022-03-15 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US11264351B2 (en) 2017-05-19 2022-03-01 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing chip module
FR3074011B1 (fr) * 2017-11-21 2019-12-20 Safran Electronics & Defense Module electrique de puissance
US10396018B2 (en) * 2017-11-27 2019-08-27 Infineon Technologies Ag Multi-phase half bridge driver package and methods of manufacture
US10580762B1 (en) * 2018-10-25 2020-03-03 Infineon Technologies Ag Integrated circuit (IC) chip arrangement
US11145575B2 (en) * 2018-11-07 2021-10-12 UTAC Headquarters Pte. Ltd. Conductive bonding layer with spacers between a package substrate and chip
US11600498B2 (en) * 2019-12-31 2023-03-07 Texas Instruments Incorporated Semiconductor package with flip chip solder joint capsules
TWI731737B (zh) * 2020-07-03 2021-06-21 財團法人工業技術研究院 導線架封裝結構
TWI784778B (zh) * 2021-11-01 2022-11-21 芯灃科技有限公司 二極體封裝結構及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
DE10303463B4 (de) * 2003-01-29 2006-06-14 Infineon Technologies Ag Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontaktierten Chips
WO2007056253A2 (en) * 2005-11-03 2007-05-18 International Rectifier Corporation A semiconductor package that includes stacked semiconductor die
US7569920B2 (en) 2006-05-10 2009-08-04 Infineon Technologies Ag Electronic component having at least one vertical semiconductor power transistor
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7271470B1 (en) 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
US7800208B2 (en) 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US7955954B2 (en) * 2008-04-14 2011-06-07 Infineon Technologies Ag Method of making semiconductor devices employing first and second carriers
US8358014B2 (en) * 2009-05-28 2013-01-22 Texas Instruments Incorporated Structure and method for power field effect transistor
MY166609A (en) * 2010-09-15 2018-07-17 Semiconductor Components Ind Llc Connector assembly and method of manufacture
US8436429B2 (en) * 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595503B2 (en) 2010-09-09 2017-03-14 Vishay-Siliconix Dual lead frame semiconductor package and method of manufacture
US10229893B2 (en) 2010-09-09 2019-03-12 Vishay-Siliconix Dual lead frame semiconductor package and method of manufacture
WO2014159469A1 (en) 2013-03-14 2014-10-02 Vishay-Siliconix Method for fabricating stack die package
EP2973690A4 (de) * 2013-03-14 2016-11-02 Vishay Siliconix Stapelchipverkapselung
EP2973686A4 (de) * 2013-03-14 2016-11-02 Vishay Siliconix Verfahren zur herstellung einer stapelchipverkapselung
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US10546840B2 (en) 2013-03-14 2020-01-28 Vishay SIliconix, LLC Method for fabricating stack die package
DE102013207507B3 (de) * 2013-04-25 2014-07-24 Conti Temic Microelectronic Gmbh Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
US10027094B2 (en) 2013-04-25 2018-07-17 Conti Temic Microelectronic Gmbh Power module, power converter and drive arrangement with a power module
US10325838B2 (en) 2016-06-17 2019-06-18 Infineon Technologies Ag Semiconductor device fabricated by flux-free soldering

Also Published As

Publication number Publication date
US9048338B2 (en) 2015-06-02
CN103094262A (zh) 2013-05-08
US20130113114A1 (en) 2013-05-09
CN103094262B (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
DE102012110494A1 (de) Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102012106566B4 (de) Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
DE102009013818B4 (de) Elektronische Vorrichtung und ihre Herstellung
DE102009009874B4 (de) Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102009032995A1 (de) Gestapelte Halbleiterchips
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102008023127A1 (de) Halbleiterbauelement
DE102008034164A1 (de) Halbleitermodul
DE102014109771A1 (de) Mehrchipvorrichtung
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final