CN108323211B - 功率器件封装 - Google Patents

功率器件封装 Download PDF

Info

Publication number
CN108323211B
CN108323211B CN201880000127.XA CN201880000127A CN108323211B CN 108323211 B CN108323211 B CN 108323211B CN 201880000127 A CN201880000127 A CN 201880000127A CN 108323211 B CN108323211 B CN 108323211B
Authority
CN
China
Prior art keywords
substrate
conductive layer
power device
driver
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880000127.XA
Other languages
English (en)
Other versions
CN108323211A (zh
Inventor
高子阳
王硕望
沈德诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Applied Science and Technology Research Institute ASTRI
Original Assignee
Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/880,565 external-priority patent/US10784213B2/en
Application filed by Hong Kong Applied Science and Technology Research Institute ASTRI filed Critical Hong Kong Applied Science and Technology Research Institute ASTRI
Publication of CN108323211A publication Critical patent/CN108323211A/zh
Application granted granted Critical
Publication of CN108323211B publication Critical patent/CN108323211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

一种功率器件封装包括衬底、高侧功率器件、低侧功率器件和驱动器器件。衬底包括顶表面、底表面、和延伸穿过衬底的多个通孔。高侧和低侧功率器件布置在衬底的顶表面上，并相互连接。驱动器器件布置在衬底的底表面上，并经由通孔与高侧、低侧功率器件电连接，以根据控制信号来驱动高侧及低侧功率器件。驱动器器件和高侧、低侧功率器件之间的距离是由衬底的厚度确定的，从而减小驱动器器件与高侧功率器件或低侧功率器件之间的寄生电感。

Description

功率器件封装
技术领域
本发明涉及功率器件封装，特别涉及包括功率器件和垂直堆叠在功率器件下方的驱动器器件的功率器件封装。
背景技术
功率器件如电源开关，广泛用于电信器件、数据中心、航空航天系统、和射频系统里的功率应用中。具有如金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)的功率器件的半导体芯片，与其他电子元件或集成电路一起被封装入功率器件封装。这种功率器件的封装需要满足在高频和高电流密度下运行的严格要求。此外，功率器件封装用于为芯片和其他内置元件提供电互连、散热和机械支撑。
鉴于对高功率应用的需求，为了实现高速、低损耗和高效率，期望有低寄生参数的功率器件封装。
发明内容
一个示例性实施例的功率器件封装包括衬底、高侧功率器件、低侧功率器件、和驱动器器件。衬底包括顶表面、底表面、和延伸穿过衬底的多个通孔。高侧和低侧功率器件被布置在衬底的顶表面上，并相互连接。驱动器器件被布置在衬底的底表面上，并通过通孔与高侧和低侧功率器件电连接以根据控制信号来驱动高侧和低侧功率器件。驱动器器件和高侧、低侧功率器件之间的距离是由衬底的厚度确定的，从而可以减小驱动器器件和高侧功率器件或低侧功率器件之间的寄生电感。
在此会讨论其他示例性实施例。
附图说明
图1是根据一示例性实施例的功率器件封装的侧视图。
图2是根据另一示例性实施例的功率器件封装的侧视图。
图3是根据另一示例性实施例的功率器件封装的侧视图。
图4是根据一示例性实施例的谐振转换器电路封装的示意图。
图5是根据一示例性实施例的具有两个功率器件封装的功率转换器模块。
图6是根据一示例性实施例的半桥结构的电路示意图。
图7是根据一示例性实施例的并联结构的电路示意图。
图8是根据一示例性实施例的自保护和可调节电路。
图9是根据一示例性实施例的两个功率转换器的接通性能的曲线图。
图10是根据一示例性实施例的两个功率转换器的关断性能的曲线图。
具体实施方式
示例性实施例涉及一种功率器件封装，其包括功率器件和驱动器器件，驱动器器件垂直堆叠在功率器件下方以减小寄生参数。
功率器件封装或功率模块将来自输入功率源的功率转换成负载。为了实现高切换速度、低损耗和高效率，功率模块被要求具有低寄生参数。
与传统的硅基金属氧化物半导体场效应晶体管(MOSFET)相比，氮化镓(GaN)场效应晶体管(FET)运行速度更快，在最小可能的体积内具有更高的切换速度，从而减小了功率模块的尺寸和重量。但是，这些高性能的氮化镓晶体管需要一个优化的栅极驱动器才能达到其潜在性能。
通常，在平面布局中，栅极驱动器与晶体管并排布置在功率模块的衬底上。一个有效的驱动器对栅极电容进行充电和放电，并要求具有低传播延迟以允许快速信号。但是，平面布局会在栅极驱动器与晶体管之间产生栅极环路与寄生电感，从而限制了功率模块的切换速度，并在功率模块的输出端造成较大过冲与振铃问题。
示例性实施例通过将驱动器器件垂直堆叠在功率器件下方以减小寄生参数来解决这些问题。示例性实施例包括一种功率模块或功率器件封装，其包括衬底、高侧功率器件、低侧功率器件、和驱动器器件或驱动器集成电路(IC)。衬底包括顶表面、底表面、和多个延伸穿过衬底的通孔。例如，高侧和低侧功率器件是布置在衬底顶表面上并彼此连接的GaNFET。驱动器器件布置在衬底的底表面，并通过通孔与高侧和低侧功率器件电连接，以根据控制信号来驱动高侧和低侧功率器件。驱动器器件与高侧、低侧功率器件之间的距离是由衬底的厚度决定的，从而减小驱动器器件和高侧功率器件或低侧功率器件之间的寄生电感。
在一个示例性实施例中，多个无源器件(包括电阻器、电容器和电感器)布置在衬底内部以节省衬底表面上的空间。无源器件与驱动器器件电连接以形成一个栅极驱动电路来驱动高侧和低侧功率器件。该栅极驱动电路高频地对栅极电容进行充电和放电，并具有低传播延迟以允许快速传输信号。
在一个示例性实施例中，温度传感器或热敏电阻被嵌入到功率器件封装的衬底内。该温度传感器与驱动器器件电连接，以根据温度传感器检测到的功率器件封装的温度来调制控制信号。
在一个示例性实施例中，功率器件封装还包括键合在衬底的底表面上的多个焊球和栅极电阻器。焊球用作与外部器件连接的连接器。栅极电阻器通过衬底的通孔与顶表面上的GaN FET的栅极端电连接。
在另一个示例性实施例中，功率器件封装的衬底包括一定数量的铜层和陶瓷层，每个陶瓷层夹在两个铜层之间。衬底的顶表面在顶部铜层上，衬底的底表面在衬底的底部铜层上。多个通孔从顶部铜层穿过中间的陶瓷层，延伸到衬底的中间铜层。多个通孔从中间铜层穿过夹在中间铜层和底部铜层之间的陶瓷层，延伸到衬底的底部铜层。安装在底部铜层上的器件通过陶瓷层中的通孔与顶部铜层上的器件电连接。
在一个示例性实施例中，散热器被安装在衬底的顶表面上以封装GaN FET器件，并将来自功率模块的热量散发到热沉上。热界面材料夹在散热器和GaN FET器件之间。
在一个示例性实施例中，两个或多个钳位二极管布置在GaN FET的栅极端和GaNFET的源极或漏极端之间用于栅极过电压保护。作为一个示例，钳位二极管嵌入衬底内部以节省衬底表面上的空间。
在一个示例性实施例中，热传感器嵌入衬底内部以感测功率模块的温度，并在感测温度高于阈值时关断功率器件。
图1是一种功率器件封装或功率电子模块或电子器件或半导体封装100的侧视图。功率器件封装100包括陶瓷或有机衬底110、高侧功率器件120、低侧功率器件122、和驱动器器件或驱动器集成电路(IC)140。衬底110包括顶表面111和底表面119。多个通孔130延伸穿过衬底110。高侧和低侧功率器件通过安装在多个焊球或凸块128上而布置在衬底110的顶表面111上。驱动器器件140通过多个焊球148而布置在衬底110的底表面119上。驱动器器件可以以倒装方式安装在衬底的底表面上。驱动器器件通过通孔130与高侧和低侧功率器件电连接，以根据控制信号来驱动高侧和低侧功率器件。
在一个示例性实施例中，多个无源器件132布置在衬底内。无源器件包括电阻器、电容器和电感器，它们与驱动器器件140电连接，以形成一个栅极驱动电路，驱动高侧和低侧功率器件。举例来说，在制造衬底的陶瓷层期间，通过使用衬底形成技术来制造无源器件。驱动器器件140通过多个焊球148连接到衬底的底表面。栅极驱动电路高频地对栅极电容进行充电和放电，并具有低传播延迟以允许快速传输信号。栅极驱动电路依次接通高侧功率器件和低侧功率器件。
举例来说，驱动器器件140和高侧、低侧功率器件之间的距离是由衬底110的厚度决定的。因此，通过将衬底减薄到小于1mm，就减小了驱动器器件和高侧功率器件或低侧功率器件之间的寄生电感。
作为示例，高侧和低侧功率器件是FET器件。高侧FET与第一电压端和一个相位节点连接。低侧功率器件通过该相位节点与第二电压端和高侧功率器件连接。高侧FET的漏极连接一个电压源。低侧FET的源极端接地。
功率器件120和122通过多个焊球或凸块128安装在衬底110的顶表面111上。底部填充材料126，如硅凝胶或环氧树脂，填充凸块128之间的间隙，以提供锁定机制来提高封装的可靠性。
在一个示例性实施例中，功率器件封装100还包括键合在衬底底表面119上的多个焊球144和栅极电阻器142。焊球用作与外部器件连接的连接器。栅极电阻器142通过通孔130与高侧功率器件120和低侧功率器件122的栅极端电连接。
在一个示例性实施例中，功率器件封装100还包括安装在衬底110的顶表面111上的多个电容器134。电容器134与高侧功率器件120和低侧功率器件124电连通。驱动器器件140高频地对电容器134进行充电和放电。作为一个示例，高侧和低侧功率器件是GaN FET。每个电容器将GaN FET的源极和GaN FET的漏极连接起来。
作为一个示例，衬底110包括三个陶瓷层113、115和117，以及四个铜层112、114、116和118。铜层112和114被键合到陶瓷层113的顶侧和底侧。铜层114和116被键合到陶瓷层115的顶侧和底侧上。铜层116和118被键合到陶瓷层117的顶侧和底侧上。通孔130形成在陶瓷层113上，在铜层112和114之间，以短路径与铜层电连接。通孔130也形成在陶瓷层115和117上，以短路径与铜层电连接。
在一个示例性实施例中，散热器150通过盖连接件152而安装在衬底110的顶表面111上。散热器将高侧和低侧功率器件以及其他电子部件封装起来。热界面材料124夹在散热器150与高侧功率器件120、低侧功率器件122之间，使得由功率器件120和122产生的热量被分散到散热器上，并进一步散发到与散热器接触的热沉上。
图2是一种功率器件封装或功率电子模块或电子器件或半导体封装200的侧视图。
功率器件封装200包括衬底210、高侧功率器件220、低侧功率器件222、和驱动器器件或驱动器集成电路(IC)240。高侧、低侧功率器件220、222布置在衬底210的顶表面上。驱动器器件240布置在衬底210的底表面上。驱动器器件240通过通孔230与高侧、低侧功率器件220、222电连接。
功率器件封装200与图1披露的功率器件封装100类似。其中一个区别是，温度传感器或热传感器或热敏电阻器236嵌入衬底210内，并与驱动器器件240电连接，以根据温度传感器236检测到的温度来调制控制信号。热传感器可以在感测到温度高于阈值时关断功率器件。驱动器器件240通过多个焊球或通过印刷在衬底210底表面上的导电迹线248连接到衬底210的底表面。
图3是一种功率器件封装或功率电子模块或电子器件或半导体封装300的侧视图。
功率器件封装300包括衬底310、第一功率器件320、第二功率器件322、以及驱动器器件或驱动器集成电路(IC)340。功率器件320和322布置在衬底310的顶表面上。驱动器器件340布置在衬底310的底表面上，其垂直堆叠在功率器件的下方。
一个或多个通孔330从衬底顶表面延伸穿过衬底310到达衬底底表面。第一和第二功率器件安装在多个焊球或凸块328上。驱动器器件340通过多个焊球348布置在衬底310的底表面上，并通过通孔330与功率器件电连接330，以根据控制信号来驱动功率器件。
在一个示例性实施例中，多个无源器件332布置在衬底310内部。无源器件包括电阻器、电容器和电感器，它们与驱动器器件340电连接，以形成栅极驱动电路来驱动第一和第二功率器件。多个栅极电容器334安装在衬底的顶表面上，并与功率器件320和322电连接。栅极驱动电路高频地对栅极电容器334进行充电和放电，并具有低传播延迟以允许快速传输信号。栅极驱动电路依次序接通第一功率器件320与第二功率器件322。
作为一个示例，驱动器器件340与功率器件之间的距离是由衬底310的厚度决定的。因此，通过将衬底减薄至小于1毫米，就能减小驱动器器件与功率器件之间的寄生电感。
作为一个示例，功率器件是GaN FET器件。第一GaN FET 320与第一电压端和一个相位节点连接。第二GaN FET 322通过该相位节点与第二电压端和第一GaN FET连接。第一GaN FET的漏极连接到一个电压源。第二GaN FET的源极端接地。
功率器件320和322通过多个焊球或凸块328安装在衬底310的顶表面上。底部填充材料326，如硅凝胶或环氧树脂，填充凸块328之间的间隙，以提供锁定机制并提高封装的可靠性。
在一个示例性实施例中，功率器件封装300还包括键合在衬底的底表面上的多个焊球344和栅极电阻器342。焊球用作与外部器件连接的连接器。栅极电阻器342通过通孔330与功率器件320、322的栅极端电连接。
在一个示例性实施例中，散热器350通过盖连接件352而安装在衬底310的顶表面上。散热器将功率器件和其他电子部件封装起来。热界面材料324夹在散热器350和功率器件320与322之间，使得由功率器件产生的热量散发到散热器上，并进一步散发到与散热器接触的热沉上。
如在此讨论的，其驱动器器件垂直堆叠在功率器件下方的功率器件封装减小了回路寄生电感和封装的形状因子。功率器件封装可以高速运行，实现高效率的功率转换。功率器件封装还具有低结点热阻(RJC)，其可以提高互连的可靠性。
图4是根据一示例性实施例的谐振转换器电路400的示意图。
举例来说，谐振转换器电路包括FET 410、420、430和440。
作为一个示例，FET 410和420形成主转换级，作为谐振转换器电路400的初级侧。FET 410的源极与FET 420的漏极以半桥结构连接。FET 420的体和源极接地。
FET 430和440形成一个同步整流器级，作为谐振转换器电路400的次级侧。FET430的源极与FET 440的源极以并联结构连接。
在一个示例性实施例中，FET 410和420连同其他电子组件和驱动器器件被容纳在功率器件封装中，如图1、2或3中所述。FET 430和440与其他电子组件和驱动器器件一起被容纳在另一功率器件封装中，如图1、2或3中所述。可以应用各种转换器拓扑，例如半桥和/或全桥。
图5是根据一示例实施例的具有两个功率器件封装510和520的功率转换器模块500。
作为一个示例，功率器件封装510和520安装在基座550上。功率器件封装510或520包括功率器件和垂直堆叠在功率器件下方以节省空间的驱动器器件，类似于图1、2或3中所披露的功率器件封装。
在一个示例性实施例中，参照图4，功率器件封装510容纳FET410和420及其驱动器。功率器件封装520容纳FET 430和440及其驱动器。
磁芯530安装在基座530上，位于功率器件封装510和功率器件封装520之间。磁芯可以增加功率转换器模块的电磁线圈的磁场强度，使功率转换器模块500具有高效率。由于功率器件封装的尺寸较小，功率转换器模块500可以有大块面积用于磁芯530，从而将磁场的强度增加了几百倍。功率转换模块500具有低寄生效应，并可以以高频、高输出功率工作。
如图5所示，功率转换器模块500还包括焊接或附接到基座550的金属引脚540，以形成到外部器件的电连接。
图6是根据一示例性实施例的半桥结构的电路图600。
在一示例性实施例中，电路图600是容纳在功率器件封装中的一个功率转换器，如图1、2或3中所述。功率转换器包括以半桥结构方式彼此连接的高侧开关610和低侧开关620。例如，高侧和低侧开关是金属氧化物半导体场效应晶体管(MOSFET)或GaN FET。开关610的源极614与开关620的漏极626连接。开关610的漏极616与输入端VIN连接。开关620的源极624接地。负载与开关620的漏极626以及开关610的源极614连接。
功率转换器电路还包括驱动器630，驱动器630提供驱动信号给高侧开关610的栅极612和低侧开关620的栅极622。
图7是根据一示例性实施例的并联结构的电路图700。
在一个示例性实施例中，电路图700中的电子组件被容纳在功率器件封装中，如图1、2或3中所述。FET 710和FET 720彼此并联连接，并安装在功率器件封装的衬底的顶表面上。驱动器730布置在衬底的底表面上，并通过衬底上的通孔与顶表面上的FET电连接，以向FET提供驱动信号。
图8是根据一示例性实施例的自保护和可调节电路800。
在一个示例性实施例中，自保护和可调节电路800的电子组件被容纳在功率器件封装中，如图1、2或3所述。自保护和可调节电路800包括两个彼此连接的FET 810和820。FET810的源极连接到FET 820的漏极。驱动器830向FET提供驱动信号。驱动器830还包括器件840，其调整自保护和可调节电路800的停滞时间(dead time)。驱动器830根据一个控制信号(例如被耦合到驱动器830的输入的一个脉宽调制(PWM)信号)运行以对两个FET进行偏置。
在一个示例性实施例中，两个钳位二极管850和860与FET 820连接。举例来说，该钳位二极管是肖特基势垒二极管(SBD)。钳位二极管850将FET 820的栅极端与FET 820的漏极端连接。钳位二极管860将FET820的栅极端与FET 820的源极端连接。作为一个例子，钳位二极管850和860嵌入功率器件封装的衬底内，如图1、2或3所述。
钳位二极管保护FET 820的栅极免受电压过冲。例如，在FET820的栅极和源极之间的电压被控制在5V至6V的范围内。
通过包括调整停滞时间的器件840和钳位二极管，开关损耗可以减少40％，这导致功率转换效率提高了2％。钳位二极管还减少了晶体管的关断时间，从而提高了电路速度。
图9是根据一示例性实施例的两个功率转换器的接通性能的曲线图。X轴显示以毫秒(ms)为单位的时间，Y轴显示转换器的FET的漏极和源极之间的电压。
作为一个示例，曲线910显示当向FET的栅极施加电压而接通FET时，在第一转换器的FET的漏极和源极之间的测量电压。第一转换器包括FET开关和垂直堆叠在开关下方的驱动器，类似于图1、2或3中所披露的功率器件封装。曲线920显示当向FET的栅极施加电压而接通FET时，在第二变换器的FET的漏极和源极之间的测量电压。第二转换器包括FET开关和在传统平面结构中布置的驱动器，其中驱动器布置在开关旁边。
如图9所示，具有垂直结构的第一转换器比具有传统平面结构的第二转换器具有更快的接通速度。
图10是根据一示例性实施例的两个功率转换器的关断性能的曲线图。X轴显示以毫秒(ms)为单位的时间，而Y轴显示转换器的FET的漏极和源极之间的电压。
作为一个示例，曲线1010示出了当降低FET栅极上的电压而关断FET时，第一转换器的FET的漏极和源极之间的测量电压。第一转换器包括FET开关和垂直堆叠在开关下方的驱动器，类似于图1、2或3中所披露的功率器件封装。曲线1020示出了当降低FET栅极上的电压而关断FET时，第二变换器的FET的漏极和源极之间的测量电压。第二转换器包括FET开关和在传统平面结构中布置的驱动器，其中驱动器布置在开关旁边。
如图10所示，第二转换器具有摆动或振铃问题以及较大的过冲电压。采用传统平面结构的第二转换器的过冲电压百分比为23.6％，而采用垂直结构的第一转换器的过冲电压百分比为9.5％。因此，具有垂直配置的第一转换器将过冲电压性能改善了大约60％。
根据示例性实施例的方法和装置仅作为示例，并且来自一方法或装置的示例不应该被解释为限制来自另一方法或装置的示例。此外，在不同附图中讨论的方法和装置可以被添加到其它附图中的方法和装置，或者与之交换。此外，具体的数字数据值(例如具体数量、数目、类别等)或其他特定信息应被解释为说明性的，用于讨论示例性实施例。
如在此使用的，“功率器件封装”或“功率模块”是包含功率器件的电子封装或电子模块。功率器件的例子包括但不限于金属氧化物半导体场效应晶体管(MOSFET)、场效应晶体管(FET)、二极管、绝缘栅双极型晶体管(IGBT)、双极结型晶体管(BJT)、晶闸管、栅极关断晶闸管(GTO)和结栅极场效应晶体管(JFET)。
如在此使用的，“高侧功率器件”是一种功率器件，其漏极端连接到一电压源，其源极端连接到另一器件的漏极端。
如在此使用的，“低侧功率器件”是一种功率器件，其漏极端连接到另一器件的源极端，其源极端接地。
如在此使用的，“钳位二极管”是指用于将线路上的峰值电压限制到一个预定最大电压的二极管。
如在此使用的，“电子组件”是指电子器件，其多个电端子彼此连接以创建具有特定功能的电子电路。电子组件的示例包括但不限于二极管、晶体管、电阻器、电容器、电感器器件、传感器和检测器。
如在此使用的，“寄生电感”是电路元件或电子组件不想要或不期望的电感。
如在此使用的，“焊球”是具有球形、立方体形状或其它形状的焊料材料，包括金属和金属合金。
如在此使用的，“导电迹线”或“导电层”是由允许电流流过的导电材料所形成的迹线或层。导电材料的示例包括但不限于焊料合金、铜、银、金、铝、锌、镍、黄铜、和其他导电材料(例如其他金属、石墨、聚合物和半导体)。

Claims (18)

1.一种功率器件封装，包括：
衬底，其具有顶表面、底表面、和延伸穿过所述衬底的多个通孔，其中所述衬底包括夹在第一导电层和第二导电层之间的第一陶瓷层，夹在所述第二导电层和第三导电层之间的第二陶瓷层，以及夹在所述第三导电层和第四导电层之间的第三陶瓷层，所述衬底的顶表面是在所述衬底的所述第一导电层上，所述衬底的底表面是在所述衬底的所述第四导电层上；
高侧功率器件，其布置在所述衬底的顶表面上，并与第一电压端和相位节点连接；
低侧功率器件，其布置在所述衬底的顶表面上，并通过所述相位节点与第二电压端和所述高侧功率器件连接，其中所述高侧功率器件和所述低侧功率器件是氮化镓FET；和
驱动器器件，其布置在所述衬底的底表面上，并通过所述通孔与所述高侧和低侧功率器件电连接，以根据控制信号来驱动所述高侧和低侧功率器件；
其中所述驱动器器件和所述高侧、低侧功率器件之间的距离是由所述衬底的厚度确定的，从而减小所述驱动器器件与所述高侧功率器件或所述低侧功率器件之间的寄生电感；
其中在所述第一和第二导电层之间形成所述多个通孔中的至少一个第一通孔以将所述第二导电层和所述第一导电层电连接，在所述第二和第三导电层之间形成所述多个通孔中的至少一个第二通孔以将所述第三导电层与所述第二导电层电连接，在所述第三和第四导电层之间形成所述多个通孔中的至少一个第三通孔以将所述第四导电层与所述第三导电层电连接。
2.根据权利要求1所述的功率器件封装，还包括：
多个电阻器、电容器、和电感器，其布置在所述衬底内，并与所述驱动器器件电连接，以形成一个栅极驱动电路来驱动所述高侧和低侧功率器件，其中所述驱动器器件连接到在所述衬底的底表面上的迹线。
3.根据权利要求1所述的功率器件封装，还包括：
温度传感器，其嵌入所述衬底内，并与所述驱动器器件电连接，以根据所述温度传感器检测到的所述功率器件封装的温度来调制所述控制信号。
4.根据权利要求1所述的功率器件封装，其中所述功率器件封装还包括：
钳位二极管，其嵌入所述衬底内，以将所述FET的栅极端与所述FET的源极端电连接，保护所述栅极端免受过电压。
5.根据权利要求1所述的功率器件封装，其中所述功率器件封装还包括：
多个焊球，其键合在所述衬底的底表面上，并用作连接器与外部器件连接；和
多个栅极电阻器，其位于所述衬底的底表面上，并通过所述衬底的所述通孔与所述氮化镓FET的栅极端电连接；
其中所述驱动器器件布置在所述衬底的底表面的一个或多个所述焊球上。
6.一种电子器件，包括：
衬底，其具有顶表面、底表面和多个通孔，其中所述衬底包括夹在第一导电层和第二导电层之间的第一陶瓷层，夹在所述第二导电层和第三导电层之间的第二陶瓷层，以及夹在所述第三导电层和第四导电层之间的第三陶瓷层，所述衬底的顶表面是在所述衬底的所述第一导电层上，所述衬底的底表面是在所述衬底的所述第四导电层上；
第一氮化镓FET器件，其布置在所述衬底的顶表面上，并与第一电压端连接；
第二氮化镓FET器件，其布置在所述衬底的顶表面上，与所述第一氮化镓FET和第二电压端连接；和
驱动器IC，其布置在所述衬底的底表面上，位于所述第一和第二氮化镓FET器件下方，并通过所述通孔与所述第一和第二氮化镓FET器件的栅极电连接以向所述栅极发送控制信号，从而最小化所述驱动器IC和所述第一与第二氮化镓FET器件之间的栅极环路距离；
在所述第一和第二导电层之间形成所述多个通孔中的至少一个第一通孔以将所述第二导电层和所述第一导电层电连接，在所述第二和第三导电层之间形成所述多个通孔中的至少一个第二通孔以将所述第三导电层与所述第二导电层电连接，在所述第三和第四导电层之间形成所述多个通孔中的至少一个第三通孔以将所述第四导电层与所述第三导电层电连接。
7.根据权利要求6所述的电子器件，还包括：
多个无源器件，包括电阻器、电容器和电感器，所述无源器件嵌入所述衬底内，并与所述驱动器IC电连接以形成驱动电路来驱动所述第一和第二氮化镓FET器件的栅极。
8.根据权利要求6所述的电子器件，还包括；
热敏电阻器，其嵌入所述衬底内，并与所述驱动器IC电连接，以根据所述热敏电阻器检测到的所述电子器件的温度来调制所述控制信号。
9.根据权利要求6所述的电子器件，还包括：
钳位二极管，其嵌入所述衬底内，其将所述第一和第二FET器件的栅极与源极端电连接，保护所述栅极免受电压过冲。
10.根据权利要求6所述的电子器件，还包括：
多个栅极电阻器，其位于所述衬底的底表面上，并通过所述通孔与所述第一和第二氮化镓FET器件的栅极电连接；
其中所述驱动器IC布置在所述衬底的底表面的一个或多个焊球上。
11.根据权利要求6所述的电子器件，还包括：
多个电容器，其安装在所述衬底的顶表面上；
其中所述电容器与所述衬底的顶表面上的所述第一和第二氮化镓FET器件电连接。
12.根据权利要求6所述的电子器件，还包括：
散热器，其安装在所述衬底的顶表面上以封装所述第一和第二氮化镓FET器件，并将来自所述电子器件的热量散发到热沉；
其中热界面材料夹在所述散热器与所述第一和第二氮化镓FET器件之间。
13.一种容纳功率器件的半导体封装，包括：
衬底，其具有顶表面、底表面、和从所述顶表面穿过所述衬底延伸到所述底表面的多个通孔，其中所述衬底包括夹在第一导电层和第二导电层之间的第一陶瓷层，夹在所述第二导电层和第三导电层之间的第二陶瓷层，以及夹在所述第三导电层和第四导电层之间的第三陶瓷层，所述衬底的顶表面是在所述衬底的所述第一导电层上，所述衬底的底表面是在所述衬底的所述第四导电层上；
至少两个功率器件，其布置在所述衬底的顶表面上，每个所述功率器件均与一电压端连接，所述功率器件是氮化镓FET；和
驱动器IC，其布置在所述衬底的底表面上，并通过所述通孔与所述功率器件电连接以向所述功率器件的栅极发送控制信号；和
多个无源器件，包括电阻器、电容器和电感器，所述无源器件嵌入所述衬底内，并与所述驱动器IC电连接以形成驱动电路来驱动所述功率器件，从而最小化所述驱动器IC和所述功率器件之间的寄生电感。
14.根据权利要求13所述的半导体封装，还包括：
热敏电阻器，其嵌入所述衬底内，并与所述驱动器IC电连接，以根据所述热敏电阻器检测到的所述半导体封装的温度来调制所述控制信号。
15.根据权利要求13所述的半导体封装，还包括：
多个电阻器，其位于所述衬底的底表面上，其通过所述衬底的所述通孔与所述功率器件电连接，也与所述驱动器IC连接；
其中所述驱动器IC以倒装芯片方式安装在所述衬底的底表面上。
16.根据权利要求13所述的半导体封装，还包括：
多个电容器，其安装在所述衬底的顶表面上，其中所述电容器与所述功率器件和所述驱动器IC电连通，其中所述功率器件是氮化镓场效应晶体管。
17.根据权利要求13所述的半导体封装，还包括：
散热器，其安装在所述顶表面上以封装所述功率器件，并将所述功率器件的热量散发到外部热沉，其中热界面材料布置在所述散热器和所述功率器件之间。
18.根据权利要求13所述的半导体封装，还包括保护电路，保护电路包括：
至少两个钳位二极管，其连接在所述功率器件的栅极端与所述功率器件的源极或漏极端之间，用于栅极过电压保护；和
热传感器，其感测所述功率器件的温度，并在所述感测到的温度高于阈值时关断所述功率器件。
CN201880000127.XA 2018-01-26 2018-01-31 功率器件封装 Active CN108323211B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/880,565 US10784213B2 (en) 2018-01-26 2018-01-26 Power device package
US15/880,565 2018-01-26
PCT/CN2018/074840 WO2019144422A1 (en) 2018-01-26 2018-01-31 Power device package

Publications (2)

Publication Number Publication Date
CN108323211A CN108323211A (zh) 2018-07-24
CN108323211B true CN108323211B (zh) 2021-06-15

Family

ID=62895861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880000127.XA Active CN108323211B (zh) 2018-01-26 2018-01-31 功率器件封装

Country Status (1)

Country Link
CN (1) CN108323211B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162057B (zh) * 2020-01-06 2022-01-21 珠海格力电器股份有限公司 半导体功率器件及用于半导体功率器件的功率处理组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064544A (zh) * 2013-03-20 2014-09-24 英飞凌科技奥地利有限公司 多芯片半导体功率器件
CN106373952A (zh) * 2015-07-22 2017-02-01 台达电子工业股份有限公司 功率模块封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064544A (zh) * 2013-03-20 2014-09-24 英飞凌科技奥地利有限公司 多芯片半导体功率器件
CN106373952A (zh) * 2015-07-22 2017-02-01 台达电子工业股份有限公司 功率模块封装结构

Also Published As

Publication number Publication date
CN108323211A (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
US10784213B2 (en) Power device package
US9496245B2 (en) Semiconductor package with integrated semiconductor devices and passive component
US9865529B2 (en) Semiconductor module with conductive pin
US9922912B1 (en) Package for die-bridge capacitor
Wang et al. Review of state-of-the-art integration technologies in power electronic systems
US11715679B2 (en) Power stage package including flexible circuit and stacked die
Emon et al. A review of high-speed GaN power modules: State of the art, challenges, and solutions
US11908834B2 (en) Multi-chip package with reinforced isolation
US10770382B2 (en) Low inductance stackable solid-state switching module and method of manufacturing thereof
CN108323211B (zh) 功率器件封装
US10893610B2 (en) Switching device driving unit
US9866213B1 (en) High voltage switch module
US10888036B1 (en) Thermal management assemblies for electronic assemblies circumferentially mounted on a motor
US10848074B2 (en) High voltage bridge rectifier
US11527456B2 (en) Power module with organic layers
US20210175149A1 (en) Thermally conductive electronic packaging
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
CN212209492U (zh) 功率模块
US20230369256A1 (en) Multi-Device Power Module Arrangement
US20230052830A1 (en) Power circuit module
Gurpinar et al. Power module with organic layers
CN117913064A (zh) 全桥封装功率模块
CN111508945A (zh) 功率模块
CN116364674A (zh) 具有经改进热性能的集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant