DE102015121524A1 - Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation - Google Patents

Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation Download PDF

Info

Publication number
DE102015121524A1
DE102015121524A1 DE102015121524.1A DE102015121524A DE102015121524A1 DE 102015121524 A1 DE102015121524 A1 DE 102015121524A1 DE 102015121524 A DE102015121524 A DE 102015121524A DE 102015121524 A1 DE102015121524 A1 DE 102015121524A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
transistor
power
integrated power
leadframe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015121524.1A
Other languages
English (en)
Inventor
Eung San Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE102015121524A1 publication Critical patent/DE102015121524A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/37184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Es ist eine integrierte Leistungsanordnung offenbart. Die integrierte Leistungsanordnung weist eine gedruckte Leiterplatte auf, einen ersten Leadframe, der teilweise geätzte Segmente und nicht-geätzte Segmente auf der gedruckten Leiterplatte aufweist, einen ersten Halbleiterchip, der zur Befestigung an den teilweise geätzten Segmenten des ersten Leadframes ausgebildet ist, einen zweiten Leadframe, der einen beinlosen leitenden Clip aufweist, und einen zweiten Halbleiterchip, der sich über dem ersten Halbleiterchip befindet und der über den beinlosen leitenden Clip mit dem ersten Halbleiterchip gekoppelt ist.

Description

  • Leistungswandler wie beispielsweise Tiefsetzsteller werden allgemein dazu verwendet, eine hohe DC-Spannung in eine niedrige DC-Spannung zu wandeln. Ein Leistungswandler enthält typischerweise einen High-Side-Schalter und einen Low-Side-Schalter, die in einer Halbbrückenkonfiguration verbunden sind und durch einen integrierten Treiberschaltkreis (IC) gesteuert werden. Um den Formfaktor, die elektrische und thermische Performance und die Herstellungskosten zu verbessern, ist es oft wünschenswert, Komponenten einer Leistungswandlerschaltung wie beispielsweise einen halbbrücken-basierten DC-DC-Wandler oder einen Spannungswandler in eine Leistungshalbleiterpackung zu integrieren.
  • Bei einer herkömmlichen Leistungshalbleiterpackung sind einzelne Halbleiterchips Seite an Seite angeordnet und über ihre betreffenden, leitenden Clips mit einer gemeinsamen Oberfläche eines Trägers wie beispielsweise einer gedruckten Leiterplatte (PCB) gekoppelt. Allerdings kann das Routing zwischen Halbleiterchips über die leitenden Clips und die PCB den elektrischen Widerstand unerwünscht erhöhen. Außerdem erfordert der Formfaktor der seitlich angeordneten, einzeln verpackten Halbleiterchips, dass eine signifikante Fläche auf der PCB vorgehalten wird. Darüber hinaus erzeugen Leistungsbauelemente während des Betriebs oftmals eine erhebliche Wärme, was dazu führen kann, dass ihre Temperatur über den geeigneten Temperaturbereich ansteigt, wenn die Wärme nicht ausreichend von den Leistungsbauelementen dissipiert wird.
  • Daher besteht auf dem Fachgebiet ein Bedarf an einer integrierten Leistungsanordnung mit einem verringerten Formfaktor und einer verbesserten thermischen Dissipation.
  • Die vorliegende Offenbarung ist auf eine integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation gerichtet, wie sie im Wesentlichen in Verbindung mit wenigstens einer der Figuren gezeigt und/oder in Verbindung damit beschrieben ist, und wie sie in den Ansprüchen dargelegt ist.
  • 1A veranschaulicht ein Beispielschaltbild eines Leistungswandlers gemäß einer Implementierung der vorliegenden Anmeldung.
  • 1B veranschaulicht ein Beispielschaltbild eines Komposit-Schalters gemäß einer Implementierung der vorliegenden Anmeldung.
  • 2A zeigt eine Querschnittsansicht einer integrierten Beispiel-Leistungsanordnung einer Leistungsschaltstufe gemäß einer Implementierung der vorliegenden Anmeldung.
  • 2B zeigt eine Querschnittsansicht einer integrierten Beispiel-Leistungsanordnung einer Leistungsschaltstufe gemäß einer Implementierung der vorliegenden Anmeldung.
  • 3 zeigt eine perspektivische Ansicht eines Drei-Phasen-Inverters gemäß einer Implementierung der vorliegenden Anmeldung.
  • 4 zeigt eine Querschnittsansicht einer integrierten Leistungsanordnung eines Komposit-Schalters gemäß einer Implementierung der vorliegenden Anmeldung.
  • Die folgende Beschreibung enthält konkrete Informationen betreffend Implementierungen in der vorliegenden Offenbarung. Die Zeichnungen in der vorliegenden Anmeldung und deren damit verbundene, ausführliche Beschreibung sind lediglich auf exemplarische Implementierungen gerichtet. Sofern nicht anders vermerkt, können gleiche oder entsprechende Elemente der Figuren durch gleiche oder entsprechende Bezugszeichen angegeben werden. Darüber hinaus sind die Zeichnungen und Darstellungen in der vorliegenden Anmeldung im Allgemeinen nicht maßstäblich, und es ist nicht beabsichtigt, dass sie tatsächlichen relativen Abmessungen entsprechen.
  • 1A zeigt einen Schaltplan einer Beispiel-Leistungswandlerschaltung gemäß einer Implementierung der vorliegenden Anmeldung. Wie in 1A gezeigt ist, weist eine Leistungswandlerschaltung 100 eine integrierte Treiberschaltung (IC) 110 auf, sowie eine Leistungsschaltstufe 102, die einen High-Side-Schalter 120 und einen Low-Side-Schalter 130 umfasst. Das Ansteuer-IC 110 ist dazu ausgebildet, ein High-Side-Ansteuersignal HO und ein Low-Side-Ansteuersignal LO bereitzustellen, bei denen es sich um Gateansteuersignale zur Ansteuerung des betreffenden High-Side-Schalters 120 und Low-Side-Schalters 130 der Leistungsschaltstufe 102 handelt. In der Leistungsschaltstufe 102 sind der High-Side-Schalter 120 und der Low-Side-Schalter 130 zwischen ein positives Eingangsterminal VIN(+) und ein negatives Eingangsterminal VIN(–) gekoppelt, und ein geschalteter Knoten 140 befindet sich als Ausgangsknoten zwischen dem High-Side-Schalter 120 und dem Low-Side-Schalter 130.
  • Wie in 1A gezeigt ist, weist ein High-Side-Schalter 120 (z.B. Q1) einen Steuertransistor auf, der Drain 122 (z.B. D1), Source 124 (z.B. S1) und Gate 126 (z.B. G1) besitzt. Der Low-Side-Schalter 130 (z.B. Q2) enthält einen synchronen (nachfolgend "sync") Transistor, der Drain 132 (z.B. D2), Source 134 (z.B. S2) und Gate 136 (z.B. G2) besitzt. Drain 122 des High-Side-Schalters 120 ist mit dem positiven Eingangsterminal VIN(+) gekoppelt, während Source 124 des High-Side-Schalters 120 mit dem geschalteten Knoten 140 gekoppelt ist. Gate 126 des High-Side-Schalters 120 ist mit dem Ansteuer-IC 110 gekoppelt, das dem Gate 126 das High-Side-Treibersignal HO zuführt. Wie in 1A gezeigt ist, ist Drain 132 des Low-Side-Schalters 130 mit dem geschalteten Knoten 140 gekoppelt, während Source 134 des Low-Side-Schalters 130 mit dem negativen Eingangsterminal VIN(–) gekoppelt ist. Gate 136 des Low-Side-Schalters 130 ist mit dem Ansteuer-IC 110 gekoppelt, das dem Gate 136 das Low-Side-Ansteuersignal LO zuführt.
  • Gemäß einer Implementierung enthält von dem High-Side-Schalter 120 und dem Low-Side-Schalter 130 zumindest einer ein Halbleiterbauelement der Gruppe IV wie beispielsweise einen Silizium-Metalloxid-Halbleiter-Feldeffektransistor (MOSFET). Gemäß einer anderen Implementierung enthält von dem High-Side-Schalter 120 und dem Low-Side-Schalter 130 zumindest einer ein Halbleiterbauelement der Gruppe III–V wie beispielsweise ein Galliumnitrid-(GaN)-Bauelement, bei dem es sich um einen GaN-High-Electron-Mobility-Transistor (HEMT) handeln kann. Gemäß anderen Implementierungen kann es sich bei dem High-Side-Schalter 120 und dem Low-Side-Schalter 130 um beliebige andere geeignete Halbleiterbauelemente wie beispielsweise bipolare Transistoren (BJTs) oder Bipolartransistoren mit isoliertem Gate (IGBTs) handeln.
  • Gemäß einer Implementierung kann von dem High-Side-Schalter 120 und dem Low-Side-Schalter 130 (auch Leistungsschalter 120 bzw. Leistungsschalter 130 genannt) ein jeder ein Halbleiterbauelement der Gruppe III–V wie beispielsweise einen III-Nitrid-Transistor enthalten. Durch das Vorsehen von zumindest einem III-Nitrid-Transistor in der Leistungsschaltstufe 102 kann die Leistungswandlerschaltung 100 die von den III-Nitrid-Materialien angebotenen, hohen Durchbruchsfeldstärken, hohen Sättigungsgeschwindigkeiten und zweidimensionalen Elektronengase (2DEG) ausnutzen. Es kann wünschenswert sein, den zumindest einen III-Nitrid-Transistor mit einem Transistor der Gruppe IV (z.B. einem Siliziumtransistor) zu koppeln. Beispielsweise kann es gewünscht sein, dass der zumindest eine III-Nitrid-Transistor in der Leistungsschaltung 100 als Bauelement für den Anreicherungsbetrieb (engl.: „enhancement mode device“) arbeitet. Dies kann dadurch bewerkstelligt werden, dass der zumindest eine III-Nitrid-Transistor wie beispielsweise ein GaN-Transistor für den Verarmungsbetrieb (engl.: „depletion mode GaN transistor“) in Kaskode mit einem Transistor der Gruppe IV gekoppelt wird, um einen Komposit-Schalter für den Anreicherungsbetrieb zu erzeugen wie beispielsweise den Komposit-Schalter 142 für den Anreicherungsbetrieb gemäß 1B.
  • Nunmehr Bezug nehmend auf 1B veranschaulicht 1B ein beispielhaftes Schaltbild eines Komposit-Schalters, der einen Transistor der Gruppe III–V in Kaskode mit einem Transistor der Gruppe IV gemäß einer Implementierung der vorliegenden Anmeldung veranschaulicht. Der Komposit-Schalter 142 für den Anreicherungsbetrieb enthält eine Komposit-Source S1, ein Komposit-Gate G1, und ein Komposit-Drain D1. Der Komposit-Schalter 142 vom Anreichungsmodus kann von dem High-Side-Schalter 120 und dem Low-Side-Schalter 130 gemäß 1A zumindest einem entsprechen. Beispielsweise kann bei der Leistungswandlerschalter 100 in 1A der Komposit-Schalter 142 für den Anreicherungsbetrieb als High-Side-Schalter 120 verwendet werden, und ein anderer Komposit-Schalter 142 für den Anreicherungsbetrieb kann als Low-Side-Schalter 130 verwendet werden. Daher können Komposit-Source S1, Komposit-Gate G1 und Komposit-Drain D1 des Komposit-Schalters 142 vom Anreichungsmodus Source 124 (z.B. S1), Gate 126 (z.B. G1) bzw. Drain 122 (z.B. D1) des High-Side-Schalters 120 entsprechen. Komposit-Source S1, Komposit-Gate G1 und Komposit-Drain D1 des Komposit-Schalters 142 für den Anreicherungsbetrieb kann ebenso Source 134 (z.B. S2), Gate 136 (z.B. G2) bzw. Drain 132 (z.B. D2) des Low-Side-Schalters 130 entsprechen.
  • Wie in 1B gezeigt ist, enthält der Komposit-Schalter 142 für den Anreicherungsbetrieb einen Transistor 160 der Gruppe III–V in Kaskode mit einem Transistor 170 der Gruppe IV. Beispielsweise kann es sich bei dem Transistor 160 der Gruppe III–V um einen III-Nitrid-Heteroübergangs-Feldeffekttransistor (HFET) wie beispielsweise ein GaN-HEMT handeln. Bei der vorliegenden Implementierung handelt es sich bei dem Transistor 160 der Gruppe III–V um einen Transistor vom Verarmungstyp wie beispielsweise einen GaN-Transistor vom Verarmungstyp. Bei dem Transistor 170 der Gruppe IV kann es sich um ein Silizium basiertes Leistungshalbleiterbauelement wie beispielsweise einen Silizium-Leistungs-MOSFET handeln. Bei der vorliegenden Implementierung handelt es sich bei dem Transistor 170 der Gruppe IV um einen Transistor für den Anreicherungsbetrieb wie beispielsweise einen Siliziumtransistor für den Anreicherungsbetrieb.
  • Wie in 1B gezeigt ist, enthält der Transistor 160 der Gruppe III–V (z.B. Q3) Drain 162 (z.B. D3), Source 164 (z.B. S3) und Gate 166 (z.B. G3). Der Transistor 170 der Gruppe IV (z.B. Q4) enthält Drain 172 (z.B. D4), Source 174 (z.B. S4), und Gate 176 (z.B. G4). Drain 162 des Transistors 160 der Gruppe III–V ist mit Komposit-Drain D1 gekoppelt, während Source 164 des Transistors 160 der Gruppe III–V mit einem geschalteten Knoten 180 gekoppelt ist. Gate 166 des Transistors 160 der Gruppe III–V ist mit Source 174 des Transistors 170 der Gruppe IV gekoppelt. Wie in 1B gezeigt ist, ist Drain 172 des Transistors 170 der Gruppe IV mit dem geschalteten Knoten 180 gekoppelt, während Source 174 des Transistors 170 der Gruppe IV mit Komposit-Source S1 gekoppelt ist. Gate 176 des Transistors 170 der Gruppe IV ist mit Komposit-Gate G1 gekoppelt.
  • Bei dem Komposit-Schalter 142 für den Anreicherungsbetrieb ist Drain 172 des Transistors 170 der Gruppe IV mit Source 164 des Transistors der Gruppe III–V verbunden, so dass sich beide Bauelemente im Sperrzustand bei einer Rückwärtsspannungssituation befinden. Wie er hier konfiguriert ist, kann es sich bei dem Transistor 170 der Gruppe IV um ein Niederspannungsbauelement handeln, während es sich bei dem Transistor 160 der Gruppe III–V um ein Hochspannungsbauelement handeln kann. Bei dem Komposit-Schalter 142 für den Anreicherungsbetrieb ist Gate 166 des Transistors der Gruppe III–V mit Source 174 des Transistors 170 der Gruppe IV verbunden. Daher kann der Transistor 160 der Gruppe III–V bei Abwesenheit einer Vorspannung (engl.: "bias voltage") am Gate 176 des Transistors 170 der Gruppe IV abgeschaltet sein, so dass der Komposit-Schalter 142 für den Anreicherungsbetrieb ein selbstsperrendes Bauelement darstellt.
  • Gemäß einer Implementierung der vorliegenden Anmeldung können der Transistor 160 der Gruppe III–V und der Transistor 170 der Gruppe IV zusammen auf einer gedruckten Leiterplatte (PCB) in einer integrierten Leistungsanordnung gekoppelt sein. Gemäß einer Implementierung der vorliegenden Anmeldung befindet sich der Transistor 170 der Gruppe IV auf einem Halbleiterchip der Gruppe IV, der auf einer PCB angeordnet ist, und der Transistor 160 der Gruppe III–V befindet sich auf einem Halbleiterchip der Gruppe III–V, der sich über dem Halbleiterchip der Gruppe IV befindet. Der Transistor 160 der Gruppe III–V kann mit dem Transistor 170 der Gruppe IV in einer integrierten Leistungsanordnung gekoppelt sein, was für einen verringerten Formfaktor und eine verbesserte thermische Dissipation sorgen kann.
  • Nunmehr Bezug nehmend auf 2A veranschaulicht 2A eine Querschnittsansicht einer integrierten Beispiel-Leistungsanordnung einer Leistungsschaltstufe gemäß einer Implementierung der vorliegenden Anmeldung. Wie in 2A veranschaulicht, weist die integrierte Leistungsanordnung 202 einen Halbleiterchip 204 auf, der einen Leistungsschalter 220 besitzt, einen Halbleiterchip 206, der einen Leistungsschalter 230, einen Leadframe 250, der nicht-geätzte Segmente 250a und 250d sowie teilweise geätzte Segmente 250b und 250c auf einem Substrat 290 besitzt, sowie einen Leadframe 252, der einen teilweise geätzten leitenden Clip 252a und einen beinlosen leitenden Clip 252b aufweist. Außerdem kann die integrierte Leistungsanordnung 202 optional eine Mold-Zusammensetzung 292 aufweisen. Bei der vorliegenden Implementierung können die Leistungsschalter 220 und 230 dem High-Side-Schalter 120 bzw. dem Low-Side-Schalter 130 bei der Leistungswandlerschaltung 100 gemäß 1A entsprechen und wie diese verbunden sein.
  • Wie in 2A veranschaulicht ist, weist der Halbleiterchip 204 einen Leistungsschalter 220 auf. Gemäß einer Implementierung kann der Leistungsschalter 220 dem High-Side-Schalter 120 der Leistungswandlerschaltung 100 gemäß 1A entsprechen. Der Leistungsschalter 220 weist einen Steuertransistor auf, der eine Leistungselektrode 222 (z.B. Drainelektrode) besitzt, die sich auf einer oberen Oberfläche des Halbleiterchips 204 befindet, und eine Leistungselektrode 224 (z.B. Sourceelektrode) und eine Steuerelektrode 226 (z.B. Gateelektrode), die sich auf einer unteren Oberfläche des Halbleiterchips 204 befinden. Die Steuerelektrode 226 (z.B. Gateelektrode) des Leistungsschalters 220 ist elektrisch und mechanisch mit einer oberen Oberfläche eines teilweise geätzten, leitenden Clips 252a gekoppelt, der wiederum über ein nicht-geätztes Segment 250a des Leadframes 250 elektrisch mit dem Substrat 290 gekoppelt ist. Die Leistungselektrode 224 (z.B. Sourceelektrode) des Leistungsschalters 220 ist elektrisch und mechanisch mit einer oberen Oberfläche des beinlosen, leitenden Clips 252b gekoppelt, der wiederum über das nicht-geätzte Segment 250d des Leadframes 250 elektrisch mit dem Substrat 290 gekoppelt ist. Wie in 2A veranschaulicht, liegt die Leistungselektrode 222 (z.B. Drainelektrode) des Leistungsschalters 220 an einer oberen Oberfläche der integrierten Leistungsanordnung 202 frei. Die Leistungselektrode 222 kann ein lötbares Frontmetall wie beispielsweise Titan, Kupfer, Nickel oder Silber aufweisen. Da die Mold-Zusammensetzung 292 die obere Oberfläche der Leistungselektrode 222 nicht überdeckt, ist der Leistungsschalter 220 dazu ausgebildet, an einem Leistungsbus befestigt (z.B. gelötet) zu werden, der als Kühlkörper fungieren kann, um während des Betriebs von der integrierten Leistungsanordnung 202 erzeugte Wärme zu dissipieren.
  • Wie in 2A veranschaulicht ist, weist der Leadframe 252 einen teilweise geätzten leitenden Clip 252a und einen beinlosen leitenden Clip 252b auf. Der teilweise geätzte leitende Clip 252a ist elektrisch und mechanisch mit der Steuerelektrode 226 des Leistungsschalters 220 gekoppelt, während der beinlose leitende Clip 252b elektrisch und mechanisch mit der Leistungselektrode 224 des Leistungsschalters 220 gekoppelt ist. Der teilweise geätzte, leitende Clip 252a und der beinlose leitende Clip 252b weisen eine im Wesentlichen koplanare Oberfläche auf und stellen einen strukturellen Träger für den Halbleiterchip 204 dar. Wie in 2A gezeigt ist, besitzt der teilweise geätzte leitende Clip 252a einen nicht-geätzten Teil und einen teilweise geätzten Teil, wobei der nicht-geätzte Teil eine vollständige Dicke des Leadframes 252 behält, und der teilweise geätzte Teil eine Dicke besitzt, die einen Bruchteil der vollständigen Dicke des Leadframes 252 darstellt. Der teilweise geätzte, leitende Clip 252a ist dazu ausgebildet, einen Freiraum zwischen dem Halbleiterchip 206 und dem Leadframe 252 bereitzustellen, so dass die Steuerelektrode 226 auf dem Halbleiterchip 204 elektrisch nicht mit dem Halbleiterchip 206 kurzgeschlossen wird. Der beinlose, leitende Clip 252b ist physikalisch gegenüber dem teilweise geätzten, leitenden Clip 252a separiert, und er besitzt einen im Wesentlichen flachen Körper, der eine im Wesentlichen gleichförmige Dicke aufweist, welche die vollständige Dicke des Leadframes 252 ist.
  • Bei der vorliegenden Implementierung sind der teilweise geätzte, leitende Clip 252a und der beinlose, leitende Clip 252b aus demselben Material gemacht, und sie besitzen eine im Wesentlichen gleiche Zusammensetzung. Gemäß einer anderen Implementierung können der teilweise geätzte, leitende Clip 252a und der beinlose, leitende Clip 252b aus unterschiedlichen Materialien gemacht sein und unterschiedliche Zusammensetzungen besitzen. Bei der vorliegenden Implementierung weisen der teilweise geätzte, leitende Clip 252a und der beinlose, leitende Clip 252b des Leadframes 252 Kupfer auf. Gemäß einer anderen Implementierung können der teilweise geätzte, leitende Clip 252a und der beinlose, leitende Clip 252b andere geeignete leitende Materialien wie beispielsweise Aluminium oder Wolfram aufweisen.
  • Wie in 2A veranschaulicht ist, weist der Halbleiterchip 206 einen Leistungsschalter 230 auf. Gemäß einer Implementierung kann der Leistungsschalter 230 dem Low-Side-Schalter 130 der Leistungswandlerschaltung gemäß 1A entsprechen. Der Leistungsschalter 230 weist einen Sync-Transistor auf, der eine Leistungselektrode 232 (z.B. Drainelektrode) besitzt, die sich auf einer oberen Oberfläche des Halbleiterchips 206 befindet, und eine Leistungselektrode 234 (z.B. Sourceelektrode) und eine Steuerelektrode 236 (z.B. Gateelektrode), die sich auf einer unteren Oberfläche des Halbleiterchips 206 befinden.
  • Wie in 2A veranschaulicht ist, befindet sich der Halbleiterchip 204 auf einem Leadframe 252 auf dem Halbleiterchip 206. Die Leistungselektrode 224 (z.B. Sourceelektrode) des Leistungsschalters 220 ist elektrisch mit der Leistungselektrode 232 (z.B. Drainelektrode) des Leistungsschalters 230 über den beinlosen, leitenden Clip 252b gekoppelt, der dem geschalteten Knoten 140 gemäß 1A entsprechen kann. Die Steuerelektrode 236 (z.B. Gateelektrode) und die Leistungselektrode 234 (z.B. Sourceelektrode) des Leistungsschalters 230 sind elektrisch und mechanisch mit teilweise geätzten Segmenten 250b, bzw. 250c des auf dem Substrat 290 befindlichen Leadframes 250 gekoppelt. Gemäß einer Implementierung kann es sich bei dem Substrat 290 um eine Leiterplatte wie beispielsweise eine gedruckte Leiterplatte (PCB) oder irgendein anderes geeignetes Substrat handeln.
  • Wie in 2A veranschaulicht ist, weist der Leadframe 250 die nicht-geätzten Segmente 250a und 250d auf, sowie die teilweise geätzten Segmente 250b und 250c. Bei den nicht-geätzten Segmenten 250a und 250d und den teilweise geätzten Segmenten 250b und 250c handelt es sich um unterschiedliche Teile des Leadframes 250, wobei die nicht-geätzten Segmente 250a und 250d die volle Dicke des Leadframes 250 behalten, und die teilweise geätzten Segmente 250b und 250c geätzt werden und daher einen Bruchteil der vollständigen Dicke des Leadframes 250 besitzen (z.B. die Hälfte oder ein Viertel der Dicke des nicht-geätzten Segments 250a). Die nicht-geätzten Segmente 250a und 250d und die teilweise geätzten Segmente 250b und 250c sind physikalisch voneinander getrennt. Bei der vorliegenden Implementierung sind die nicht-geätzten Segmente 250a und 250d und die teilweise geätzten Segmente 250b und 250c aus demselben Material gemacht, und sie besitzen im Wesentlichen dieselbe Zusammensetzung. Bei der vorliegenden Implementierung können die nicht-geätzten Segmente 250a und 250d und die teilweise geätzten Segmente 250b und 250c des Leadframes 250 ein Metall wie beispielsweise Kupfer, Aluminium oder Wolfram, eine Metalllegierung, ein Tri-Metall oder ein anderes leitendes Material aufweisen. Gemäß einer anderen Implementierung können die nicht-geätzten Segmente 250a und 250d und die teilweise geätzten Segmente 250b und 250c aus unterschiedlichen Materialien gemacht sein und unterschiedliche Zusammensetzungen aufweisen. Bei der vorliegenden Implementierung besitzen die teilweise geätzten Segmente 250b und 250c eine im Wesentlichen gleiche Dicke, die einen Bruchteil der vollständigen Dicke des Leadframes 250 darstellt. Gemäß anderen Implementierungen können die teilweise geätzten Segmente 250b und 250c unterschiedliche Dicken aufweisen.
  • Wie in 2A veranschaulicht, kann die Gesamthöhe des Halbleiterchips 206 in der integrierten Leistungsanordnung so reduziert werden, dass der bei herkömmlichen leitenden Clips verwendete Beinabschnitt eliminiert werden kann, da sich der Halbleiterchip 206 auf teilweise geätzten Segmenten anstatt auf nicht-geätzten Segmenten des Leadframes 250 befindet. Bei der vorliegenden Implementierung besitzt der beinlose, leitende Clip 252b einen im Wesentlichen flachen Körper ohne Beinabschnitt. Im Gegensatz zu herkömmlichen Leistungshalbleiterpackungen, die Halbleiterchips aufweisen, welche an nicht-geätzten Anschlusssegmenten und leitenden Clips mit Beinabschnitten befestigt sind, verwenden die Implementierungen der vorliegenden Anmeldung ein nicht-geätztes Segment 250d und teilweise geätzte Segmente 250b und 250c des Leadframes 250, um es zu ermöglichen, dass der Halbleiterchip 206 unter Verwendung des beinlosen leitenden Clips 252b mit dem Substrat 290 koppelt. Im Ergebnis kann die Gesamthöhe der integrierten Leistungsanordnung 202 reduziert werden, was wiederum den Formfaktor der integrierten Leistungsanordnung 202 reduziert. Gemäß einer Implementierung kann von den Halbleiterchips 204 und 206 ein jeder eine Dicke von 70 μm (d.h. 70·10–6 Meter) oder weniger aufweisen, und die integrierte Leistungsanordnung 202 kann eine Gesamthöhe von 0,8 mm (d.h. 0,8·10–3 Meter) oder weniger aufweisen.
  • Auch kann aufgrund des Einsatzes des beinlosen, leitenden Clips 252b und des zur Befestigung an teilweise geätzten Segmenten 250b und 250c ausgebildeten Halbleiterchips 206 die Dicke des beinlosen leitenden Clips 252b so eingestellt sein, dass sie die Hochstrom- und -spannungshandhabbarkeit verbessert, so dass sie den Anforderungen einer konkreten Implementierung genügt, ohne sich auf die Gesamthöhe der integrierten Leistungsanordnung 202 signifikant auszuwirken.
  • Im Gegensatz zu herkömmlichen Leistungshalbleiterpackungen, bei denen einzelne Halbleiterchips nebeneinander angeordnet und über ihre betreffenden leitenden Clips mit einem Substrat gekoppelt sind, kann die integrierte Leistungsanordnung 202, indem der Halbleiterchip 204 über den Halbleiterchip 206 auf dem Substrat 290 gestapelt ist, vorteilhafterweise eine verringerte Grundfläche aufweisen und dadurch den Formfaktor der integrierten Leistungsanordnung 202 verringern.
  • Gemäß einer Implementierung kann eine integrierte Leistungsanordnung 202, die in einer Halbbrücke verbundene Leistungsschalter 220 und 230 aufweist, einer Phase eines Drei-Phasen-Inverters entsprechen, oder allgemeiner, eines Polyphasen-Inverters, der beispielsweise dazu eingesetzt werden kann, einen Motor anzusteuern. Beispielsweise sind bei der integrierten Leistungsanordnung 202 der Leistungsschalter 220 (z.B. ein High-Side-Schalter) und der Leistungsschalter 230 (z.B. ein Low-Side-Schalter) in einer Halbbrücke verbunden, die, mit dem beinlosen leitenden Clip 252b des Leiterrahmens 252 zwischen den Leistungsschaltern 220 und 230 als Ausgangsterminal (der geschaltete Knoten 140 in 1A), zwischen einen High-Side-Leistungsbus (z.B. das positive Eingangsterminal VIN(+) in 1A) und einen Low-Side-Leistungsbus (z.B. das negative Eingangsterminal VIN(–) in 1A) gekoppelt sind.
  • Nunmehr Bezug nehmend auf 2B veranschaulicht 2B eine Querschnittsansicht einer integrierten Leistungsanordnung gemäß einer Implementierung der vorliegenden Erfindung. Mit ähnlichen Bezugszeichen, die ähnliche Merkmale wie in 2A repräsentieren, weist die integrierte Leistungsanordnung 202 in 2B einen Halbleiterchip 204 auf, der einen Leistungsschalter 220 enthält, einen Halbleiterchip 206, der einen Leistungsschalter 230 enthält, einen Leadframe 250, der nicht-geätzte Segmente 250a und 250d sowie teilweise geätzte Segmente 250b und 250c auf einem Substrat 290 aufweist, einen Leadframe 252, der einen teilweise geätzten leitenden Clip 252a und einen beinlosen, leitenden Clip 252b aufweist, und eine Mold-Zusammensetzung 292. Zusätzlich weist die integrierte Leistungsanordnung 202 in 2b ein nicht-geätztes Segment 250b in dem Leadframe 250 auf, ein nicht-geätztes Segment 252c in dem Leadframe 252, und einen teilweise geätzten leitenden Clip 254, wobei die Leistungselektrode 222 (z.B. Drainelektrode) des Leistungsschalters 220 über den teilweise geätzten leitenden Clip 254, das nicht-geätzte Segment 252c und das nicht-geätzte Segment 250e mit dem Substrat 290 gekoppelt ist.
  • Wie in 2B veranschaulicht ist, bedeckt die Mold-Zusammensetzung 292 den Halbleiterchip 204, den Halbleiterchip 206, den Leadframe 250, der nicht-geätzte Segmente 250a, 250d und 250e, sowie teilweise geätzte Segmente 250b und 250c aufweist, und den Leadframe 252, der den teilweise geätzten leitenden Clip 252a, den beinlosen Clip 252b und das nicht-geätzte Segment 252c aufweist. Der teilweise geätzte leitende Clip 254 ist elektrisch und mechanisch mit der Leistungselektrode 222 (z.B. Drainelektrode) des Leistungsschalters 220 gekoppelt und liegt an der oberen Oberfläche der integrierten Leistungsanordnung 202 frei. Von daher kann der teilweise geätzte leitende Clip 254 als Leistungsbus verwendet werden, um dem Leistungsschalter 220 eine High-Side-Leistungsbusspannung zuzuführen. Außerdem kann der teilweise geätzte leitende Clip 254, da die große obere Oberfläche des teilweise geätzten leitenden Clips 254 frei liegt (d.h. nicht von der Mold-Zusammensetzung 292 bedeckt ist), als Kühlkörper fungieren, um für eine verbesserte thermische Dissipation zu sorgen, beispielsweise indem er Wärme direkt an umgebende Luft abstrahlt. Gemäß einer anderen Implementierung kann die Mold-Zusammensetzung 292 die Halbleiterchips 204 und 206, die Leadframes 250 und 252 und den teilweise geätzten leitenden Clip 254 vollständig einbetten.
  • Nunmehr Bezug nehmend auf 3 veranschaulicht 3 eine perspektivische Ansicht eines 3-Phasen-Inverters gemäß einer Implementierung der vorliegenden Anmeldung. Wie in 3 veranschaulicht ist, weist der Drei-Phasen-Inverter 300 integrierte Leistungsanordnungen 302u, 302v, 302w auf, die auf dem Substrat 390 ausgebildet und mit einem Leistungsbus 394 gekoppelt sind. Gemäß einer Implementierung kann es sich bei den integrierten Leistungsanordnungen 302u, 302v und 302w um eine U-Phase, eine V-Phase bzw. eine W-Phase des Drei-Phasen-Inverters 300 handeln, der beispielsweise dazu verwendet werden kann, einen Motor anzusteuern. Von den integrierten Leistungsanordnungen 302u, 302v und 302w in 3 kann eine jede der integrierten Leistungsanordnung 202 in 2A entsprechen. Beispielsweise kann von den integrierten Leistungsanordnungen 302u, 302v und 302w eine jede einen High-Side-Schalter (z.B. den Leistungsschalter 220 in 2A) und einen Low-Side-Schalter (z.B. den Leistungsschalter 230 in 2A) aufweisen, die in einer Halbbrücke in einer integrierten Leistungsanordnung (z.B. die integrierte Leistungsanordnung 202 in 2A) verbunden sind. Daher weist von den integrierten Leistungsanordnungen 302u, 302v und 302w eine jede eine Leistungselektrode wie beispielsweise die Leistungselektrode 222 (z.B. die Drainelektrode) in 2A auf, die an einer oberen Oberfläche hiervon frei liegt. Der Leistungsbus 394 ist dazu ausgebildet, bei einer jeden der integrierten Leistungsanordnungen 302u, 302v und 302w an der frei liegenden Leistungselektrode (in 3 nicht explizit gezeigt) befestigt zu werden, und dieser eine High-Side-Busspannung zuzuführen. Weiterhin kann der Leistungsbus 394, da der Leistungsbus 394 eine große, frei liegende Fläche auf seiner oberen Oberfläche aufweist, für die integrierten Leistungsanordnungen 302u, 302v und 302w als gemeinsamer Kühlkörper fungieren, um für eine verbesserte thermische Dissipation zu sorgen, beispielsweise dadurch, dass er Wärme direkt an die umgebende Luft abstrahlt.
  • Nunmehr Bezug nehmend auf 4 veranschaulicht 4 eine Querschnittsansicht der integrierten Leistungsanordnung eines Komposit-Schalters gemäß einer Implementierung der vorliegenden Anmeldung. Wie in 4 veranschaulicht ist, kann die integrierte Leistungsanordnung 442 einen Komposit-Schalter wie beispielsweise den Komposit-Schalter 142 für den Anreicherungsbetrieb in 1B aufweisen, der von dem High-Side-Schalter 120 und dem Low-Side-Schalter 130 in 1A zumindest einem entsprechen kann. Während beispielsweise in der Leistungswandlerschaltung 100 eine integrierte Leistungsanordnung 442 als High-Side-Schalter 120 verwendet werden kann, kann eine andere integrierte Leistungsschaltung 442 als Low-Side-Schalter 130 verwendet werden.
  • Wie in 4 veranschaulicht ist, weist die integrierte Leistungsanordnung 442 einen Halbleiterchip 468 auf, der einen Leistungsschalter 460 besitzt, einen Halbleiterchip 478, der einen Leistungsschalter 470 besitzt, einen Leadframe 450, der nicht-geätzte Segmente 450a, 450d und 450e sowie teilweise geätzte Segmente 450b und 450c auf dem Substrat 490 besitzt, einen Leiterrahmen 452, der nicht-geätzte Segmente 452a und 452c sowie einen beinlosen, leitenden Clip 452b besitzt, und einen Leadframe 454, der teilweise geätzte, leitende Clips 454a und 454b besitzt. Bei der vorliegenden Implementierung können die Leistungsschalter 460 und 470 dem Transistor 160 der Gruppe III–V bzw. dem Transistor 170 der Gruppe IV entsprechen, wie sie in 1B gezeigt sind, und sie können wie diese verbunden sein.
  • Wie in 4 veranschaulicht ist, enthält der Halbleiterchip 468 einen Leistungsschalter 460. Beispielsweise kann es sich bei dem Leistungsschalter 460 um einen III-Nitrid-HFET wie beispielsweise einen GaN-HEMT handeln. Bei der vorliegenden Implementierung handelt es sich bei dem Leistungsschalter 460 um einen Transistor vom Verarmungstyp wie beispielsweise einem GaN-Transistor vom Verarmungstyp. Bei dem Leistungsschalter 470 kann es sich um ein Silizium-basiertes Leistungshalbleiterbauelement wie beispielsweise einen Silizium-Leistungs-MOSFET handeln. Bei der vorliegenden Implementierung handelt es sich bei dem Leistungsschalter 470 um einen Transistor für den Anreicherungsbetrieb wie beispielsweise einen Silizium-Transistor für den Anreicherungsbetrieb.
  • Wie in 4 veranschaulicht ist, befindet sich der den Leistungsschalter 460 aufweisende Halbleiterchip 468 auf dem beinlosen leitenden Clip 452b des Leadframes 452 auf dem den Leistungsschalter 470 aufweisenden Halbleiterchip 478. Der Leistungsschalter 460 weist eine Leistungselektrode 462 (z.B. Drainelektrode) und eine Steuerelektrode 466 (z.B. Gateelektrode) auf, die sich auf einer oberen Oberfläche des Halbleiterchips 468 befinden, und eine Leistungselektrode 464 (z.B. Sourceelektrode), die sich auf einer unteren Oberfläche des Halbleiterchips 468 befindet. Die Steuerelektrode 466 (z.B. Gateelektrode) des Leistungsschalters 460 ist über den teilweise geätzten leitenden Clip 454a des Leadframes 454, das nicht-geätzte Segment 452a des Leadframes 452 und das nicht-geätzte Segment 450a des Leadframes 450 elektrisch mit dem Substrat 490 gekoppelt. Die Leistungselektrode 462 (z.B. Drainelektrode) des Leistungsschalters 460 ist über den teilweise geätzten leitenden Clip 454b des Leadframes 454, das nicht-geätzte Segment 452c des Leadframes 452 und das nicht-geätzte Segment 450e des Leadframes 450 elektrisch mit dem Substrat 490 gekoppelt. Die Leistungselektrode 464 (z.B. Sourceelektrode) des Leistungsschalters 460 ist elektrisch und mechanisch mit einer oberen Oberfläche des beinlosen leitenden Clips 452b des Leadframes 452 gekoppelt.
  • Wie in 4 veranschaulicht ist, weist der Leadframe 452 nicht-geätzte Segmente 452a und 452c auf, sowie einen beinlosen Clip 452b. Das nicht-geätzte Segment 452a ist zwischen den teilweise geätzten leitenden Clip 454a und das nicht-geätzte Segment 450a gekoppelt. Das nicht-geätzte Segment 452c ist zwischen den teilweise geätzten leitenden Clip 454b und das nicht-geätzte Segment 450e gekoppelt. Der beinlose leitende Clip 452b ist elektrisch und mechanisch zwischen die Leistungselektrode 464 des Leistungsschalters 460 und die Leistungselektrode 472 des Leistungsschalters 470 gekoppelt. Die nicht-geätzten Segmente 452a und 452c und der beinlose leitende Clip 452b besitzen eine im Wesentlichen komplanare obere Oberfläche. Der beinlose leitende Clip 452b stellt eine strukturelle Unterlage für den Halbleiterchip 468 bereit. Der beinlose leitende Clip 452b ist physikalisch gegenüber den nicht-geätzten Segmenten 452a und 452c separiert und besitzt einen im Wesentlichen flachen Körper, der eine im Wesentlichen gleichförmige Dicke aufweist, welches die volle Dicke des Leadframes 452 ist.
  • Wie in 4 veranschaulicht ist, besitzt von den teilweise geätzten leitenden Clips 454a und 454b ein jeder einen nicht-geätzten Teil und einen teilweise geätzten Teil, wobei der nicht-geätzte Teil die volle Dicke des Leadframes 454 behält, und der teilweise geätzte Teil eine Dicke besitzt, die einen Bruchteil der vollen Dicke des Leadframes 454 darstellt. Der teilweise geätzte leitende Clip 454a ist physikalisch gegenüber dem teilweise geätzten leitenden Clip 454b separiert, wobei die teilweise geätzten leitenden Clips 454a und 454b mit der Steuerelektrode 466 bzw. der Leistungselektrode 462 des Leistungsschalters 460 gekoppelt sind. Wie in 4 veranschaulicht ist, enthält von den teilweise geätzten leitenden Clips 454a und 454b ein jeder eine freiliegende obere Oberfläche. Da die Mold-Zusammensetzung 492 die oberen Oberflächen der teilweise geätzten leitenden Clips 454a und 454b nicht bedeckt, können die großen, freiliegenden oberen Oberflächen der teilweise geätzten leitenden Clips 454a und 454b jeweils als Kühlkörper fungieren, um während des Betriebs Wärme, die von der integrierten Leistungsanordnung 442 erzeugt wird, zu dissipieren. Gemäß einer anderen Implementierung kann die Mold-Zusammensetzung 492 die Halbleiterchips 468 und 478 und die Leadframes 450, 452 und 454 bedecken und vollständig einbetten.
  • Bei der vorliegenden Implementierung sind die teilweise geätzten leitenden Clips 454a und 454b aus demselben Material gemacht und sie besitzen eine im Wesentlichen gleiche Zusammensetzung. Bei anderen Implementierungen können die teilweise geätzten leitenden Clips 454a und 454b aus verschiedenen Materialien gemacht sein und unterschiedliche Zusammensetzungen aufweisen. Bei der vorliegenden Implementierung enthalten die teilweise geätzten leitenden Clips 454a und 454b des Leadframes 454 Kupfer. Bei anderen Implementierungen können die teilweise geätzten leitenden Clips 454a und 454b andere geeignete leitende Materialien wie beispielsweise Aluminium oder Wolfram enthalten. Bei der vorliegenden Implementierung sind die teilweise geätzten leitenden Clips 454a und 454b des Leadframes 454 aus demselben Material gemacht wie die nicht-geätzten Segmente 452a und 452c und der beinlose leitende Clip 452b des Leadframes 452. Bei einer anderen Implementierung können die teilweise geätzten leitenden Clips 454a und 454b des Leadframes 454 und die nicht-geätzten Segmente 452a und 452c und der beinlose leitende Clip 452b des Leadframes 452 aus unterschiedlichen Materialien gemacht sein und unterschiedliche Zusammensetzungen aufweisen.
  • Wie in 4 veranschaulicht ist, enthält der Halbleiterchip 478 einen Leistungsschalter 470. Beispielsweise weist der Leistungsschalter 470 eine Leistungselektrode 472 (z.B. Drainelektrode) auf, die sich auf einer oberen Oberfläche des Halbleiterchips 478 befindet, und eine Steuerelektrode 476 (z.B. Gateelektrode) und eine Leistungselektrode 474 (z.B. Sourceelektrode), die sich auf einer unteren Oberfläche des Halbleiterchips 478 befinden. Die Leistungselektrode 472 (z.B. Drainelektrode) des Leistungsschalters 470 ist elektrisch und mechanisch mit einer unteren Oberfläche des beinlosen leitenden Clips 452b gekoppelt, der auf seiner oberen Oberfläche elektrisch und mechanisch mit der Leistungselektrode 464 (z.B. Sourceelektrode) des Leistungsschalters 460 gekoppelt ist. Der beinlose leitende Clip 452b, der dem geschalteten Knoten 180 in 1B entsprechen kann, ist über das nicht-geätzte Segment 450d des Leadframes 450 mit dem Substrat 490 gekoppelt. Die Steuerelektrode 476 (z.B. Gateelektrode) und die Leistungselektrode 474 (z.B. Sourceelektrode) des Leistungsschalters 470 sind elektrisch und mechanisch mit den teilweise geätzten Segmenten 450b bzw. 450c des auf dem Substrat 490 befindlichen Leadframes 450 gekoppelt.
  • Wie in 4 veranschaulicht ist, weist der Leadframe 450 nicht-geätzte Segmente 450a, 450d und 450e sowie teilweise geätzte Segmente 450b und 450c auf, die sich auf dem Substrat 490 befinden. Die nicht-geätzten Segmente 450a, 450d und 450e und die teilweise geätzten Segmente 450b und 450c sind unterschiedliche Teile des Leadframes 450, wobei die nicht-geätzten Segmente 450a, 450d und 450e eine volle Dicke des Leadframes 450 behalten, und die teilweise geätzten Segmente 450b und 450c geätzt sind, so dass sie einen Bruchteil der vollen Dicke des Leadframes 450 (z.B. die Hälfte oder ein Viertel der Dicke des nicht-geätzten Segments 450a) besitzen. Die nicht-geätzten Segmente 450a, 450d und 450e und die teilweise geätzten Segmente 450b und 450c sind physikalisch voneinander separiert. Bei der vorliegenden Implementierung sind die nicht-geätzten Segmente 450a, 450d und 450e und die teilweise geätzten Segmente 450b und 450c aus demselben Material gemacht und sie besitzen eine im Wesentlichen gleiche Zusammensetzung. Bei der vorliegenden Implementierung können die nicht-geätzten Segmente 450a, 450d und 450e und die teilweise geätzten Segmente 450b und 450c des Leadframes 450 ein Metall wie beispielsweise Kupfer, Aluminium oder Wolfram, eine Metalllegierung, ein Tri-Metall oder ein anderes leitendes Material enthalten. Gemäß einer weiteren Implementierung können die nicht-geätzten Segmente 450a, 450d und 450e und die teilweise geätzten Segmente 450b und 450c aus verschiedenen Materialien gemacht sein und unterschiedliche Zusammensetzungen aufweisen. Bei der vorliegenden Implementierung besitzen die teilweise geätzten Segmente 450b und 450c eine im Wesentlichen gleichförmige Dicke, die einen Bruchteil der vollen Dicke des Leadframes 450 darstellt. Bei anderen Implementierungen können die teilweise geätzten Segmente 450b und 450c unterschiedliche Dicken besitzen.
  • Wie in 4 veranschaulicht ist, kann die Gesamthöhe des Halbleiterchips 478 in der integrierten Leistungsanordnung 442 verringert werden, da der bei herkömmlichen leitenden Clips eingesetzte Beinabschnitt eliminiert werden kann, da sich der Halbleiterchip 478 auf teilweise geätzten Segmenten anstelle auf nicht-geätzten Segmenten des Leadframes 450 befindet. Bei der vorliegenden Implementierung besitzt der beinlose leitende Clip 452b einen im Wesentlichen flachen Körper ohne ein Beinteil. Im Gegensatz zu herkömmlichen Leistungshalbleiterpackungen, die Halbleiterchips aufweisen, welche an nicht-geätzten Leitersegmenten und leitenden Clips mit Beinabschnitten befestigt sind, verwenden Implementierungen der vorliegenden Anmeldung ein nicht-geätztes Segment 450d und teilweise geätzte Segmente 450b und 450c des Leadframes 450, um zu ermöglichen, dass der Halbleiterchip 478 unter Verwendung eines beinlosen, leitenden Clips 452b mit dem Substrat 490 gekoppelt werden kann. Im Ergebnis kann die Gesamthöhe der integrierten Leistungsanordnung 442 reduziert werden, was wiederum den Formfaktor der integrierten Leistungsanordnung 442 reduziert.
  • Außerdem kann aufgrund des Einsatzes des beinlosen leitenden Clips 452b und des zur Anbringung an den teilweise geätzten Segmenten 450b und 450c ausgebildeten Halbleiterchips 478 die Dicke des beinlosen leitenden Clips 452b so eingestellt sein, dass die Hochstrom- und -spannungshandhabbarkeit verbessert werden, um den Anforderungen einer konkreten Implementierung zu genügen, ohne die Gesamthöhe der integrierten Leistungsanordnung 442 signifikant zu beeinflussen. Im Gegensatz zu herkömmlichen Leistungshalbleiterpackungen, die einzelne Halbleiterchips aufweisen, die nebeneinander angeordnet und über ihre jeweiligen leitenden Clips mit einem Substrat gekoppelt sind, kann die integrierte Leistungsanordnung 442 durch Stapeln des Halbleiterchips 468 über den Halbleiterchip 478 auf dem Substrat 490 vorteilhafterweise eine verringerte Grundfläche aufweisen und dadurch den Formfaktor der integrierten Leistungsanordnung 442 verringern.
  • Gemäß einer Implementierung ist der Leistungsschalter 460 in der integrierten Leistungsanordnung 442 mit einem Leistungsschalter 470 kaskodiert, so dass ein Komposit-Schalter für den Anreicherungsbetrieb gebildet wird, wobei die Steuerelektrode 466 (z.B. Gateelektrode) des Leistungsschalters 460 über leitende Bahnen (in 4 nicht explizit gezeigt) auf dem Substrat 490 elektrisch mit einer Leistungselektrode 474 (z.B. Sourceelektrode) des Leistungsschalters 470 gekoppelt ist. Die integrierte Leistungsanordnung 442 kann einen verringerten Formfaktor und eine verbesserte thermische Dissipation bereitstellen, während sie außerdem erhöhte parasitäre Induktanz, thermische Impedanz und Montagekosten beträchtlich vermeiden kann.

Claims (20)

  1. Integrierte Leistungsanordnung, die aufweist: Einen ersten Leadframe, der teilweise geätzte Segmente und nicht-geätzte Segmente auf der genannten, gedruckten Leiterplatte aufweist; einen ersten Halbleiterchip, der zu einer Befestigung an den genannten teilweise geätzten Segmenten des genannten ersten Leadframes ausgebildet ist; ein zweiter Leadframe, der einen beinlosen leitenden Clip aufweist; einen zweiten Halbleiterchip, der sich über dem genannten ersten Halbleiterchip befindet und der durch den genannten beinlosen leitenden Clip mit dem genannten ersten Halbleiterchip gekoppelt ist.
  2. Integrierte Leistungsanordnung gemäß Anspruch 1, wobei der zweite Halbleiterchip durch einen teilweise geätzten leitenden Clip des genannten zweiten Leadframes und zumindest eines der genannten, nicht-geätzten Segmente des genannten ersten Leadframes mit der genannten, gedruckten Leiterplatte gekoppelt ist.
  3. Integrierte Leistungsanordnung gemäß Anspruch 1 oder 2, wobei eine Drainelektrode auf dem ersten Halbleiterchip über dem genannten beinlosen leitenden Clip mit einer Sourceelektrode auf dem genannten zweiten Halbleiterchip gekoppelt ist.
  4. Integrierte Leistungsanordnung gemäß einem der vorangehenden Ansprüche, wobei der genannte erste Halbleiterchip einen ersten Leistungstransistor aufweist, der eine Sourceelektrode und eine Gateelektrode an einer unteren Oberfläche des ersten Halbleiterchips und eine Drainelektrode auf einer oberen Oberfläche des genannten ersten Halbleiterchips aufweist.
  5. Integrierte Leistungsanordnung gemäß einem der vorangehenden Ansprüche, wobei der genannte zweite Halbleiterchip einen zweiten Leistungstransistor aufweist, der eine Sourceelektrode und eine Gateelektrode an einer unteren Oberfläche des genannten zweiten Halbleiterchips aufweist, und eine Drainelektrode auf einer oberen Oberfläche des genannten zweiten Halbleiterchips.
  6. Integrierte Leistungsanordnung gemäß einem der vorangehenden Ansprüche, wobei der genannte zweite Halbleiterchip einen zweiten Leistungstransistor aufweist, der eine Sourceelektrode an einer unteren Oberfläche des genannten zweiten Halbleiterchips aufweist, und eine Drainelektrode und eine Gateelektrode auf einer oberen Oberfläche des genannten zweiten Halbleiterchips.
  7. Integrierte Leistungsanordnung gemäß Anspruch 1, wobei der genannte erste Halbleiterchip einen ersten Leistungstransistor aufweist, und wobei der genannte zweite Halbleiterchip einen zweiten Leistungstransistor aufweist.
  8. Integrierte Leistungsanordnung gemäß Anspruch 7, wobei von dem genannten ersten Leistungstransistor und dem genannten zweiten Leistungstransistor zumindest einer Silizium aufweist.
  9. Integrierte Leistungsanordnung gemäß Anspruch 7, wobei von dem genannten ersten Leistungstransistor und dem genannten zweiten Leistungstransistor zumindest einer Galliumnitrid (GaN) aufweist.
  10. Integrierte Leistungsanordnung gemäß Anspruch 1, wobei der erste Halbleiterchip einen synchronen Transistor aufweist, und der zweite Halbleiterchip einen Steuertransistor aufweist, der mit dem genannten synchronen Transistor in einer Halbbrücke gekoppelt ist.
  11. Integrierte Leistungsanordnung gemäß Anspruch 1, wobei der genannte erste Halbleiterchip einen Transistor der Gruppe IV aufweist, und der genannte zweite Halbleiterchip einen Transistor der Gruppe III–V in Kaskode mit dem genannten Transistor der Gruppe IV aufweist.
  12. Integrierte Leistungsanordnung, die aufweist: eine gedruckte Leiterplatte; einen ersten Leadframe, der teilweise geätzte Segmente und nicht-geätzte Segmente auf der genannten, gedruckten Leiterplatte aufweist; einen einen ersten Leistungsschalter aufweisenden ersten Halbleiterchip, der zur Befestigung an den genannten, teilweise geätzten Segmenten des genannten ersten Leadframes ausgebildet ist; einen zweiten Leadframe, der einen beinlosen, leitenden Clip aufweist; einen einen zweiten Leistungsschalter aufweisenden zweiten Halbleiterchip, der sich über dem ersten Halbleiterchip befindet, wobei eine Sourceelektrode des genannten zweiten Leistungsschalters durch den genannten beinlosen leitenden Clip mit einer Drainelektrode des ersten Leistungsschalters gekoppelt ist.
  13. Integrierte Leistungsanordnung gemäß Anspruch 12, wobei der genannte zweite Halbleiterchip durch einen teilweise geätzten leitenden Clip des genannten zweiten Leadframes und zumindest eines der genannten, nicht-geätzten Segmente des genannten ersten Leadframes mit der genannten, gedruckten Leiterplatte gekoppelt ist.
  14. Integrierte Leistungsanordnung gemäß Anspruch 12 oder 13, wobei von dem genannten ersten Leistungsschalter und dem genannten zweiten Leistungsschalter zumindest einer Silizium aufweist.
  15. Integrierte Leistungsanordnung gemäß Anspruch 12 oder 13, wobei von dem genannten ersten Leistungsschalter und dem genannten zweiten Leistungsschalter zumindest einer Galliumnitrid (GaN) aufweist.
  16. Integrierte Leistungsanordnung gemäß Anspruch 12, wobei der genannte Leistungsschalter einen synchronen Transistor aufweist, und wobei der zweite Leistungsschalter einen Steuertransistor aufweist, der mit dem genannten synchronen Transistor in einer Halbbrücke gekoppelt ist.
  17. Integrierte Leistungsanordnung gemäß Anspruch 12, wobei von dem ersten Leistungsschalter und dem zweiten Leistungsschalter zumindest einer ausgewählt ist aus der Gruppe bestehend aus einem Feldeffekttransistor (FET), einem Bipolartransistor mit isoliertem Gate (IGBT), und einem High-Electron-Mobility-Transistor (HEMT).
  18. Integrierte Leistungsanordnung gemäß Anspruch 12, wobei von dem ersten Leistungsschalter und dem zweiten Leistungsschalter zumindest einer einen Silizium-FET oder einen GaN-FET aufweist.
  19. Integrierte Leistungsanordnung gemäß einem der Ansprüche 12–18, wobei die genannten, teilweise geätzten Segmente des genannten ersten Leadframes eine im Wesentlichen gleichförmige Dicke aufweisen.
  20. Integrierte Leistungsanordnung gemäß einem der Ansprüche 12–19, wobei der genannte beinlose leitende Clip Kupfer aufweist.
DE102015121524.1A 2014-12-10 2015-12-10 Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation Withdrawn DE102015121524A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462090202P 2014-12-10 2014-12-10
US62/090,202 2014-12-10
US14/938,671 2015-11-11
US14/938,671 US20160172279A1 (en) 2014-12-10 2015-11-11 Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation

Publications (1)

Publication Number Publication Date
DE102015121524A1 true DE102015121524A1 (de) 2016-06-16

Family

ID=56082621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015121524.1A Withdrawn DE102015121524A1 (de) 2014-12-10 2015-12-10 Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation

Country Status (3)

Country Link
US (1) US20160172279A1 (de)
CN (1) CN105702638A (de)
DE (1) DE102015121524A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021213497A1 (de) 2021-11-30 2023-06-01 Zf Friedrichshafen Ag Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016211968A1 (de) * 2016-06-30 2018-01-04 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102017213759A1 (de) 2017-08-08 2019-02-14 Schweizer Electronic Ag Leiterplattenelement und Verfahren zum Herstellen eines Leiterplattenelements
JPWO2019065173A1 (ja) * 2017-09-29 2020-11-05 日本電産株式会社 パワーモジュール及びｄｃ−ｄｃコンバータ
EP3739756A1 (de) * 2019-05-17 2020-11-18 Nexperia B.V. Kaskodenhalbleiterbauelement und verfahren zur herstellung
CN110416200B (zh) * 2019-07-02 2020-11-20 珠海格力电器股份有限公司 一种功率模块封装结构及制作方法
US11158567B2 (en) 2019-08-09 2021-10-26 Texas Instruments Incorporated Package with stacked power stage and integrated control die
US11715679B2 (en) 2019-10-09 2023-08-01 Texas Instruments Incorporated Power stage package including flexible circuit and stacked die
US11302615B2 (en) 2019-12-30 2022-04-12 Texas Instruments Incorporated Semiconductor package with isolated heat spreader
EP3982404A1 (de) * 2020-10-07 2022-04-13 Infineon Technologies Austria AG Halbleitermodul
US11750089B2 (en) * 2021-10-28 2023-09-05 Alpha And Omega Semiconductor International Lp Power converter for high power density

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US8450149B2 (en) * 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8217503B2 (en) * 2010-09-14 2012-07-10 Alpha & Omega Semiconductor Inc. Package structure for DC-DC converter
US8674497B2 (en) * 2011-01-14 2014-03-18 International Business Machines Corporation Stacked half-bridge package with a current carrying layer
US8680627B2 (en) * 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US8692361B2 (en) * 2012-07-30 2014-04-08 Infineon Technologies Ag Electric device package comprising a laminate and method of making an electric device package comprising a laminate
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9041170B2 (en) * 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
US9257424B2 (en) * 2013-11-08 2016-02-09 Infineon Technologies Austria Ag Semiconductor device
US9620475B2 (en) * 2013-12-09 2017-04-11 Infineon Technologies Americas Corp Array based fabrication of power semiconductor package with integrated heat spreader
US20150340305A1 (en) * 2014-05-20 2015-11-26 Freescale Semiconductor, Inc. Stacked die package with redistribution layer
US9520798B2 (en) * 2014-08-26 2016-12-13 General Electric Company Multi-level DC-DC converter with galvanic isolation and adaptive conversion ratio

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021213497A1 (de) 2021-11-30 2023-06-01 Zf Friedrichshafen Ag Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug

Also Published As

Publication number Publication date
CN105702638A (zh) 2016-06-22
US20160172279A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102015121529A1 (de) Integrierte Leistungsanordnung mit gestapelten, einzeln gehäusten Leistungsbauelementen
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102012213407A1 (de) Halbleiteranordnung
DE102014101261B4 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102016109558B4 (de) Halbleiterpackage mit eingebetteter ausgangsinduktivität
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102017217593B4 (de) Mehrphasenleistungsvorrichtung, Verfahren zum Konstruieren eines Leistungselektronikvorrichtung-Packages und derartige Vorrichtung
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE102018106917A1 (de) Vorrichtung mit Schaltelementen und entsprechende Verfahren
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102017100947A1 (de) Elektronische Komponente und Schaltkreis
DE102017206603A1 (de) Anpassbare geformte Leiterrahmenbaugruppe und entsprechendes Verfahren
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102015108909A1 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102017120753A1 (de) SMD-Package mit Oberseitenkühlung
DE102017217612B4 (de) Gemeinsamer-Kontakt-Leiterrahmen für Mehrphasenanwendungen
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE102015106148A1 (de) Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee