DE102014101261B4 - Leistungstransistoranordnung und Verfahren zu deren Herstellung - Google Patents

Leistungstransistoranordnung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102014101261B4
DE102014101261B4 DE102014101261.5A DE102014101261A DE102014101261B4 DE 102014101261 B4 DE102014101261 B4 DE 102014101261B4 DE 102014101261 A DE102014101261 A DE 102014101261A DE 102014101261 B4 DE102014101261 B4 DE 102014101261B4
Authority
DE
Germany
Prior art keywords
power transistor
power
electrode
transistor
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014101261.5A
Other languages
English (en)
Other versions
DE102014101261A1 (de
Inventor
Josef Hoeglauer
Ralf Otremba
Klaus Schiess
Xaver Schloegel
Jürgen Schredl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014101261A1 publication Critical patent/DE102014101261A1/de
Application granted granted Critical
Publication of DE102014101261B4 publication Critical patent/DE102014101261B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Leistungstransistoranordnung (100), aufweisend:einen Träger (102);einen ersten Leistungstransistor (104) mit einer Steuerelektrode (112) und einer ersten Leistungselektrode (114) und einer zweiten Leistungselektrode (116);einen zweiten Leistungstransistor (106) mit einer Steuerelektrode (122) und einer ersten Leistungselektrode (124) und einer zweiten Leistungselektrode (126);wobei der erste Leistungstransistor (104) und der zweite Leistungstransistor (106) nebeneinander auf dem Träger (102) derart angeordnet sind, dass die Steuerelektrode (112) des ersten Leistungstransistors (104) und die Steuerelektrode (122) des zweiten Leistungstransistors (106) dem Träger (102) zugewandt sind, wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) und die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) vom Träger (102) weg weisen;wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) und die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) mittels einer elektrisch leitende Kopplungsstruktur (132) aneinander gekoppelt sind; undwobei die elektrisch leitende Kopplungsstruktur (132) von sämtlichen Leistungstransistoranordnungs-Außenanschlüssen elektrisch isoliert ist.

Description

  • Verschiedene Ausführungsformen betreffen allgemein eine Leistungstransistoranordnung und ein Verfahren zur Herstellung einer Leistungstransistoranordnung.
  • Leistungshalbleiterchips können in eine elektronische Baugruppe für verschiedene Schaltkreise integriert werden. Zum Beispiel kann eine Kaskadenschaltung oder eine Halbbrückenschaltung durch einzelne Komponenten oder Baugruppen oder durch eine Chipauf-Chip-Struktur ausgeführt werden, wobei Diffusionslöten verwendet werden kann.
  • Einzelne Komponenten oder Baugruppen können zu einer signifikanten Baugruppeninduktivität und somit Schaltverlusten führen. Während eine Chip-auf-Chip-Struktur zu thermischen Einschränkungen bezüglich des Chips an der Oberseite führen kann (z.B. bei einem Siliziumfeldeffekttransistorchip).
  • Aus dem Dokument US 2009 / 0 289 354 A1 ist ein elektronisches Modul mit einem Träger bekannt, an dem ein erster Transistor und ein zweiter Transistor angebraucht sind. Ein erstes Verbindungselement verbindet den ersten Transistor elektrisch mit dem Träge und ein zweites Verbindungselement verbindet den zweiten Transistor elektrisch mit dem Träger.
  • Aus dem Dokument DE 10 2007 025 248 A1 ist ein elektronisches Bauelement bekannt, das aufweist: mindestens zwei vertikale Halbleiterleistungsbauteile, wobei jedes vertikale Halbleiterbauteil, wobei mindestens eine erste Lastelektrode auf einer ersten Seite des Halbleiterbauteil angeordnet ist und mindestens eine zweite Lastelektrode auf der zweiten Seite des Halbleiterbauteil angeordnet ist, eine elektrisch leitfähige Anschlussklemme, eine Vielzahl von oberflächenmontierbaren äußeren Anschlussoberflächen, und einen Trägerstreifen.
  • Verschiedene Ausführungsformen stellen eine Leistungstransistoranordnung bereit. Die Leistungstransistoranordnung weist auf einen Träger; einen ersten Leistungstransistor mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode; und einen zweiten Leistungstransistor mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode. Der erste Leistungstransistor und der zweite Leistungstransistor sind auf dem Träger nebeneinander angeordnet, so dass die Steuerelektrode des ersten Leistungstransistors und die Steuerelektrode des zweiten Leistungstransistors dem Träger zugewandt sind. Die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors weisen vom Träger weg. Die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors sind elektrisch aneinander gekoppelt. Die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors sind mittels einer elektrisch leitenden Kopplungsstruktur elektrisch aneinander gekoppelt, wobei die elektrisch leitende Kopplungsstruktur von sämtlichen Leistungstransistoranordnungs-Außenanschlüssen elektrisch isoliert ist.
  • Die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors können an die elektrisch leitende Struktur gelötet werden. Die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors können durch Diffusionslöten an die elektrisch leitende Struktur gelötet werden.
  • Die Steuerelektrode des ersten Leistungstransistors und die Steuerelektrode des zweiten Leistungstransistors können mit dem Träger, z.B. durchentsprechenden Stifte oder Kontaktstellen des Trägers, durch Weichlöten, Kleben, Diffusionslöten, Sintern oder dergleichen verbunden werden.
  • Verschiedene nicht anspruchsgemäße Beispiele betreffen eine Leistungstransistoranordnung. Die Leistungstransistoranordnung kann einen Träger; einen ersten Leistungstransistor mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode; und einen zweiten Leistungstransistor mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode enthalten. Der erste Leistungstransistor und der zweite Leistungstransistor können auf dem Träger nebeneinander angeordnet werden, so dass die Steuerelektrode des ersten Leistungstransistors und die Steuerelektrode des zweiten Leistungstransistors dem Träger zugewandt sind.
  • In verschiedenen nicht anspruchsgemäßen Ausführungsformen können die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors vom Träger weg weisen. Die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors können elektrisch aneinander gekoppelt sein.
  • Die Kopplungsstruktur kann mindestens eines von einem Metall und einer Metalllegierung enthalten. Die Kopplungsstruktur kann mindestens eine Struktur enthalten, die ausgewählt ist aus einer Gruppe von Strukturen, bestehend aus: einer Klemme, einem Band, einem Draht, einer Platte und einem Leiterzug. Die Kopplungsstruktur kann einen Wärmewiderstand von 1 K/W oder weniger haben.
  • Einer oder beide von dem ersten Leistungstransistor und dem zweiten Leistungstransistor können einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), einen JFET (Sperrschicht-Feldeffekttransistor), einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) oder einen Bipolartransistor und dergleichen enthalten.
  • Gemäß verschiedenen Ausführungsformen können die Steuerelektrode des ersten Leistungstransistors und die Steuerelektrode des zweiten Leistungstransistors entweder die Gate-Elektrode oder die Basiselektrode des ersten Leistungstransistors und des zweiten Leistungstransistors sein.
  • Gemäß verschiedenen Ausführungsformen kann die erste Leistungselektrode des ersten Leistungstransistors entweder die Source-Elektrode oder die Emitter-Elektrode des ersten Leistungstransistors sein und die erste Leistungselektrode des zweiten Leistungstransistors kann entweder die Drain-Elektrode oder die Kollektor-Elektrode des zweiten Leistungstransistors sein. Der erste Leistungstransistor und der zweite Leistungstransistor, deren entsprechende erste Leistungselektroden elektrisch aneinander gekoppelt sind, können eine Kaskodenschaltung oder eine Halbbrückenschaltung bilden.
  • Gemäß verschiedenen Ausführungsformen kann die erste Leistungselektrode des ersten Leistungstransistors entweder die Source-Elektrode oder die Emitter-Elektrode des ersten Leistungstransistors sein; und die erste Leistungselektrode des zweiten Leistungstransistors kann entweder die Source-Elektrode oder die Emitter-Elektrode des zweiten Leistungstransistors sein. In verschiedenen Ausführungsformen können der erste Leistungstransistor und der zweite Leistungstransistor, die PMOS (p-Kanal Metalloxid-Halbleiter) Transistoren sind, deren entsprechende Source-Elektroden elektrisch aneinander gekoppelt sind, eine zweiseitige blockierende PMOS Transistorschaltung bilden.
  • Die erste Leistungselektrode des ersten Leistungstransistors kann entweder die Drain-Elektrode oder die Kollektor-Elektrode des ersten Leistungstransistors sein; und die erste Leistungselektrode des zweiten Leistungstransistors kann entweder die Drain-Elektrode oder die Kollektor-Elektrode des zweiten Leistungstransistors sein. In verschiedenen Ausführungsformen können der erste Leistungstransistor und der zweite Leistungstransistor, die NMOS (n-Kanal Metalloxid-Halbleiter) Transistoren sind, deren entsprechende Drain-Elektroden elektrisch aneinander gekoppelt sind, eine zweiseitige blockierende NMOS Transistorschaltung bilden.
  • Gemäß verschiedenen Ausführungsformen kann der erste Leistungstransistor ein Transistor mit hoher Elektronenbeweglichkeit (HEMT) sein. Beispiele für den HEMT enthalten, ohne aber darauf beschränkt zu sein, einen GaN (Galliumnitrid) Transistor mit hoher Elektronenbeweglichkeit oder einen SiC (Siliziumkarbid) Transistor mit hoher Elektronenbeweglichkeit oder einen Hochspannungs-Si-(Silizium) Transistor mit hoher Elektronenbeweglichkeit. Der zweite Leistungstransistor kann ein Niederspannungs- (z.B. kleiner als 200V) MOSFET (p-Kanal oder n-Kanal) sein. Ein Beispiel für den Niederspannungs-MOSFET kann einen SFET (Silizium-Feldeffekttransistor) enthalten, ohne aber darauf beschränkt zu sein.
  • In verschiedenen Ausführungsformen können der erste Leistungstransistor und der zweite Leistungstransistor Transistoren desselben Transistortyps sein. Der erste Leistungstransistor und der zweite Leistungstransistor können FETs (Feldeffekttransistoren) oder IGBTs mit einer Nennspannung von zum Beispiel etwa 20 V bis 20 kV sein.
  • Gemäß verschiedenen Ausführungsformen können der erste Leistungstransistor und der zweite Leistungstransistor von derselben Spannungsklasse sein. Zum Beispiel können der erste Leistungstransistor und der zweite Leistungstransistor dieselbe Nennspannung haben, d.h. dieselbe Maximalspannung aufweisen, der der erste Leistungstransistor und der zweite Leistungstransistor standhalten können. Der erste Leistungstransistor und der zweite Leistungstransistor können unterschiedliche Stromführungseigenschaften haben.
  • Die Leistungstransistoranordnungs-Außenanschlüssen können zum Beispiel Leitungskontakte oder Stifte enthalten, die an den Träger gekoppelt sind.
  • Der Träger kann einen Leiterrahmen enthalten, der aus einem Metall oder einer Metalllegierung bestehen kann, z.B. einem Material, das ausgewählt ist aus einer Gruppe bestehend aus: Kupfer (Cu), Eisennickel (FeNi), Stahl und dergleichen.
  • Eine anspruchsgemäße Ausführungsform betrifft ferner eine Baugruppe, die eine Leistungstransistoranordnung enthält. Die Leistungstransistoranordnung weist auf einen Träger; einen ersten Leistungstransistor mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode; und einen zweiten Leistungstransistor mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode enthalten. Der erste Leistungstransistor und der zweite Leistungstransistor sind auf dem Träger nebeneinander angeordnet, so dass die Steuerelektrode des ersten Leistungstransistors und die Steuerelektrode des zweiten Leistungstransistors dem Träger zugewandt sind; und wobei die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors vom Träger wegweisen. Die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors sind durch eine elektrisch leitende Kopplungsstruktur elektrisch aneinander gekoppelt. Die Baugruppe weist ferner Baugruppenanschlüsse auf, die zum Empfangen elektrischer Signale von außerhalb der Baugruppe gestaltet sind, wobei die elektrisch leitende Kopplungsstruktur von den Baugruppenanschlüssen elektrisch isoliert ist.
  • Verschiedenen Ausführungsformen, die in Bezug auf die Leistungstransistoranordnung oben beschrieben sind, sind analog für die Baugruppe gültig, die die Leistungstransistoranordnung enthält.
  • Die Baugruppe kann als eine von QFN (Quad-Flat-No-Leads) Baugruppen, DSO (Dual Small Outline) Baugruppen, TO220, TO247, TO263, TO252 und dergleichen gebildet sein. Die Baugruppe kann als eine eingebettete Baugruppe gebildet sein.
  • Eine weitere anspruchsgemäße Ausführungsform betrifft ein Verfahren zur Herstellung einer Leistungstransistoranordnung. Das Verfahren weist auf: das Anordnen eines ersten Leistungstransistors mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode und eines zweiten Leistungstransistors mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode auf einer elektrisch leitende Struktur enthalten, so dass der erste Leistungstransistor und der zweite Leistungstransistor nebeneinander angeordnet sind und dass die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors an der elektrisch leitenden Struktur befestigt und dadurch elektrisch aneinander gekoppelt sind; und das Montieren des ersten Leistungstransistors und des zweiten Leistungstransistors auf einem Träger unter Verwendung der elektrisch leitenden Struktur als Zwischenträger, so dass die Steuerelektrode des ersten Leistungstransistors und die Steuerelektrode des zweiten Leistungstransistors dem Träger zugewandt sind, wobei die elektrisch leitende Struktur von sämtlichen Leistungstransistoranordnungs-Außenanschlüssen elektrisch isoliert ist.
  • Gemäß verschiedenen Ausführungsformen können die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors an die elektrisch leitende Struktur gelötet werden. Die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors können durch Diffusionslöten an die elektrisch leitende Struktur gelötet werden.
  • Die Steuerelektrode des ersten Leistungstransistors und die Steuerelektrode des zweiten Leistungstransistors können mit dem Träger, z.B. durch die entsprechenden Stifte oder Kontaktstellen des Trägers mittels Weichlöten, Kleben, Diffusionslöten, Sintern oder dergleichen verbunden werden.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein in allen unterschiedlichen Ansichten auf dieselben Teile. Die Zeichnungen sind nicht unbedingt maßstabgetreu, da der Schwerpunkt stattdessen auf der Darstellung der Prinzipien der Erfindung liegt. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in welchen:
    • 1 eine Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigt;
    • 2 eine Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigt;
    • 3 eine Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigt;
    • 4 eine Kaskadenschaltung gemäß verschiedenen Ausführungsformen zeigt;
    • 5A - 5H einen Herstellungsprozess für eine Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigen; und
    • 6 ein Fließdiagramm zeigt, das ein Verfahren zur Herstellung einer Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen veranschaulicht.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die zur Veranschaulichung nähere Einzelheiten und Ausführungsformen zeigen, in welchen die Erfindung ausgeführt werden kann.
  • Der Begriff „beispielhaft“ wird hierin in der Bedeutung „als Beispiel, Exemplar oder Veranschaulichung dienend“ verwendet. Jede Ausführungsform oder Gestaltung, die hierin als „beispielhaft“ beschrieben ist, ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen zu verstehen.
  • Der Begriff „über“, der in Bezug auf abgeschiedenes Material verwendet wird, das „über“ einer Seite oder Fläche gebildet wird, kann hierin in der Bedeutung verwendet werden, dass das abgeschiedene Material „direkt auf“ z.B. in direktem Kontakt mit der genannten Seite oder Fläche gebildet bildet. Der Begriff „über“, der in Bezug auf ein abgeschiedenes Material verwendet wird, das „über“ einer Seite oder Fläche gebildet wird, kann hierin in der Bedeutung verwendet werden, dass das abgeschiedene Material „indirekt auf“ der genannten Seite oder Fläche gebildet wird, wobei eine oder mehrere zusätzliche Schichten zwischen der genannten Seite oder Fläche und dem abgeschiedenen Material angeordnet sind.
  • Verschiedene Ausführungsformen stellen eine niederinduktive Baugruppe für Leistungsanwendungen bereit.
    • 1 bis 3 zeigen eine Leistungstransistoranordnung 100 gemäß verschiedenen Ausführungsformen.
  • 1 zeigt eine Draufsicht der Leistungstransistoranordnung 100, und 2 zeigt die Rückseite der Leistungstransistoranordnung 100.
  • Die Leistungstransistoranordnung 100 weist einen Träger 102, einen ersten Leistungstransistor 104 und einen zweiten Leistungstransistor 106 auf. Wie in 1 und 2 dargestellt, weist der erste Leistungstransistor 104 eine Steuerelektrode 112, eine erste Leistungselektrode 114 und eine zweite Leistungselektrode 116 auf; und der zweite Leistungstransistor 106 weist eine Steuerelektrode 122, eine erste Leistungselektrode 124 und eine zweite Leistungselektrode 126 auf. Der erste Leistungstransistor 104 und der zweite Leistungstransistor 106 sind nebeneinander auf dem Träger 102 angeordnet, so dass die Steuerelektrode 112 des ersten Leistungstransistors 104 und die Steuerelektrode 122 des zweiten Leistungstransistors 106 dem Träger 102 zugewandt sind.
  • Die erste Leistungselektrode 114 des ersten Leistungstransistors 104 und die erste Leistungselektrode 124 des zweiten Leistungstransistors 106 weisen vom Träger 102 weg. Die erste Leistungselektrode 114 des ersten Leistungstransistors 104 und die erste Leistungselektrode 124 des zweiten Leistungstransistors 106 sind elektrisch aneinander gekoppelt.
  • Der Träger 102 kann einen Leiterrahmen enthalten, der aus einem Metall oder einer Metalllegierung bestehen kann, z.B. einem Material, das ausgewählt ist aus der Gruppe bestehend aus: Kupfer (Cu), Eisennickel (FeNi), Stahl und dergleichen.
  • Die erste Leistungselektrode 114 des ersten Leistungstransistors 104 und die erste Leistungselektrode 124 des zweiten Leistungstransistors 106 sind durch eine elektrisch leitende Kopplungsstruktur 132 elektrisch aneinander gekoppelt, wie in 3 dargestellt. Die elektrisch leitende Kopplungsstruktur 132 kann über der Struktur angeordnet sein, die in 1 dargestellt ist, d.h. über der ersten Leistungselektrode 114 des ersten Leistungstransistors 104 und der ersten Leistungselektrode 124 des zweiten Leistungstransistors 106, die unter der elektrisch leitenden Kopplungsstruktur 132 in 3 verborgen waren.
  • In verschiedenen Ausführungsformen kann die Kopplungsstruktur 132 ein Metall und/oder eine Metalllegierung enthalten. In verschiedenen Ausführungsformen kann die Kopplungsstruktur 132 mindestens eine Struktur enthalten, die ausgewählt ist aus einer Gruppe von Strukturen, bestehend aus: einer Klemme, einem Band, einem Draht, einer Platte und einem Leiterzug. In verschiedenen Ausführungsformen kann die Kopplungsstruktur 132 einen Wärmewiderstand von 1 K/W oder weniger aufweisen.
  • Die elektrisch leitende Kopplungsstruktur 132 ist von sämtlichen Leistungstransistoranordnungs-Außenanschlüssen elektrisch isoliert. Die Leistungstransistoranordnungs-Außenanschlüsse können Leitungskontakte oder Stifte enthalten, die zum Beispiel an den Träger 102 gekoppelt sind.
  • Gemäß verschiedenen Ausführungsformen kann einer oder können beide von dem ersten Leistungstransistor 104 und dem zweiten Leistungstransistor 106 einen MOSFET, einen JFET, einen IGBT oder einen Bipolartransistor enthalten.
  • In verschiedenen Ausführungsformen können der erste Leistungstransistor 104 und der zweite Leistungstransistor 106 Transistoren desselben Transistortyps sein. In verschiedenen Ausführungsformen können der erste Leistungstransistor 104 und der zweite Leistungstransistor 106 FETs (Feldeffekttransistoren) oder IGBTs mit einer Nennspannung von zum Beispiel etwa 20 V bis 20 kV sein.
  • Gemäß verschiedenen Ausführungsformen können der erste Leistungstransistor 104 und der zweite Leistungstransistor 106 von derselben Spannungsklasse sein. Zum Beispiel können der erste Leistungstransistor 104 und der zweite Leistungstransistor 106 dieselbe Nennspannung haben, d.h. dieselbe Maximalspannung, der der erste Leistungstransistor 104 und zweite Leistungstransistor 106 standhalten können. Der erste Leistungstransistor 104 und der zweite Leistungstransistor 106 können unterschiedliche Stromführungseigenschaften haben.
  • Gemäß verschiedenen Ausführungsformen können die Steuerelektrode 112 des ersten Leistungstransistors 104 und die Steuerelektrode 122 des zweiten Leistungstransistors 106 entweder die Gate-Elektrode von MOSFET, JFET oder IGB Transistoren oder die Basiselektrode von Bipolartransistoren sein.
  • Die erste Leistungselektrode 114 des ersten Leistungstransistors 104 kann entweder die Source-Elektrode eines MOSFET oder JFET Transistors oder die Emitter-Elektrode eines IGBT oder Bipolartransistors sein. Die erste Leistungselektrode 124 des zweiten Leistungstransistors 106 kann entweder die Source-Elektrode eines MOSFET oder JFET Transistors oder die Emitter-Elektrode eines IGBT oder Bipolartransistors sein. In verschiedenen Ausführungsformen können der erste Leistungstransistor 104 und der zweite Leistungstransistor 106, die PMOS-Transistoren sind und deren entsprechende Source-Elektroden 114, 124 elektrisch aneinander gekoppelt sind, eine zweiseitige blockierende PMOS Transistorschaltung bilden.
  • Die erste Leistungselektrode 114 des ersten Leistungstransistors 104 kann beispielsweise entweder die Drain-Elektrode eines MOSFET oder JFET Transistors oder die Kollektor-Elektrode eines IGBT oder Bipolartransistors sein; und die erste Leistungselektrode des zweiten Leistungstransistors kann entweder die Drain-Elektrode eines MOSFET oder JFET Transistors oder die Kollektor-Elektrode eines IGBT oder Bipolartransistors sein. Der erste Leistungstransistor 104 und der zweite Leistungstransistor 106, die NMOS Transistoren sind und deren entsprechende Drain-Elektroden 114, 124 können elektrisch aneinander gekoppelt sind, eine zweiseitige blockierende NMOS Transistorschaltung bilden.
  • Die zweiseitige blockierende PMOS Transistorschaltung oder die zweiseitige blockierende MMOS Transistorschaltung, die durch die Leistungstransistoranordnung 100 verschiedener Ausführungsformen gebildet wird, kann ein zweiseitiger blockierender Schaltkreis sein, der zum Blockieren einer Spannung in beide Richtung verwendet werden kann.
  • Die erste Leistungselektrode 114 des ersten Leistungstransistors 104 kann entweder die Source-Elektrode eines MOSFET oder JFET Transistors oder die Emitter-Elektrode eines IGBT oder Bipolartransistors sein. Die erste Leistungselektrode 124 des zweiten Leistungstransistors 106 kann entweder die Drain-Elektrode eines MOSFET oder JFET Transistors oder die Kollektor-Elektrode eines IGBT oder Bipolartransistors sein. Der erste Leistungstransistor 104 und der zweite Leistungstransistor 106, deren entsprechende erste Leistungselektroden elektrisch aneinander gekoppelt sind, können eine Kaskodenschaltung oder eine Halbbrückenschaltung bilden. Zum Beispiel ist die Kaskadenschaltung 400, die der Leistungsanordnung 100 entspricht, in 4 dargestellt, wie unten ausführlicher beschrieben ist.
  • Der erste Leistungstransistor 104 kann ein HEMT, wie ein GaN HEMT, oder ein SiC HEMT oder ein Hochspannungs-Si HEMT sein. Der zweite Leistungstransistor 106 kann ein Niederspannungs-MOSFET (z.B., kleiner als 200V) (p-Kanal oder n-Kanal) wie ein SFET sein.
  • In den in 1, 2 und 4 dargestellten Ausführungsformen ist der erste Leistungstransistor 104 ein GaN HEMT und der zweite Leistungstransistor 106 ist ein SFET. Es ist jedoch klar, dass der erste Leistungstransistor 104 und der zweite Leistungstransistor 106 verschiedene Arten der oben beschriebenen Leistungstransistoren sein können.
  • Wie in 1 und 2 dargestellt, bildet die Leistungstransistoranordnung 100 eine Flipchip-Kaskaden- (FCC) Anordnung, in der die Gate-Elektroden 112, 122 des ersten GaN HEMT 104 und des SFET 106 an entsprechende Stifte auf dem Träger 102 mittels Wende-Montage angebracht und somit ohne die Induktivität angeschlossen sind, die durch die Montage verursacht wird. Daher können die Gate-Elektroden 112, 122 neu verteilt oder neu verdrahtet werden, ohne Bonddrähte oder Chips zu benötigen.
  • Die FCC-Anordnung 100 wird durch wendemontierte Chips gebildet, wobei der GaN Chip 104 mit seiner Gate-Elektrode 112 und Drain-Elektrode 116 nach unten weisend (d.h. zum Träger 102 weisend) angeordnet ist und der SFET Chip 106 mit seiner Gate-Elektrode 122 und Source-Elektrode 126 nach unten weisend (d.h. zum Träger 102 weisend) angeordnet ist. Die Source-Elektrode 114 des GaN Chips 104 und die Drain-Elektrode 124 des SFET 106 weisen nach oben, d.h. weisen vom Träger 102 weg.
  • Die Source-Elektrode 114 des GaN Chips 104 und die Drain-Elektrode 124 des SFET 106 können z.B. durch die elektrisch leitende Kopplungsstruktur 132 von 3 intern verbunden (z.B. verdrahtet) sein, um den Knotenpunkt zwischen dem GaN Chip 104 und dem SFET 106 in der Kaskadenschaltung 400 von 4 zu bilden. Die Verbindung zwischen der Source-Elektrode 114 des GaN Chips 104 und der Drain-Elektrode 124 des SFET 106 muss keine externe Verbindung oder kein Stift oder Leitungskontakt sein, wodurch es möglich wird, die elektrisch leitende Kopplungsstruktur 132 (z.B. eine Kontaktklemme) in Bezug auf ihre Wärmeleistung, z.B. Wärmekapazität und Wärmeverteilung, unabhängig von der Baugruppenkontaktfläche (z.B. dem Baugruppenfußabdruck) zu optimieren.
  • Durch die Anordnung der Leistungstransistoranordnung 100 in verschiedenen, obenstehenden Ausführungsformen, in welchen die Steuerelektroden des Leistungstransistors nach unten zum Träger weisen, ist ein Umverteilungselement (d.h. der Träger 102, z.B. Leiterrahmen) frei von Drahtkontaktierungen.
  • Die Leistungstransistoranordnung 100 verschiedener Ausführungsformen ist einfach mit geringeren Schaltverlusten kühlbar und kann eine ähnliche Leistung wie eine Chip-auf-Chip-Struktur, jedoch ohne Wärmeeinschränkungen, erreichen.
  • Die Leistungstransistoranordnung 100 kann eine Größe im Bereich von etwa 1 mm2 bis 10cm2 haben.
  • Es ist eine Baugruppe bereitgestellt, die die Leistungstransistoranordnung 100 verschiedener obenstehender Ausführungsformen und Baugruppenanschlüsse (z.B. Stifte oder Leitungskontakte) enthält, die für den Empfang elektrischer Signale von außerhalb der Baugruppe gestaltet sind. Die elektrisch leitende Kopplungsstruktur 132 der Leistungstransistoranordnung 100 ist von den Baugruppenanschlüssen elektrisch isoliert.
  • Die Baugruppe kann als eine von QFN (Quad-Flat-No-Leads) Baugruppen, DSO (Dual Small Outline) Baugruppen, TO220, TO247, TO263, TO252 und dergleichen gebildet sein. Die Baugruppe kann als eine eingebettete Baugruppe gebildet sein.
  • Beispielsweise kann die Leistungstransistoranordnung 100 mit wendemontierten GaN und SFET Chips in einem 8x8 ThinPAK eingehäust sein, wobei der GaN Chip 104 ein Hochspannungs- (z.B. größer als 200V) HEMT Schalter sein kann und der SFET Chip 106 ein Niederspannungs- (z.B. kleiner als 200V) Leistungs-MOSFET sein kann. Der GaN HEMT 104 ist eine normalerweise eingeschaltete Vorrichtung und wird mit der Einführung des Niederspannungs-SFET 106 zu einem normalerweise ausgeschalteten Transistor transformiert. Eine solche GaN-SFET Anordnung 100 kann der Kaskadenschaltung 400 von 4 entsprechen.
  • Die Kaskodenschaltung 400 kann einen Niederspannungs-SFET 106 in einer Common-Source- und einen Hochspannungs-GaN-HEMT 104 in Common-Gate-Konfiguration enthalten. Die erhaltene 3-Tor-Schaltung kann als Schalter dienen. Die Drain-Elektrode des GaN-HEMT 104 definiert das 600V Verhalten der Kaskadenschaltung 400.
  • 5A bis 5H zeigen einen Herstellungsprozess einer Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen.
  • In 5A ist ein Träger 502 vorgesehen. Der Träger 502 kann entsprechende Chipkontakte zur Montage eines oder mehrerer Chips enthalten.
  • In 5B wird Lötpaste 504 auf die entsprechenden Flächen des Trägers 502, z.B. auf die entsprechenden Stifte auf dem Träger 502 zur Verbindung mit den Chips aufgetragen.
  • In 5C sind ein erster Leistungstransistorchip 506 und ein zweiter Leistungstransistorchip 508 auf der entsprechenden Lötpaste 504 montiert. Der erste Leistungstransistorchip 506 und der zweite Leistungstransistorchip 508 sind nebeneinander angeordnet, wobei ihre Steuerelektroden nach unten weisen, d.h. zum Träger 502 weisen. In verschiedenen Ausführungsformen können die Steuerelektroden des ersten Leistungstransistorchips 506 und des zweiten Leistungstransistorchips 508 mit dem Träger 502 durch Weichlöten, Kleben, Diffusionslöten, Sintern und dergleichen verbunden werden.
  • In 5D kann die Lötpaste 510 auf den ersten Leistungstransistorchip 506 und den zweiten Leistungstransistorchip 508 aufgebracht werden. Zum Beispiel kann die Lötpaste 510 auf der entsprechenden Leistungselektrode des ersten Leistungstransistorchips 506 und des zweiten Leistungstransistorchips 508 aufgebracht werden.
  • In 5E kann eine elektrisch leitende Kopplungsstruktur 512 gebildet werden, um den ersten Leistungstransistorchip 506 und den zweiten Leistungstransistorchip 508 durch die Lötpaste 510 zu verbinden.
  • In 5E wird ein Erwärmungsprozess zum Schmelzen der Lötpaste 504, 510 durchgeführt.
  • In 5F wird ein Kühlungsprozess zum Härten der Lötpaste 504, 510 durchgeführt.
  • In 5H wird ein weiterer Erwärmungsprozess durchgeführt, wodurch die Leistungstransistoranordnung mit dem ersten Leistungstransistorchip 506 und dem zweiten Leistungstransistorchip 508 gebildet wird. Die derart gebildete Leistungstransistoranordnung hat eine vertikale Struktur, wobei ein Strom vertikal durch die Vorrichtung fließt.
  • 6 zeigt ein Fließdiagramm 600, das ein Verfahren zur Herstellung einer Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigt.
  • Bei 602 werden ein erster Leistungstransistor mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode und ein zweiter Leistungstransistor mit einer Steuerelektrode und einer ersten Leistungselektrode und einer zweiten Leistungselektrode auf einer elektrisch leitenden Struktur so angebracht, dass der erste Leistungstransistor und der zweite Leistungstransistor nebeneinander angeordnet sind und dass die erste Leistungselektrode des ersten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors an der elektrisch leitenden Struktur befestigt und dadurch aneinander elektrisch gekoppelt sind.
  • Bei 604 werden der erste Leistungstransistor und der zweite Leistungstransistor auf einem Träger mittels der elektrisch leitenden Struktur als Zwischenträger befestigt, so dass die Steuerelektrode des ersten Leistungstransistors und die Steuerelektrode des zweiten Leistungstransistors dem Träger zugewandt sind.

Claims (15)

  1. Leistungstransistoranordnung (100), aufweisend: einen Träger (102); einen ersten Leistungstransistor (104) mit einer Steuerelektrode (112) und einer ersten Leistungselektrode (114) und einer zweiten Leistungselektrode (116); einen zweiten Leistungstransistor (106) mit einer Steuerelektrode (122) und einer ersten Leistungselektrode (124) und einer zweiten Leistungselektrode (126); wobei der erste Leistungstransistor (104) und der zweite Leistungstransistor (106) nebeneinander auf dem Träger (102) derart angeordnet sind, dass die Steuerelektrode (112) des ersten Leistungstransistors (104) und die Steuerelektrode (122) des zweiten Leistungstransistors (106) dem Träger (102) zugewandt sind, wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) und die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) vom Träger (102) weg weisen; wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) und die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) mittels einer elektrisch leitende Kopplungsstruktur (132) aneinander gekoppelt sind; und wobei die elektrisch leitende Kopplungsstruktur (132) von sämtlichen Leistungstransistoranordnungs-Außenanschlüssen elektrisch isoliert ist.
  2. Leistungstransistoranordnung (100) nach Anspruch 1, wobei die Kopplungsstruktur (132) mindestens eines von einem Metall und einer Metalllegierung aufweist.
  3. Leistungstransistoranordnung (100) nach Anspruch 2, wobei die Kopplungsstruktur (132) mindestens eine Struktur aufweist, die ausgewählt ist aus einer Gruppe von Strukturen, bestehend aus: einer Klemme; einem Band; einem Draht; einer Platte; und einem Leiterzug.
  4. Leistungstransistoranordnung (100) nach Anspruch 3, wobei die Kopplungsstruktur (132) einen Wärmewiderstand von 1 K/W oder weniger hat.
  5. Leistungstransistoranordnung (100) nach einem der Ansprüche 2 bis 4, wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) entweder die Source-Elektrode oder die Emitter-Elektrode des ersten Leistungstransistors (104) ist; wobei die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) entweder die Drain-Elektrode oder die Kollektor-Elektrode des zweiten Leistungstransistors (106) ist.
  6. Leistungstransistoranordnung (100) nach einem der Ansprüche 2 bis 4, wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) entweder die Source-Elektrode oder die Emitter-Elektrode des ersten Leistungstransistors (104) ist; wobei die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) entweder die Source-Elektrode oder die Emitter-Elektrode des zweiten Leistungstransistors (106) ist.
  7. Leistungstransistoranordnung (100) nach einem der Ansprüche 2 bis 4, wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) entweder die Drain-Elektrode oder die Kollektor-Elektrode des ersten Leistungstransistors (104) ist; wobei die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) entweder die Drain-Elektrode oder die Kollektor-Elektrode des zweiten Leistungstransistors (106) ist.
  8. Leistungstransistoranordnung (100) nach einem der Ansprüche 1 bis 7, wobei der erste Leistungstransistor (104) ein Transistor mit hoher Elektronenbeweglichkeit ist.
  9. Leistungstransistoranordnung (100) nach Anspruch 8, wobei der Transistor mit hoher Elektronenbeweglichkeit einer von einem Galliumnitrid-Transistor mit hoher Elektronenbeweglichkeit, einem Siliziumkarbid-Transistor mit hoher Elektronenbeweglichkeit und einem Hochspannungs-Silizium-Transistor mit hoher Elektronenbeweglichkeit ist.
  10. Leistungstransistoranordnung (100) nach einem derAnsprüche 1 bis 9, wobei der zweite Leistungstransistor (106) ein Niederspannungs-Metalloxid-Halbleiter-Feldeffekttransistor ist.
  11. Leistungstransistoranordnung (100) nach einem der Ansprüche 1 bis 9, wobei der erste Leistungstransistor (104) und der zweite Leistungstransistor (106) Transistoren desselben Transistortyps sind.
  12. Leistungstransistoranordnung (100) nach einem der Ansprüche 1 bis 11, wobei der erste Leistungstransistor (104) und der zweite Leistungstransistor (106) von derselben Spannungsklasse sind.
  13. Baugruppe, aufweisend: eine Leistungstransistoranordnung (100), aufweisend: einen Träger (102); einen ersten Leistungstransistor (104) mit einer Steuerelektrode (112) und einer ersten Leistungselektrode (114) und einer zweiten Leistungselektrode (116); einen zweiten Leistungstransistor (106) mit einer Steuerelektrode (122) und einer ersten Leistungselektrode (124) und einer zweiten Leistungselektrode (126); wobei der erste Leistungstransistor (104) und der zweite Leistungstransistor (106) nebeneinander auf dem Träger (102) derart angeordnet sind, dass die Steuerelektrode (112) des ersten Leistungstransistors (104) und die Steuerelektrode (122) des zweiten Leistungstransistors (106) dem Träger (102) zugewandt sind; wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) und die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) vom Träger (102) weg weisen; und wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) und die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) durch eine elektrisch leitende Kopplungsstruktur (132) elektrisch aneinander gekoppelt sind; Baugruppenanschlüsse, die zum Empfangen elektrischer Signale von außerhalb der Baugruppe gestaltet sind; wobei die elektrisch leitende Kopplungsstruktur (132) von den Baugruppenanschlüssen elektrisch isoliert ist.
  14. Verfahren zur Herstellung einer Leistungstransistoranordnung (100), wobei das Verfahren aufweist: Anordnen eines ersten Leistungstransistors (104) mit einer Steuerelektrode (112) und einer ersten Leistungselektrode (114) und einer zweiten Leistungselektrode (116) und eines zweiten Leistungstransistors (106) mit einer Steuerelektrode (122) und einer ersten Leistungselektrode (124) und einer zweiten Leistungselektrode (126) auf einer elektrisch leitenden Struktur, so dass der erste Leistungstransistor (104) und der zweite Leistungstransistor (106) nebeneinander angeordnet sind und dass die erste Leistungselektrode (114) des ersten Leistungstransistors (104) und die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) an der elektrisch leitenden Struktur befestigt und dadurch elektrisch aneinander gekoppelt sind; und Montieren des ersten Leistungstransistors (104) und des zweiten Leistungstransistors (106) auf einem Träger (102) mittels der elektrisch leitenden Struktur als Zwischenträger, so dass die Steuerelektrode (112) des ersten Leistungstransistors (104) und die Steuerelektrode (122) des zweiten Leistungstransistors (106) dem Träger (102) zugewandt sind, wobei die elektrisch leitende Struktur von sämtlichen Leistungstransistoranordnungs-Außenanschlüssen elektrisch isoliert ist.
  15. Verfahren nach Anspruch 14, wobei die erste Leistungselektrode (114) des ersten Leistungstransistors (104) und die erste Leistungselektrode (124) des zweiten Leistungstransistors (106) an die elektrisch leitende Struktur gelötet sind.
DE102014101261.5A 2013-02-05 2014-02-03 Leistungstransistoranordnung und Verfahren zu deren Herstellung Active DE102014101261B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/759,161 US9099441B2 (en) 2013-02-05 2013-02-05 Power transistor arrangement and method for manufacturing the same
US13/759,161 2013-02-05

Publications (2)

Publication Number Publication Date
DE102014101261A1 DE102014101261A1 (de) 2014-08-07
DE102014101261B4 true DE102014101261B4 (de) 2020-01-23

Family

ID=51206213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101261.5A Active DE102014101261B4 (de) 2013-02-05 2014-02-03 Leistungstransistoranordnung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US9099441B2 (de)
CN (1) CN103972193B (de)
DE (1) DE102014101261B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448746B (zh) * 2014-08-07 2018-03-23 北大方正集团有限公司 一种氮化镓器件及封装方法
US9960234B2 (en) * 2014-10-07 2018-05-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US9496207B1 (en) 2015-06-19 2016-11-15 Semiconductor Components Industries, Llc Cascode semiconductor package and related methods
JPWO2017043611A1 (ja) * 2015-09-10 2018-06-21 古河電気工業株式会社 パワーデバイス
EP3385981A1 (de) * 2017-04-04 2018-10-10 Nexperia B.V. Leistungsvorrichtung
DE102017206744B9 (de) * 2017-04-21 2023-01-12 Infineon Technologies Ag Mems package mit hoher wärmekapazität und verfahren zum herstellen selbiger
CN109935561A (zh) * 2017-12-18 2019-06-25 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓器件的封装方法
JP7124474B2 (ja) 2018-06-13 2022-08-24 株式会社デンソー 半導体装置
CN111199958A (zh) * 2018-11-16 2020-05-26 苏州东微半导体有限公司 半导体功率器件
EP4044225A1 (de) * 2021-02-16 2022-08-17 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
FR3121277B1 (fr) * 2021-03-26 2024-02-16 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007025248A1 (de) 2006-05-31 2007-12-06 Infineon Technologies Ag Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist
US20090289354A1 (en) 2008-05-20 2009-11-26 Infineon Technologies Ag Electronic module

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610135C1 (de) 1996-03-14 1997-06-19 Siemens Ag Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten
US7402507B2 (en) * 2005-03-04 2008-07-22 International Rectifier Corporation Semiconductor package fabrication
TWI365516B (en) * 2005-04-22 2012-06-01 Int Rectifier Corp Chip-scale package
DE102005034012A1 (de) 2005-07-18 2006-11-09 Infineon Technologies Ag Leistungshalbleiterbauteil, insbesondere für das Treiben induktionsarmer Lasten, und Verfahren zur Herstellung eines Leistungshalbleiterbauteils
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7880280B2 (en) 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component
US8786072B2 (en) * 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
US8227908B2 (en) 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8519545B2 (en) 2010-09-17 2013-08-27 Infineon Technologies Ag Electronic device comprising a chip disposed on a pin

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007025248A1 (de) 2006-05-31 2007-12-06 Infineon Technologies Ag Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist
US20090289354A1 (en) 2008-05-20 2009-11-26 Infineon Technologies Ag Electronic module

Also Published As

Publication number Publication date
CN103972193B (zh) 2017-04-12
US20140217596A1 (en) 2014-08-07
US9099441B2 (en) 2015-08-04
CN103972193A (zh) 2014-08-06
DE102014101261A1 (de) 2014-08-07

Similar Documents

Publication Publication Date Title
DE102014101261B4 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102006012739B3 (de) Leistungstransistor und Leistungshalbleiterbauteil
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102017214248B4 (de) Vorrichtung mit einer an ein induktives Element angebrachten Leistungsstufe und Herstellungsverfahren dafür
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE102015121529A1 (de) Integrierte Leistungsanordnung mit gestapelten, einzeln gehäusten Leistungsbauelementen
DE112007000919T5 (de) Gemeinsames Gehäuse für eine hohe Leistungsdichte aufweisende Bauteile, insbesondere für IGBTs und Dioden, mit niedriger Induktivität und drahtfreien Bond-Verbindungen
DE102012217624A1 (de) Niederinduktives Halbleitermodul
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102014117523B4 (de) Elektronische Vorrichtung
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102014102910A1 (de) Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102015106148A1 (de) Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding
EP3794641A1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative