DE102020000169A1 - Leistungshalbleitervorrichtungsgehäuse - Google Patents

Leistungshalbleitervorrichtungsgehäuse Download PDF

Info

Publication number
DE102020000169A1
DE102020000169A1 DE102020000169.6A DE102020000169A DE102020000169A1 DE 102020000169 A1 DE102020000169 A1 DE 102020000169A1 DE 102020000169 A DE102020000169 A DE 102020000169A DE 102020000169 A1 DE102020000169 A1 DE 102020000169A1
Authority
DE
Germany
Prior art keywords
substrate
leadframe
section
semiconductor chip
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020000169.6A
Other languages
English (en)
Inventor
Jerome Teysseyre
KeunHyuk Lee
Tiburcio MALDO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102020000169A1 publication Critical patent/DE102020000169A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4105—Shape
    • H01L2224/41051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

In einem allgemeinen Gesichtspunkt kann ein Halbleitervorrichtungsgehäuse einen Leadframe einschließen. Das Halbleitervorrichtungsgehäuse kann auch einen ersten Halbleiterchip einschließen, der mit einer ersten Seite eines ersten Abschnitts des Leadframes gekoppelt ist, und einen zweiten Halbleiterchip, der mit einer zweiten Seite des ersten Abschnitts des Leadframes gekoppelt ist. Das Halbleitervorrichtungsgehäuse kann auch ein erstes Substrat einschließen, das mit einer zweiten Seite des ersten Halbleiterchips gekoppelt ist. Das erste Substrat kann ferner mit einer ersten Seite eines zweiten Abschnitts des Leadframes und einer ersten Seite eines dritten Abschnitts des Leadframes gekoppelt werden. Das Halbleitervorrichtungsgehäuse kann ferner ein zweites Substrat einschließen, das mit einer zweiten Seite des zweiten Halbleiterchips gekoppelt ist. Das zweite Substrat kann ferner mit einer zweiten Seite des zweiten Abschnitts des Leadframes und einer zweiten Seite des dritten Abschnitts des Leadframes gekoppelt werden.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich auf die Gehäusevorrichtung für Halbleitervorrichtungen. Genauer gesagt, bezieht sich diese Beschreibung auf Gehäusevorrichtungen für Halbleitervorrichtungen, die mehrere Halbleiterchips mit isolierter (z. B. elektrisch isolierter) doppelseitiger Kühlung einschließen.
  • HINTERGRUND
  • Ein Trend bei Leistungshalbleitervorrichtungen (z. B. Leistungshalbleitervorrichtungen, die in Elektrofahrzeugen (Electric Vehicles - EVs) und/oder Hybridfahrzeugen (Hybrid-Electric Vehicles - HEVs) verwendet werden, geht zu höherer Spannung , leistungsstärkeren Vorrichtungen, wie Leistungshalbleitervorrichtungen, die in Siliciumcarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) und/oder so weiter implementiert sind. Zum Beispiel auf den EV- und/oder HEV-Automobilmärkten. So geht der Trend beispielsweise dahin, solche Leistungshalbleitervorrichtungen für Antriebsstrangwechselrichter, Gleichstrom-Gleichstrom-Wandler (DC-DC-Wandler) und/oder On-Board-Ladegeräte (On Board Chargers - OBCs) zu verwenden. Da die Leistungskapazität solcher Vorrichtungen zehnmal (oder mehr) größer sein kann als bei Siliciumvorrichtungen, stellt dieser Trend eine Reihe von Herausforderungen dar, wie z. B. die Herstellung von Halbleitervorrichtungsgehäusen, die höhere Strom-/Leistungswerte ermöglichen, eine ausreichend niedrige Impedanz (z. B. Induktivität) bereitstellen und eine hohe Wärmeableitleistung aufweisen.
  • KURZDARSTELLUNG
  • In einem allgemeinen Gesichtspunkt kann eine Vorrichtung einen Leadframe mit einem ersten Abschnitt, einem zweiten Abschnitt und einem dritten Abschnitt einschließen. Die Vorrichtung kann auch einen ersten Halbleiterchip mit einer ersten Seite, die mit einer ersten Seite des ersten Abschnitts des Leadframes gekoppelt ist, und einen zweiten Halbleiterchip mit einer ersten Seite, die mit einer zweiten Seite des ersten Abschnitts des Leadframes gekoppelt ist, einschließen. Die Vorrichtung kann ferner ein erstes Substrat mit einer ersten Seite, die mit einer zweiten Seite des ersten Halbleiterchips gekoppelt ist, einschließen. Die erste Seite des ersten Substrats kann ferner mit einer ersten Seite des zweiten Abschnitts des Leadframes und einer ersten Seite des dritten Abschnitts des Leadframes gekoppelt werden. Die Vorrichtung kann noch ferner ein zweites Substrat mit einer ersten Seite, die mit einer zweiten Seite des zweiten Halbleiterchips gekoppelt ist, einschließen. Die erste Seite des zweiten Substrats kann ferner mit einer zweiten Seite des zweiten Abschnitts des Leadframes und einer zweiten Seite des dritten Abschnitts des Leadframes gekoppelt werden.
  • In einem weiteren allgemeinen Gesichtspunkt kann eine Vorrichtung ein erstes Direct-Bonded-Metal-Substrat (DBM-Substrat) und einen ersten Halbleiterchip einschließen, der auf dem ersten DBM-Substrat Flip-Chip-montiert ist. Die Vorrichtung kann auch ein zweites DBM-Substrat und einen zweiten Halbleiterchip einschließen, der auf dem zweiten DBM-Substrat Flip-Chip-montiert ist. Die Vorrichtung kann ferner einen Leadframe mit einem ersten Abschnitt einschließlich eines Die-Attach-Paddle (DAP), eines zweiten Abschnitts und eines dritten Abschnitts einschließen. Der erste Halbleiterchip kann mit einer ersten Seite des DAP gekoppelt werden. Der zweite Halbleiterchip kann mit einer zweiten Seite des DAP gekoppelt werden. Das erste DBM-Substrat kann mit einer ersten Seite des zweiten Abschnitts des Leadframes und einer ersten Seite des dritten Abschnitts des Leadframes gekoppelt werden. Das zweite DBM-Substrat kann über einen ersten Abstandshalter mit einer zweiten Seite des zweiten Abschnitts des Leadframes und über einen zweiten Abstandshalter mit einer zweiten Seite des dritten Abschnitts des Leadframes gekoppelt werden.
  • In einem weiteren allgemeinen Gesichtspunkt kann ein Verfahren das Konstruieren einer ersten Unterbaugruppe einschließen, einschließlich: Koppeln einer ersten Seite eines ersten Halbleiterchips mit einem ersten Direct-Bonded-Metal-Substrat (DBM-Substrat); Koppeln einer zweiten Seite des ersten Halbleiterchips mit einer ersten Seite eines ersten Leadframe-Abschnitts; Koppeln des ersten DBM-Substrats mit einer ersten Seite eines zweiten Leadframe-Abschnitts; und Koppeln des ersten DBM-Substrats mit einer zweiten Seite eines dritten Leadframe-Abschnitts. Das Verfahren kann auch das Konstruieren einer zweiten Unterbaugruppe einschließen, einschließlich: Koppeln einer ersten Seite eines zweiten Halbleiterchips mit einem zweiten DBM-Substrat; Koppeln eines ersten Abstandshalters mit dem zweiten DBM-Substrat; und Koppeln eines zweiten Abstandshalters mit dem zweiten DBM-Substrat. Das Verfahren kann noch ferner das Konstruieren einer Anordnung durch Koppeln der zweiten Unteranordnung mit der ersten Unteranordnung einschließen, einschließlich: Koppeln einer zweiten Seite des zweiten Halbleiterchips mit einer zweiten Seite des ersten Leadframe-Abschnitts; Koppeln des ersten Abstandshalters mit einer zweiten Seite des zweiten Leadframe-Abschnitts; und Koppeln des zweiten Abstandshalters mit einer zweiten Seite des dritten Leadframe-Abschnitts.
  • Figurenliste
    • 1 ist ein Diagramm, das ein Halbleitervorrichtungsgehäuse gemäß einer Implementierung veranschaulicht.
    • 2 ist ein schematisches Diagramm, das eine Schaltungsanordnung veranschaulicht, die in dem Halbleitervorrichtungsgehäuse aus 1 implementiert werden kann.
    • 3 ist ein Diagramm, das eine Querschnittsansicht des Halbleitervorrichtungsgehäuses aus 1 gemäß einer Implementierung veranschaulicht.
    • 4 ist ein Diagramm, das ein Bonded-Metal-Muster eines Substrats veranschaulicht, das in einem Halbleitervorrichtungsgehäuse, wie dem Halbleitervorrichtungsgehäuse aus 1, gemäß einer Implementierung eingeschlossen ist.
    • 5 ist ein Diagramm, das Gesichtspunkte eines Bonded-Metal-Musters eines anderen Substrats veranschaulicht, eingeschlossen ein Halbleitervorrichtungsgehäuse, wie das Halbleitervorrichtungsgehäuse aus 1, gemäß einer Implementierung.
    • 6A bis 6B sind Diagramme, die einen Leistungshalbleiterchip veranschaulichen, der in die hierin beschriebenen Halbleitervorrichtungsgehäuse implementiert werden kann.
    • 7A bis 7C sind Diagramme, die verschiedene Ansichten eines Direct-Bonded-Metal-Substrats (DBM-Substrats) veranschaulichen, das gemäß einer Implementierung in ein Halbleitervorrichtungsgehäuse eingeschlossen werden kann.
    • 8 ist ein Diagramm, das ein Leadframe-Band einschließlich einer Vielzahl von Leadframes veranschaulicht, die gemäß einer Implementierung in ein Halbleitervorrichtungsgehäuse eingeschlossen werden können.
    • 9 ist ein Diagramm, das ein Halbleitervorrichtungsgehäuse, das mit einer Leiterplatte gekoppelt ist, gemäß einer Implementierung veranschaulicht.
    • 10 ist ein Diagramm, das ein Verfahren zur Herstellung eines Halbleitervorrichtungsgehäuses, wie der hierin beschriebenen Halbleitervorrichtungsgehäuse, gemäß einer Implementierung veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Diese Offenbarung richtet sich an Implementierungen von Halbleitervorrichtungsgehäusen (und zugehörigen Herstellungsverfahren), die Herausforderungen im Zusammenhang mit dem Trend zu Halbleitervorrichtungen mit höherer Leistung angehen können. So können beispielsweise die hierin beschriebenen Ansätze die oben beschriebenen Herausforderungen angehen, z. B. Halbleitervorrichtungsgehäuse bereitstellen, die höhere Strom-/Leistungswerte ermöglichen, eine ausreichend niedrige elektrische Impedanz (z. B. Induktivität) bereitstellen und eine hohe Wärmeableitfähigkeit aufweisen. So können beispielsweise die hierin beschriebenen Ansätze die Implementierung mehrerer (z. B. parallel geschalteter) Leistungshalbleitervorrichtungen (z. B. Leistungstransistoren) in einem einzigen Halbleitervorrichtungsgehäuse bereitstellen. Die hierin beschriebenen Ansätze ermöglichen auch eine beidseitige Kühlung, die die Wärmeableitleistung verbessern kann.
  • Ferner können die hierin beschriebenen Ansätze eine galvanische Trennung zwischen Substraten (z. B. mehreren Substraten) in einem Halbleitervorrichtungsgehäuse ermöglichen. Diese galvanische Trennung kann bestimmte Vorteile bereitstellen, z. B. für das Leiterplattenlayout in Hochspannungsanwendungen. So kann beispielsweise in einigen Implementierungen eine solche galvanische Trennung ein effizienteres Leiterplattenlayout ermöglichen, z. B. indem sie eine engere Nähe anderer Vorrichtungen zu Hochspannungsvorrichtungen auf einer zugehörigen Leiterplatte ermöglicht, die in hierin beschriebenen Halbleitervorrichtungsgehäusen implementiert sind.
  • Die hierin beschriebenen Ansätze können kompakte Gehäuselösungen mit niedriger Impedanz (z. B. Induktivität usw.) und längeren Kriechstrecken für Hochspannungsanwendungen im Vergleich zu aktuellen Implementierungen von Leistungshalbleitern bereitstellen. In einigen Implementierungen kann sich die Kriechstrecke auf eine kürzeste Entfernung zwischen einer an die elektrische Masse angeschlossenen Signalleitung und einer an eine Hochspannungsversorgung (z. B. 400 V oder mehr) angeschlossenen Signalleitung beziehen, wobei die Kriechstrecke zwischen den elektrischen Anschlüssen solcher Signalleitungen gemessen wird, wenn das Halbleitervorrichtungsgehäuse mit einer Leiterplatte (Printed Circuit Board - PCB) gekoppelt (montiert, befestigt, gelötet usw.) ist. Längere Kriechstrecken können von Vorteil sein, da sie Stromleckagen (Stromkriechen) und/oder Lichtbögen zwischen an Hochspannung angeschlossenen und geerdeten Pins verhindern können. So kann beispielsweise in einigen Implementierungen die Kriechstrecke eine kürzeste Entfernung zwischen einer oder mehreren Signalleitungen sein, die mit einem Drain-Anschluss eines Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistor (Metal-Oxide Semiconductor Field-Effect Transistor - MOSFET) verbunden sind, und einer oder mehreren Signalleitungen, die mit einem Source-Anschluss des MOSFET verbunden sind.
  • 1 ist ein Diagramm, das ein Halbleitervorrichtungsgehäuse (Gehäuse) 100 gemäß einer Implementierung veranschaulicht. Zur Veranschaulichung und Diskussion werden in 1 Gesichtspunkte des Gehäuses 100 dargestellt, die in exemplarischen Implementierungen möglicherweise nicht sichtbar sind, wie Elemente, die innerhalb des Gehäuses 100 (z. B. innerhalb einer Formmasse) angeordnet sein können. 1 schließt auch eine Schnittlinie 3-3 ein, die in einer exemplarischen Implementierung mit der in 3 dargestellten Querschnittsansicht übereinstimmen kann.
  • In den Zeichnungen werden gleichartige oder ähnliche Elemente für die veranschaulichten exemplarischen Implementierungen durch gleiche Referenznummern gekennzeichnet. In einigen Implementierungen sind jedoch Variationen solcher Elemente möglich. So sind beispielsweise unterschiedliche Substratlayouts (z. B. Bonded-Metal-Layouts) möglich, verschiedene Leadframe-Konfigurationen sind möglich, verschiedene Leistungshalbleitervorrichtungen können in dem Gehäuse 100 implementiert werden, das Gehäuse 100 kann zusätzliche Halbleiterchips einschließen (z. B. entsprechende Dioden, die parallel zu jedem der beiden in dem Gehäuse 100 eingeschlossenen Leistungshalbleitertransistoren angeschlossen sind) usw.
  • Wie in 1 dargestellt, kann das Gehäuse 100 einen Leadframe mit mehreren Abschnitten 110a, 110b, 110c und 110d einschließen. Die Abschnitte 110a bis 110d können zusammenfassend als Leadframe 110 bezeichnet werden. Wie in 1 dargestellt, kann jeder Abschnitt des Leadframes 110 eine oder mehrere Signalleitungen (z. B. Signalleitungen usw.) einschließen. In diesem Beispiel schließt beispielsweise der Leadframe-Abschnitt 110a fünf (5) Signalleitungen, der Leadframe-Abschnitt 110b drei (3) Signalleitungen und die Leadframe-Abschnitte 110c und 1 10d jeweils einen (1) Signalpin ein. In einigen Implementierungen kann der Leadframe 110 zusätzliche oder weniger Abschnitte einschließen. In einigen Implementierungen können ein oder mehrere der Leadframe-Abschnitte 110a bis 110d eine unterschiedliche Anzahl von Pins einschließen.
  • In der exemplarischen Implementierung aus 1 kann der Leadframe-Abschnitt 110a ein Die-Attach-Paddle (DAP) einschließen, wie z. B. in 3 dargestellt, wo eine erste Leistungshalbleiteranordnung (z. B. ein erster MOSFET, der auf einem ersten Halbleiterchip eingeschlossen ist), kann mit einer ersten Seite des DAP gekoppelt werden (elektrisch gekoppelt, gelötet usw.), und eine zweite Leistungshalbleitervorrichtung (z. B. ein zweiter MOSFET, der auf einem ersten Halbleiterchip eingeschlossen ist) kann mit einer zweiten Seite (gegenüber der ersten Seite) des DAP gekoppelt werden (elektrisch gekoppelt, gelötet usw.). In einigen Implementierungen kann das DAP als gemeinsamer Drain-Anschluss eines ersten MOSFET und eines zweiten MOSFET betrieben werden, wie ein Anschluss 210a in der in 2 dargestellten Schaltungsanordnung 200.
  • Wie auch in 1 dargestellt, kann das Gehäuse 100 auch ein Substrat 120 einschließen, das mit der ersten Leistungshalbleitervorrichtung gekoppelt (elektrisch gekoppelt) ist (z. B. mit einer Quelle des ersten MOSFET, einem Gate des ersten MOSFET und/oder einem Source-Sense-Anschluss des ersten MOSFET). In einigen Implementierungen, wie in der exemplarischen Vorrichtung 100, kann das Substrat 120 auch elektrische Verbindungen zwischen einem ersten MOSFET und den Leadframe-Abschnitten 110b, 110c und 110d herstellen. So kann beispielsweise in einigen Implementierungen das Substrat 120 eine elektrische Verbindung zwischen einer Quelle des ersten MOSFET und dem Leadframe-Abschnitt 110b, eine elektrische Verbindung zwischen einem Gate des ersten MOSFET und dem Leadframe-Abschnitt 110c und eine elektrische Verbindung zwischen dem Leadframe-Abschnitt 110d und der Quelle des ersten MOSFET (z. B. als Source-Sense-Anschluss) bereitstellen.
  • In einigen Implementierungen kann das Substrat 120 ein Direct-Bonded-Metal-Substrat (DBM-Substrat) sein, wie ein Direct-Bonded-Copper-Substrat (DBC-Substrat). Wie in 1 dargestellt, kann das Substrat 120 ein Metallmuster 125 einschließen, das durch eine Formmasse 130 des Gehäuses 100 freigelegt wird. In einigen Implementierungen kann ein Kühlkörper mit dem Metallmuster 125 gekoppelt werden, um die Wärmeabfuhr für das Gehäuse 100 zu gewährleisten (z. B. um die Wärme abzuführen, die von Leistungshalbleitervorrichtungen erzeugt wird, die in dem Gehäuse 100 implementiert sind).
  • Obwohl in 1 nicht dargestellt, kann das Gehäuse 100 ein zweites Substrat einschließen, das elektrisch mit der zweiten Leistungshalbleitervorrichtung gekoppelt ist (z. B. ähnlich dem Substrat 120 und der ersten Leistungshalbleitervorrichtung, wie vorstehend beschrieben). So kann beispielsweise die zweite Leistungshalbleitervorrichtung ein zweiter MOSFET sein, und das zweite Substrat kann eine elektrische Verbindung zwischen einer Quelle des zweiten MOSFET und dem Leadframe-Abschnitt 110b herstellen, eine elektrische Verbindung zwischen einem Gate des zweiten MOSFET und dem Leadframe-Abschnitt 110c herstellen und eine elektrische Verbindung zwischen dem Leadframe-Abschnitt 110d und der Quelle des Quell-MOSFET herstellen (z. B. als Source-Sense-Anschluss). In diesem Beispiel kann der Leadframe-Abschnitt 110b als gemeinsamer Source-Anschluss des ersten MOSFET und des zweiten MOSFET betrieben werden, der Leadframe-Abschnitt 110c kann als gemeinsamer Gate-Anschluss des ersten MOSFET und des zweiten MOSFET betrieben werden, und der Leadframe-Abschnitt 110d kann als gemeinsamer Source-Sense-Anschluss des ersten MOSFET und des zweiten MOSFET betrieben werden. In diesem Beispiel kann das zweite Substrat auch ein Metallmuster ähnlich dem Metallmuster 125 einschließen, um eine effiziente Wärmeableitung von einer gegenüberliegenden Seite des Gehäuses 100 zu ermöglichen (z. B. gegenüberliegend der in 1 dargestellten Ansicht). Dementsprechend kann das Gehäuse 100 als Implementierung der beidseitigen Kühlung bezeichnet werden. In einigen Implementierungen kann das Metallmuster eines solchen zweiten Substrats mit einem Leistungsmuster (z. B. einer Leistungsfläche) einer Leiterplatte (PCB) gekoppelt (z. B. angelötet usw.) werden, auf der das Gehäuse 100 implementiert ist (wie in 9 dargestellt), wie einer Massefläche.
  • 2 ist ein schematisches Diagramm, das eine Schaltungsanordnung 200 veranschaulicht, die in dem Halbleitervorrichtungsgehäuse aus 1 implementiert werden kann. Wie in 2 dargestellt, kann die Schaltungsanordnung 200 die Anschlüsse 210a, 210b, 210c und 210d, eine erste Leistungshalbleitervorrichtung (z. B. MOSFET) 240 und eine zweite Leistungshalbleitervorrichtung (z. B. MOSFET) 250 einschließen. Während die Leistungshalbleitervorrichtungen 240 und 250 in 2 exemplarisch als MOSFET-Vorrichtungen veranschaulicht werden, kann die erste Leistungshalbleitervorrichtung 240 in einigen Implementierungen eine Diode, einen Bipolartransistor mit isoliertem Gate (Insulated-Gate Bipolar Transistor - IGBT), einen Bipolartransistor und/oder eine MOSFET-Vorrichtung einschließen. Ebenso kann die zweite Leistungshalbleitervorrichtung 250 eine Diode, einen Bipolartransistor mit isoliertem Gate (Insulated-Gate Bipolar Transistor - IGBT), einen Bipolartransistor und/oder eine MOSFET-Vorrichtung einschließen.
  • In einigen Implementierungen können die Leistungshalbleitervorrichtungen 240 und 250 auf jeweils einem ersten und zweiten Halbleiterchip implementiert werden, wobei jeder der Halbleiterchips mit einem entsprechenden Substrat (z. B. einem entsprechenden DBM-Substrat) gekoppelt werden kann. So kann beispielsweise jeder der Halbleiterchips jeweils auf einem entsprechenden Substrat Flip-Chip-montiert werden. In diesem Beispiel kann jeder der Halbleiterchips auch mit den jeweiligen Seiten eines DAP-Paddle eines Leadframe-Abschnitts gekoppelt werden (z. B. der Abschnitt 110a des Leadframes 100, wie vorstehend erläutert).
  • Wie in 2 dargestellt, sind die Anschlüsse 210a bis 210d in der Schaltungsanordnung 200 jeweils für die beiden Leistungshalbleitervorrichtungen 240 und 250 gemeinsam. In dem Beispiel aus 2 kann beispielsweise der Anschluss 210a ein gemeinsamer Drain-Anschluss sein, der Anschluss 210b kann ein gemeinsamer Source-Anschluss sein, der Anschluss 210c kann ein gemeinsamer Gate-Anschluss sein, und der Anschluss 210d kann ein gemeinsamer Source-Sense-Anschluss sein. In einer exemplarischen Implementierung kann der Anschluss 210a durch den Leadframe-Abschnitt 110a, der Anschluss 210b durch den Leadframe-Abschnitt 110b, der Anschluss 210c durch den Leadframe-Abschnitt 110c und der Anschluss 210d durch den Leadframe-Abschnitt 110d implementiert werden. In einigen Implementierungen (z. B. wenn die Leistungshalbleitervorrichtungen 240 und 250 als IGBTs implementiert sind), kann der Anschluss 210a ein gemeinsamer Kollektoranschluss sein, der Anschluss 210b kann ein gemeinsamer Emitter-Anschluss sein, der Anschluss 210c kann ein gemeinsamer Gate-Anschluss sein, und der Anschluss 210d kann ein gemeinsamer Emitter-Sense-Anschluss sein. In einigen Implementierungen kann ein Emitter-Sense-Anschluss weggelassen (ausgeschlossen usw.) werden.
  • 3 ist ein Diagramm, das eine Querschnittsansicht einer exemplarischen Implementierung des Halbleitervorrichtungsgehäuses 100 aus 1 veranschaulicht. Die Ansicht aus 3 entspricht der in 1 dargestellten Schnittlinie 3-3. In dem Beispiel und der Ansicht aus 3 schließt das Gehäuse 100 den Leadframe-Abschnitt 110a, den Leadframe-Abschnitt 110b, das DBM-Substrat 120, die Formmasse 130, einen ersten Halbleiterchip 340 (z. B. die Implementierung einer ersten Leistungshalbleiteranordnung) und einen zweiten Halbleiterchip 350 (z. B. die Implementierung einer zweiten Leistungshalbleiteranordnung) ein. Zur Veranschaulichung wird der erste Halbleiterchip 340 und der zweite Halbleiterchip 350 als Implementierung eines ersten Leistungs-MOSFET und eines zweiten Leistungs-MOSFET beschrieben. In einigen Implementierungen können verschiedene Leistungshalbleitervorrichtungen durch die Halbleiterchips 340 und 350 implementiert werden.
  • Wie in 3 dargestellt, können die Leadframe-Abschnitte 110a und 110b (sowie die Leadframe-Abschnitte 110c und 1 10d, die nicht dargestellt sind) Gull-Wing-Signalleitungen einschließen. Solche Signalleitungen können eine gute thermisch-mechanische Zuverlässigkeit für das Gehäuse 100 bereitstellen. So sind beispielsweise solche Gull-Wing-Leitungen flexibel, was eine Beschädigung des Gehäuses 100 und/oder Lötverbindungen zwischen den Signalleitungen und einer Leiterplatte (oder einem anderen Substrat), auf der das Gehäuse 100 aufgrund des thermischen Zyklus des Gehäuses 100 und/oder aufgrund des Koeffizienten der thermischen Ausdehnung zwischen den Materialien, die in dem Gehäuse 100 eingeschlossen sind, angeordnet ist, oder einer zugehörigen Leiterplatte oder einem Substrat, mit dem das Gehäuse gekoppelt oder auf dem es angeordnet ist, reduzieren kann.
  • Wie in 3 dargestellt, kann der Leadframe-Abschnitt 110a ein Die-Attach-Paddle (DAP) 310 einschließen. In diesem Beispiel kann eine erste Seite des Halbleiterchips 340 (z. B. ein rückseitiger Drain-Kontakt) mit einer ersten Seite des DAP 310 gekoppelt (verlötet usw.) werden und eine erste Seite des Halbleiterchips 350 (z. B. ein rückseitiger Drain-Kontakt) mit einer zweiten Seite des DAP 310 gekoppelt (verlötet usw.) werden. In diesem Beispiel würde das DAP 310 (und der Leadframe-Abschnitt 110a) als gemeinsamer Drain-Anschluss für die MOSFET des Halbleiterchips 340 und 350 dienen.
  • Wie in 3 dargestellt, kann das Gehäuse 100 in diesem Beispiel auch einen leitenden Abstandhalter (z. B. Kupfer-Abstandhalter) 315 und ein zweites DBM-Substrat 320 einschließen. In der exemplarischen Implementierung des in 3 dargestellten Gehäuses 100 kann eine zweite Seite des Halbleiterchips 340 mit einem Bonded-Metal-Muster 127 gekoppelt werden, das auf einer ersten Seite des DBM-Substrats 120 angeordnet ist. Ebenso kann eine zweite Seite des Halbleiterchips 350 mit einem Bonded-Metal-Muster 327 gekoppelt werden, das auf einer ersten Seite des DBM-Substrats 320 angeordnet ist. In diesem Beispiel können die Bonded-Metal-Muster 127 und 327 (Beispiele dafür sind in den 4, 5 und 7B dargestellt) zumindest teilweise entsprechende elektrische Verbindungen zwischen Source-Anschlüssen der Halbleiterchips 340 und 350 und dem Leadframe-Abschnitt 110b, entsprechende elektrische Verbindungen zwischen Gate-Anschlüssen der Halbleiterchips 340 und 350 und dem Leadframe-Abschnitt 110c (nicht dargestellt) sowie entsprechende elektrische Verbindungen zwischen Source-Anschlüssen der Halbleiterchips 340 und 350 und dem Leadframe-Abschnitt 110d (nicht dargestellt) herstellen, z. B. als gemeinsamer Source-Sense-Anschluss. Wie in 3 dargestellt, kann der Abstandshalter 315 verwendet werden, um das zweite Substrat mit dem Leadframe-Abschnitt 110b elektrisch zu koppeln. In einigen Implementierungen können zusätzliche Abstandshalter verwendet werden, um das zweite Substrat mit anderen entsprechenden Leadframe-Abschnitten (z. B. den Leadframe-Abschnitten 110c und 110d) zu koppeln (elektrisch zu koppeln). Der Abstandhalter 315 (z. B. sowie zusätzliche Abstandhalter) ermöglicht neben den Substraten 120 und 320 (z. B. wie die hierin beschriebenen Beispielsubstrate) die Verbindung der Halbleiterchips 340 und 350 mit einem einzelnen (z. B. mehrteiligen) Leadframe, wie dem Leadframe 110. Solche Anordnungen können die Implementierung von mehreren Leistungshalbleitervorrichtungen (z. B. in der in 2 dargestellten Schaltungsanordnung) ermöglichen, die in einem einzigen Halbleitervorrichtungsgehäuse, wie dem Gehäuse 100, oder anderen Halbleitergehäusen, die einen einzelnen Leadframe, wie dem Leadframe 110, einschließen, implementiert werden.
  • In dem Beispiel aus 3 kann das zweite Substrat 320 auf einer dem Bonded-Metal-Muster 327 gegenüberliegenden zweiten Seite ein Bonded-Metal-Muster 325 einschließen, das ähnlich dem Bonded-Metal-Muster 125 des DBM-Substrats 120 durch die Formmasse 130 freigelegt wird. Die Metallmuster 125 und 325 können eine beidseitige Kühlung des Gehäuses 100 ermöglichen, beispielsweise durch die hier beschriebenen Ansätze. Abhängig von der jeweiligen Implementierung (z. B. gewünschte Wärmeableitfähigkeit) können für die Substrate 120 und 320 unterschiedliche Materialien verwendet werden. So können beispielsweise die Substrate 120 und 320 Keramik, Aluminiumnitrid, Siliciumnitrid, Aluminiumoxid, Berylliumoxid usw. einschließen. Ferner ist durch die Anordnung der Substrate 120 und 320 und ihrer jeweiligen Metallmuster 125 und 325 in diesem Beispiel das Metallmuster 125 vom Metallmuster 325 elektrisch isoliert. Ferner sind die Metallmuster 125 und 325 auch galvanisch von den Metallmustern 127 und 325 sowie dem Halbleiterchip 340 und 350 und dem Leadframe 110 getrennt. Wie hierin bereits erwähnt, kann dies Vorteile in Hochspannungsanwendungen bereitstellen, wie in Bezug auf die Effizienz des PCB-Layouts und/oder die Nähe anderer Komponenten zu dem Gehäuse 100 auf einer Leiterplatte.
  • Wie in 3 dargestellt, kann die Formmasse 130, die eine Epoxid-Formmasse oder eine andere Formmasse sein kann, den Abstandhalter 315 (und andere Abstandhalter, die nicht in 3 dargestellt sind), den ersten Halbleiterchip 340 und den zweiten Halbleiterchip 350 verkapseln (vollständig verkapseln). Wie in 3 für dieses Beispiel ferner dargestellt, kann die Formmasse 130 den Leadframe 110, das DBM-Substrat 120 und das DBM-Substrat 320 teilweise verkapseln (mindestens teilweise verkapseln). So können sich beispielsweise Signalleitungen (z. B. Gull-Wing-Leitungen) des Leadframes 110 außerhalb der Formmasse 130 erstrecken, während andere Abschnitte des Leadframes 110, einschließlich des DAP 310, in der Formmasse 130 verkapselt sind. Außerdem werden das Metallmuster 125 (des Substrats 120) und das Metallmuster 325 (des Substrats 320), wie in 3 dargestellt, durch die Formmasse freigelegt, während andere Abschnitte der Substrate 120 und 320 in der Formmasse 130 verkapselt sind.
  • 3 veranschaulicht in diesem Beispiel auch eine Kriechstrecke (Creepage Distance - CD) zwischen den Signalleitungen des Leadframe-Abschnitts 110a (z. B. gemeinsame Ableitung der MOSFETs) und des Leadframe-Abschnitts 110b (z. B. gemeinsame Quelle der MOSFETs). In einigen Implementierungen kann CD größer oder gleich 10 Millimeter, größer oder gleich 15 Millimeter, größer oder gleich 30 Millimeter, größer oder gleich 25 Millimeter usw. sein. In diesem Beispiel, da mehrere Leistungshalbleiterchips (z. B. Leistungs-MOSFETs) an gegenüberliegenden Seiten des DAP 310 gekoppelt sind, kann das Gehäuse 100 eine sehr niedrige elektrische Impedanz (Induktivität) aufweisen, z. B. aufgrund der Verbindungslänge und elektrischen Wegbreite zwischen den MOSFET-Drain-Kontakten der Halbleiterchips 340 und 350).
  • 4 ist ein Diagramm, das ein Bonded-Metal-Muster (z. B. das Bonded-Metal-Muster 127) eines Substrats (z. B. das Substrat 125) veranschaulicht, das in einem Halbleitervorrichtungsgehäuse, wie dem Halbleitervorrichtungsgehäuse 100 aus 1, gemäß einer Implementierung eingeschlossen ist. Ebenso ist 5 ein Diagramm, das ein Bonded-Metal-Muster (z. B. das Bonded-Metal-Muster 327) eines anderen Substrats (z. B. das Substrat 325) veranschaulicht, das in einem Halbleitervorrichtungsgehäuse, wie dem Halbleitervorrichtungsgehäuse 100 aus 1, gemäß einer Implementierung eingeschlossen ist. Referenznummern, die den Elementen des Gehäuses 100 entsprechen, die in den 1 bis 3 dargestellt sind, sind in den 4 und 5 zur Veranschaulichung und zum Vergleich mit den 1 bis 3 eingeschlossen. Diese Elemente werden jedoch unter Bezugnahme auf die 4 und 5 nicht noch einmal im Detail erläutert.
  • Wie bei 1 sind Gesichtspunkte des Gehäuses 100 (z. B. die Muster 127 und 327), die in den 4 und 5 dargestellt sind, in Beispielimplementierungen möglicherweise nicht sichtbar. So können beispielsweise die Muster 127 und 327 innerhalb des Gehäuses 100 angeordnet werden (z. B. innerhalb der Formmasse 130 und auf gegenüberliegenden Seiten der Substrate 120 und 320, die durch die Formmasse 130 freigelegt werden). Dementsprechend wären die Muster 127 und 217 in einer Implementierung des Gehäuses 100 äußerlich nicht sichtbar, wie in der in den 4 und 5 veranschaulichten exemplarischen Implementierung.
  • 4 zeigt ein Beispiel für ein Bonded-Metal-Muster 127, das beispielsweise auf dem in den 1 und 3 dargestellten Substrat 120 implementiert werden kann, während 5 ein Beispiel für ein Bonded-Metal-Muster 327 darstellt, das beispielsweise auf dem in 3 dargestellten Substrat 320 implementiert werden kann. Wie bei dem Beispiel aus 3 wird das Beispiel aus 4 und 5 erläutert, wobei der erste Halbleiterchip 340 und der zweite Halbleiterchip 350 jeweils einen ersten Leistungs-MOSFET und einen zweiten Leistungs-MOSFET implementieren. Bezugnehmend auf 4 schließt das Muster 127 einen ersten Abschnitt 127b, einen zweiten Abschnitt 127c und einen dritten Abschnitt 127d ein. Ebenso bezugnehmend auf 5 schließt das Muster 327 einen ersten Abschnitt 327b, einen zweiten Abschnitt 327c und einen dritten Abschnitt 327d ein. Wie in den 4 und 5 in einigen Implementierungen erkennbar, können die Muster 127 und 327 eine Spiegelsymmetrie aufweisen. Diese Spiegelsymmetrie kann die Verwendung von Halbleiterchips 340 und 350 mit gleichem Layout in dem Gehäuse 100 und die Verbindung mit den Leadframe-Abschnitten 110b, 110c und 110b ermöglichen, wie in den 4 und 5 dargestellt (z. B. zur Implementierung der Schaltungsanordnung 200).
  • In diesem Beispiel können beispielsweise die Abschnitte 127b und 327b der Muster 125 und 325 elektrisch mit den jeweiligen Source-Anschlüssen der MOSFETs der Halbleiterchips 340 und 350 gekoppelt werden, sowie elektrisch mit dem Leadframe-Bereich 110b gekoppelt (verlötet usw.) werden (z. B. mit oder ohne Verwendung eines leitfähigen Abstandshalters, je nach der jeweiligen Implementierung, und/oder dem jeweiligen Substrat und Leadframe). Die Abschnitte 127c und 327c der Muster 125 und 325 können elektrisch mit den jeweiligen Gate-Anschlüssen der Halbleiterchips 340 und 350 gekoppelt (verlötet usw.) werden, sowie elektrisch mit dem Leadframe-Bereich 110c (z. B. mit oder ohne Verwendung eines leitfähigen Abstandhalters, je nach jeweiliger Implementierung, und/oder dem jeweiligen Substrat und Leadframe). Außerdem können die Abschnitte 127d und 327d der Muster 125 und 325 elektrisch mit den jeweiligen Source-Anschlüssen der Halbleiterchips 340 und 350 gekoppelt und elektrisch mit dem Leadframe-Abschnitt 110d (z. B. mit oder ohne Verwendung eines leitfähigen Abstandhalters, abhängig von der jeweiligen Implementierung, und/oder dem jeweiligen Substrat und Leadframe) als Source-Sense-Anschluss gekoppelt (verlötet usw.) werden.
  • 6A ist ein Diagramm, das einen Leistungshalbleiterchip 600 veranschaulicht, der in die hierin beschriebenen Halbleitervorrichtungsgehäuse implementiert werden kann, wie in die Implementierungen des Gehäuses 100. In diesem Beispiel kann der Halbleiterchip 600, wie bei den vorstehend erläuterten Beispielen, eine Leistungs-MOSFET-Vorrichtung einschließen und beispielsweise sowohl den Halbleiterchip 340 als auch 350 der 3 bis 5 implementieren. Wie in 6 dargestellt, kann der Chip 600 einen Gate-Anschluss 610 aufweisen, der zentral entlang einer Kante des Chips 600 angeordnet ist. Der Chip 600 kann auch eine Vielzahl von Source-Anschlüssen 620 auf der gleichen Seite des Chips 600 wie der Gate-Anschluss 610 einschließen, wobei die Rückseite des Chips 600 ein Drain-Kontakt ist. Wie in 6B dargestellt, führt die Umkehrung des Chips 600 dazu, dass sich der Gate-Anschluss 610 in einer gleichen relativen Position (z. B. zentral angeordnet) entlang der Kante des Chips 600 befindet, der unter Bezugnahme auf 6A erläutert wird. Durch die Anordnung der Source-Anschlüsse 620 des Chips 600, so dass sie entsprechend dem Metallmuster 127 (z. B. Abschnitte 127b und 127d) und 327 (z. B. Abschnitte 327b und 327d) ausgerichtet sind, kann der Halbleiterchip mit gleichem Layout zusammen mit den spiegelsymmetrischen Mustern 127 und 327 zur Implementierung des Gehäuses 100 verwendet werden, wie in den hierin beschriebenen Implementierungen.
  • 7A bis 7C sind Diagramme, die ein Direct-Bonded-Metal-Substrat (DBM-Substrat) veranschaulichen, das gemäß einer Implementierung in ein Halbleitervorrichtungsgehäuse eingeschlossen werden kann. Zum Beispiel veranschaulichen die 7A bis 7C beispielhaft eine Implementierung des in 5 dargestellten Substrats 320. Wie in 7A dargestellt, kann das Bonded-Metal-Muster 325 (z. B. zur Verwendung bei der Wärmeabfuhr) auf einer ersten Seite des Substrats 320 angeordnet werden. Wie in 7B dargestellt, kann das Metallmuster 327 (einschließlich der Abschnitte 327b, 327c und 327d) auf einer zweiten Seite des Substrats 320 angeordnet werden, wobei die zweite Seite des Substrats 320 gegenüber der ersten Seite des Substrats 320 liegt. 7C veranschaulicht beispielsweise das Muster 325, das auf einer ersten Seite des Substrats 320 angeordnet ist, während das Muster 327 auf einer gegenüberliegenden Seite des Substrats 320 angeordnet ist, wodurch das Muster 325 galvanisch vom Muster 327 getrennt ist. In einigen Implementierungen kann das Substrat 120 aus 4 (und in Implementierungen des Gehäuses 100) ähnlich implementiert werden, wobei das Bonded-Metal-Muster 127 des Substrats 120 spiegelsymmetrisch zu dem Bonded-Metal-Muster 327 ist.
  • 8 ist ein Diagramm, das ein Leadframe-Band 800 einschließlich einer Vielzahl von Leadframes 110 veranschaulicht, die jeweils in einem Halbleitervorrichtungsgehäuse (z. B. Implementierungen des Gehäuses 100) gemäß einer Implementierung eingeschlossen sein können. In 8 werden Kästchen mit gestrichelten Linien 810 verwendet, um anzuzeigen, wo DBM-Substrate (wie die Substrate 120 und 320) und Halbleiterchips, die mit diesen Substraten gekoppelt sind, mit den Leadframes 110 gekoppelt werden können, wie in einem Montagefertigungsprozess, wie dem in 10 dargestellten Prozess. Die in den 1 und 3 bis 5 dargestellten Abschnitte (z. B. Abschnitte 110a bis 110d) der Leadframes 110 werden ebenfalls in 8 veranschaulicht. In 8 werden die Leadframes 110 jedoch in dem Leadframe-Band 800 (z. B. vor dem Trimmen und Formen) der Leadframes 110 veranschaulicht (z. B. um separate Signalleitungen und/oder Gull-Wing-Signalleitungen zu definieren).
  • 9 ist ein Diagramm, das ein Halbleitervorrichtungsgehäuse (z. B. eine Implementierung des Gehäuses 100) veranschaulicht, das mit einer Leiterplatte 900 gemäß einer Implementierung gekoppelt ist. In 9 ist die Implementierung des in 3 dargestellten Gehäuses 100 dargestellt, nachdem es mit der Leiterplatte 900 gekoppelt (z. B. angelötet usw.) wurde. Wie in 9 dargestellt, können die Signalleitungen (z. B. Gull-Wing-Signalleitungen) mit den Lötanschlüssen 920 auf die Leiterplatte 900 gelötet werden. Wie auch in 9 dargestellt, kann das Bonded-Metal-Muster 325 des Substrats 320 mit einem Leiterplatten-Leistungsmuster (z. B. Leiterplatten-Leistungsfläche) 910 der PCB 900 gekoppelt werden. In einigen Implementierungen kann das Leiterplatten-Leistungsmuster 910 elektrisch geerdet werden (z. B. kann es eine Massefläche der Leiterplatte 900 sein). In diesem Beispiel kann das Leiterplatten-Leistungsmuster 910 die Wärmeabfuhr des Gehäuses 100 verbessern und zusammen mit einem Kühlkörper, der mit dem Bonded-Metal-Muster 125 des Substrats 120 gekoppelt werden kann, eine effiziente, beidseitige Kühlung des Gehäuses 100 bereitstellen.
  • 10 ist ein Diagramm, das ein Verfahren 1000 zur Herstellung eines Halbleitervorrichtungsgehäuses, wie der hierin beschriebenen Halbleitervorrichtungsgehäuse, gemäß einer Implementierung veranschaulicht. Zur Veranschaulichung wird das Verfahren 1000 unter Bezugnahme auf die Herstellung einer Implementierung des Gehäuses 100 beschrieben, wie in den 1 und 3 bis 5 veranschaulicht. Dementsprechend wird das Verfahren 1000 unter weiterer Bezugnahme auf die 1 und 3 bis 5 beschrieben. In einigen Implementierungen kann das Verfahren 1000 verwendet werden, um Halbleitervorrichtungsgehäuse mit anderen Konfigurationen herzustellen. In einigen Implementierungen können ein oder mehrere der Vorgänge des Verfahrens 1000 mit geeigneten Ausrichtungswerkzeugen oder -vorrichtungen durchgeführt werden. Ferner können mehrere Halbleitervorrichtungsgehäuse gemeinsam hergestellt werden, z. B. unter Verwendung der Leadframes 110 des Leadframe-Bandes 800.
  • Bei dem Verfahren 1000 kann eine erste Unterbaugruppe durch Vorgang 1105 bis Vorgang 1025 hergestellt werden. Ferner kann in dem Verfahren 1000 eine zweite Unterbaugruppe durch die Vorgänge 1030 bis 1045 hergestellt werden. Bei Vorgang 1050 können die beiden Unterbaugruppen zu einer einzigen (integrierten) Baugruppe kombiniert (verbunden, zusammengebracht usw.) werden.
  • In 10 kann die Herstellung der ersten Unterbaugruppe bei Vorgang 1005 mit dem Substrat 120 beginnen. Bei Vorgang 1010 kann ein Lotdruckmuster 1012 auf dem Bonded-Metal-Muster 127 des Substrats 120 gebildet werden. In einigen Implementierungen kann der Lotdruck bei Vorgang 1010 mit einer Lotcreme mit hohem Bleigehalt (hohem Pb-Gehalt) (z. B. mit einem Bleigehalt von mehr als 85 %), einem Sintermaterial oder einem anderen leitenden Material zum Koppeln des ersten Halbleiterchips 340 mit dem Substrat 120 durchgeführt werden. Bei Vorgang 1015 kann der Halbleiterchip 340 auf der Lötseite von Vorgang 1010 Flip-Chip-montiert werden, und es kann ein Reflow-Vorgang durchgeführt werden, um den Halbleiterchip 340 mit dem Substrat 120 zu koppeln (elektrisch und fest zu koppeln).
  • Bei Vorgang 1020 können Lotvorformen oder Lotpaste 1022 auf dem Leadframe 110 angeordnet werden (z. B. auf den Abschnitten 110a bis 110d, wie in 10 dargestellt). In einigen Implementierungen können die Lotvorformen oder die Lotpaste 1022 von Vorgang 1020 Zinn(Sn)-Silber(Ag)-Kupfer(Cu)-Lot (SAC-Lotvorformen oder SAC-Lotpaste) einschließen. Die Lotvorform oder die Lotpaste 1022 von Vorgang 1020 kann einen niedrigeren Schmelzpunkt aufweisen als das bei Vorgang 1010 verwendete Lot, Sintern oder die anderen Materialien. Diese Differenz der Schmelzpunkte kann einen zweiten Rückfluss des Materials aus Vorgang 1010 verhindern, wenn das Material aus Vorgang 1020 (und dem Vorgang 1045) zum Bilden der integrierten Baugruppe aus Vorgang 1050 rückgeführt wird. Bei Vorgang 1025 können das Substrat 120 und der Halbleiterchip 340 auf die Lotvorformen oder die Lotpaste 1022 Flip-montiert werden.
  • Bei dem Verfahren 1000 kann die Herstellung der zweiten Unterbaugruppe bei Vorgang 1030 mit dem Substrat 320 beginnen. Bei Vorgang 1035 kann ein Lotdruckmuster 1037 auf dem Bonded-Metal-Muster 327 des Substrats 320 gebildet werden. In einigen Implementierungen kann der Lotdruck bei Vorgang 1030 (wie bei Vorgang 1010) mit einer Lotcreme mit hohem Bleigehalt (hohem Pb-Gehalt) (z. B. mit einem Bleigehalt von mehr als 85 %), einem Sintermaterial oder einem anderen leitenden Material zum Koppeln des ersten Halbleiterchips 350 mit dem Substrat 320 durchgeführt werden. Bei Vorgang 1040 kann der Halbleiterchip 350 auf der Lötseite von Vorgang 1035 Flip-Chip-montiert werden. Ferner können bei Vorgang 1040 Abstandhalter 1042 (zum Bilden entsprechender elektrischer Verbindungen zwischen dem Bonded-Metal-Muster 327 und den Leadframe-Abschnitten 110b bis 1 10d) auf entsprechende Abschnitte des Lötdrucks von Vorgang 1035 platziert werden, und es kann ein Reflow-Vorgang durchgeführt werden, um den Halbleiterchip 350 und die Abstandhalter 1042 mit dem Substrat 320 zu koppeln (elektrisch und fest zu koppeln).
  • Bei Vorgang 1045 können Lotvorformen oder Lotpaste 1047 auf den Chip 350 und den Abstandshaltern 1042 angeordnet werden. Wie bei Vorgang 1020 können in einigen Implementierungen die Lotvorformen oder die Lotpaste 1047 von Vorgang 1045 SAC-Lotvorformen oder SAC-Lotpaste einschließen, so dass die Lotvorform oder die Lotpaste 1047 des Vorgangs 1045 einen niedrigeren Schmelzpunkt aufweist als das Lot, das Sintern oder andere Materialien, die bei Vorgang 1035 (und bei Vorgang 1010) verwendet werden. Diese Differenz der Schmelzpunkte kann einen zweiten Rückfluss des Materials aus den Vorgängen 1010 und 1035 verhindern, wenn das Material aus Vorgang 1020 (und Vorgang 1045) zum Bilden der integrierten Baugruppe aus Vorgang 1050 rückgeführt wird.
  • Bei Vorgang 1050 können die Unterbaugruppe aus Vorgang 1025 und die Unterbaugruppe aus Vorgang 1045 in der in Vorgang 1050 des Verfahrens 1000 dargestellten Anordnung aufeinander ausgerichtet werden (z. B. mit einer Ausrichtung einer Vorrichtung). Anschließend kann ein Reflow-Vorgang durchgeführt werden (z. B. am niedrigeren Schmelzpunkt für die in den Vorgängen 1020 und 1045 verwendeten Materialien. Der Reflow bei Vorgang 1050 kann eine integrierte Baugruppe ergeben, die die beiden vorstehend erläuterten Unterbaugruppen einschließt. Bei Vorgang 1060 kann ein Formvorgang durchgeführt werden, um die integrierte Baugruppe aus Vorgang 1050 (wie in Vorgang 1060 des Verfahrens 1000 dargestellt) in eine Formmasse 130 (z. B. ein Epoxid oder eine andere Formmasse) zu verkapseln. Bei Vorgang 1065 kann ein Schleifen durchgeführt werden, um eine Dicke G der Formmasse 130 zu entfernen, z. B. um das Bonded-Metal-Muster 125 des Substrats 120 freizulegen. In 10 sind die Signalleitungen des Halbleitervorrichtungsgehäuses 100 für die Vorgänge 1060 und 1065 nicht dargestellt. Nach dem Schleifvorgang von 1065 können weitere Vorgänge (z. B. Vereinzeln, Bereinigen, Entspannen, Entmüllen, elektrischer Test usw.) bei Vorgang 1070 durchgeführt werden, um die Herstellung des Halbleitervorrichtungsgehäuses 100 dieses Beispiels abzuschließen.
  • In einem allgemeinen Gesichtspunkt kann ein Halbleitervorrichtungsgehäuse einen Leadframe mit einem ersten Abschnitt, einem zweiten Abschnitt und einem dritten Abschnitt einschließen; einen ersten Halbleiterchip mit einer ersten Seite, die mit einer ersten Seite des ersten Abschnitts des Leadframes gekoppelt ist; und einen zweiten Halbleiterchip mit einer ersten Seite, die mit einer zweiten Seite des ersten Abschnitts des Leadframes gekoppelt ist. Das Halbleitervorrichtungsgehäuse kann ferner ein erstes Substrat mit einer ersten Seite, die mit einer zweiten Seite des ersten Halbleiterchips gekoppelt ist, einschließen, wobei die erste Seite des ersten Substrats ferner mit einer ersten Seite des zweiten Abschnitts des Leadframes und einer ersten Seite des dritten Abschnitts des Leadframes gekoppelt ist; und ein zweites Substrat mit einer ersten Seite, die mit einer zweiten Seite des zweiten Halbleiterchips gekoppelt ist, wobei die erste Seite des zweiten Substrats ferner mit einer zweiten Seite des zweiten Abschnitts des Leadframes und einer zweiten Seite des dritten Abschnitts des Leadframes gekoppelt ist.
  • Umsetzungen können eines oder mehrere der folgenden Merkmale einschließen. So kann beispielsweise der erste Halbleiterchip eine erste Leistungstransistorvorrichtung einschließen; und der zweite Halbleiterchip kann eine zweite Leistungstransistorvorrichtung einschließen, die elektrisch parallel zur ersten Leistungstransistorvorrichtung verbunden ist.
  • Die erste Leistungstransistorvorrichtung kann ein erster Metall-Oxid-Halbleiter-Feldeffekttransistor (Metal-Oxide Semiconductor Field-Effect Transistor - MOSFET) sein; und die zweite Leistungstransistorvorrichtung kann ein zweiter MOSFET sein. Der erste Abschnitt des Leadframes kann elektrisch mit einem Drain-Anschluss des ersten MOSFET und einem Drain-Anschluss des zweiten MOSFET gekoppelt werden. Der zweite Abschnitt des Leadframes kann elektrisch mit einem Source-Anschluss des ersten MOSFET und einem Source-Anschluss des zweiten MOSFET gekoppelt werden. Der dritte Abschnitt des Leadframes kann elektrisch mit einem Gate-Anschluss des ersten MOSFET und einem Gate-Anschluss des zweiten MOSFET gekoppelt werden. Der Leadframe kann einen vierten Abschnitt einschließen. Der vierte Abschnitt des Leadframes kann elektrisch mit einem Source-Sense-Anschluss des ersten MOSFET und einem Source-Sense-Anschluss des zweiten MOSFET gekoppelt werden.
  • Die erste Leistungstransistorvorrichtung kann ein erster Bipolartransistor mit isoliertem Gate (Insulated-Gate Bipolar Transistor - IGBT) sein; und die zweite Leistungstransistorvorrichtung kann ein zweites IGBT sein. Der erste Abschnitt des Leadframes kann elektrisch mit einem Kollektoranschluss des ersten IGBT und einem Drain-Anschluss des zweiten IGBT gekoppelt werden. Der zweite Abschnitt des Leadframes kann elektrisch mit einem Emitter-Anschluss des ersten IGBT und einem Emitter-Anschluss des zweiten IGBT gekoppelt werden. Der dritte Abschnitt des Leadframes kann elektrisch mit einem Gate-Anschluss des ersten IGBT und einem Gate-Anschluss des zweiten IGBT gekoppelt werden.
  • Der erste Halbleiterchip kann einen ersten Metall-Oxid-Halbleiter-Feldeffekttransistor (Metal-Oxide Semiconductor Field-Effect Transistor - MOSFET) einschließen; und der zweite Halbleiterchip schließt einen zweiten MOSFET ein. Der erste Abschnitt des Leadframes kann elektrisch mit einem Drain-Anschluss des ersten MOSFET und einem Drain-Anschluss des zweiten MOSFET gekoppelt werden. Der zweite Abschnitt des Leadframes kann über das erste Substrat elektrisch mit einem Source-Anschluss des ersten MOSFET und über das zweite Substrat und einen ersten Abstandshalter mit einem Source-Anschluss des zweiten MOSFET gekoppelt werden. Der dritte Abschnitt des Leadframes kann über das erste Substrat elektrisch mit einem Gate-Anschluss des ersten MOSFET und über das zweite Substrat und einen zweiten Abstandshalter mit einem Gate-Anschluss des zweiten MOSFET gekoppelt werden.
  • Der Leadframe kann einen vierten Abschnitt einschließen. Der vierte Abschnitt des Leadframes kann über das erste Substrat elektrisch mit einem Source-Sense-Anschluss des ersten MOSFET und über das zweite Substrat und einen dritten Abstandshalter mit einem Source-Sense-Anschluss des zweiten MOSFET gekoppelt werden.
  • In einem allgemeinen Gesichtspunkt kann ein Halbleitervorrichtungsgehäuse ein erstes Direct-Bonded-Metal-Substrat (DBM-Substrat) und einen ersten Halbleiterchip einschließen, der auf dem ersten DBM-Substrat Flip-Chip-montiert ist. Das Halbleitervorrichtungsgehäuse kann ferner ein zweites DBM-Substrat einschließen; und ein zweiter Halbleiterchip, der auf dem zweiten DBM-Substrat Flip-Chip-montiert ist. Das Halbleitervorrichtungsgehäuse kann auch einen Leadframe mit einem ersten Abschnitt einschließlich einem Die-Attach-Paddle (DAP), einem zweiten Abschnitt und einem dritten Abschnitt einschließen. Der erste Halbleiterchip kann mit einer ersten Seite des DAP gekoppelt werden. Der zweite Halbleiterchip kann mit einer zweiten Seite des DAP gekoppelt werden. Das erste DBM-Substrat kann mit einer ersten Seite des zweiten Abschnitts des Leadframes und einer ersten Seite des dritten Abschnitts des Leadframes gekoppelt werden. Das zweite DBM-Substrat kann über einen ersten Abstandshalter mit einer zweiten Seite des zweiten Abschnitts des Leadframes und über einen zweiten Abstandshalter mit einer zweiten Seite des dritten Abschnitts des Leadframes gekoppelt werden.
  • Umsetzungen können eines oder mehrere der folgenden Merkmale einschließen. So kann beispielsweise der erste Halbleiterchip einen ersten Metall-Oxid-Halbleiter-Feldeffekttransistor (Metal-Oxide Semiconductor Field-Effect Transistor - MOSFET) einschließen. Der zweite Halbleiterchip kann einen zweiten MOSFET einschließen. Das DAP kann elektrisch mit einem Drain-Anschluss des ersten MOSFET und einem Drain-Anschluss des zweiten MOSFET gekoppelt werden. Der zweite Abschnitt des Leadframes kann über das erste DBM-Substrat elektrisch mit einem Source-Anschluss des ersten MOSFET und über das zweite DBM-Substrat mit einem Source-Anschluss des zweiten MOSFET gekoppelt werden. Der dritte Abschnitt des Leadframes kann über das erste DBM-Substrat elektrisch mit einem Gate-Anschluss des ersten MOSFET und über das zweite DBM-Substrat mit einem Gate-Anschluss des zweiten MOSFET gekoppelt werden.
  • Der Leadframe kann einen vierten Abschnitt einschließen. Der vierte Abschnitt des Leadframes kann über das erste DBM-Substrat elektrisch mit einem Source-Sense-Anschluss des ersten MOSFET und über einen dritten Abstandhalter und das zweite DBM-Substrat mit einem Source-Sense-Anschluss des zweiten MOSFET gekoppelt werden.
  • Es versteht sich, dass in der vorstehenden Beschreibung, wenn ein Element, wie eine Schicht, eine Region oder ein Substrat als eingeschaltet, verbunden mit, elektrisch verbunden mit, gekoppelt mit oder elektrisch gekoppelt mit einem anderen Element bezeichnet wird, dieses direkt an dem anderen Element angeordnet, mit diesem verbunden oder an dieses gekoppelt sein kann oder ein oder mehrere dazwischen liegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine dazwischenliegenden Elemente oder Schichten vorhanden, wenn ein Element als direkt auf, direkt verbunden mit oder direkt gekoppelt mit einem anderen Element oder einer anderen Schicht bezeichnet wird. Obwohl die Ausdrücke direkt auf, direkt verbunden mit oder direkt gekoppelt in der detaillierten Beschreibung möglicherweise nicht verwendet werden, können Elemente, die als direkt auf, direkt verbunden oder direkt gekoppelt gezeigt sind, als solche bezeichnet werden. Die Ansprüche der Anmeldung können geändert werden, um beispielhafte Beziehungen zu kennzeichnen, die in der Patentschrift beschrieben oder in den Figuren gezeigt sind.
  • Wie in dieser Patentschrift verwendet, kann eine Singularform, sofern nicht definitiv ein bestimmter Fall in Bezug auf den Kontext angegeben ist, eine Pluralform einschließen. Raumbezogene Ausdrücke (z. B. über, oberhalb, oberes, unter, unterhalb, darunter, unteres, oben, unten und dergleichen) sollen verschiedene Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung einbeziehen. In manchen Implementierungen können die relativen Ausdrücke „über“ und „unter“ jeweils vertikal oberhalb und vertikal darunter einschließen. In einigen Umsetzungsformen kann der Begriff „benachbart“ „seitlich benachbart zu“ oder „horizontal benachbart zu“ einschließen.
  • Einige Umsetzungsformen können unter Verwendung verschiedener Halbleiterverarbeitungs- bzw. -verpackungstechniken implementiert werden. Manche Implementierungen können unter Verwendung von verschiedenen Arten von Halbleiterverarbeitungstechniken in Verbindung mit Halbleitersubstraten implementiert werden, einschließlich, jedoch nicht beschränkt auf, zum Beispiel Silizium (Si), Siliziumcarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) und/oder dergleichen.
  • Während bestimmte Merkmale der beschriebenen Implementierungen veranschaulicht wurden, wie in diesem Schriftstück beschrieben, sind zahlreiche Modifikationen, Substitutionen, Änderungen und Äquivalente nun für Fachleute ersichtlich. Es versteht sich daher, dass die angehängten Ansprüche alle derartigen Modifikationen und Änderungen abdecken sollen, die in den Umfang der Ausführungsformen fallen. Es versteht sich, dass sie nur in Form von Beispielen dargestellt wurden, ohne einschränkend zu sein, und es können verschiedene Änderungen in Form und Detail vorgenommen werden. Jeder Abschnitt der in diesem Schriftstück beschriebenen Vorrichtung und/oder Verfahren kann in jeder Kombination kombiniert werden, ausgenommen sich gegenseitig ausschließende Kombinationen. Die hierin beschriebenen Patentansprüche können verschiedene Kombinationen bzw. Unterkombinationen der Funktionen, Komponenten bzw. Merkmale der verschiedenen beschriebenen Ausführungsformen einschließen.

Claims (13)

  1. Halbleitergehäuse, umfassend: einen Leadframe mit einem ersten Abschnitt, einem zweiten Abschnitt und einem dritten Abschnitt; einen ersten Halbleiterchip mit einer ersten Seite, die mit einer ersten Seite des ersten Abschnitts des Leadframes gekoppelt ist; einen zweiten Halbleiterchip mit einer ersten Seite, die mit einer zweiten Seite des ersten Abschnitts des Leadframes gekoppelt ist; ein erstes Substrat mit einer ersten Seite, die mit einer zweiten Seite des ersten Halbleiterchips gekoppelt ist, wobei die erste Seite des ersten Substrats ferner mit einer ersten Seite des zweiten Abschnitts des Leadframes und einer ersten Seite des dritten Abschnitts des Leadframes gekoppelt ist; und ein zweites Substrat mit einer ersten Seite, die mit einer zweiten Seite des zweiten Halbleiterchips gekoppelt ist, wobei die erste Seite des zweiten Substrats ferner mit einer zweiten Seite des zweiten Abschnitts des Leadframes und einer zweiten Seite des dritten Abschnitts des Leadframes gekoppelt ist.
  2. Halbleitervorrichtungsgehäuse nach Anspruch 1, wobei der erste Abschnitt des Leadframes ein Die-Attach-Paddle einschließt, wobei der erste Halbleiterchip mit einer ersten Seite des Die-Attach-Paddle gekoppelt ist, und wobei der zweite Halbleiterchip mit einer zweiten Seite des Die-Attach-Paddle gekoppelt ist.
  3. Halbleitervorrichtungsgehäuse nach Anspruch 1, wobei: der erste Halbleiterchip eine erste Leistungstransistorvorrichtung einschließt; und der zweite Halbleiterchip eine zweite Leistungstransistorvorrichtung einschließt, die elektrisch parallel mit der ersten Leistungstransistorvorrichtung verbunden ist.
  4. Halbleitervorrichtungsgehäuse nach Anspruch 1, ferner umfassend eine Formmasse, die: den ersten Halbleiterchip und den zweiten Halbleiterchip vollständig verkapselt; und teilweise den Leadframe, das erste Substrat und das zweite Substrat verkapselt, wobei der Leadframe eine Vielzahl von Signalleitungen einschließt, die außerhalb der Formmasse angeordnet sind, eine zweite Seite des ersten Substrats durch die Formmasse freigelegt wird, eine zweite Seite des zweiten Substrats durch die Formmasse freigelegt wird, die zweite Seite des ersten Substrats galvanisch von der ersten Seite des ersten Substrats getrennt ist, die zweite Seite des zweiten Substrats galvanisch von der ersten Seite des zweiten Substrats getrennt ist, und die zweite Seite des ersten Substrats galvanisch von der zweiten Seite des zweiten Substrats getrennt ist.
  5. Halbleitervorrichtungsgehäuse nach Anspruch 1, ferner umfassend eine Formmasse, die: den ersten Halbleiterchip und den zweiten Halbleiterchip vollständig verkapselt; und teilweise den Leadframe, das erste Substrat und das zweite Substrat verkapselt, wobei der Leadframe eine Vielzahl von Signalleitungen einschließt, die außerhalb der Formmasse angeordnet sind, eine zweite Seite des ersten Substrats durch die Formmasse freigelegt wird, eine zweite Seite des zweiten Substrats durch die Formmasse freigelegt wird, und die zweite Seite des ersten Substrats und die zweite Seite des zweiten Substrats so konfiguriert sind, dass sie die vom ersten Halbleiterchip und vom zweiten Halbleiterchip erzeugte Wärme abführen.
  6. Halbleitervorrichtungsgehäuse nach Anspruch 1, wobei: der erste Abschnitt des Leadframes eine erste Vielzahl von Signalleitungen einschließt, die entlang einer ersten Kante des Halbleitervorrichtungsgehäuses angeordnet sind, wobei jede Signalleitung der ersten Vielzahl von Signalleitungen eine entsprechende Leiterplattenkontaktoberfläche aufweist; der zweite Abschnitt des Leadframes eine zweite Vielzahl von Signalleitungen einschließt, die entlang einer zweiten Kante des Halbleitergerätegehäuses angeordnet sind, wobei jede Signalleitung der zweiten Vielzahl von Signalleitungen eine entsprechende Leiterplattenkontaktoberfläche aufweist; und ein kürzester Abstand zwischen einer Kontaktoberfläche der jeweiligen Kontaktoberflächen der ersten Vielzahl von Signalleitungen und einer Kontaktoberfläche der jeweiligen Kontaktoberflächen der zweiten Vielzahl von Signalleitungen größer als 10 Millimeter ist.
  7. Halbleitervorrichtungsgehäuse nach Anspruch 1, wobei: das zweite Substrat mit der zweiten Seite des zweiten Abschnitts des Leadframes über einen ersten Abstandshalter gekoppelt ist; und das zweite Substrat mit der zweiten Seite des dritten Abschnitts des Leadframes über einen zweiten Abstandshalter gekoppelt ist.
  8. Halbleitervorrichtungsgehäuse, umfassend: ein erstes Direct-Bonded-Metal-Substrat; einen ersten Halbleiterchip, der auf dem ersten Direct-Bonded-Metal-Substrat Flip-Chip-montiert ist; ein zweites Direct-Bonded-Metal-Substrat; einen zweiten Halbleiterchip, der auf dem zweiten Direct-Bonded-Metal-Substrat Flip-Chip-montiert ist; und einen Leadframe mit einem ersten Abschnitt einschließlich eines Die-Attach-Paddle, eines zweiten Abschnitts und eines dritten Abschnitts, wobei der erste Halbleiterchip mit einer ersten Seite des Die-Attach-Paddle gekoppelt ist; wobei der zweite Halbleiterchip mit einer zweiten Seite des Die-Attach-Paddle gekoppelt ist, wobei das erste Direct-Bonded-Metal-Substrat mit einer ersten Seite des zweiten Abschnitts des Leadframes und einer ersten Seite des dritten Abschnitts des Leadframes gekoppelt ist, und wobei das zweite Direct-Bonded-Metal-Substrat über einen ersten Abstandshalter mit einer zweiten Seite des zweiten Abschnitts des Leadframes und über einen zweiten Abstandshalter mit einer zweiten Seite des dritten Abschnitts des Leadframes gekoppelt ist.
  9. Halbleitervorrichtungsgehäuse nach Anspruch 8, wobei: das erste Direct-Bonded-Metal-Substrat ein erstes Direct-Bonded Copper-Substrat ist; und das zweite Direct-Bonded-Metal-Substrat ein zweites Direct-Bonded Copper-Substrat ist.
  10. Halbleitervorrichtungsgehäuse nach Anspruch 8, wobei: der erste Halbleiterchip auf einem Metallmuster des ersten Direct-Bonded-Metal-Substrats Flip-Chip-montiert ist; und der zweite Halbleiterchip auf einem Metallmuster des zweiten Direct-Bonded-Metal-Substrats Flip-Chip-montiert ist, wobei das Metallmuster des zweiten Direct-Bonded-Metal-Substrats spiegelsymmetrisch zu dem Metallmuster des ersten Direct-Bonded-Metal-Substrats ist.
  11. Verfahren zur Herstellung eines Halbleitervorrichtungsgehäuses, wobei das Verfahren umfasst: Konstruieren einer ersten Unterbaugruppe, einschließlich: Koppeln einer ersten Seite eines ersten Halbleiterchips mit einem ersten Direct-Bonded-Metal-Substrat; Koppeln einer zweiten Seite des ersten Halbleiterchips mit einer ersten Seite eines ersten Leadframe-Abschnitts; Koppeln des ersten Direct-Bonded-Metal-Substrats mit einer ersten Seite eines zweiten Leadframe-Abschnitts; und Koppeln des ersten Direct-Bonded-Metal-Substrats mit einer zweiten Seite eines dritten Leadframe-Abschnitts; Konstruieren einer zweiten Unterbaugruppe, einschließlich: Koppeln einer ersten Seite eines zweiten Halbleiterchips mit einem zweiten Direct-Bonded-Metal-Substrat; Koppeln eines ersten Abstandshalters mit dem zweiten Direct-Bonded-Metal-Substrat; und Koppeln eines zweiten Abstandshalters mit dem zweiten Direct-Bonded-Metal-Substrat; und Konstruieren einer Baugruppe durch Koppeln der zweiten Unterbaugruppe mit der ersten Unterbaugruppe, einschließlich: Koppeln einer zweiten Seite des zweiten Halbleiterchips mit einer zweiten Seite des ersten Leadframe-Abschnitts; Koppeln des ersten Abstandshalters mit einer zweiten Seite des zweiten Leadframe-Abschnitts; und Koppeln des zweiten Abstandshalters mit einer zweiten Seite des dritten Leadframe-Abschnitts.
  12. Verfahren nach Anspruch 11, wobei: die erste Unterbaugruppe und die zweite Unterbaugruppe jeweils unter Verwendung eines ersten leitenden Materials, das einen ersten Schmelzpunkt aufweist, konstruiert sind; die zweite Unterbaugruppe mit der ersten Unterbaugruppe unter Verwendung eines zweiten leitfähigen Materials gekoppelt ist, das einen zweiten Schmelzpunkt aufweist, der geringer als der erste Schmelzpunkt ist; das erste leitfähige Material eines von einem Sintermaterial oder einem bleihaltigen Lötmaterial ist; und das zweite leitfähige Material ein bleifreies Lötmaterial ist.
  13. Verfahren nach Anspruch 11, ferner umfassend: Formen der Baugruppe mit einer Formmasse, so dass: der erste Halbleiterchip, der zweite Halbleiterchip und das erste Direct-Bonded-Metal-Substrat vollständig in der Formmasse verkapselt sind; und der Leadframe und das zweite Direct-Bonded-Metal-Substrat teilweise in der Formmasse verkapselt sind, wobei der Leadframe eine Vielzahl von Signalleitungen einschließt, die mindestens teilweise außerhalb der Formmasse angeordnet sind, und eine Oberfläche des zweiten Direct- Bonded-Metal-Substrats außerhalb der Formmasse freigelegt ist; und Schleifen der Formmasse, um eine Oberfläche des ersten Direct-Bonded-Metal-Substrats durch die Formmasse freizulegen.
DE102020000169.6A 2019-02-11 2020-01-14 Leistungshalbleitervorrichtungsgehäuse Pending DE102020000169A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962803709P 2019-02-11 2019-02-11
US62/803,709 2019-02-11
US16/513,437 2019-07-16
US16/513,437 US11222832B2 (en) 2019-02-11 2019-07-16 Power semiconductor device package

Publications (1)

Publication Number Publication Date
DE102020000169A1 true DE102020000169A1 (de) 2020-08-13

Family

ID=71739277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020000169.6A Pending DE102020000169A1 (de) 2019-02-11 2020-01-14 Leistungshalbleitervorrichtungsgehäuse

Country Status (2)

Country Link
US (1) US11222832B2 (de)
DE (1) DE102020000169A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220020740A1 (en) * 2020-07-17 2022-01-20 Semiconductor Components Industries, Llc Isolated 3d semiconductor device package
DE102020127327A1 (de) * 2020-10-16 2022-04-21 Infineon Technologies Ag Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102020130612A1 (de) 2020-11-19 2022-05-19 Infineon Technologies Ag Package mit einem elektrisch isolierenden Träger und mindestens einer Stufe auf dem Verkapselungsmittel
US11430777B2 (en) 2020-11-19 2022-08-30 Semiconductor Components Industries, Llc Power module package for direct cooling multiple power modules
DE102021100717A1 (de) 2021-01-15 2022-07-21 Infineon Technologies Ag Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
CN113488460A (zh) * 2021-06-02 2021-10-08 华中科技大学 一种多芯片并联的半桥型碳化硅功率模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
KR100391094B1 (ko) 2001-02-22 2003-07-12 삼성전자주식회사 듀얼 다이 패키지와 그 제조 방법
US7005734B2 (en) 2003-05-05 2006-02-28 Ixys Corporation Double-sided cooling isolated packaged power semiconductor device
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US8946878B2 (en) * 2007-12-06 2015-02-03 Stats Chippac Ltd. Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor
US9437528B1 (en) 2015-09-22 2016-09-06 Alpha And Omega Semiconductor (Cayman) Ltd. Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
FR3073978B1 (fr) * 2017-11-17 2022-10-28 Inst Vedecom Module electronique de puissance et systeme electronique comprenant un tel module electronique

Also Published As

Publication number Publication date
US20200258824A1 (en) 2020-08-13
US11222832B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
DE102016120778B4 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE112017002796T5 (de) Halbleiter-Leistungsmodul
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102016119485A1 (de) Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
DE112021002383B4 (de) Halbleitermodul
DE102014101261A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE112019003733T5 (de) Halbleitervorrichtung
DE102020003783A1 (de) Halbleitervorrichtungsanordnungen
DE102014117523A1 (de) Elektronische Vorrichtung
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102021115824A1 (de) Leistungshalbleitermodul
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102018126311B4 (de) Leistungshalbleitermodul
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102019002210A1 (de) Halbleiterleistungsmodul zu m schutz vor einem kurzschlussereignis
DE102018121308A1 (de) Transistorpackung mit dreipoligem Clip
DE112016005885T5 (de) Metallrohlinge zum doppelseitigen Kühlen eines Leistungsmoduls
DE102021122591A1 (de) Mehrlagiges verbindungsband
DE112021004935T5 (de) Halbleiterbauteil
DE102021113069A1 (de) Halbleitergehäuse mit lti-inspektionsmerkmal