CN113488460A - 一种多芯片并联的半桥型碳化硅功率模块 - Google Patents

一种多芯片并联的半桥型碳化硅功率模块 Download PDF

Info

Publication number
CN113488460A
CN113488460A CN202110614331.4A CN202110614331A CN113488460A CN 113488460 A CN113488460 A CN 113488460A CN 202110614331 A CN202110614331 A CN 202110614331A CN 113488460 A CN113488460 A CN 113488460A
Authority
CN
China
Prior art keywords
silicon carbide
power
area
bridge
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110614331.4A
Other languages
English (en)
Inventor
陈材
郭心悦
刘新民
康勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202110614331.4A priority Critical patent/CN113488460A/zh
Publication of CN113488460A publication Critical patent/CN113488460A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开了一种多芯片并联的半桥型碳化硅功率模块，包括：DBC基板，包括电路层，其设有：DC+区、DC‑区、AC区、第一控制区和第二控制区；DC‑区、AC区、DC+区均由左右对称放置并连接的两块铜层构成，DC‑区、AC区、DC+区排布组成矩形区域；第一控制区放置在DC+区下方，第二控制区放置在DC‑区上方；第一功率芯片组作为半桥电路的上桥臂，与电路层DC+区连接；第二功率芯片组作为半桥电路的下桥臂，与电路层AC区连接；第二功率芯片组与第一功率芯片组均包括多个互相并联的第一碳化硅功率芯片和第二碳化硅功率芯片，并串联构成半桥电路。本发明通过合理安排DBC电路层上不同连接区的位置、优化回路布局，实现了模块的低寄生参数以及并联芯片的均流。

Description

一种多芯片并联的半桥型碳化硅功率模块
技术领域
本发明属于电力电子技术领域，更具体地，涉及一种多芯片并联的半桥型碳化硅功率模块。
背景技术
电力电子技术在航空航天、轨道交通、电动汽车以及电力系统等多个领域应用广泛，半桥电路因为其结构简单、可扩展性强，在工业领域被大范围使用。
为了使电力电子装置的结构更为紧凑、体积减小，常常把多个电力电子器件及必要的辅助元件做成模块的形式。目前，市面上已经有一系列商用半桥模块。然而，商用功率模块使用功率器件仍以硅器件为主，模块的性能受到了硅器件的限制。使用碳化硅等新型宽禁带半导体功率器件可以提高模块的工作频率、降低模块损耗，很好地提高半桥功率模块的性能。
然而，碳化硅器件的高频操作使得开关器件承受更大的电压应力和电流应力，使其对回路的寄生参数反应更为敏感。同时，为了提高模块的通流能力，常常采用多个碳化硅功率芯片并联，此时多个功率芯片并联时的均流问题也需解决。
发明内容
针对现有技术的以上缺陷或改进需求，本发明的目的在于提供一种多芯片并联的半桥型碳化硅功率模块，旨在解决现有半桥功率模块存在的寄生电感较大、开关管不均流、通流能力不高的问题。
为实现上述目的，按照本发明的一个方面，提供了一种多芯片并联的半桥型碳化硅功率模块，包括：
DBC基板，包括电路层，所述电路层设有：DC+区、DC-区、AC区、第一控制区和第二控制区；所述DC-区、AC区、DC+区均由左右对称放置并连接的两块铜层构成，所述DC-区、所述AC区、DC+区从上到下依次排布组成矩形区域；所述第一控制区放置在DC+区下方，所述第二控制区放置在DC-区上方；
第一功率芯片组，作为半桥电路的上桥臂，焊接在所述DBC基板上且与所述电路层DC+区连接；包括多个互相并联的第一碳化硅功率芯片和第二碳化硅功率芯片；
第二功率芯片组，作为半桥电路的下桥臂，焊接在所述DBC基板上且与所述电路层AC区连接；包括多个互相并联的第一碳化硅功率芯片和第二碳化硅功率芯片；所述第二功率芯片组与所述第一功率芯片组串联构成半桥电路。
在其中一个实施例中，所述AC区同时和所述DC+区、所述DC-区相邻紧密放置；所述DC+区和所述DC-区形状相同或相近，并关于水平中线对称放置。
在其中一个实施例中，所述DC+区的宽度和所述DC-区的宽度相同或相近，以使所述第一功率芯片组和第二功率芯片组承受的应力相同或相近，从而提高所述半桥电路工作的可靠性。
在其中一个实施例中，所述第一控制区、所述第二控制区、所述第一功率芯片组和所述第二功率芯片组平行放置。
在其中一个实施例中，所述第一控制区中的各个铜层和所述第二控制区中的各个铜层均呈犬牙交错排列。
在其中一个实施例中，多个所述第一碳化硅功率芯片与所述第二碳化硅功率芯片之间通过金属键合线并联，且多个所述第一碳化硅功率芯片的放置方向与其对应的金属键合线的走线方向垂直。
在其中一个实施例中，所述第一功率芯片组和所述第二功率芯片组中包含的芯片数目由所述多芯片并联的半桥型碳化硅功率模块的工况和各个芯片的功率性能决定。
在其中一个实施例中，所述DBC基板还包括：
导热层，由两块关于垂直中线左右对称的铜层构成；
绝缘层，设置于所述导热层和所述电路层之间；由两块关于垂直中线左右对称放置的氮化硅层构成。
在其中一个实施例中，所述DC-区、所述AC区、DC+区各自对应的左右铜层对应放置于所述绝缘层对应的左右氮化硅层上。
在其中一个实施例中，所述的多芯片并联的半桥型碳化硅功率模块还包括：
外壳，外壳集成有功率端子，所述功率端子和所述DBC基板通过键合线进行连接；
底板，所述DBC基板焊接在所述底板上。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
本发明提供的一种多芯片并联的半桥型碳化硅功率模块，针对多个芯片并联引入的均衡问题以及碳化硅器件对寄生参数敏感的特点，本发明提出了新的DBC电路层连接区的布局，并通过合理安排不同连接区的组合放置位置，优化回路布局，实现模块的低寄生参数以及并联芯片的均流。
进一步地，本发明提供的一种多芯片并联的半桥型碳化硅功率模块，将碳化硅半导体芯片通过芯片互连技术焊接在导热板上，与现有功率模块对比，使用碳化硅半导体器件，模块能工作在更高电压等级、更高频率、更高温度下，能有效提高模块的工作性能，实现高功率密度。
附图说明
图1是本发明实施例提供的一种多芯片并联的半桥型碳化硅功率模块的结构示意图；
图2是本发明实施例提供的半桥功率电路的电路结构示意图；
图3是本发明实施例提供的DBC基板的结构示意图；
图4是本发明实施例提供的半桥功率电路中功率芯片平面布置图；
图5是本发明实施例提供的电路层连接区分布示意图；
图6是本发明实施例提供的封装外壳的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供了一种多芯片并联的半桥型碳化硅功率模块，包括：
DBC基板，包括电路层，电路层设有：DC+区、DC-区、AC区、第一控制区和第二控制区；DC-区、AC区、DC+区均由左右对称放置并连接的两块铜层构成，DC-区、AC区、DC+区从上到下依次排布组成矩形区域；第一控制区放置在DC+区下方，第二控制区放置在DC-区上方；
第一功率芯片组，作为半桥电路的上桥臂，焊接在DBC基板上且与电路层DC+区连接；包括多个互相并联的第一碳化硅功率芯片和第二碳化硅功率芯片；
第二功率芯片组，焊接在DBC基板上且与电路层AC区连接；包括多个互相并联的第一碳化硅功率芯片第二碳化硅功率芯片；第二功率芯片组与第一功率芯片组串联构成半桥电路。
图1为本实例提供的一种多芯片并联的半桥型碳化硅功率模块的结构示意图，该模块包括，DBC基板1、第一碳化硅功率芯片2、第二碳化硅功率芯片3、驱动电阻4、热敏电阻5、封装外壳6以及底板7。其中，第一功率芯片组由多个第一碳化硅功率芯片2和第二碳化硅功率芯片3并联构成，第二功率芯片组由多个第一碳化硅功率芯片2和第二碳化硅功率芯片3并联构成，第一功率芯片组和第二功率芯片组构成半桥功率电路，焊接在DBC基板1上，封装外壳6集成了功率端子、驱动端子、检测端子和保护端子，各端子与DBC基板通过键合线连接。
需要注意的是，在本发明的不同实施例中，半桥电路中包含的各个碳化硅功率芯片可以采用不同的芯片来实现，本发明不限于此。例如，在本发明的一个实施例中，第一碳化硅功率芯片可以采用带续流二极管的碳化硅MOSFET功率芯片，第二碳化硅功率芯片可以采用碳化硅二极管功率芯片。
本实施例提供了一种多芯片并联的半桥型碳化硅功率模块，与现有功率模块对比，使用碳化硅半导体器件，多芯片并联的半桥型碳化硅功率模块能工作在更高电压等级、更高频率、更高温度下，能有效提高模块的工作性能，实现高功率密度。进一步地，针对多个芯片并联引入的均衡问题以及碳化硅器件对寄生参数敏感的特点，本发明提出了新的DBC电路层连接区的布局，并通过合理安排不同连接区的组合放置位置，优化回路布局，实现模块的低寄生参数以及并联芯片的均流。
图2为本实例的半桥功率电路的电路结构示意图。半桥功率电路包括碳化硅MOSFET功率芯片201、碳化硅MOSFET功率芯片202和碳化硅二极管功率芯片301和碳化硅二极管功率芯片302。其中，碳化硅MOSFET功率芯片201和碳化硅二极管功率芯片301构成半桥电路的上桥臂部分，碳化硅MOSFET功率芯片202和碳化硅二极管功率芯片302构成半桥电路的下桥臂部分。
在其中一个实施例中，DBC基板还包括：
导热层，由两块关于垂直中线左右对称的铜层构成；
绝缘层，设置于导热层和电路层之间；由两块关于垂直中线左右对称放置的氮化硅层构成。
在其中一个实施例中，DC-区、AC区、DC+区各自对应的左右铜层对应放置于绝缘层对应的左右氮化硅层上。
图3为本实例的DBC基板结构图，DBC基板包括第一DBC基板11和第二DBC基板12。第一DBC基板11包括第一散热层11c、第一绝缘层11b和第一电路层11a；第二DBC基板12包括第二散热层12c、第二绝缘层12b和第二电路层12a。多个第一碳化硅功率芯片2和多个第二碳化硅功率芯片3焊接在第一电路层11a和第二电路层12a上。
本实例中，多个第一碳化硅功率芯片2、多个第二碳化硅功率芯片3、第一电路层11a和第二电路层12a工作时产生的热量，通过第一绝缘层11b和第二绝缘层12b传导到第一散热层11c和第二散热层12c上，并通过散热层传导到整个功率模块外部，实现散热。
图4为本发明一个实施例的半桥功率电路中功率芯片平面布置图。本实例中使用的功率芯片201由十颗碳化硅MOSFET功率芯片201a～201j进行并联，功率芯片202由十颗碳化硅MOSFET功率芯片202a～202j进行并联；使用的功率芯片301由十颗碳化硅二极管功率芯片301a～301j进行并联，功率芯片302由十颗碳化硅二极管功率芯片302a～302j进行并联，功率芯片201和功率芯片301构成第一功率芯片组，功率芯片202和功率芯片302构成第二功率芯片组。多个芯片并联可以提高模块的载流能力，使得模块可以工作在更高的功率等级下。
在其中一个实施例中，AC区同时和DC+区、DC-区相邻紧密放置；DC+区和DC-区形状相同或相近，并关于水平中线对称放置。
在其中一个实施例中，DC+区的宽度和DC-区的宽度相同或相近，以使第一功率芯片组和第二功率芯片组承受的应力相同或相近，从而提高半桥电路工作的可靠性。
图5为本实施例的电路层连接区分布示意图。其中，第一电路层11a和第二电路层12a是对称分布的。本实施例中的半桥功率电路焊接在电路层上。第一电路层11a包括有：DC+区101a、DC-区102a、AC区103a、第一控制区104a、第二控制区105a、NTC放置区106；电路层12a包括有：DC+区101b、DC-区102b、AC区103b、第一控制区104b、第二控制区105b。
其中，功率芯片201a～201e和功率芯片301a～301e焊接在101a上，功率芯片201f～201j和功率芯片301f～301j焊接在101b上，功率芯片202a～202e和功率芯片302a～302e焊接在102a上，功率芯片201f～201j和功率芯片302f～302j焊接在102b上。左右DC+区101a和101b、DC-区102a和102b、AC区103a和103b之间均通过铜金属键合线进行连接；左右第一控制区104a和104b、第二控制区105a和105b均通过铝金属键合线进行连接。
进一步地，DC-区、AC区、DC+区从上到下依次排布组成矩形区域，AC区放置在DC+和DC-区中间，AC区同时和DC+和DC-区相邻紧密放置，这样可以同时减小半桥电路上桥臂和下桥臂换流回路长度，降低寄生电感，减小暂态过程中功率芯片的震荡；且DC+区和DC-区形状大小基本一样，并且关于水平中线对称放置，这样上桥臂换流回路和下桥臂换流回路长度基本一致，上下桥臂包含的功率芯片承受的电压电流应力、损耗等均衡性较好；在预留芯片放置空间和满足加工要求的条件下，尽量减小DC-区和DC+区宽度的差距，DC+区和DC-区宽度相同或接近，以实现并联芯片通流路径截面积的一致性，使得稳态时并联芯片通流回路的导通电阻尽量一致，实现良好的稳态均流。
在其中一个实施例中，第一控制区、第二控制区、第一功率芯片组和第二功率芯片组平行放置。
具体的，第一控制区和第二控制区平行放置在DC+区和DC-区两侧，第一控制区放置在DC+区下方，第二控制区放置在DC-上方，且与并联的碳化硅功率芯片平行放置，这样可以减小驱动回路的长度以及实现并联芯片驱动回路长度基本一致；第一控制区和第二控制区中的各个铜层呈犬牙交错排列，驱动电阻插空式的放置在交错排列的控制区空隙中，这样的布局在保证绝缘安全的同时，充分利用了空间，避免增加模块的体积，实现了很高的功率密度。
从上述描述中可以看出，本实施例提供的多芯片并联的半桥型碳化硅功率模块将具有特定功率转化功能的功率芯片通过特定技术焊接在散热板的电路层上，通过优化电路层电路连接区的布局设置，使得半桥电路换流回路对称，实现并联芯片的均流。并且在保证模块绝缘条件的基础上，减小换流回路的长度，可以避免较长的换流回路引入的较大的寄生电感的问题，从而保证模块的可靠性以及降低损耗。
在其中一个实施例中，第一控制区中的各个铜层和第二控制区中的各个铜层均呈犬牙交错排列。从而节省空间，减小模块尺寸。
在其中一个实施例中，多个第一碳化硅功率芯片与第二碳化硅功率芯片之前通过金属键合线并联，且多个第一碳化硅功率芯片的放置方向与其对应的金属键合线的走线方向垂直，实现各并联芯片连接键合线长度一致。
在其中一个实施例中，第一功率芯片组和第二功率芯片组中包含的并联芯片数目由多芯片并联的半桥型碳化硅功率模块的工况和各个芯片的功率性能决定。
具体的，在本发明的不同实施例中，半桥电路中包含的各个碳化硅功率芯片可以采用不同数量的芯片并联实现，本发明不限于此。例如，在本发明的一个实施例中，使用十颗功率芯片进行并联，模块可以工作在1200V、600A工况下，使用不同数量的功率芯片并联可以实现不同的通流能力，本发明不限于此。
在其中一个实施例中，多芯片并联的半桥型碳化硅功率模块还包括：
外壳，外壳集成有功率端子，功率端子和DBC基板通过键合线进行连接；
底板，DBC基板焊接在底板上。
图6为本实施例的封装外壳6的示意图，集成了DC+功率端子601、DC-功率端子602、AC功率端子603、上管驱动端子604、下管驱动端子605、检测端子606和保护端子607。其中，驱动端子604和605通过铝键合线分别与第一控制区104和105连接，然后通过驱动电阻连接到功率芯片的栅源极，通过驱动信号控制功率芯片的关断。本实施例中并联功率芯片使用的驱动电阻值大小相同。需要指出的是，在本发明的不同实施例中，可以给并联芯片选择不同阻值的驱动电阻，本发明不限于此。
进一步地，驱动电阻阻值的选择可以根据实际需求选取，本发明不限于此。
功率端子601～603通过铜键合线分别和DC+区、DC-区和AC区连接，检测端子606通过铝键合线和NTC放置区106连接，可以检测热敏电阻的阻值大小，进而得到实际工作时模块内部的温度。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多芯片并联的半桥型碳化硅功率模块，其特征在于，包括：
DBC基板，包括电路层，所述电路层设有：DC+区、DC-区、AC区、第一控制区和第二控制区；所述DC-区、AC区、DC+区均由左右对称放置并连接的两块铜层构成，所述DC-区、所述AC区、DC+区从上到下依次排布组成矩形区域；所述第一控制区放置在DC+区下方，所述第二控制区放置在DC-区上方；
第一功率芯片组，作为半桥电路的上桥臂，焊接在所述DBC基板上且与所述电路层上的DC+区连接；包括多个互相并联的第一碳化硅功率芯片和第二碳化硅功率芯片；
第二功率芯片组，作为半桥电路的下桥臂，焊接在所述DBC基板上且与所述电路层上的AC区连接；包括多个互相并联的第一碳化硅功率芯片和第二碳化硅功率芯片；所述第二功率芯片组与所述第一功率芯片组串联构成半桥电路。
2.如权利要求1所述的多芯片并联的半桥型碳化硅功率模块，其特征在于，所述AC区同时和所述DC+区、所述DC-区相邻紧密放置；所述DC+区和所述DC-区形状相同或相近，并关于水平中线对称放置。
3.如权利要求2所述的多芯片并联的半桥型碳化硅功率模块，其特征在于，所述DC+区的宽度和所述DC-区的宽度相同或相近，以使所述第一功率芯片组和第二功率芯片组承受的应力相同或相近，从而提高所述半桥电路工作的可靠性。
4.如权利要求1所述的多芯片并联的半桥型碳化硅功率模块，其特征在于，所述第一控制区、所述第二控制区、所述第一功率芯片组和所述第二功率芯片组平行放置。
5.如权利要求4所述的多芯片并联的半桥型碳化硅功率模块，所述第一控制区中的各个铜层和所述第二控制区中的各个铜层均呈犬牙交错排列。
6.如权利要求1所述的多芯片并联的半桥型碳化硅功率模块，其特征在于，
多个所述第一碳化硅功率芯片与所述第二碳化硅功率芯片之间通过金属键合线并联，且多个所述第一碳化硅功率芯片的放置方向与其对应的金属键合线的走线方向垂直。
7.如权利要求1所述的多芯片并联的半桥型碳化硅功率模块，其特征在于，
所述第一功率芯片组和所述第二功率芯片组中包含的芯片数目由所述多芯片并联的半桥型碳化硅功率模块的工况和各个芯片的功率性能决定。
8.如权利要求1所述的多芯片并联的半桥型碳化硅功率模块，其特征在于，所述DBC基板还包括：
导热层，由两块关于垂直中线左右对称的铜层构成；
绝缘层，设置于所述导热层和所述电路层之间；由两块关于垂直中线左右对称放置的氮化硅层构成。
9.如权利要求8所述的多芯片并联的半桥型碳化硅功率模块，其特征在于，所述DC-区、所述AC区、DC+区各自对应的左右铜层对应放置于所述绝缘层对应的左右氮化硅层上。
10.如权利要求1-9任一项所述的多芯片并联的半桥型碳化硅功率模块，其特征在于，还包括：
外壳，外壳集成有功率端子，所述功率端子和所述DBC基板通过键合线进行连接；
底板，所述DBC基板焊接在所述底板上。
CN202110614331.4A 2021-06-02 2021-06-02 一种多芯片并联的半桥型碳化硅功率模块 Pending CN113488460A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110614331.4A CN113488460A (zh) 2021-06-02 2021-06-02 一种多芯片并联的半桥型碳化硅功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110614331.4A CN113488460A (zh) 2021-06-02 2021-06-02 一种多芯片并联的半桥型碳化硅功率模块

Publications (1)

Publication Number Publication Date
CN113488460A true CN113488460A (zh) 2021-10-08

Family

ID=77934315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110614331.4A Pending CN113488460A (zh) 2021-06-02 2021-06-02 一种多芯片并联的半桥型碳化硅功率模块

Country Status (1)

Country Link
CN (1) CN113488460A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024067272A1 (zh) * 2022-09-29 2024-04-04 扬州国扬电子有限公司 一种低电感功率模块

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424986A (zh) * 2016-05-19 2017-12-01 Abb瑞士股份有限公司 杂散电感低的功率模块
CN107591377A (zh) * 2017-09-12 2018-01-16 华中科技大学 一种功率器件的多dbc封装结构及封装方法
CN110010596A (zh) * 2019-03-28 2019-07-12 西安交通大学 一种多芯片并联功率模块用封装结构
CN110383475A (zh) * 2017-03-14 2019-10-25 罗姆股份有限公司 半导体装置
CN111146164A (zh) * 2019-12-25 2020-05-12 西安交通大学 一种适用于恶劣环境的宽禁带功率模块的封装结构
US20200258824A1 (en) * 2019-02-11 2020-08-13 Semiconductor Components Industries, Llc Power semiconductor device package
CN112701111A (zh) * 2020-12-28 2021-04-23 华中科技大学 一种三电平电路碳化硅功率模块
CN112701112A (zh) * 2020-12-29 2021-04-23 华中科技大学 一种buck电路碳化硅功率模块

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424986A (zh) * 2016-05-19 2017-12-01 Abb瑞士股份有限公司 杂散电感低的功率模块
CN110383475A (zh) * 2017-03-14 2019-10-25 罗姆股份有限公司 半导体装置
CN107591377A (zh) * 2017-09-12 2018-01-16 华中科技大学 一种功率器件的多dbc封装结构及封装方法
US20200258824A1 (en) * 2019-02-11 2020-08-13 Semiconductor Components Industries, Llc Power semiconductor device package
CN110010596A (zh) * 2019-03-28 2019-07-12 西安交通大学 一种多芯片并联功率模块用封装结构
CN111146164A (zh) * 2019-12-25 2020-05-12 西安交通大学 一种适用于恶劣环境的宽禁带功率模块的封装结构
CN112701111A (zh) * 2020-12-28 2021-04-23 华中科技大学 一种三电平电路碳化硅功率模块
CN112701112A (zh) * 2020-12-29 2021-04-23 华中科技大学 一种buck电路碳化硅功率模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024067272A1 (zh) * 2022-09-29 2024-04-04 扬州国扬电子有限公司 一种低电感功率模块

Similar Documents

Publication Publication Date Title
US20200135702A1 (en) Semiconductor module
EP1160866B1 (en) Semiconductor device with power wiring structure
JP2014033060A (ja) 電力用半導体装置モジュール
CN113823625A (zh) 功率模块及电机控制器
CN111916438B (zh) 一种碳化硅维也纳整流器半桥模块的封装结构
CN112701112A (zh) 一种buck电路碳化硅功率模块
CN113875006A (zh) 三电平功率模块
CN115692399A (zh) 功率模块及电子设备
CN112701111B (zh) 一种三电平电路碳化硅功率模块
US20210407875A1 (en) Semiconductor device
CN113488460A (zh) 一种多芯片并联的半桥型碳化硅功率模块
CN114725076A (zh) 一种功率模块及三相电机驱动器
CN215008224U (zh) 一种多芯片并联的buck型碳化硅功率模块
US20230335457A1 (en) Power module
JP7380062B2 (ja) 半導体モジュール
CN114093856A (zh) 一种多芯片并联的半桥型mosfet模块
CN216354202U (zh) 功率器件
CN115985899A (zh) 一种功率半导体模块的封装结构及封装方法
US20230335413A1 (en) Semiconductor device
CN213816152U (zh) 一种同步整流碳化硅功率模块
CN210516724U (zh) 一种功率半导体模块和功率半导体器件
US11373988B2 (en) Semiconductor device
CN114664810A (zh) 一种基于旁路铜柱散热的宽禁带功率半导体模块
CN116130446A (zh) 半导体功率模块、电机控制器和车辆
JPH09135155A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211008

WD01 Invention patent application deemed withdrawn after publication