CN213816152U - 一种同步整流碳化硅功率模块 - Google Patents

Abstract

本实用新型公开了一种同步整流碳化硅功率模块，属于电力电子技术领域。该功率模块包括：底层直接覆铜陶瓷DBC基板；贴装在底层DBC基板上的碳化硅功率芯片、驱动电阻、功率端子、驱动端子，碳化硅功率芯片和驱动电阻构成两个同步整流半桥电路；碳化硅功率芯片之间通过金属键合线连接；底层直接覆铜陶瓷DBC基板焊接在底板上。本实用新型提供的功率模块采用通态电阻极低的碳化硅MOSFET功率芯片，可以极大地降低整流管的损耗，提高同步整流电路的效率；采用多个碳化硅MOSFET功率芯片并联，提高了模块的载流能力，同时芯片并联进一步降低了等效导通电阻；对称性布局实现并联芯片回路的均衡，使得并联功率芯片均流性能很好。

Description

一种同步整流碳化硅功率模块

技术领域

本实用新型属于电力电子技术领域，更具体地，涉及一种同步整流碳化硅功率模块。

背景技术

带隔离的DC-DC变换器广泛应用于各种电力设备的开关电源。当输出电压较低时，变压器副边常常使用半桥整流电路。然而，受到整流二极管压降的限制，在小电压、大电流情况下，效率难以提高。使用导通电阻小的MOSFET代替二极管，可以极大地降低整流电路的导通损耗，即同步整流电路。

为了进一步降低整流管的导通损耗，可以使用碳化硅器件。与硅基器件相比，碳化硅器件具有更低的导通电阻、更高的载流能力、更高的开关速度、更低的开关损耗，并且能够工作在更高的温度下。然而现有碳化硅商用模块换流回路寄生电感普遍偏大，会增大碳化硅器件承受的开关电压电流应力。并且，单个碳化硅芯片之间的载流能力有限，在大电流场合常常需要通过并联多个功率芯片来提高模块的载流能力，然而驱动回路引入寄生电感不同会导致并联芯片之间的电流不均衡问题。这些问题限制了碳化硅器件在同步整流模块中的应用。

基于以上情况，目前急需一种能够实现低通态电阻、低寄生电感、并联功率芯片均流、载流能力高的同步整流碳化硅功率模块.

实用新型内容

针对现有技术的缺陷，本实用新型的目的在于提供一种同步整流碳化硅功率模块，旨在解决现有同步整流功率模块通态电阻高、寄生电感高、并联功率芯片不均流、载流能力低的问题。

为实现上述目的，本实用新型提供了一种同步整流碳化硅功率模块，包括：底层直接覆铜陶瓷DBC基板、贴装在底层DBC基板上的碳化硅功率芯片、驱动电阻、功率端子、驱动端子以及封装外壳，碳化硅功率芯片和驱动电阻构成两个同步整流半桥电路，包括第一同步整流半桥电路、第二同步整流半桥电路；碳化硅功率芯片之间通过金属键合线连接；底层直接覆铜陶瓷DBC基板焊接在底板上。

进一步地，所述第一同步整流半桥电路和所述第二同步整流半桥电路使用通态电阻极低(数十毫欧)的碳化硅MOSFET功率芯片，可以降低整流管的损耗，提高模块效率。

进一步地，所述第一同步整流半桥电路和第二同步整流半桥电路使用多个功率芯片进行并联，可以提高模块的载流能力，同时芯片并联可以进一步降低开关管的等效通态电阻，降低同步整流模块的损耗。

进一步地，所述DBC基板包括：

导热层，用来将所述碳化硅功率芯片的热量导出所述功率模块；

绝缘层和电路层，绝缘层位于导热层和电路层之间，电路层通过焊接方式与所述碳化硅功率芯片的相应端口连接。

进一步地，所述DBC基板电路层包括第一芯片区、第二芯片区、第三芯片区、第四芯片区、第一负极连接区、第二负极连接区、第一控制区、第二控制区、第三控制区、第四控制区；所述第一芯片区、第二芯片区、第一负极连接区依次排布组成矩形区域，所述第一芯片区呈“π”形状，所述第二芯片区呈“山”字形状，两者上下排布交错放置在一起，所述第一负极连接区由两块多边形区域构成，填充在第二芯片区中间凹槽处；所述第一控制区位于第一芯片区上方，所述第二控制区位于第二芯片区下方。所述第三芯片区呈“π”形状，所述第四芯片区呈“山”字形状，两者上下排布交错放置在一起，所述第二负极连接区由两块多边形区域构成，填充在第四芯片区中间凹槽处；所述第三控制区位于第三芯片区上方，所述第四控制区位于第四芯片区下方。其中，通过不同连接区之间的合理布局设计，使回路长度减小，从而降低换流回路寄生电感，提高模块的可靠性，使得同步整流半桥电路可以工作在更高的电压等级、更高开关频率下，有效提高模块的功率密度。

进一步地，第一芯片区和第二芯片区上下相邻紧密放置，第一负极连接区布置在第一芯片区和第二芯片区中间凹槽处，在保证绝缘安全的前提下，充分利用了空间，避免了增加模块体积。

进一步地，第一控制区和第二控制区平行放置在第一芯片区和第二芯片区两侧，且与并联的碳化硅功率芯片平行放置。可以实现并联芯片驱动回路路径一致，实现开关驱动性能的均衡。

进一步地，并联的碳化硅功率芯片放置方向与其键合线连接方向垂直，可以实现并联芯片主功率回路的长度基本一致，达到良好的动态均流和稳态均流性能。

进一步地，所述第一同步整流半桥电路和所述第二同步整流半桥电路关于功率模块中线呈对称分布。

通过本实用新型所构思的以上技术方案，与现有技术相比，本实用新型提供的同步整流碳化硅功率模块，将碳化硅MOSFET半导体芯片通过芯片互连技术焊接在DBC基板上，与现有功率模块对比，使用碳化硅MOSFET半导体功率芯片，整流管具有极低的导通电阻，能极大地降低导通损耗。并且，单个开关使用多个碳化硅功率芯片并联，可以提高模块的载流能力，并且可以进一步的降低单个开关的等效导通电阻。同时针对碳化硅芯片对寄生电感敏感的特点，本实用新型提出了新的DBC电路层连接区布局，通过安排不同连接区的组合放置位置以及并联芯片的摆放，优化回路布局设计，实现模块的低寄生参数以及并联芯片的均流。

附图说明

图1是本实用新型实施例提供的功率模块的结构示意图。

图2是本实用新型实施例提供的第一同步整流半桥电路结构拓扑图。

图3是本实用新型实施例提供的功率芯片和驱动回路布局结构示意图。

图4是本实用新型实施例提供的DBC基板结构示意图。

图5是本实用新型实施例提供的DBC板电路层连接区分布示意图。

具体实施方式

以下将结合附图及实施例来详细说明本实用新型的实施方式，借此对本实用新型如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本实用新型中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本实用新型的保护范围之内。

同时，在以下说明中，出于解释的目的而阐述了许多具体细节，以提供对本实用新型实施例的彻底理解。然而，对本领域的技术人员来说显而易见的是，本实用新型可以不用这里的具体细节或者所描述的特定方式来实施。

本实用新型提供了一种同步整流碳化硅功率模块，包括：底层直接覆铜陶瓷DBC基板、贴装在底层DBC基板上的碳化硅功率芯片、驱动电阻、功率端子、驱动端子以及封装外壳，碳化硅功率芯片和驱动电阻构成两个同步整流半桥电路，包括第一同步整流半桥电路、第二同步整流半桥电路；碳化硅功率芯片之间通过金属键合线连接；底层直接覆铜陶瓷DBC基板焊接在底板上。

实施例

图1示出了本实例提供的同步整流碳化硅功率模块的结构示意图，该模块包括，DBC基板101和102、碳化硅功率芯片201a、碳化硅功率芯片201b、碳化硅功率芯片202a、碳化硅功率芯片202b、正极功率端子301和302、负极功率端子401和402、输出功率端子501和502、驱动端子601a、驱动端子601b、驱动端子602a、驱动端子602b、驱动电阻7、底板8以及封装外壳9。其中碳化硅功率芯片201a和碳化硅功率芯片201b构成第一同步整流半桥电路，焊接在DBC基板101上，碳化硅功率芯片202a和碳化硅功率芯片202b构成第二同步整流半桥电路，焊接在DBC基板102上。

图2示出了本实例的第一同步整流半桥电路的电路结构示意图。本实例中的第一同步整流半桥电路包括碳化硅功率芯片201a、碳化硅功率芯片201b。其中碳化硅功率芯片201a构成第一同步整流半桥电路的上桥臂，碳化硅功率芯片201b构成第一同步整流半桥电路的下桥臂。第二同步整流半桥电路与第一同步整流半桥电路结构一样，在此不做赘述。需要说明的是，本实施例中提到的两个同步整流半桥电路可以单独使用一个半桥电路，也可以同时使用两个半桥电路，本实用新型不限制用法。

优选地，本实施例使用的碳化硅功率芯片201a、碳化硅功率芯片202a、碳化硅功率芯片201b、碳化硅功率芯片202b采用5个碳化硅MOSFET功率芯片进行并联。碳化硅MOSFET具有极低的通态电阻，可以降低整流管的导通损耗。功率芯片并联可以提高模块的载流能力并且进一步降低整流管的通态电阻，提高模块效率。同时，碳化硅功率芯片201a和201b关于模块水平轴线呈对称分布，可以实现并联功率回路长度的均衡性，同时减小回路连接距离，降低回路寄生电感。碳化硅功率芯片202a和碳化硅功率芯片202b构成第二同步整流半桥电路，与第一同步整流半桥电路回路布局一致，在此不再赘述。

需要进一步说明的是，本实施例中同步整流电路中包含的各个功率半导体芯片可以采用不同数量的芯片并联实现，本实用新型不限于此。例如，在本实用新型的一个实施例中，可以采用5个碳化硅MOSFET功率芯片进行并联。

在本实施例中，正极功率端子301和302、负极功率端子401和402均使用4个铜柱端子，输出功率端子501和502均使用6个铜柱端子。使用多端子对称分布，可以减少每个铜柱的通电电流，提高稳定性。同时，优化了正极功率端子和负极功率端子的布局位置，在保证绝缘的前提下，使得正极功率端子和负极功率端子平行相对尽可能靠近放置，减小了回路的长度，降低了回路寄生电感。

需要指出的是，在本实用新型的不同实施例中，功率端子可以采用不同数量的不同形状的端子实现，本实用新型不限于此。例如，在本实用新型的一个实施例中，正极功率端子采用4个铜柱端子、输出功率端子采用6个铜柱端子。

图3示出了本实施例的功率芯片和驱动回路布局结构示意图。在本实施例中，4个驱动端子601a、601b、602a、602b分布于模块的四个顶角。以第一同步整流半桥电路上桥臂为例，驱动端子601a通过不同的驱动电阻711a～711e连接至功率芯片201a各个并联功率芯片的栅极。各个驱动电阻和201a的并联功率芯片平行相对放置。模块工作时，驱动信号通过驱动电阻传到功率芯片201a的栅极，控制功率芯片关断。由于功率芯片201a各个并联功率芯片到驱动端子601a的距离不同，驱动回路寄生电感不同，通过改变驱动电阻711a～711e的阻值，可以实现201a多个并联功率芯片开关速度一致。功率芯片201b、功率芯片202a和功率芯片202b的实施原理与功率芯片201a相同，在此不再赘述。

图4示出了本实施例的DBC基板101和102的结构示意图。DBC基板101包括电路层1a、绝缘层1b和散热层1c。所述的功率芯片和功率端子、驱动端子焊接在电路层上。电路层1a采用无氧铜材料，表面进行镀镍处理，增强表面的抗氧化性和利于引线键合。绝缘层1b使用AlN材料。功率芯片工作过程中产生的热量通过电路层、绝缘层传导到散热层进行散热。DBC板102和101结构一样，在此不再赘述。

图5示出了本实施例的DBC基板101和102电路层的连接区分布示意图。包括第一芯片区101a，第二芯片区101b，第三芯片区102a，第四芯片区102b，第一负极连接区101c，第二负极连接区102c，第一控制区101d，第二控制区101e，第三控制区102d，第四控制区102e。其中，碳化硅功率芯片201a的漏极和正极功率端子301焊接在第一芯片区101a上，碳化硅功率芯片201b漏极和输出功率端子501焊接在第二芯片区101b上，负极功率端子401焊接在第一负极连接区101c上。驱动端子601a焊接在第一控制区101d上，驱动端子601b焊接在第二控制区101e上。碳化硅功率芯片之间通过键合线互连。DBC基板101和DBC基板102关于模块垂直中线呈轴对称分布。碳化硅功率芯片、连接端子和DBC基板102电路层连接区的连接与DBC基板101电路层连接区的连接类似，在此不再赘述。

在上述模块的实现过程中，首先将功率芯片、功率端子和驱动端子焊接在DBC基板上，再通过引线键合方式连接功率芯片，然后将DBC基板焊接在底板上，最后将模块外壳套在上述底板上，通过塑封胶塑封，由此便构建了图1所示的同步整流碳化硅功率模块，实现了工艺简化、结构紧凑、重量轻便的优点。

从上述描述中可以看出，本实施例提供的同步整流碳化硅功率模块将具有特定功率转化功能的功率芯片通过特定技术焊接在DBC基板的电路层上，使用碳化硅MOSFET器件，整流管具有更小的导通电阻，达到更高的效率。同时，模块可以工作在更高的开关频率下，减小模块无源器件的体积，减小模块中损耗，从而实现高功率密度。

进一步地，通过并联多个碳化硅MOSFET功率芯片，可以进一步降低整流管的等效通态电阻，同时提高模块的通流能力。

进一步地，通过优化电路层电路连接区的布局设置，使得同步整流电路换流回路对称。并且在保证模块绝缘条件的基础上，减小换流回路的长度，可以避免较长的换流回路引入的较大的寄生电感的问题，从而保证模块的可靠性以及降低损耗。同时，通过对电路中功率芯片的合理布局以及驱动电阻值的优化，可以减小换流回路寄生电感的影响，实现多个并联功率芯片之间的均流，提高模块运行可靠性。

进一步地，本实例提供的同步整流碳化硅功率模块包括两个同步整流半桥电路。它们既可以单独使用，也可以同时使用。

应该理解的是，本实用新型所公开的实施例不限于这里所公开的特定结构、处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。

说明书中提到的“一个实施例”或“实施例”意指结合实施例描述的特定特征、结构或特性包括在本实用新型的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一个实施例”或“实施例”并不一定均指同一个实施例。

为了方便，在此使用的多个项目、结构单元、组成单元和/或材料可出现在共同列表中。然而，这些列表应解释为该列表中的每个元素分别识别为单独唯一的成员。因此，在没有反面说明的情况下，该列表中没有一个成员可仅基于它们出现在共同列表中便被解释为相同列表的任何其它成员的实际等同物。另外，在此还可以连同针对各元件的替代一起来参照本实用新型的各种实施例和示例。应当理解的是，这些实施例、示例和替代并不解释为彼此的等同物，而被认为是本实用新型的单独自主的代表。

此外，所描述的特征、结构或特性可以任何其他合适的方式结合到一个或多个实施例中。在上面的描述中，提供一些具体的细节，例如长度、高度等，以提供对本实用新型的实施例的全面理解。然而，相关领域的技术人员将明白，本实用新型无需上述一个或多个具体的细节便可实现，或者也可采用其它方法、组件、材料等实现。在其它示例中，周知的结构、材料或操作并未详细示出或描述以免模糊本实用新型的各个方面。

虽然上述示例用于说明本实用新型在一个或多个应用中的原理，但对于本领域的技术人员来说，在不背离本实用新型的原理和思想的情况下，明显可以在形式上、用法及实施的细节上作各种修改而不用付出创造性劳动。因此，本实用新型由所附的权利要求书来限定。

本领域的技术人员容易理解，以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种同步整流碳化硅功率模块，其特征在于，所述功率模块包括：底层直接覆铜陶瓷DBC基板、贴装在底层DBC基板上的碳化硅功率芯片、驱动电阻、功率端子、驱动端子以及封装外壳，碳化硅功率芯片和驱动电阻构成两个同步整流半桥电路，包括第一同步整流半桥电路、第二同步整流半桥电路；碳化硅功率芯片之间通过金属键合线连接；底层直接覆铜陶瓷DBC基板焊接在底板上。

2.如权利要求1所述的功率模块，其特征在于，所述第一同步整流半桥电路和所述第二同步整流半桥电路使用碳化硅MOSFET功率芯片。

3.如权利要求2所述的功率模块，其特征在于，所述第一同步整流半桥电路和第二同步整流半桥电路使用多个功率芯片进行并联。

4.如权利要求1所述的功率模块，其特征在，所述DBC基板包括：

导热层，用来将所述碳化硅功率芯片的热量导出所述功率模块；

绝缘层和电路层，绝缘层位于导热层和电路层之间，电路层通过焊接方式与所述碳化硅功率芯片的相应端口连接。

5.如权利要求4所述的功率模块，其特征在于，所述电路层包括第一芯片区、第二芯片区、第三芯片区、第四芯片区、第一负极连接区、第二负极连接区、第一控制区、第二控制区、第三控制区、第四控制区；所述第一芯片区、第二芯片区、第一负极连接区依次排布组成矩形区域，所述第一芯片区呈“π”形状，所述第二芯片区呈“山”字形状，两者上下排布交错放置在一起，所述第一负极连接区由两块多边形区域构成，填充在第二芯片区中间凹槽处；所述第一控制区位于第一芯片区上方，所述第二控制区位于第二芯片区下方。

6.如权利要求5所述的功率模块，其特征在于，所述第三芯片区呈“π”形状，所述第四芯片区呈“山”字形状，两者上下排布交错放置在一起，所述第二负极连接区由两块多边形区域构成，填充在第四芯片区中间凹槽处；所述第三控制区位于第三芯片区上方，所述第四控制区位于第四芯片区下方。

7.如权利要求5所述的功率模块，其特征在于，第一芯片区和第二芯片区上下相邻紧密放置，第一负极连接区布置在第一芯片区和第二芯片区中间。

8.如权利要求5所述的功率模块，其特征在于，第一控制区和第二控制区平行放置在第一芯片区和第二芯片区两侧，且与并联的碳化硅功率芯片平行放置。

9.如权利要求1所述的功率模块，其特征在于，并联的碳化硅功率芯片放置方向与其键合线连接方向垂直。

10.如权利要求1所述的功率模块，其特征在于，所述第一同步整流半桥电路和所述第二同步整流半桥电路关于功率模块中线呈对称分布。

Images