CN215008224U - 一种多芯片并联的buck型碳化硅功率模块 - Google Patents

一种多芯片并联的buck型碳化硅功率模块 Download PDF

Info

Publication number
CN215008224U
CN215008224U CN202121219104.3U CN202121219104U CN215008224U CN 215008224 U CN215008224 U CN 215008224U CN 202121219104 U CN202121219104 U CN 202121219104U CN 215008224 U CN215008224 U CN 215008224U
Authority
CN
China
Prior art keywords
silicon carbide
carbide power
region
chip
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121219104.3U
Other languages
English (en)
Inventor
陈材
郭心悦
刘新民
康勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202121219104.3U priority Critical patent/CN215008224U/zh
Application granted granted Critical
Publication of CN215008224U publication Critical patent/CN215008224U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)

Abstract

本实用新型公开了一种多芯片并联的buck型碳化硅功率模块，属于电力电子技术领域，功率模块包括：DBC基板，包括电路层，设有：DC+区、DC‑区、AC区、第一控制区和第二控制区；DC‑区、AC区、DC+区从上到下依次排布组成矩形区域且均由左右对称放置并连接的两块铜层构成；第一控制区放置在DC+区下方，第二控制区放置在DC‑区上方；第一碳化硅功率芯片组与电路层连接，包括多个互相并联的第一碳化硅功率芯片；第二碳化硅功率芯片组与电路层连接，包括多个互相并联的第二碳化硅功率芯片；第二碳化硅功率芯片组与第一碳化硅功率芯片组串联构成buck电路。本实用新型通过合理安排DBC电路层上连接区的位置、优化回路布局，实现了模块的低寄生参数以及并联芯片的均流。

Description

一种多芯片并联的buck型碳化硅功率模块
技术领域
本实用新型属于电力电子技术领域，更具体地，涉及一种多芯片并联的buck型碳化硅功率模块。
背景技术
buck电路电路广泛应用于各种电子设备。然而现有商用buck电路模块使用功率器件仍然以硅基器件为主，电路的载流能力不高，损耗较高，不适合用于大功率等级电路中。
与硅基器件相比，碳化硅器件具有更高的载流能力、更高的开关速度、更低的开关损耗，并且能够工作在更高的温度下。然而现有碳化硅商用模块换流回路寄生电感普遍偏大，会增大碳化硅器件承受的开关电压电流应力。并且，单个碳化硅芯片之间的载流能力有限，在大功率场合常常需要通过并联多个功率芯片来提高模块的载流能力，然而驱动回路引入寄生电感不同会导致并联芯片之间的电流不均衡问题。
实用新型内容
针对现有技术的以上缺陷或改进需求，本实用新型提供了一种多芯片并联的buck型碳化硅功率模块，旨在解决现有buck电路功率模块存在的寄生电感较大、开关管不均流、通流能力不高的问题。
为实现上述目的，按照本实用新型的一个方面，提供了一种多芯片并联的buck型碳化硅功率模块，包括：
DBC基板，包括电路层，所述电路层设有：DC+区、DC-区、AC区、第一控制区和第二控制区；所述DC-区、AC区、DC+区均由左右对称放置并连接的两块铜层构成，所述DC-区、所述AC区、DC+区从上到下依次排布组成矩形区域；所述第一控制区放置在DC+区下方，所述第二控制区放置在DC-区上方；
第一碳化硅功率芯片组，焊接在所述DBC基板上且与所述电路层DC+区连接；包括多个互相并联的第一碳化硅功率芯片；
第二碳化硅功率芯片组，焊接在所述DBC基板上且与所述电路层AC区连接；包括多个互相并联的第二碳化硅功率芯片；所述第二碳化硅功率芯片组与所述第一碳化硅功率芯片组串联构成buck电路。
在其中一个实施例中，所述AC区同时和所述DC+区、所述DC-区相邻紧密放置；所述DC+区和所述DC-区形状相同或相近，并关于水平中线对称放置。
在其中一个实施例中，所述DC+区的宽度和所述DC-区的宽度相同或相近，以使所述第一碳化硅功率芯片组和第二碳化硅功率芯片组承受的应力相同或相近，从而提高所述buck电路工作的可靠性。
在其中一个实施例中，所述第一控制区、所述第二控制区、所述第一碳化硅功率芯片组和所述第二碳化硅功率芯片组平行放置。
在其中一个实施例中，所述第一控制区中的各个铜层和所述第二控制区中的各个铜层均呈犬牙交错排列。
在其中一个实施例中，多个所述第一碳化硅功率芯片通过金属键合线并联，且多个所述第一碳化硅功率芯片的放置方向与其对应的金属键合线的走线方向垂直；
多个所述第二碳化硅功率芯片通过金属键合线并联，且多个所述第二碳化硅功率芯片的放置方向与其对应的金属键合线的走线方向垂直。
在其中一个实施例中，所述第一碳化硅功率芯片组和所述第二碳化硅功率芯片组中包含的芯片数目由所述多芯片并联的buck型碳化硅功率模块的工况和各个芯片的功率性能决定。
在其中一个实施例中，所述DBC基板还包括：
导热层，由两块关于垂直中线左右对称的铜层构成；
绝缘层，设置于所述导热层和所述电路层之间；由两块关于垂直中线左右对称放置的氮化硅层构成。
在其中一个实施例中，所述DC-区、所述AC区、DC+区各自对应的左右铜层对应放置于所述绝缘层对应的左右氮化硅层上。
在其中一个实施例中，所述的多芯片并联的buck型碳化硅功率模块还包括：
外壳，外壳集成有功率端子，所述功率端子和所述DBC基板通过键合线进行连接；
底板，所述DBC基板焊接在所述底板上。
总体而言，通过本实用新型所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
本实用新型提供的一种多芯片并联的buck电路碳化硅功率模块，将碳化硅半导体芯片通过芯片互连技术焊接在导热板上，与现有功率模块对比，使用碳化硅半导体器件，模块能工作在更高电压等级、更高频率、更高温度下，能有效提高模块的工作性能，实现高功率密度。进一步地，针对多个芯片并联引入的均衡问题以及碳化硅器件对寄生参数敏感的特点，本实用新型提出了新的DBC电路层连接区的布局，并通过合理安排不同连接区的组合放置位置，优化回路布局，实现模块的低寄生参数以及并联芯片的均流。
附图说明
图1是本实用新型实施例提供的一种多芯片并联的buck电路碳化硅功率模块的结构示意图；
图2是本实用新型实施例提供的DBC基板的结构示意图；
图3是本实用新型实施例提供的buck功率电路的电路结构示意图；
图4是本实用新型实施例提供的buck功率电路中功率芯片平面布置图；
图5是本实用新型实施例提供的电路层连接区分布示意图。
图6是本实用新型实施例提供的封装外壳的示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本实用新型提供了一种多芯片并联的buck电路碳化硅功率模块，包括：底层直接覆铜陶瓷DBC基板；焊接在底层DBC基板上的碳化硅功率芯片、驱动电阻、热敏电阻，碳化硅功率芯片连接构成buck电路，碳化硅功率芯片之间通过金属键合线连接；外壳，外壳集成了功率端子、驱动端子、检测端子和保护端子，端子和DBC基板通过键合线进行连接；底板，底层直接覆铜陶瓷DBC基板焊接在底板上。
图1示出了本实例提供的一种多芯片并联的buck电路碳化硅功率模块的结构示意图，该模块包括，DBC基板1、碳化硅MOSFET功率芯片2、碳化硅二极管功率芯片3、驱动电阻4、热敏电阻5、封装外壳6以及底板7。其中，碳化硅MOSFET功率芯片2和碳化硅二极管功率芯片3构成buck功率电路，焊接在DBC基板1上，封装外壳6集成了功率端子、驱动端子、检测端子和保护端子，各端子与DBC基板通过键合线连接。
图2示出了本实例的DBC基板结构图，包括第一DBC基板11和第二DBC基板12。第一DBC基板11包括第一散热层11c、第一绝缘层11b和第一电路层11a；第二DBC基板12包括第二散热层12c、第二绝缘层12b和第二电路层12a。碳化硅MOSFET功率芯片2和碳化硅二极管功率芯片3焊接在第一电路层11a和第二电路层12a上。
本实例中，碳化硅MOSFET功率芯片2、碳化硅二极管功率芯片3、第一电路层11a和第二电路层12a工作时产生的热量，通过第一绝缘层11b和第二绝缘层12b传导到第一散热层11c和第二散热层12c上，并通过散热层传导到模块外部，实现散热。
图3示出了本实例的buck功率电路的电路结构示意图。本实例中的buck功率电路包括碳化硅MOSFET功率芯片2和碳化硅二极管功率芯片3。
图4示出了本实用新型一个实施例的buck功率电路中功率芯片平面布置图。本实例中使用的功率芯片2由十颗碳化硅MOSFET功率芯片2a～2j进行并联；使用的功率芯片3由十颗碳化硅二极管功率芯片3a～3j进行并联。多个芯片并联可以提高模块的载流能力，使得模块可以工作在更高的功率等级下。
进一步地，需要指出的是，在本实用新型的不同实施例中，buck电路中包含的各个碳化硅功率芯片可以采用不同的芯片来实现，本实用新型不限于此。例如，在本实用新型的一个实施例中，可以采用带续流二极管的碳化硅MOSFET功率芯片和碳化硅二极管功率芯片。
进一步地，需要指出的是，在本实用新型的不同实施例中，buck电路中包含的各个碳化硅功率芯片可以采用不同数量的芯片并联实现，本实用新型不限于此。例如，在本实用新型的一个实施例中，使用十颗功率芯片进行并联，模块可以工作在1200V、600A工况下，使用不同数量的功率芯片并联可以实现不同的通流能力，本实用新型不限于此。
图5示出了本实施例的电路层连接区分布示意图。包括第一电路层11a和第二电路层12a。可以看出第一电路层11a和第二电路层12a是对称分布的。本实施例中的buck功率电路焊接在电路层上。本实施例中，第一电路层11a包括有：DC+区101a、DC-区102a、AC区103a、第一控制区104a、第二控制区105a、NTC放置区106；电路层12a包括有：DC+区101b、DC-区102b、AC区103b、第一控制区104b、第二控制区105b。
其中，功率芯片2a～2e焊接在102a上，功率芯片2f～2j焊接在102b上，功率芯片3a～3e焊接在101a上，功率芯片3f～3j焊接在101b上。左右DC+区101a和101b、DC-区102a和102b、AC区103a和103b之间均通过铜金属键合线进行连接；左右第一控制区104a和104b、第二控制区105a和105b均通过铝金属键合线进行连接。
DC-区、AC区、DC+区从上到下依次排布组成矩形区域，AC区放置在DC+和DC-区中间，AC区同时和DC+和DC-区相邻紧密放置，这样可以同时减小buck电路上下换流回路长度，降低寄生电感，减小暂态过程中功率芯片的震荡；且DC+区和DC-区形状大小基本一样，并且关于水平中线对称放置，这样上管换流回路和下管换流回路长度基本一致，上下管包含的功率芯片间承受的电压电流应力、损耗等均衡性较好；在预留芯片放置空间和满足加工要求的条件下，尽量减小DC-区和DC+区宽度的差距，DC+区和DC-区宽度接近，以实现并联芯片通流路径截面积的一致性，使得稳态时并联芯片通流回路的导通电阻尽量一致，实现良好的稳态均流。
第一控制区和第二控制区平行放置在DC+区和DC-区两侧，第一控制区放置在DC+区下方，第二控制区放置在DC-上方，且与并联的碳化硅功率芯片平行放置，这样可以减小驱动回路的长度以及实现并联芯片驱动回路长度基本一致；第一控制区和第二控制区中的各个铜层呈犬牙交错排列，驱动电阻插空式的放置在交错排列的第二控制区空隙中，这样的布局在保证绝缘安全的同时，充分利用了空间，避免增加模块的体积，实现了很高的功率密度；第二控制区与第一控制区关于水平中线对称放置，第二控制区的布置是为了尽量填满电路层，实现良好的可靠性。
从上述描述中可以看出，本实施例提供的多芯片并联的buck电路碳化硅功率模块将具有特定功率转化功能的功率芯片通过特定技术焊接在散热板的电路层上，通过优化电路层电路连接区的布局设置，使得buck电路换流回路对称，实现并联芯片的均流。并且在保证模块绝缘条件的基础上，减小换流回路的长度，可以避免较长的换流回路引入的较大的寄生电感的问题，从而保证模块的可靠性以及降低损耗。
进一步地，图6示出了本实施例的封装外壳6的示意图，集成了DC+功率端子601、DC-功率端子602、AC功率端子603、上管驱动端子604、下管驱动端子605、检测端子606和保护端子607。其中，驱动端子605通过铝键合线与第二控制区105连接，然后通过驱动电阻连接到功率芯片的栅源极，通过驱动信号控制功率芯片的关断；驱动端子604通过铝键合线与第一控制区104连接，然后通过键合线连接到二极管功率芯片2的阳极，可以实现对碳化硅功率芯片3的短路保护。本实施例中并联功率芯片使用的驱动电阻值大小相同。需要指出的是，在本实用新型的不同实施例中，可以给并联芯片选择不同阻值的驱动电阻，本实用新型不限于此。
进一步地，需要指出的是，驱动电阻阻值的选择可以根据实际需求选取，本实用新型不限于此。
功率端子601～603通过铜键合线分别和DC+区、DC-区和AC区连接，检测端子606通过铝键合线和NTC放置区106连接，可以检测热敏电阻的阻值大小，以得到实际工作时模块内部的温度。
从上述描述中可以看出，本实施例提供了一种多芯片并联的buck电路碳化硅功率模块，与现有功率模块对比，使用碳化硅半导体器件，模块能工作在更高电压等级、更高频率、更高温度下，能有效提高模块的工作性能，实现高功率密度。进一步地，针对多个芯片并联引入的均衡问题以及碳化硅器件对寄生参数敏感的特点，本实用新型提出了新的DBC电路层连接区的布局，并通过合理安排不同连接区的组合放置位置，优化回路布局，实现模块的低寄生参数以及并联芯片的均流。
本领域的技术人员容易理解，以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种多芯片并联的buck型碳化硅功率模块，其特征在于，包括：
DBC基板，包括电路层，所述电路层设有：DC+区、DC-区、AC区、第一控制区和第二控制区；所述DC-区、AC区、DC+区均由左右对称放置并连接的两块铜层构成，所述DC-区、所述AC区、DC+区从上到下依次排布组成矩形区域；所述第一控制区放置在DC+区下方，所述第二控制区放置在DC-区上方；
第一碳化硅功率芯片组，焊接在所述DBC基板上且与所述电路层DC+区连接；包括多个互相并联的第一碳化硅功率芯片；
第二碳化硅功率芯片组，焊接在所述DBC基板上且与所述电路层AC区连接；包括多个互相并联的第二碳化硅功率芯片；所述第二碳化硅功率芯片组与所述第一碳化硅功率芯片组串联构成buck电路。
2.如权利要求1所述的多芯片并联的buck型碳化硅功率模块，其特征在于，所述AC区同时和所述DC+区、所述DC-区相邻紧密放置；所述DC+区和所述DC-区形状相同或相近，并关于水平中线对称放置。
3.如权利要求2所述的多芯片并联的buck型碳化硅功率模块，其特征在于，所述DC+区的宽度和所述DC-区的宽度相同或相近，以使所述第一碳化硅功率芯片组和第二碳化硅功率芯片组承受的应力相同或相近，从而提高所述buck电路工作的可靠性。
4.如权利要求1所述的多芯片并联的buck型碳化硅功率模块，其特征在于，所述第一控制区、所述第二控制区、所述第一碳化硅功率芯片组和所述第二碳化硅功率芯片组平行放置。
5.如权利要求4所述的多芯片并联的buck型碳化硅功率模块，其特征在于，所述第一控制区中的各个铜层和所述第二控制区中的各个铜层均呈犬牙交错排列。
6.如权利要求1所述的多芯片并联的buck型碳化硅功率模块，其特征在于，
多个所述第一碳化硅功率芯片通过金属键合线并联，且多个所述第一碳化硅功率芯片的放置方向与其对应的金属键合线的走线方向垂直；
多个所述第二碳化硅功率芯片通过金属键合线并联，且多个所述第二碳化硅功率芯片的放置方向与其对应的金属键合线的走线方向垂直。
7.如权利要求1所述的多芯片并联的buck型碳化硅功率模块，其特征在于，
所述第一碳化硅功率芯片组和所述第二碳化硅功率芯片组中包含的芯片数目由所述多芯片并联的buck型碳化硅功率模块的工况和各个芯片的功率性能决定。
8.如权利要求1所述的多芯片并联的buck型碳化硅功率模块，其特征在于，所述DBC基板还包括：
导热层，由两块关于垂直中线左右对称的铜层构成；
绝缘层，设置于所述导热层和所述电路层之间；由两块关于垂直中线左右对称放置的氮化硅层构成。
9.如权利要求8所述的多芯片并联的buck型碳化硅功率模块，其特征在于，所述DC-区、所述AC区、DC+区各自对应的左右铜层对应放置于所述绝缘层对应的左右氮化硅层上。
10.如权利要求1-9任一项所述的多芯片并联的buck型碳化硅功率模块，其特征在于，还包括：
外壳，外壳集成有功率端子，所述功率端子和所述DBC基板通过键合线进行连接；
底板，所述DBC基板焊接在所述底板上。
CN202121219104.3U 2021-06-02 2021-06-02 一种多芯片并联的buck型碳化硅功率模块 Active CN215008224U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121219104.3U CN215008224U (zh) 2021-06-02 2021-06-02 一种多芯片并联的buck型碳化硅功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121219104.3U CN215008224U (zh) 2021-06-02 2021-06-02 一种多芯片并联的buck型碳化硅功率模块

Publications (1)

Publication Number Publication Date
CN215008224U true CN215008224U (zh) 2021-12-03

Family

ID=79085437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121219104.3U Active CN215008224U (zh) 2021-06-02 2021-06-02 一种多芯片并联的buck型碳化硅功率模块

Country Status (1)

Country Link
CN (1) CN215008224U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913910A (zh) * 2022-11-25 2023-10-20 苏州悉智科技有限公司 叠层布线的功率模块封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913910A (zh) * 2022-11-25 2023-10-20 苏州悉智科技有限公司 叠层布线的功率模块封装结构
CN116913910B (zh) * 2022-11-25 2024-03-22 苏州悉智科技有限公司 叠层布线的功率模块封装结构

Similar Documents

Publication Publication Date Title
US6563211B2 (en) Semiconductor device for controlling electricity
US8618585B2 (en) Semiconductor apparatus including cooling base with projections
CN112701112B (zh) 一种buck电路碳化硅功率模块
CN111540730B (zh) 基于导电金属夹扣互连的多芯片宽禁带功率模块封装结构
JP2004311685A (ja) 電力用半導体装置
CN113823625A (zh) 功率模块及电机控制器
CN114725076B (zh) 一种功率模块及三相电机驱动器
WO2024183655A1 (zh) 一种功率模块
WO2020239421A1 (en) Three-level power module
CN115692399A (zh) 功率模块及电子设备
CN114649279A (zh) 基于导电金属带的宽禁带半导体双面散热模块封装结构
CN215008224U (zh) 一种多芯片并联的buck型碳化硅功率模块
CN115985899A (zh) 一种功率半导体模块的封装结构及封装方法
CN112701111B (zh) 一种三电平电路碳化硅功率模块
CN213816152U (zh) 一种同步整流碳化硅功率模块
CN114664810A (zh) 一种基于旁路铜柱散热的宽禁带功率半导体模块
CN114093856B (zh) 一种多芯片并联的半桥型mosfet模块
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN210516724U (zh) 一种功率半导体模块和功率半导体器件
CN113488460A (zh) 一种多芯片并联的半桥型碳化硅功率模块
US11895775B2 (en) Modular power electronics converters with enhanced connectivity reliability and simplified method of fabrication
CN217822755U (zh) 采用石墨铜垫块的双面散热模块的封装结构和电动汽车
CN216213450U (zh) 一种低回路电感的碳化硅功率模块
JPH09135155A (ja) 半導体装置
CN112271164A (zh) 一种低电感碳化硅模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant