CN116913910B - 叠层布线的功率模块封装结构 - Google Patents
叠层布线的功率模块封装结构 Download PDFInfo
- Publication number
- CN116913910B CN116913910B CN202211496029.4A CN202211496029A CN116913910B CN 116913910 B CN116913910 B CN 116913910B CN 202211496029 A CN202211496029 A CN 202211496029A CN 116913910 B CN116913910 B CN 116913910B
- Authority
- CN
- China
- Prior art keywords
- copper layer
- power
- power module
- metal substrate
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 9
- 229910052802 copper Inorganic materials 0.000 claims abstract description 187
- 239000010949 copper Substances 0.000 claims abstract description 187
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 124
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims description 7
- 239000004593 Epoxy Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000003475 lamination Methods 0.000 abstract description 3
- 239000002585 base Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 230000007774 longterm Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- IAYPIBMASNFSPL-UHFFFAOYSA-N Ethylene oxide Chemical compound C1CO1 IAYPIBMASNFSPL-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
Abstract
本申请涉及一种叠层布线的功率模块封装结构，包括：绝缘金属基板和设置在其上的上、下开关管部件，上开关管部件包括第一功率芯片组、分别设置在第一功率芯片组上、下方的第一AC铜层和第一DC+铜层；下开关管部件位于上开关管部件的一侧，包括第二功率芯片组、依次设置在第二功率芯片组上方的DC‑铜层、第二DC+铜层及设置在第二功率芯片组下方的第二AC铜层；AC端子连接区，设置在绝缘金属基板上，且位于上开关管部件的另一侧。本申请功率模块的上开关管部件靠近AC端子连接区设置，与现有技术相比，AC线路到出pin的路径更短，回路电阻更小，线路损耗更小，第一功率芯片组的源极引出可以方便连接AC端子，方便AC端子出pin。
Description
技术领域
本申请涉及一种叠层布线的功率模块封装结构，属于半导体功率模块器件技术领域。
背景技术
传统功率模块的芯片和衬板互连需要大量的键合引线，键合线结构会产生一定的寄生电感，导致器件在关断过程中的电压尖峰高，影响功率模块的长期电气可靠性，并限制功率模块的关断速度，从而减低系统工作效率。
中国申请CN111128950A号专利公开了一种功率模块封装结构，通过采用电路板代替传统的键合线来构成模块的回路，形成了一种平面封装结构，极大地减小了回路中的杂散电感，降低过冲电压，增加安全工作区，提高可靠性，减轻开关振荡。但是，该项专利中，功率模块的上开关管部件靠近DC±端子设置，导致AC线路到出pin的路径较长，不利于减小回路电阻，而且AC线路的出pin很不方便；同时，上开关管部件的功率芯片的源极与AC端子连接线路较长，线路损耗大。
因此，有必要对现有技术予以改良以克服现有技术中的所述缺陷。
发明内容
本申请的目的在于提供一种便于功率模块的AC端子出pin，且回路电阻小，线路损耗小的叠层布线的功率模块封装结构，同时，实现了更低回路电感的功率模块封装结构，降低开关过程中的电压尖峰，提升器件长期工作的可靠性。
本申请的目的是通过以下技术方案实现：
一种叠层布线的功率模块封装结构，包括：
绝缘金属基板；
上开关管部件，设置在所述绝缘金属基板上，所述上开关管部件包括第一功率芯片组T1、设置在所述第一功率芯片组T1上方的第一AC铜层和设置在所述第一功率芯片组T1下方的第一DC+铜层；以及
下开关管部件，设置在所述绝缘金属基板上，且位于所述上开关管部件的一侧，所述下开关管部件包括第二功率芯片组、设置在所述第二功率芯片组上方的DC-铜层、设置在所述DC-铜层上方的第二DC+铜层和设置在所述第二功率芯片组下方的第二AC铜层；以及
AC端子连接区，设置在所述绝缘金属基板上，且位于所述上开关管部件的另一侧。
进一步地，所述第一AC铜层、所述DC-铜层和所述第二DC+铜层均为铜桥结构，所述第二AC铜层、所述第一DC+铜层布置于所述绝缘金属基板上。
进一步地，所述第一AC铜层一端连接至所述第二AC铜层上，所述第一AC铜层和所述第二AC铜层的电位相同；
所述第一AC铜层另一端连接至AC端子连接区，所述第一AC铜层和AC端子连接区的电位相同；
所述第二DC+铜层连接至所述第一DC+铜层上，所述第二DC+铜层和所述第一DC+铜层的电位相同。
进一步地，至少部分所述第二DC+铜层和所述DC-铜层于所述绝缘金属基板的正投影方向上形成有第一重叠区域；
于所述第一重叠区域内，电流沿第一方向流经所述第二DC+铜层，电流沿第二方向流经所述DC-铜层，所述第一方向与所述第二方向相反。
进一步地，至少部分所述第二AC铜层、所述第二DC+铜层和所述DC-铜层于所述绝缘金属基板的正投影方向上形成有第二重叠区域；
于所述第二重叠区域内，电流沿第三方向流经所述第二AC铜层，所述第三方向与所述第一方向相反。
进一步地，所述第二DC+铜层和所述DC-铜层之间设置有绝缘层。
进一步地，所述第二DC+铜层与所述DC-铜层间的间距为0.2~1mm，所述第一重叠区域的横截面的宽度大于0.5mm，所述横截面平行于所述绝缘金属基板。
进一步地，所述绝缘层采用环氧材料。
进一步地，所述第一功率芯片组包括至少两颗并联连接的第一功率芯片，所述第二功率芯片组包括至少两颗并联连接的第二功率芯片。
进一步地，所述第一功率芯片和所述第二功率芯片的数量均为4n颗，所述n为大于或等于1的正整数。
进一步地，所述第一功率芯片和所述第二功率芯片的数量均为4n+1颗，所述n为大于或等于1的正整数。
进一步地，所述第一功率芯片和所述第二功率芯片的数量均为4n+2颗，所述n为大于或等于0的整数。
进一步地，所述第一功率芯片和所述第二功率芯片的数量均为4n+3颗，所述n为大于或等于0的整数。
进一步地，所述第一功率芯片和所述第二功率芯片为MOS管或者IGBT管或者二极管。
进一步地，所述绝缘金属基板为AMB基板、DBC基板、IMS基板、DPC基板或者PCB基板。
进一步地，所述第一功率芯片组和所述第二功率芯片组均通过连接件连接至所述绝缘金属基板上，所述连接件为焊料、烧结银或者烧结铜。
与现有技术相比，本申请具有如下有益效果：本申请功率模块的上开关管部件靠近AC端子连接区设置，与现有技术相比，AC线路到出pin的路径更短，回路电阻更小，线路损耗更小，上开关管部件的第一功率芯片组的源极引出可以方便连接AC端子，方便AC端子出pin。同时，将第一DC+铜层设置在第一功率芯片组下方以连接第一功率芯片组实现通流，第二DC+铜层设置在整体结构的最上面，以使部分DC+线路路径远离底部散热面的路径更短，上层线路损耗小，温度更低，能够满足更大电流的应用场合。
此外，在第二功率芯片组上方设置DC-铜层和第二DC+铜层，实现了更低的回路电感，降低开关过程中的电压尖峰，提升器件长期工作的可靠性，并提升开关速度，以降低功率模块损耗，提高工作效率。
附图说明
图1是本申请一实施例功率模块封装结构的电路拓扑图；
图2是本申请一实施例功率模块封装结构的剖视结构示意图；
图3是本申请一实施例功率模块封装结构的正视结构示意图；
图4是图3所示的功率模块封装结构的芯片连接的俯视结构示意图；
图5是图3所示的功率模块封装结构的芯片上表面连接铜桥的俯视结构示意图；
图6是本申请一实施方案功率模块整体封装结构的俯视结构示意图；
图7是本申请另一实施方案功率模块设置有4n+1颗芯片的俯视结构示意图；
图8是本申请又一实施方案功率模块设置有4n+2颗芯片的俯视结构示意图；
图9是本申请再一实施方案功率模块设置有4n+3颗芯片的俯视结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更为明显易懂，下面结合附图，对本申请的具体实施方式做详细的说明。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
功率模块是指将多个功率半导体器件按照一定的电路拓扑结构进行连接，并与外围辅助电路集成在同一个绝缘树脂封装内而制成的特殊功率器件。目前，功率模块由于具有较高的可靠性、较小的体积、能够简化系统设计等优点，已被广泛应用于各种功率变换领域。
请参阅图1，本申请提供一种叠层布线的功率模块封装结构，该功率模块为半桥电路功率模块，半桥电路功率模块包括上开关管部件、下开关管部件、AC端子、两组信号端子、DC+端子和DC-端子。其中，上开关管部件及下开关管部件均具有功率芯片组，且每个功率芯片组对应一组信号端子。
本实施例中，将半桥电路功率模块的上开关管部件中的第一功率芯片组和下开关管部件中的第二功率芯片组依次命名为T1、T2。将第一功率芯片组T1对应的信号端子依次命名为S1、G1，第二功率芯片组T2对应的信号端子依次命名为S2、G2。
呈上述，第一功率芯片组T1的漏极与DC+端子连接，第一功率芯片组T1的源极与第二功率芯片组T2的漏极连接，第二功率芯片组T2的源极与DC-端子连接，AC端子与第一功率芯片组T1的源极连接。第一功率芯片组T1的栅极和源极分别与信号端子（S1、G1）连接，第二功率芯片组T2的栅极和源极分别与信号端子（S2、G2）连接。
现有技术中，半桥电路功率模块的上开关管部件靠近DC+端子和DC-端子设置，导致AC线路到出pin的路径较长，不利于减小回路电阻，而且AC线路的出pin很不方便，同时，上开关管部件的功率芯片的源极与AC端子连接线路较长，线路损耗大。
请参见图2至图4并结合图6，本申请的半桥电路功率模块的封装结构包括绝缘金属基板1，上开关管部件、下开关管部件以及AC端子连接区50均设置在绝缘金属基板1上，且下开关管部件位于上开关管部件的一侧，AC端子连接区50位于上开关管部件的另一侧。在本实施例中，绝缘金属基板1可以为AMB基板、DBC基板、IMS基板、DPC基板或者PCB基板。本申请对此不做具体限定，可结合设计需求进行调整。
具体的，上开关管部件还包括设置在第一功率芯片组T1上方的第一AC铜层2和设置在第一功率芯片组T1下方的第一DC+铜层3。下开关管部件还包括设置在第二功率芯片组T2上方的DC-铜层5、设置在DC-铜层5上方的第二DC+铜层7和设置在第二功率芯片组T2下方的第二AC铜层6。
需要说明的是，第一功率芯片组T1和第二功率芯片组T2均通过连接件（未标号）连接至绝缘金属基板1上。本实施例中，该连接件可以为焊料、烧结银或者烧结铜。
呈上述，请参见图5、图6并结合图1、图2，为了便于半桥电路功率模块封装结构的电路结构连接，第一AC铜层2、DC-铜层5和第二DC+铜层7均为铜桥结构，第二AC铜层6、第一DC+铜层3布置于绝缘金属基板1上。通过将第一AC铜层2、DC-铜层5和第二DC+铜层7设置为铜桥结构，使得上开关管部件的第一功率芯片组T1和下开关管部件的第二功率芯片组T2可使用独立的铜桥进行连接，且上开关部件中第一AC铜层2可以就近连接至AC端子连接区50，以实现更低的封装线路寄生阻抗和损耗，提高半桥电路功率模块的工作效率。
具体的，第一AC铜层2的一端连接至第二AC铜层6上，第一AC铜层2和第二AC铜层6的电位相同。第一AC铜层2的另一端连接至AC端子连接区50，第一AC铜层2和AC端子连接区50的电位相同。第二DC+铜层7连接至第一DC+铜层3上，第二DC+铜层7和第一DC+铜层3的电位相同。第二DC+铜层7的一端连接至上开关管部件的第一功率芯片组T1的源极，第二DC+铜层7的另一端连接至DC+端子连接区60（图6）。上开关管部件的第一功率芯片组T1的上表面与第一AC铜层2连接。下开关管部件的第二功率芯片组T2的下表面与第二AC铜层6连接，上表面与DC-铜层5连接。
当半桥电路功率模块工作时，第一功率芯片组T1和第二功率芯片组T2进行开关切换动作，DC+端子（未标号）、第一DC+铜层3(如图6)、第二DC+铜层7、第一功率芯片组T1、第一AC铜层2、第二功率芯片组T2、DC-铜层5以及DC-端子（未标号），构成谐振回路。其中，DC+端子连接至DC+端子连接区60(如图6），DC-端子连接至DC-端子连接区70(如图5)。
本实施例中，至少部分第二DC+铜层7和DC-铜层5于绝缘金属基板的正投影方向上形成有第一重叠区域（未标号）。于第一重叠区域内，电流沿第一方向流经第二DC+铜层7，电流沿第二方向流经DC-铜层5，第一方向与第二方向相反。
由前述可知，第二DC+铜层7和DC-铜层5叠设置，并结合半桥电路功率模块的工作时产生的谐振回路，使得第一重叠区域内，流经第二DC+铜层7与DC-铜层5的电流方向相反，以此，使得第二DC+铜层7与DC-铜层5产生的回路电感相互抵消，从而降低回路的寄生电感，降低开关过程中的电压尖峰，进而提高功率模块长期工作的可靠性。
本实施例中，至少部分第二AC铜层6、第二DC+铜层7和DC-铜层5于绝缘金属基板的正投影方向上形成有第二重叠区域（未标号）。以便于功率模块的整体封装，增加和绝缘封装材料和结合力，提高结构可靠性。其中，于第二重叠区域内，电流沿第三方向流经第二AC铜层6，第三方向与第二方向相反。
呈上述，第二DC+铜层7和DC-铜层5之间设置有绝缘层4。以进行绝缘保护，提高功率模块的使用安全性，延长使用寿命。
为了在缩短DC-铜层5与第二DC+铜层7之间的距离的同时保证DC-铜层5与第二DC+铜层7之间的电感互消的效果，同时方便绝缘层的设置及绝缘效果。本实施例中，第二DC+铜层7与DC-铜层5间的间距为0.2~1mm，即绝缘层4的设置厚度为0.2~1mm。第一重叠区域的横截面的宽度大于0.5mm，横截面平行于绝缘金属基板1。需要说明的是，该横截面的宽度方向如图5中箭头c所示。
在本实施例中，该绝缘层4采用环氧材料。环氧是指在有机物里碳链中间加入氧原子，如环氧乙烷(CH2-O-CH2)，两个碳链在一起组成一个三角形。环氧材料是现有技术中已知材料，其中使用的最为广泛的就是环氧树脂，其具有非常良好的物理化学性能，对于金属或非金属材质的表面都具有很好地粘接强度，并具有较好的耐碱性。环氧材料的配制方法、配制原理及物理化学性能均为本领域的公知常识，在此不做赘述。
综上，本申请通过将第一AC铜层2设置在第一功率芯片组T1的上方，第一AC铜层2的一端连接至AC端子连接区50，使得上开关管部件靠近AC端子设置，与现有技术相比，AC线路到出pin的路径更短，回路电阻更小，线路损耗更小，上开关管部件的第一功率芯片组T1的源极引出可以方便连接AC端子，方便AC端子出pin。
同时，将第一DC+铜层3设置在第一功率芯片组T1下方以连接第一功率芯片组T1实现通流，第二DC+铜层7设置在整体结构的最上面，以使部分DC+线路路径远离底部散热面(未图示)的路径更短，上层线路损耗小，温度更低，以使本申请的半桥电路功率模块能够满足更大电流的应用场合。
此外，在第二功率芯片组T2上方层叠设置DC-铜层5和第二DC+铜层7，实现了更低的回路电感，降低半桥电路功率模块开关过程中的电压尖峰，提升器件长期工作的可靠性，并提升开关速度，以降低功率模块损耗，提高工作效率。
呈上述，为了使本申请的半桥电路功率模块可应用于更大电流的应用场合，第一功率芯片组T1包括至少两颗并联设置的第一功率芯片10，第二功率芯片组T2包括至少两颗并联设置的第二功率芯片20，以对流经功率模块的主电流进行分流，避免通过上开关管部件和下开关管部件的电流超出单个功率芯片的负载范围。
请参见图6并结合图2，在一可选的实施方案中，第一功率芯片10和第二功率芯片20的数量均为4n颗，n为大于或等于1的正整数。即第一功率芯片10和第二功率芯片20的数量为4的倍数颗。
具体的，当n=1时，第一功率芯片10和第二功率芯片20的数量均为4颗。4颗第一功率芯片10两两设置为一组，两组第一功率芯片10沿绝缘金属基板1的宽度方向竖直排布，4颗第二功率芯片20两两设置为一组，两组第二功率芯片20沿绝缘金属基板1的宽度方向竖直排布。于绝缘金属基板1的宽度方向上，位于上方的4颗第二功率芯片20对应的第二DC+铜层7，沿绝缘金属基板1的长度和宽度方向连接为一体，形成一个框体，使得下开关管部件的第二DC+铜层7的铜桥结构更加稳定。当n＞1时，4n颗第一功率芯片10和4n颗第二功率芯片20排布成由n个呈上述结构的芯片连接结构所组成的阵列。
需要说明的是，绝缘金属基板1的长度方向如图6中箭头a所示，绝缘金属基板1的宽度方向如图6中箭头b所示。
请参见图7并结合图2，在再一可选的实施方案中，第一功率芯片10和第二功率芯片20的数量均为4n+1颗，n为大于或等于1的正整数。
具体的，当n=1时，第一功率芯片10和第二功率芯片20的数量均为5颗。其中，4颗第一功率芯片10两两设置为一组，两组第一功率芯片10沿绝缘金属基板1的宽度方向竖直排布，4颗第二功率芯片20两两设置为一组，两组第二功率芯片20沿绝缘金属基板1的宽度方向竖直排布。于绝缘金属基板1的宽度方向上，位于上方的一组的两颗第二功率芯片20对应的第二DC+铜层7，沿绝缘金属基板1的长度方向连接为一体。1颗第二功率芯片20采用独立的DC-铜层5和第二DC+铜层7进行连接。当n＞1时，4n+1颗第一功率芯片10和4n+1颗第二功率芯片20排布为由4n颗第一功率芯片10两两设置为一组，4n颗第二功率芯片20两两设置为一组,剩余的单独1颗第二功率芯片20采用独立的DC-铜层5和第二DC+铜层7进行连接所组成的阵列。
请参见图8并结合图2，在又一可选的实施方案中，第一功率芯片10和第二功率芯片20的数量均为4n+2颗，n为大于或等于0的整数。
具体的，当n=0时，第一功率芯片10和第二功率芯片20的数量均为2颗。2颗第一功率芯片10和2颗第二功率芯片20沿绝缘金属基板1的长度方向水平布置，2颗第二功率芯片20通过一个DC-铜层5的铜桥结构互联，且于该DC-铜层5与第二DC+铜层7的第一重叠区域内，流经该DC-铜层5的电流与流经第二DC+铜层7的电流方向相反。
当n=1时，第一功率芯片10和第二功率芯片20的数量均为6颗。其中，4颗第一功率芯片10两两设置为一组，两组第一功率芯片10沿绝缘金属基板1的宽度方向竖直排布，4颗第二功率芯片20两两设置为一组，两组第二功率芯片20沿绝缘金属基板1的宽度方向竖直排布。于绝缘金属基板1的宽度方向上，位于上方的两颗第二功率芯片20对应的第二DC+铜层7，沿绝缘金属基板1的长度方向连接为一体。2颗第一功率芯片10和2颗第二功率芯片20沿绝缘金属基板1的长度方向水平布置，2颗第二功率芯片20通过一个DC-铜层5的铜桥结构互联，且于该DC-铜层5与第二DC+铜层7的第一重叠区域内，流经该DC-铜层5的电流与流经第二DC+铜层7的电流方向相反。当n＞1时，4n+2颗第一功率芯片10和4n+2颗第二功率芯片20排布为由4n颗第一功率芯片10两两设置为一组，4n颗第二功率芯片20两两设置为一组,剩余的2颗第一功率芯片10和2颗第二功率芯片20沿绝缘金属基板1的长度方向水平布置，2颗第二功率芯片20通过一个DC-铜层5的铜桥结构互联所组成的阵列。
请参见图9并结合图2，在另一可选的实施方案中，第一功率芯片10和第二功率芯片20的数量均为4n+3颗，n为大于或等于0的整数。
具体的，当n=1时，第一功率芯片10和第二功率芯片20的数量均为7颗。其中，4颗第一功率芯片10两两设置为一组，两组第一功率芯片10沿绝缘金属基板1的宽度方向竖直排布，4颗第二功率芯片20两两设置为一组，两组第二功率芯片20沿绝缘金属基板1的宽度方向竖直排布。于绝缘金属基板1的宽度方向上，位于上方的两颗第二功率芯片20对应的第二DC+铜层7，沿绝缘金属基板1的长度方向连接为一体。2颗第一功率芯片10和2颗第二功率芯片20沿绝缘金属基板1的长度方向水平布置，2颗第二功率芯片20通过一个DC-铜层5的铜桥结构互联，且于该DC-铜层5与第二DC+铜层7的第一重叠区域内，流经该DC-铜层5的电流与流经第二DC+铜层7的电流方向相反。1颗第二功率芯片20采用独立的DC-铜层5和第二DC+铜层7进行连接。当n＞1时，4n+3颗第一功率芯片10和4n+3颗第二功率芯片20排布为由4n颗第一功率芯片10两两设置为一组，4n颗第二功率芯片20两两设置为一组,剩余的3颗中的2颗第一功率芯片10和2颗第二功率芯片20沿绝缘金属基板1的长度方向水平布置，2颗第二功率芯片20通过一个DC-铜层5的铜桥结构互联，剩余的单独1颗第二功率芯片20采用独立的DC-铜层5和第二DC+铜层7进行连接所组成的阵列。
需要说明的是，如图7和图9所示，当本实施例的功率模块设置有4n+1颗或者4n+3颗第一功率芯片10和第二功率芯片20时，上述剩余的单独1颗第一功率芯片10和第二功率芯片20的位置既可以放置于两两一组设置位置的右侧，也可放置于左侧，本申请对此不做限定，可结合设计需求进行调整。
本实施例中，上述的第一功率芯片10和第二功率芯片20可以为MOS管或者IGBT管或者二极管。本申请对此不做具体限定，可结合设计需求进行调整。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (14)
1.一种叠层布线的功率模块封装结构，其特征在于，包括：
绝缘金属基板；
上开关管部件，设置在所述绝缘金属基板上，所述上开关管部件包括第一功率芯片组、设置在所述第一功率芯片组上方的第一AC铜层和设置在所述第一功率芯片组下方的第一DC+铜层；
下开关管部件，设置在所述绝缘金属基板上，且位于所述上开关管部件的一侧，所述下开关管部件包括第二功率芯片组、设置在所述第二功率芯片组上方的DC-铜层、设置在所述DC-铜层上方的第二DC+铜层和设置在所述第二功率芯片组下方的第二AC铜层；以及
AC端子连接区，设置在所述绝缘金属基板上，且位于所述上开关管部件的另一侧；
其中，所述第二DC+铜层与所述DC-铜层间的间距为0.2~1mm；至少部分所述第二DC+铜层和所述DC-铜层于所述绝缘金属基板的正投影方向上形成有第一重叠区域，所述第一重叠区域的横截面的宽度大于0.5mm，所述横截面平行于所述绝缘金属基板；
至少部分所述第二DC+铜层和所述第一AC铜层于所述绝缘金属基板的正投影方向上形成有重叠区域；
所述第二AC铜层、所述第一DC+铜层布置于所述绝缘金属基板上；
所述第一AC铜层一端连接至所述第二AC铜层上，所述第一AC铜层和所述第二AC铜层的电位相同；
所述第一AC铜层另一端连接至AC端子连接区，所述第一AC铜层和AC端子连接区的电位相同；
所述第二DC+铜层连接至所述第一DC+铜层上，所述第二DC+铜层和所述第一DC+铜层的电位相同。
2.如权利要求1所述的叠层布线的功率模块封装结构，其特征在于，所述第一AC铜层、所述DC-铜层和所述第二DC+铜层均为铜桥结构。
3.如权利要求2所述的叠层布线的功率模块封装结构，其特征在于，于所述第一重叠区域内，电流沿第一方向流经所述第二DC+铜层，电流沿第二方向流经所述DC-铜层，所述第一方向与所述第二方向相反。
4.如权利要求3所述的叠层布线的功率模块封装结构，其特征在于，至少部分所述第二AC铜层、所述第二DC+铜层和所述DC-铜层于所述绝缘金属基板的正投影方向上形成有第二重叠区域；
于所述第二重叠区域内，电流沿第三方向流经所述第二AC铜层，所述第三方向与所述第一方向相反。
5.如权利要求3所述的叠层布线的功率模块封装结构，其特征在于，所述第二DC+铜层和所述DC-铜层之间设置有绝缘层。
6.如权利要求5所述的叠层布线的功率模块封装结构，其特征在于，所述绝缘层采用环氧材料。
7.如权利要求1所述的叠层布线的功率模块封装结构，其特征在于，所述第一功率芯片组包括至少两颗并联连接的第一功率芯片，所述第二功率芯片组包括至少两颗并联连接的第二功率芯片。
8.如权利要求7所述的叠层布线的功率模块封装结构，其特征在于，所述第一功率芯片和所述第二功率芯片的数量均为4n颗，所述n为大于或等于1的正整数。
9.如权利要求7所述的叠层布线的功率模块封装结构，其特征在于，所述第一功率芯片和所述第二功率芯片的数量均为4n+1颗，所述n为大于或等于1的正整数。
10.如权利要求7所述的叠层布线的功率模块封装结构，其特征在于，所述第一功率芯片和所述第二功率芯片的数量均为4n+2颗，所述n为大于或等于0的整数。
11.如权利要求7所述的叠层布线的功率模块封装结构，其特征在于，所述第一功率芯片和所述第二功率芯片的数量均为4n+3颗，所述n为大于或等于0的整数。
12.如权利要求7所述的叠层布线的功率模块封装结构，其特征在于，所述第一功率芯片和所述第二功率芯片为MOS管或者IGBT管或者二极管。
13.如权利要求1所述的叠层布线的功率模块封装结构，其特征在于，所述绝缘金属基板为AMB基板、DBC基板、IMS基板、DPC基板或者PCB基板。
14.如权利要求1所述的叠层布线的功率模块封装结构，其特征在于，所述第一功率芯片组和所述第二功率芯片组均通过连接件连接至所述绝缘金属基板上，所述连接件为焊料、烧结银或者烧结铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211496029.4A CN116913910B (zh) | 2022-11-25 | 2022-11-25 | 叠层布线的功率模块封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211496029.4A CN116913910B (zh) | 2022-11-25 | 2022-11-25 | 叠层布线的功率模块封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116913910A CN116913910A (zh) | 2023-10-20 |
| CN116913910B true CN116913910B (zh) | 2024-03-22 |
Family
ID=88358862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211496029.4A Active CN116913910B (zh) | 2022-11-25 | 2022-11-25 | 叠层布线的功率模块封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116913910B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141288A (ja) * | 2007-12-11 | 2009-06-25 | Mitsubishi Electric Corp | 電力用半導体モジュール |
| DE102014111252A1 (de) * | 2013-08-09 | 2015-02-12 | Infineon Technologies Austria Ag | Elektronisches Bauteil und Verfahren |
| JP2015225988A (ja) * | 2014-05-29 | 2015-12-14 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| WO2016129097A1 (ja) * | 2015-02-13 | 2016-08-18 | 株式会社日産アーク | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| CN107170714A (zh) * | 2017-06-14 | 2017-09-15 | 扬州国扬电子有限公司 | 一种低寄生电感功率模块及双面散热低寄生电感功率模块 |
| DE102016015712A1 (de) * | 2016-04-04 | 2017-10-05 | Infineon Technologies Austria Ag | Halbbrückenschaltung und Clip-Draht-Packung |
| WO2018186353A1 (ja) * | 2017-04-05 | 2018-10-11 | ローム株式会社 | パワーモジュール |
| WO2018202620A1 (en) * | 2017-05-02 | 2018-11-08 | Abb Schweiz Ag | Half-bridge module with coaxial arrangement of the dc terminals |
| CN113053850A (zh) * | 2021-03-16 | 2021-06-29 | 苏州悉智科技有限公司 | 功率模块封装结构 |
| CN215008224U (zh) * | 2021-06-02 | 2021-12-03 | 华中科技大学 | 一种多芯片并联的buck型碳化硅功率模块 |
| CN114914235A (zh) * | 2022-04-22 | 2022-08-16 | 蔚来动力科技(合肥)有限公司 | 多芯片并联非对称碳化硅模块的封装结构及封装方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007012154B4 (de) * | 2007-03-12 | 2014-05-08 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben |
| US8581376B2 (en) * | 2010-03-18 | 2013-11-12 | Alpha & Omega Semiconductor Incorporated | Stacked dual chip package and method of fabrication |
| JP2014033060A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 電力用半導体装置モジュール |
| JP6338937B2 (ja) * | 2014-06-13 | 2018-06-06 | ローム株式会社 | パワーモジュールおよびその製造方法 |
| JP6786416B2 (ja) * | 2017-02-20 | 2020-11-18 | 株式会社東芝 | 半導体装置 |
| EP3598489A1 (en) * | 2018-07-18 | 2020-01-22 | Delta Electronics (Shanghai) Co., Ltd. | Power module structure |
| JP7305603B2 (ja) * | 2020-09-18 | 2023-07-10 | 株式会社東芝 | 半導体装置 |
-
2022
- 2022-11-25 CN CN202211496029.4A patent/CN116913910B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141288A (ja) * | 2007-12-11 | 2009-06-25 | Mitsubishi Electric Corp | 電力用半導体モジュール |
| DE102014111252A1 (de) * | 2013-08-09 | 2015-02-12 | Infineon Technologies Austria Ag | Elektronisches Bauteil und Verfahren |
| JP2015225988A (ja) * | 2014-05-29 | 2015-12-14 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| WO2016129097A1 (ja) * | 2015-02-13 | 2016-08-18 | 株式会社日産アーク | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| DE102016015712A1 (de) * | 2016-04-04 | 2017-10-05 | Infineon Technologies Austria Ag | Halbbrückenschaltung und Clip-Draht-Packung |
| WO2018186353A1 (ja) * | 2017-04-05 | 2018-10-11 | ローム株式会社 | パワーモジュール |
| WO2018202620A1 (en) * | 2017-05-02 | 2018-11-08 | Abb Schweiz Ag | Half-bridge module with coaxial arrangement of the dc terminals |
| CN107170714A (zh) * | 2017-06-14 | 2017-09-15 | 扬州国扬电子有限公司 | 一种低寄生电感功率模块及双面散热低寄生电感功率模块 |
| CN113053850A (zh) * | 2021-03-16 | 2021-06-29 | 苏州悉智科技有限公司 | 功率模块封装结构 |
| CN215008224U (zh) * | 2021-06-02 | 2021-12-03 | 华中科技大学 | 一种多芯片并联的buck型碳化硅功率模块 |
| CN114914235A (zh) * | 2022-04-22 | 2022-08-16 | 蔚来动力科技(合肥)有限公司 | 多芯片并联非对称碳化硅模块的封装结构及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116913910A (zh) | 2023-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11018117B2 (en) | Half-bridge module with coaxial arrangement of the DC terminals | |
| JP7153649B2 (ja) | ゲートパスインダクタンスが低いパワー半導体モジュール | |
| CN107155372B (zh) | 半桥功率半导体模块及其制造方法 | |
| US10398023B2 (en) | Semiconductor device | |
| JP6425380B2 (ja) | パワー回路およびパワーモジュール | |
| US9659912B2 (en) | Low-inductance circuit arrangement comprising load current collecting conductor track | |
| US9111928B2 (en) | Switch circuit package module | |
| US20100155915A1 (en) | Stacked power converter structure and method | |
| JP3796529B2 (ja) | 低インダクタンスの回路装置 | |
| CN109428498B (zh) | 组件结构、功率模块及功率模块组装结构 | |
| CN111916438B (zh) | 一种碳化硅维也纳整流器半桥模块的封装结构 | |
| JP6864713B2 (ja) | パワーモジュール構造 | |
| CN212848395U (zh) | 一种功率模块 | |
| WO2023065602A1 (zh) | 功率模块及电机控制器 | |
| JP7183594B2 (ja) | 半導体装置 | |
| CN113875006A (zh) | 三电平功率模块 | |
| CN107492531B (zh) | 半导体装置 | |
| US11664304B2 (en) | Semiconductor module | |
| US11594527B2 (en) | Semiconductor substrate and semiconductor arrangement | |
| CN116913910B (zh) | 叠层布线的功率模块封装结构 | |
| CN110634817B (zh) | 一种由igbt和mosfet构成的混合功率模块的封装结构 | |
| EP3770962A1 (en) | Semiconductor module arrangement | |
| KR102339135B1 (ko) | 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체 | |
| CN213816152U (zh) | 一种同步整流碳化硅功率模块 | |
| JP7233570B2 (ja) | 低インダクタンスゲート交差部を有するパワー半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |