JP3796529B2 - 低インダクタンスの回路装置 - Google Patents

低インダクタンスの回路装置 Download PDF

Info

Publication number
JP3796529B2
JP3796529B2 JP2001226095A JP2001226095A JP3796529B2 JP 3796529 B2 JP3796529 B2 JP 3796529B2 JP 2001226095 A JP2001226095 A JP 2001226095A JP 2001226095 A JP2001226095 A JP 2001226095A JP 3796529 B2 JP3796529 B2 JP 3796529B2
Authority
JP
Japan
Prior art keywords
substrate
connection
power
circuit device
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001226095A
Other languages
English (en)
Other versions
JP2002151691A (ja
Inventor
モウリック パウル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2002151691A publication Critical patent/JP2002151691A/ja
Application granted granted Critical
Publication of JP3796529B2 publication Critical patent/JP3796529B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【０００１】
【発明の属する技術分野】
本発明は、請求項１の前提部分に記載した、特にパワークラスの変換器の形式における回路装置に関し、この回路装置はその実施において圧力接触構造体にも適している。パワークラスの変換器のためには、迅速で且つ低損失でスイッチングする半導体スイッチが有利とされている。それにより、ＭＯＳＦＥＴ、または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及びそれに対して逆並列に接続されるフリーホイーリングダイオードを有する回路装置が特に適している。この種の回路装置及びそれにより構成されている変換器は、特にターンオフ過程における電圧のスパイクの発生を回避するために低誘導性で設計される必要がある。このことは、回路装置の中間回路、回路装置の接続導体、並びに回路装置の基板表面における漏れインダクタンスが小さくなくてはならないことを意味する。２０ｎＨの領域の漏れインダクタンスは低電圧ＭＯＳＦＥＴにおいて電圧のスパイクを導き、この電圧のスパイクは半導体スイッチを破壊し得る。
【０００２】
【従来の技術】
従来技術には、寄生インダクタンスを減少するために個々の構成上の措置を有する個別スイッチ及びパワー半導体モジュールが含まれ、これらは、例えば、ＥＰＯ特許出願公開第０２７７５４６号公報(EP0277546A1)、ドイツ特許出願公開第３９３７０４５号公報(DE3937045A1)、またはＥＰＯ特許出願公開第０６０９５２８号公報(EP0609528A1)から知られている。
【０００３】
ＥＰＯ特許出願公開第０２７７５４６号公報(EP0277546A1)では、個別スイッチのために、直流リードにおける寄生インダクタンスを低減するための方法が記載されている。ここでは、両方の直流リードが狭い間隔で隣り合っていて、少なくとも部分的に互いに平行に配設されている。これは、狭い間隔で隣り合って配設されているリードの領域において電流の流れで取り囲まれる面を小さくし、それによりこのリード部分のインダクタンスを少なくするというものである。
【０００４】
ドイツ特許出願公開第３９３７０４５号公報(DE3937045A1)では、ハーフブリッジのために、直流リードにおける寄生インダクタンスを低減するための方法が記載されている。ここでは、プラスリードとマイナスリードとの間に交流リードを有し、両方の直流リードが狭い間隔で隣り合っていて、少なくとも部分的に互いに平行に配設されている。これは、同様に、狭い間隔で隣り合って配設されているリードの領域において電流の流れで取り囲まれる面を小さくし、それによりこのリード部分のインダクタンスを比較的少なくするというものである。
【０００５】
ＥＰＯ特許出願公開第０６０９５２８号公報(EP0609528A1)では、同様に、個別スイッチのために、平行に且つ狭い間隔で隣り合う直流リードにおける寄生インダクタンスを低減するための方法が記載されている。ここでは追加的に半導体デバイスが基板上にて対称に配設されている。
【０００６】
また、従来技術には、例えばドイツ特許出願公開第１９６３０１７３号公報(DE19630173A1)並びにドイツ特許出願公開第５９３０６３８７号公報(DE59306387A1)に記載されているように、圧力接触技術（プレッシャーコンタクト技術）を用いたパワー半導体モジュールが含まれる。この種のパワー半導体モジュールはセラミック基板を有し、このセラミック基板上には接触面が設けられていて、この接触面上に半導体デバイスが配設されている。これらの半導体デバイスは、ロウ付けにより接触面と接合されていて、他の半導体デバイスへのボンディング接続部、または、第１接触面に対して絶縁されていて基板上に設けられている他の第２接触面へのボンディング接続部を有する。ここで圧力接触とは、２つの異なる種類の接触に関連している。一方では、対応する基板の接触面に対する接続導体の電気的な接触であり、他方では、冷却体に対する基板ないしは全モジュールの熱的な接触である。この種の接触では、例えば、圧力を伝達し且つプラスチック等の合成物質から成る要素が使用され、これらの要素は、電気的並びに熱的に確実な接触を形成するために、外部からモジュールに作用する圧力を接続要素及び／又は基板に加える。
【０００７】
低誘導性の回路装置の従来技術に分類し得るこれらの全ての発明は、全システムの部分領域、即ち中間回路−インバータの部分領域においてのみ寄生インダクタンスをある程度減少させるという点で共通している。それによりこの全システムの全インダクタンスのために達成可能な値は現在では良くても２０ｎＨ以上である。
【０００８】
ＥＰＯ特許出願公開第０２７７５４６号公報(EP0277546A1)では、個別スイッチを形成するトランジスタが狭い間隔で互いに隣り合っているが、電流は、異なる経路、中でも異なる長さの経路で回路装置を通じて流れている。その結果、電流の流れにより取り囲まれる異なる面、並びに様々なパワー経路のために異なるインダクタンスが得られることになる。この種の個別スイッチを用いたハーフブリッジの構成では、そのために必要不可欠な外部の回路が原因で決して低誘導性とは成り得ない。これは、特性の総和として、全システムの寄生インダクタンス、即ち中間回路−インバータの寄生インダクタンスをある程度は低減させるが、それにより寄生インダクタンスの最小化に対する全ての要求が満たされることはない。
【０００９】
ドイツ特許出願公開第３９３７０４５号公報(DE3937045A1)では、寄生インダクタンスを最小にするという目的が２つの根本的な原因により達成されない。第１に、ここでは交流接続導体が両方の直流接続導体の間に配設されているので、直流接続導体が最小の間隔で互いに配設されているわけではない。それにより、直流接続導体の領域にて電流の流れで取り囲まれる面は最小ではなく、従ってこの領域のためのインダクタンスも最小ではない。第２に、第１及び第２パワースイッチのパワートランジスタが相対的に互いに離れて配設されていて、これは同様に寄生インダクタンスを高めてしまう。
【００１０】
【発明が解決しようとする課題】
本発明の基礎を成す課題は、回路装置の寄生インダクタンスを、接続ラインの領域においても、電気的に絶縁されている基板上に構成されている半導体デバイスの領域においても、この装置の全インダクタンスが１ｎＨの大きさ、または、それよりも小さい、即ち、少なくとも従来技術における大きさよりも小さくなるように最適化することである。
【００１１】
【課題を解決するための手段】
前記課題は、中間回路のプラス接続部からマイナス接続部までにおいて、全回路装置における電流の流れで取り囲まれる面が、回路装置の全体として以下の措置により最小限に抑えられることにより解決される：
・ 第１及び第２パワースイッチが基板上にて狭い間隔で隣り合って配設されている。
・ 第１及び第２パワースイッチが一列に設けられていて、それにより出来る限り短く互いに接続されている。
・ 第１及び第２パワースイッチを形成するパワートランジスタ、並びに場合により必要とされるフリーホイーリングダイオードが同様に狭い間隔で隣り合って直列に設けられている。
・ プラス接続部及びマイナス接続部の接続ラインがバンド（ストラップ）として実施されている。
・ プラス接続部及びマイナス接続部の接続ラインが基板の近くまでのそれらの経過にて平行に配設されている。
・ プラス接続部及びマイナス接続部の接続ラインが絶縁層によってのみ離されて狭い間隔で隣り合っている。
・ 両方の直流接続部の少なくとも１つの直流接続部の接続バンドの部分が基板の近くで基板に対して平行に配設されていて、出来るだけ小さな間隔でパワートランジスタの上方に設けられている。
・ 少なくとも１つの直流接続部において基板に対して平行に設けられたそれぞれの部分にバーが設けられている。これらのバーが、パワースイッチのパワートランジスタ間の領域にて下方へとベースプレート上にまで達し、このベースプレートから絶縁のために必要不可欠な層によってのみ離されている。
・ これらのバーが、記載の装置により、冷却体上における基板の圧力接触部としても用いられる。それにより、これらのバーが少なくとも部分的に従来技術の圧力要素を補うことが可能である。
【００１２】
これらの措置により、基板平面においても、基板に対して垂直であり接続ラインによって定義される全ての平面においても、インダクタンスが最低限に抑えられる。
【００１３】
【発明の実施の形態】
次に、図１〜７に関する実施形態に基づいて本発明を更に詳細に説明する。特別な構成が図１〜７に示されている。
【００１４】
図１にはハーフブリッジが図示されている。従来技術によるこの典型的な構成は、プラス接続部（２）とマイナス接続部（３）を有するコンデンサ（１）を用いた中間回路、並びにパワースイッチ（４）から成る。これらのパワースイッチはＭＯＳＦＥＴまたはＩＧＢＴとして実現され得る。ＩＧＢＴを用いて実現化する場合には追加的にフリーホイーリングダイオード（５）が必要不可欠である。交流接続部は符号（６）で示されている。矢印（７）は転流過程中におけるプラスからマイナスへの電流の流れを表し、線影の付けられた領域は、その際に電流の流れで取り囲まれる面（８）を示している。電流の流れで取り囲まれた面の大きさは、発生する寄生インダクタンスのための直接的な尺度であり、この大きさは具体的には１つの巻線を有する１つのコイルの横断面を形成する。
【００１５】
図２には図１による回路装置の現実的なケースが示されていて、ここでは第１及び第２パワースイッチが並列に接続されている複数のパワートランジスタによってそれぞれ実現されている。この場合、線影の付けられた領域（８）は、電流の流れにより取り囲まれる最大の面を表している。ここでは、それらの面が異なり、それにより、対応するインダクタンスがそれぞれのパワートランジスタのために異なっていることが見て取れる。
【００１６】
図３ではハーフブリッジの基板の実現化の従来技術が示されている。ここでは図面の見易さのために、ゲートエミッタ、ベースエミッタ、または補助エミッタのような補助接続部は考慮されていない。セラミック基板（９）上には、プラス接続部（１１）、マイナス接続部（１０）、並びに交流接続部（１２）のために銅コーティングされている面が配設されている。この場合、プラス面上には、第１パワースイッチを実現する第１パワートランジスタ（１３）、並びにフリーホイーリングダイオード（１４）が設けられている。パワートランジスタ（１３）のエミッタは、ボンディングワイヤ（１５）を用いて、銅コーティングされている交流接続部の面（１２）と接続されている。この面上には、第２パワートランジスタ、並びに同様にフリーホイーリングダイオードが配設されている。これらの第２パワートランジスタ（１９）は、ボンディングワイヤを用いて、銅コーティングされているマイナス接続部の面（１０）と接続されている。中間回路に通じるプラス接続導体（１７）、マイナス接続導体（１６）、並びに交流接続導体（１８）は、同様にそれらの極性に対応して銅コーティングされている面上に配設されている。従来技術によるこの種の装置における典型的なこととして、プラス接続導体及びマイナス接続導体が基板の上方にて少なくとも僅かな間隔に至るまで狭い間隔で隣り合って配置されていることが挙げられる。ここで矢印（７）は同様に電流の流れにより取り囲まれる最大の面を特徴付けている。この面はこの回路装置の寄生インダクタンスを決定する。この種の回路装置では基板の平面に関して典型的なインダクタンスは２０ｎＨ〜５０ｎＨの領域に達する。
【００１７】
図４には回路装置における本発明の解決策の一部分が示されていて、ここで接続導体は、基板の領域にて最小のインダクタンスを達成するために統合された装置の構成要素である。ここでは図面を見易さのために同様に必要不可欠な補助接続部が省略されている。基板（９）上には、従来技術に従い、プラス接続部（１２）、マイナス接続部（１０）並びに交流接続部（１１）のために銅コーティングされている面が配設されている。本発明の思想は、２つの特徴の組み合わせにある。
【００１８】
第１に、最小の寄生インダクタンスのために、第１パワートランジスタ（１３）（例えばＭＯＳＦＥＴ）が第２パワートランジスタ（１９）に出来るだけ狭い間隔で隣り合うように配設されていて、これらの第１及び第２パワートランジスタが直列に配設されている必要がある。
【００１９】
第２に、プラス接続ライン（２０）及びマイナス接続ライン（２１）がバンド状（帯状）に実施されていて電流ガイドに取り入れられている。説明のためにこれらの２つの接続ラインを（図６に示されているように）以下に記す複数の部分に分割する。
【００２０】
部分「Ａ」は中間回路接続部から基板表面の近くまで達している。部分「Ｂ」は基板表面に対して平行に延びている。部分「Ｃ」は、前記の平行に延びる領域に接続し、基板表面の銅コーティングされている対応面への典型的には垂直な接触部を示している。両方の直流接続ラインのうちの少なくとも１つは前記のように実施されている。部分Ｂは、基板表面に対して平行にバンド（ストラップ）として配設されているだけではなく、直列に配設されている第１及び第２パワートランジスタ間の各領域にてこれらの第１及び第２パワートランジスタに対して平行に延びる少なくとも１つのバーを有することによって、この部分Ｂは本発明の思想にとって決定的な特徴を有する。これらのバーは下方へと基板表面上にまで達し、銅コーティングされている他のそれぞれのパワータイプの面から薄い絶縁層によってのみ離されている。
【００２１】
プラス接続ライン（２０）は部分「Ａ」内でマイナス接続ライン（２１）に対して平行に配設されていて、この領域にてマイナス接続ライン（２１）から絶縁層によってのみ離されている。部分「Ｂ」からはバー（２３）だけが示されていて、バーの上方に延びてバーを接続するバンド状の部分は示されていない。これらの平行のバーは、線影の領域にて、基板の表面から、並びに、基板に位置付けられている銅コーティングされたマイナス面（１０）及び交流面（１１）から、薄い絶縁層により離されている。塗り潰されて平面的に示されている領域においてバーは材料結合または材料拘束されて銅コーティングと接合されている。このことは、対応して交流接続ラインにも適用されている。ここで矢印（７）は同様に電流の流れにより取り囲まれる最大の面を表している。基板の平面に関して電流の流れで取り囲まれる面は、この装置により最小限に抑えられている。更に、全パワートランジスタのためのこの装置の対称性により、均等な電流負荷と同じ寄生インダクタンスが得られる。
【００２２】
この種の回路装置により、基板の平面に関してインダクタンスは１ｎＨ以下の大きさに達する。
【００２３】
同様に交流接続ライン（２２）は、プラス接続ライン（２０）のように、即ちバンド状でバーを用いて下方へとＤＣＢセラミック上にまで達するように実現されている。
【００２４】
図５には、従来技術に従い、基板（９）に対して垂直であり接続ラインによって定義されている平面が示されている。この基板（９）上には、プラス接続部（１２）、マイナス接続部（１０）、並びに交流接続部（１１）のために銅コーティングされている面が配設されている。ここでプラス面（１２）上には第１パワートランジスタ（１３）が設けられている。第２パワートランジスタ（１９）は交流面（１１）上に設けられている。第１パワートランジスタ（１３）のエミッタは、ボンディングワイヤ（１５）を用いて、銅コーティングされている交流接続部の面（１１）と接続されている。第２パワートランジスタ（１９）のエミッタは、同様にボンディングワイヤ（１５）を用いて、銅コーティングされているマイナス接続部の面（１０）と接続されている。この平面内において電流の流れにより取り囲まれる面（２４）は、プラス接続導体の下方にて基板の表面にまで、ないしは、ボンディング接続部の領域にてこれらのボンディング接続部にまで延びている。
【００２５】
図６には、本発明による思想が、同様に、基板（９）に対して垂直であり接続ラインによって定義されている平面で示されている。ここで、接続ラインの３つの部分「Ａ」「Ｂ」「Ｃ」が同様に示されている。下方へと基板の表面にまで達する本発明のバー（２３）により、プラス接続導体のバンド状部分の下方にて、この領域は電流の流れにより取り囲まれないことになる。銅コーティングされている面（１２）への電流の流れは、基板の上方にて直接的に起こり、マイナス接続導体への他の電流の流れは、基板にて、即ちボンディング接続部を有する部分にて、これらのボンディング接続部により起こる。それにより、電流の流れで取り囲まれる３つの有意な面が得られる。即ち、マイナス接続ラインとプラス接続ラインとの間の領域（２６）、並びに、上方に向かってはボンディングワイヤにより画成されていて且つ下方に向かっては本発明のバー（２３）の下側により画成されている領域（２５）である。図５と比較すると、電流の流れで取り囲まれる面が低減され、それにより本発明の回路装置の寄生インダクタンスが低減されていることが明白である。完全に低誘導性の回路装置を達成するためには、中間回路コンデンサが直流リードに直接的に配設される必要がある。
【００２６】
図７には、本発明の思想の部分図が３次元的に示されている。ここでは第１パワートランジスタ（１３）並びに第２パワートランジスタ（１９）がそれぞれ示されている。この部分図でも全ての補助接続部、並びに接続ラインの閉じたバンド状部分は示されていない。接続ラインの閉じたバンド状部分は、基板の上方にてバー上に設けられていて、補助接続部のために接続ラインを貫通して案内するために必要な場合には中断され得る。プラス接続導体（１２）、マイナス接続導体（１０）、並びに交流接続導体（１１）のバー（２３）は、接続ライン内のインダクタンスを最小に保持するというそれらの課題に加えて追加的に、圧力接触される構造体のために圧力を伝達する要素として用いられ得る。記述した接続導体のそれぞれは、バーを介して、この接続導体に割り当てられていて銅コーティングされている面に対して直接的に接触し、圧力接触構造体において接続部自体の電気的な圧力接触のためにも冷却体に対する基板の熱的な圧力接触のためにも用いられる。接続導体の各バーは、熱的な圧力接触の目的を、銅コーティングされている面であるがこの接続導体に割り当てられていない面に同様に施すことはなく、それは、接続導体が前記の面から絶縁層、典型的にはプラスチックフォイル等の合成物質フォイルによってのみ離されているからである。
【図面の簡単な説明】
【図１】従来技術に対応するハーフブリッジ並びに電流の流れで取り囲まれているハーフブリッジの領域を示す図である。
【図２】図１によるハーフブリッジを、複数のパワートランジスタ並びに電流の流れで取り囲まれるこの装置の最大の領域を有する場合で示す図である。
【図３】従来技術による基板並びにハーフブリッジのパワースイッチの構成、並びにこの装置内における電流の流れで取り囲まれる最大の領域を示す図である。
【図４】本発明による回路装置の一部分を示す図である。
【図５】従来技術による接続ラインにおいて電流の流れで取り囲まれる領域を示す図である。
【図６】接続ラインの本発明による装置において電流の流れで取り囲まれる領域を示す図である。
【図７】本発明による回路装置の部分図を３次元的に示す図である。
【符号の説明】
１ コンデンサ
２ プラス接続部
３ マイナス接続部
４ パワースイッチ
５ フリーホイーリングダイオード
６ 交流接続部
７ 電流の流れ
８ 電流の流れで取り囲まれる面
９ セラミック基板
１０ マイナス接続部
１１ プラス接続部（図４以降：交流接続部）
１２ 交流接続部（図４以降：プラス接続部）
１３ 第１パワートランジスタ
１４ フリーホイーリングダイオード
１５ ボンディングワイヤ
１６ マイナス接続導体
１７ プラス接続導体
１８ 交流接続導体
１９ 第２パワートランジスタ
２０ プラス接続ライン
２１ マイナス接続ライン
２２ 交流接続ライン
２３ バー
２４ 電流の流れで取り囲まれる面
２５ 上方に向かってはボンディングワイヤにより画成されていて且つ下方に向かってはバーの下側により画成されている領域
２６ マイナス接続ラインとプラス接続ラインとの間の領域
Ａ 接続ラインの一部分
Ｂ 接続ラインの一部分
Ｃ 接続ラインの一部分

Claims (5)

  1. 電気的に絶縁性の基板（９）を有する、寄生インダクタンスの小さい回路装置であって、基板（９）上に設けられていて互いに絶縁されている金属性の接続経路と、並列に接続されている複数の第１パワートランジスタ（１３）及び第２パワートランジスタ（１９）からそれぞれ構成されていて金属性の接続経路上に設けられ直列に接続されている第１及び第２パワースイッチと、直流接続導体（２０、２１）及び交流接続導体（２２）とを有する前記回路装置において、
    それぞれの第１パワートランジスタ（１３）及び第２パワートランジスタ（１９）が、狭い間隔で隣り合って且つ一列に配設されていて、
    一方の直流接続導体（２０）が、第１の部分にて他方の直流接続導体（２１）に対しバンド状で狭い間隔で隣り合って平行に配設され、基板（９）上の金属性の接続経路の近くまで延在し、他方の直流接続導体（２１）が基板（９）上の金属性の接続経路に接触するように配設されていて、
    一方の直流接続導体（２０）が、基板（９）の表面に対して平行であり第１の部分に接続されている第２のバンド状の部分を有し、この第２の部分にはバー（２３）が接続されていて、これらのバー（２３）が、部分的には絶縁層によってのみ基板（９）上の金属性の接続経路から離されているが、基板（９）上の少なくとも１つの金属性の接続経路と接触することを特徴とする回路装置。
  2. バー（２３）が、パワートランジスタ（１３、１９）の間に配設されていて、少なくとも１つの直流接続導体（２０）が、モジュールの圧力接触構造体において接続部自体の電気的な圧力接触のため並びに冷却体に対する基板（９）の熱的な圧力接触のための圧力伝達要素として形成されていることを特徴とする、請求項１に記載の回路装置。
  3. 第１及び第２パワースイッチが、２列のパワートランジスタにより基板（９）上で対称に位置付けられていることを特徴とする、請求項１に記載の回路装置。
  4. パワートランジスタが、ＩＧＢＴまたはＭＯＳＦＥＴであることを特徴とする、請求項１〜３のいずれか一項に記載の回路装置。
  5. トランジスタの他に、１つの又は複数のフリーホイーリングダイオードもパワースイッチを形成し、それぞれに付設されているパワートランジスタと一列に配設されていることを特徴とする、請求項１〜４のいずれか一項に記載の回路装置。
JP2001226095A 2000-08-01 2001-07-26 低インダクタンスの回路装置 Expired - Lifetime JP3796529B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10037533A DE10037533C1 (de) 2000-08-01 2000-08-01 Induktivitätsarme Schaltungsanordnung
DE10037533:2 2000-08-01

Publications (2)

Publication Number Publication Date
JP2002151691A JP2002151691A (ja) 2002-05-24
JP3796529B2 true JP3796529B2 (ja) 2006-07-12

Family

ID=7650997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001226095A Expired - Lifetime JP3796529B2 (ja) 2000-08-01 2001-07-26 低インダクタンスの回路装置

Country Status (9)

Country Link
US (1) US6381161B2 (ja)
EP (1) EP1178595B1 (ja)
JP (1) JP3796529B2 (ja)
CN (1) CN100397769C (ja)
AT (1) ATE339798T1 (ja)
DE (2) DE10037533C1 (ja)
DK (1) DK1178595T3 (ja)
ES (1) ES2270928T3 (ja)
PT (1) PT1178595E (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110100B4 (de) * 2001-03-02 2008-03-13 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung für einen Treiber für Leistungsableitermodule
DE10141114C1 (de) 2001-06-08 2002-11-21 Semikron Elektronik Gmbh Schaltungsanordnung
DE10127947C1 (de) * 2001-08-22 2002-10-17 Semikron Elektronik Gmbh Schaltungsanordnung
JP3862980B2 (ja) * 2001-08-23 2006-12-27 Ｔｄｋ株式会社 整流回路及びこれを備えるスイッチング電源装置
DE10237561C1 (de) 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE10344633A1 (de) * 2003-09-25 2005-06-09 Robert Bosch Gmbh Umrichter für eine elektrische Maschine, insbesondere für einen Starter oder einen Starter-Generator für ein Kraftfahrzeug
DE102004037078A1 (de) * 2004-07-30 2006-03-23 Siemens Ag Planare Verbindungstechnik für Stromführung im Fehlerfall
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
DE102004059313B3 (de) * 2004-12-09 2006-05-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
DE102006039975B4 (de) * 2006-08-25 2012-01-12 Semikron Elektronik Gmbh & Co. Kg Niederinduktives Leistungshalbleitermodul für stromeingeprägte Leistungsschaltungen
US8461623B2 (en) 2008-07-10 2013-06-11 Mitsubishi Electric Corporation Power semiconductor module
US8622754B2 (en) * 2011-07-31 2014-01-07 General Electric Company Flexible power connector
US8637964B2 (en) * 2011-10-26 2014-01-28 Infineon Technologies Ag Low stray inductance power module
JP5876970B2 (ja) * 2012-06-19 2016-03-02 アーベーベー・テクノロジー・アーゲー 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
CN103022022A (zh) * 2012-12-25 2013-04-03 浙江大学 一种低寄生电感的igbt功率模块
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
DE102013104522B3 (de) * 2013-05-03 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
DE102014102018B3 (de) 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
DE102014111931B4 (de) 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE102016102744B4 (de) * 2015-11-12 2017-11-16 Infineon Technologies Ag Leistungshalbleiteranordnung mit einer Mehrzahl von Leistungshalbleiter-Schaltelementen und verringerter Induktivitätsasymmetrie und Verwendung derselben
DE102022209806A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatorbauelement und Bauteilanordnung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5537074A (en) * 1993-08-24 1996-07-16 Iversen; Arthur H. Power semiconductor packaging
DE4130160A1 (de) * 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
DE59304797D1 (de) * 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
EP0609528A1 (en) * 1993-02-01 1994-08-10 Motorola, Inc. Low inductance semiconductor package
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
US5550436A (en) * 1994-09-01 1996-08-27 International Rectifier Corporation MOS gate driver integrated circuit for ballast circuits
DE59509057D1 (de) * 1994-11-07 2001-04-05 Eupec Gmbh & Co Kg Brücken-Modul
US5773320A (en) * 1995-11-13 1998-06-30 Asea Brown Boveri Ag Method for producing a power semiconductor module
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
WO1998004029A1 (en) * 1996-07-22 1998-01-29 Hydro-Quebec Low stray interconnection inductance power converting module for converting a dc voltage into an ac voltage, and a method therefor
DE19630173C2 (de) * 1996-07-26 2001-02-08 Semikron Elektronik Gmbh Leistungsmodul mit Halbleiterbauelementen
DE19826731C2 (de) * 1998-06-16 2000-10-26 Gruendl & Hoffmann Halbbrückenbaugruppe

Also Published As

Publication number Publication date
EP1178595B1 (de) 2006-09-13
CN100397769C (zh) 2008-06-25
JP2002151691A (ja) 2002-05-24
CN1336689A (zh) 2002-02-20
PT1178595E (pt) 2007-01-31
US20020018353A1 (en) 2002-02-14
US6381161B2 (en) 2002-04-30
DK1178595T3 (da) 2007-01-08
ES2270928T3 (es) 2007-04-16
EP1178595A2 (de) 2002-02-06
DE50110990D1 (de) 2006-10-26
DE10037533C1 (de) 2002-01-31
EP1178595A3 (de) 2006-02-22
ATE339798T1 (de) 2006-10-15

Similar Documents

Publication Publication Date Title
JP3796529B2 (ja) 低インダクタンスの回路装置
US10070528B2 (en) Semiconductor device wiring pattern and connections
US7227259B2 (en) Low-inductance circuit arrangement for power semiconductor modules
US5705848A (en) Power semiconductor module having a plurality of submodules
US8736043B2 (en) Power device having a specific range of distances between collector and emitter electrodes
US8031479B2 (en) Power converter apparatus
US10398023B2 (en) Semiconductor device
US8040707B2 (en) Power converter
JP5893369B2 (ja) 半導体装置
US8582317B2 (en) Method for manufacturing a semiconductor component and structure therefor
US7701051B2 (en) Power semiconductor module
US10361136B2 (en) Semiconductor device and semiconductor module provided with same
US10535577B2 (en) Semiconductor device
JP3941728B2 (ja) 電力用半導体装置
JPWO2014006814A1 (ja) 半導体装置
US20210407881A1 (en) Semiconductor device
US10964642B2 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
US8018730B2 (en) Power converter apparatus
US11973065B2 (en) Semiconductor arrangements
US20240079297A1 (en) Semiconductor Package with Balanced Impedance
CN116913910B (zh) 叠层布线的功率模块封装结构
US20230335530A1 (en) Multi-chip device with gate redistribution structure
US20230187334A1 (en) Semiconductor device
JP6541896B1 (ja) 半導体モジュールおよび電力変換装置
WO2015114728A1 (ja) パワーモジュール、電力変換装置、および鉄道車両

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3796529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term