ES2270928T3 - Disposicion de circuito de baja inductancia. - Google Patents

Disposicion de circuito de baja inductancia. Download PDF

Info

Publication number
ES2270928T3
ES2270928T3 ES01115975T ES01115975T ES2270928T3 ES 2270928 T3 ES2270928 T3 ES 2270928T3 ES 01115975 T ES01115975 T ES 01115975T ES 01115975 T ES01115975 T ES 01115975T ES 2270928 T3 ES2270928 T3 ES 2270928T3
Authority
ES
Spain
Prior art keywords
substrate
power transistors
parallel
power
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES01115975T
Other languages
English (en)
Inventor
Paul Dr. Mourick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Application granted granted Critical
Publication of ES2270928T3 publication Critical patent/ES2270928T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Rectifiers (AREA)
  • Electronic Switches (AREA)
  • Networks Using Active Elements (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Abstract

Disposición de circuito de baja inductancia parásita consistente en un sustrato aislado eléctricamente (9) sobre el que se encuentran vías de unión metálicas aisladas entre sí, sobre las que hay dispuestos conmutadores de potencia primeros y segundos conectados en serie, los cuales constan de varios transistores de potencia primeros (13) y segundos (19) conectados en paralelo así como de conductores de co- nexión de corriente continua (20, 21) y alterna (22), estando los transistores de potencia primeros (13) y segundos (19) dispuestos muy próximos entre sí y en serie, estando los con- ductores de conexión de corriente continua (20, 21) dispues- tos en una primera sección en forma de banda, muy próximos entre sí y en paralelo hasta un punto cercano a la superficie del sustrato (9) o en contacto con ésta, y presentando al me- nos uno de los conductores de conexión (20) una segunda sec- ción en forma de banda en paralelo a la superficie del sus- trato (9) con nervios (23) situados en ella, ladisposición caracterizada por el hecho de que dichos nervios (23) están separados parcialmente del sustrato únicamente por una capa aislante y presentan como mínimo un punto de contacto (12) con la superficie del sustrato (9).

Description

Disposición de circuito de baja inductancia.
El presente invento describe una disposición de circuito, en particular en forma de rectificadores de la clase de potencia, según el concepto general de la reivindicación 1, la cual presenta un diseño que también es adecuado para construcciones de contacto por presión. Para los rectificadores de clase de potencia se prefiere la utilización de conmutadores semiconductores de conmutación rápida y de poca pérdida. Por este motivo, son especialmente apropiadas las disposiciones de circuitos con transistores MOSFET o transistores bipolares de puerta aislada (o IGBT por sus siglas en inglés) y con diodos de rueda libre conectados a éstos en antiparalelo. Este tipo de disposiciones de circuito y los rectificadores de corriente montados en éstas deben estar diseñados para que presenten una inductancia baja con el objetivo de evitar la aparición de picos de tensión, especialmente durante procesos de desconexión. Esto significa que las inductancias de dispersión en el circuito intermedio, en los conductores de conexión y en la superficie de sustrato de la disposición de circuito deben ser bajas. Una inductancia de dispersión de unos 20 nH en un MOSFET de voltaje bajo ya puede provocar picos de tensión que pueden destruir los conmutadores semiconductores.
Según el estado actual de la técnica, los conmutadores individuales y los módulos de semiconductores de potencia se cuentan entre los dispositivos utilizados para reducir inductancias parásitas, como ya se describe en los documentos EP 0.277.546, DE 39.37.045 o EP 0.609.528.
En EP 0.277.546 se describe un procedimiento de reducción de inductancias parásitas para conmutadores individuales en líneas de corriente continua. Para ello se sitúan ambas líneas de corriente continua muy próximas entre sí y, como mínimo, parcialmente en paralelo. Esto crea una pequeña superficie rodeada por corriente en la zona en la que las líneas están próximas y, con ello, una inductancia baja en dichas secciones de las líneas.
En DE 39.37.045 se describe un procedimiento de reducción de inductancias parásitas para rectificadores de media onda en líneas de corriente continua. Para ello se sitúan ambas líneas de corriente continua muy próximas entre sí, siempre con la línea de corriente alterna entre la línea positiva y la línea negativa, y parcialmente en paralelo. Esto crea también una disminución de la superficie rodeada por corriente en la zona en la que las líneas están próximas y, con ello, una inductancia relativamente pequeña en dichas secciones de las líneas.
En EP 0.609.528 también se describe un procedimiento de reducción de inductancias parásitas para un conmutador individual en las líneas de corriente continua, las cuales se disponen en paralelo y muy próximas entre sí. En este caso, además, los componentes del semiconductor se colocan simétricos sobre el sustrato.
Según el estado actual de la técnica, también es posible utilizar módulos de semiconductores de potencia de contacto por presión, tal y como se describe, por ejemplo, en DE 196.30.173 y DE 593.06.387. Esta clase de módulos de semiconductores de potencia están compuestos por sustratos cerámicos con superficies de contacto aplicadas sobre las que se disponen componentes de semiconductores. Estos componentes de semiconductores están unidos a las superficies de contacto por soldadura y presentan uniones de enlace con otros componentes de semiconductores y otras superficies de contacto que se encuentran sobre el sustrato aisladas de la primera superficie de contacto. El contacto por presión se refiere aquí a dos clases de contacto. Por un lado, el contacto eléctrico de los conductores de conexión con las superficies de contacto del sustrato correspondientes y, por otro, el contacto térmico del sustrato, o de todo el módulo, con un cuerpo refrigerante. En este tipo de contacto se emplean, por ejemplo, elementos transmisores de la presión hechos de plástico, los cuales ejercen una presión, que actúa desde fuera hacia el módulo, sobre los elementos de conexión y/o el sustrato para crear un contacto eléctrico o térmico seguro.
Todos los inventos clasificables como disposiciones de circuitos de inductancia baja según el estado de la técnica tienen en común que consiguen una cierta disminución de las inductancias parásitas exclusivamente en zonas parciales del sistema global de circuito intermedio-inversores. Los valores de conductividad global alcanzables para este sistema global son en la actualidad superiores a 20 nH en el mejor de los casos.
En el documento EP 0.277.546 los transistores que forman el conmutador individual están situados muy próximos entre sí, sin embargo la corriente puede fluir por la disposición de circuito sobre vías distintas, en especial sobre vías de longitudes distintas. De ahí se originan superficies distintas rodeadas de corriente y también distintas inductancias para las distintas vías de conducción. El montaje de un rectificador de media onda con conmutadores individuales de este tipo en ningún caso puede ser de inductancia baja debido a la necesidad de conexiones externas. La suma de estas propiedades genera una cierta reducción de las inductancias parásitas del sistema global de circuito intermedio-inversores. Sin embargo, con ello no se cumplen todos los requisitos de reducción de inductancias parásitas.
En DE 39.37.045 el objetivo de obtener una inductancia parásita mínima falla por dos motivos fundamentales. En primer lugar, los conductores de conexión de corriente continua no presentan una separación mínima entre sí, ya que aquí el conductor de conexión de corriente alterna se encuentra entre los dos conductores de conexión de corriente continua. Por este motivo, la superficie rodeada por la corriente en la zona de los conductores de conexión de corriente continua no es mínima y de ahí que las inductancias de esas zonas tampoco lo sean. En segundo lugar, los transistores de potencia del primer y del segundo conmutador de potencia están bastante alejados entre sí, algo que también aumenta la inductancia parásita.
El presente invento se basa en el objetivo de optimizar las inductancias parásitas de una disposición de circuito tanto en la zona de las línea de conexión como en la zona de los componentes de semiconductores, montados sobre un sustrato aislado eléctricamente, de tal modo que la inductancia global de dicha disposición sea del orden de 1 nH o inferior, es decir, de una magnitud inferior a la del estado de la técnica actual.
Este objetivo se soluciona minimizando la superficie rodeada por corriente en toda la disposición de circuito, desde la conexión positiva hasta la conexión negativa del circuito intermedio mediante las siguientes medidas: los conmutadores de potencia primeros y segundos se colocan sobre el sustrato ocupando posiciones muy próximas entre sí; los conmutadores de potencia primeros y segundos están situados en serie, por lo que la unión entre ellos es lo más corta posible; los transistores de potencia, que conforman los conmutadores de potencia primeros y segundos, así como los posibles diodos de rueda libre también están colocados en serie y próximos entre sí; las líneas de las conexiones positiva y negativa están configuradas como bandas; las líneas de las conexiones positiva y negativa presentan un recorrido paralelo hasta aproximarse al sustrato; las líneas de las conexiones positiva y negativa se encuentran muy próximas entre sí, separadas únicamente por una capa aislante; una sección de la banda de conexión de al menos una de las dos conexiones de corriente continua está dispuesta cerca del sustrato paralela a éste y se encuentra a una distancia mínima sobre los transistores de potencia; dicha sección de al menos una de las conexiones de corriente continua dispuesta en paralelo al sustrato está provista de nervios, los cuales se extienden hacia abajo en la zona comprendida entre los transistores de potencia de los conmutadores de potencia hasta la placa base y están separados de ésta únicamente por una capa necesaria para el aislamiento; mediante la disposición descrita, los nervios también pueden funcionar como contacto por presión del sustrato con el cuerpo refrigerante sustituyendo así al menos parcialmente a elementos de presión según el estado actual de la técnica.
Gracias a estas medidas se reduce la inductancia tanto en el plano del sustrato como en todos los planos perpendiculares a éste definidos por los conductores de conexión.
A continuación se describe con mayor detalle el invento con la ayuda de un ejemplo de realización en relación con las figuras de la 1 a la 7. En las reivindicaciones de la 1 a la 7 se presentan configuraciones especiales. Las figuras muestran:
La figura 1 muestra esquemáticamente un rectificador de media onda según el estado de la técnica y la zona de éste rodeada por corriente;
La figura 2 muestra un rectificador de media onda según la figura 1 con varios transistores de potencia, así como la zona máxima de esta disposición rodeada por corriente;
La figura 3 muestra una estructura del sustrato y de los conmutadores de potencia de un rectificador de onda media según el estado de la técnica, así como la zona máxima de dicha disposición rodeada por corriente;
La figura 4 muestra una sección de una disposición de circuito según el presente invento;
La figura 5 muestra la zona de los conductores de conexión rodeada por corriente según el estado de la técnica;
La figura 6 muestra la zona rodeada por corriente correspondiente a la disposición de conductores de conexión según el presente invento;
La figura 7 muestra una sección tridimensional de la disposición de circuito según el presente invento.
La figura 1 muestra una representación esquemática de un rectificador de onda media. La construcción típica según el estado de la técnica está compuesta por un circuito intermedio con un condensador 1 con conexión positiva 2 y negativa 3, así como conmutadores de potencia 4. Estos conmutadores de potencia pueden estar realizados como MOSFET o IGBT. En caso de una realización con IGBT, es necesario agregar diodos de rueda libre 5 adicionales. La conexión de corriente alterna se designa con el número 6. La flecha 7 simboliza el flujo de la corriente desde la línea positiva a la negativa durante un proceso de conmutación y la zona sombreada, la superficie rodeada por corriente 8. El tamaño de la zona rodeada por corriente es una magnitud directa de las inductancias parásitas, gráficamente forma el perfil de una bobina con devanado.
La figura 2 ilustra el caso real de una disposición de circuito según la figura 1 en la que los conmutadores de potencia primeros y segundos están realizados cada uno como varios transistores de potencia conectados en paralelo. En este caso, la zona sombreada 8 simboliza la superficie máxima rodeada por corriente. Aquí se muestra que las superficies y las inductancias correspondientes de cada uno de los transistores de potencia son diferentes.
La figura 3 muestra el estado de la técnica de la realización del sustrato de un rectificador de onda media. En aras de la claridad, no se han tenido en cuenta las conexiones auxiliares, como son los emisores puerta, base y auxiliar. Sobre un sustrato cerámico 9 están dispuestas las superficies 12 chapadas en cobre de las conexiones positiva 11, negativa 10 y de corriente alterna 12. Sobre la superficie de la línea positiva se encuentran los primeros transistores de potencia 13, que conforman un primer conmutador de potencia, y un diodo de rueda libre 14. Los emisores de los transistores de potencia están unidos a la superficie 12 chapada en cobre de la conexión de corriente alterna por medio de alambres de unión 15. Sobre esta superficie están dispuestos los segundos transistores de potencia, así como un diodo de rueda libre. Estos segundos transistores de potencia están unidos con la superficie 10 chapada en cobre de la conexión negativa mediante alambres de unión. Los conductores de conexión de corriente alterna 18, de la línea positiva 17 y de la línea negativa 16 que conectan con el circuito intermedio están dispuestos igualmente sobre las superficies chapadas en cobre correspondientes a su polaridad. Resulta común en esta clase de disposiciones de circuito según el estado de la técnica una colocación muy próxima de los conductores de conexión positivo y negativo, al menos hasta una cierta distancia por encima del sustrato. La flecha 7 indica también la superficie máxima rodeada por corriente. Esta superficie determina la inductancia parásita de la disposición de circuito. Con este tipo de disposiciones de circuito se consiguen en el plano del sustrato unas inductancias típicas de entre 20 y 50 nH.
La figura 4 muestra una sección de la disposición de circuito según la solución presentada por el invento en la que los conductores de conexión forman parte integral de la disposición con el objetivo de lograr inductancias mínimas en la zona del sustrato. En este caso, también se han obviado las conexiones auxiliares necesarias para no perjudicar la claridad de la exposición. Sobre el sustrato 9 están dispuestas, según el estado de la técnica, superficies chapadas en cobre correspondientes a la conexión de corriente alterna 11, la línea positiva 12 y la línea negativa 10. La idea del presente invento se compone de la combinación de dos características.
En primer lugar, para obtener una inductancia parásita mínima los primeros transistores de potencia 13 (por ejemplo, MOSFET) deben estar dispuestos lo más próximos posible a los segundos transistores de potencia 19 y, además, los primeros y segundos transistores de potencia deben estar en serie.
En segundo lugar, los conductores de conexión de la línea positiva 20 y negativa 21 se incluyen en la conducción de la corriente realizados en bandas. Para describirlos, los dos conductores de conexión se han desmembrado en secciones (representadas en la figura 6).
La sección "A" se extiende desde la conexión con el circuito intermedio hasta cerca de la superficie del sustrato. La sección "B" discurre paralela a la superficie del sustrato y la sección "C" está conectada a la zona que se extiende en paralelo y representa el contacto normalmente perpendicular con la superficie chapada en cobre correspondiente de la superficie del sustrato. Como mínimo se configura de este modo uno de los conductores de conexión de corriente continua. La sección B presenta las características determinantes de la idea del presente invento, pues no sólo está dispuesta como banda en paralelo a la superficie del sustrato, sino que también presenta en cada zona comprendida entre los transistores primeros y segundos dispuestos en serie como mínimo un nervio que discurre paralelo a aquéllos. Estos nervios discurren hacia abajo hasta la superficie del sustrato y están separados de las superficies chapadas en cobre de los otros tipos de conductores únicamente por una fina capa de aislamiento.
El conductor de conexión de la línea positiva 20 está dispuesto en paralelo al conductor de conexión de la línea negativa 21 en la sección "A" y está separado de aquél en dicha zona únicamente por una capa de aislamiento. De la sección "B" sólo están dibujados los nervios 23, no se ha dibujado la pieza en forma de banda que se extiende por encima de dichos nervios ni la pieza que une los nervios. En la zona sombreada los nervios paralelos están separados de la superficie del sustrato y de las superficies de corriente alterna 11 y de línea negativa 10 chapadas en cobre, allí ubicadas por medio de una fina capa de aislamiento. En la zona dibujada como superficie los nervios están unidos con el chapado de cobre por unión o liga de sustancias. De forma análoga, esto también se aplica al conductor de conexión de corriente alterna. La flecha 7 también simboliza aquí la superficie máxima por la que fluye la corriente. Esta superficie por la que fluye la corriente queda minimizada al nivel del sustrato gracias a la disposición aquí descrita. Además, debido a la simetría de dicha disposición, todos los transistores de potencia reciben la misma carga de corriente y la misma inductancia parásita.
Con esta clase de disposiciones de circuito, pueden alcanzarse al nivel del sustrato inductancias del orden de 1 nH o menores.
El conductor de conexión de corriente alterna 22 está realizado de igual modo que el conductor de conexión de línea positiva 20, es decir, en forma de banda y con nervios que discurren hacia abajo hasta la cerámica de unión de cobre directa.
La figura 5 muestra un plano perpendicular al sustrato 9 definido por los conductores de conexión según el estado de la técnica. Sobre este sustrato 9 están dispuestas las superficies chapadas en cobre de la línea positiva 12, la línea negativa 10 y la conexión de corriente alterna 11. Sobre la superficie de la línea positiva 12 se encuentra un primer transistor de potencia 13. Un segundo transistor de potencia 19 se encuentra sobre la superficie de corriente alterna 11. El emisor del primer transistor de potencia 13 está unido a la superficie chapada en cobre 11 de la conexión de corriente alterna mediante alambres de unión 15. El emisor del segundo transistor de potencia también está unido a la superficie chapada en cobre de la línea negativa 10 mediante alambres de unión 15. La superficie 24 rodeada por corriente en este plano se extiende por debajo de los conductores de conexión de la línea positiva hasta la superficie del sustrato, es decir, en la zona de las uniones de enlace hasta
éstos.
La figura 6 muestra la idea del invento también en un plano perpendicular al sustrato 9 definido por los conductores de conexión. También se representan las tres secciones "A", "B" y "C" de un conductor de conexión. Mediante los nervios 23 del presente invento, que discurren hacia abajo hasta la superficie del sustrato, por debajo de la pieza en forma de banda del conductor de conexión positivo, esta zona queda libre de corriente circundante. El flujo de la corriente hacia la superficie 12 chapada en cobre se produce directamente por encima del sustrato, y la corriente siguiente hacia el conductor de conexión negativo tiene lugar en el sustrato o en las secciones con uniones de enlace a través de éstas. Con ello se obtienen tres superficies significativas rodeadas por corriente: la zona 26 comprendida entre el conductor de conexión positivo y negativo, así como las zonas 25 limitadas por encima por los alambres de unión y por debajo por la cara inferior de los nervios 23 según el presente invento. La comparación con la figura 5 desvela claramente la reducción de la superficie rodeada por corriente y, con ello, la reducción de las inductancias parásitas de la disposición de circuito según el presente invento. Para obtener una disposición de circuito con una inductancia baja completa, los condensadores del circuito intermedio deben estar dispuestos directamente en los conductores de corriente continua.
La figura 7 muestra un bosquejo tridimensional de una sección de la idea del presente invento, en el cual se representa también un primer transistor de potencia 13 y un segundo transistor de potencia 19. De nuevo en esta figura no aparecen dibujadas ninguna de las conexiones auxiliares ni la pieza cerrada en forma de banda de los conductores de conexión, la cual se encuentra sobre el sustrato por encima de los nervios y, en caso necesario, sólo se interrumpe para hacer atravesar conductores de conexión para las conexiones auxiliares. Estos nervios 23 del conductor de conexión de la línea positiva 12, de la línea negativa 10 y de la corriente alterna 11, además de su función de mantener al mínimo las inductancias, pueden servir como elemento de transmisión de la presión en construcciones de contacto por presión. Cada uno de los conductores de conexión mencionados entra en contacto directo, a través de los nervios, con la superficie chapada en cobre que le corresponde y puede funcionar en construcciones de contacto por presión tanto como contacto de presión de las propias conexiones como contacto de presión térmico del sustrato con un cuerpo refrigerante. La función de contacto de presión térmico puede realizarla cualquier nervio de un conductor de conexión, incluso sobre las superficies chapadas en cobre que no le corresponden, ya que éste sólo está separado de aquélla a través de una capa aislante, normalmente consistente en una lámina
plástica.

Claims (5)

1. Disposición de circuito de baja inductancia parásita consistente en un sustrato aislado eléctricamente (9) sobre el que se encuentran vías de unión metálicas aisladas entre sí, sobre las que hay dispuestos conmutadores de potencia primeros y segundos conectados en serie, los cuales constan de varios transistores de potencia primeros (13) y segundos (19) conectados en paralelo así como de conductores de conexión de corriente continua (20, 21) y alterna (22), estando los transistores de potencia primeros (13) y segundos (19) dispuestos muy próximos entre sí y en serie, estando los conductores de conexión de corriente continua (20, 21) dispuestos en una primera sección en forma de banda, muy próximos entre sí y en paralelo hasta un punto cercano a la superficie del sustrato (9) o en contacto con ésta, y presentando al menos uno de los conductores de conexión (20) una segunda sección en forma de banda en paralelo a la superficie del sustrato (9) con nervios (23) situados en ella, la disposición caracterizada por el hecho de que dichos nervios (23) están separados parcialmente del sustrato únicamente por una capa aislante y presentan como mínimo un punto de contacto (12) con la superficie del sustrato (9).
2. Disposición de circuito según las reivindicaciones 1 y 3 caracterizada por el hecho de que los nervios (23) están dispuestos entre los transistores de potencia (13, 19) y al menos uno de los conductores de conexión de corriente continua (20) está configurado como elemento transmisor de la presión indicado para una construcción de contacto por presión del
módulo.
3. Disposición de circuito según la reivindicación 1 o 4 caracterizada por el hecho de que los conmutadores de potencia primeros y segundos están colocados simétricamente con respecto al eje medio del sustrato por medio de dos series de transistores de potencia.
4. Disposición de circuito según una de las reivindicaciones de la 1 a la 5 caracterizada por el hecho de que los transistores de potencia son IGBT o MOSFET.
5. Disposición de circuito según una de las reivindicaciones de la 1 a la 5 caracterizada por el hecho de que, además de los transistores, los conmutadores de potencia también comprenden uno o varios diodos de rueda libre, los cuales están dispuestos en serie con sus transistores de potencia correspondientes.
ES01115975T 2000-08-01 2001-06-30 Disposicion de circuito de baja inductancia. Expired - Lifetime ES2270928T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10037533A DE10037533C1 (de) 2000-08-01 2000-08-01 Induktivitätsarme Schaltungsanordnung
DE10037533 2000-08-01

Publications (1)

Publication Number Publication Date
ES2270928T3 true ES2270928T3 (es) 2007-04-16

Family

ID=7650997

Family Applications (1)

Application Number Title Priority Date Filing Date
ES01115975T Expired - Lifetime ES2270928T3 (es) 2000-08-01 2001-06-30 Disposicion de circuito de baja inductancia.

Country Status (9)

Country Link
US (1) US6381161B2 (es)
EP (1) EP1178595B1 (es)
JP (1) JP3796529B2 (es)
CN (1) CN100397769C (es)
AT (1) ATE339798T1 (es)
DE (2) DE10037533C1 (es)
DK (1) DK1178595T3 (es)
ES (1) ES2270928T3 (es)
PT (1) PT1178595E (es)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110100B4 (de) * 2001-03-02 2008-03-13 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung für einen Treiber für Leistungsableitermodule
DE10127947C1 (de) * 2001-08-22 2002-10-17 Semikron Elektronik Gmbh Schaltungsanordnung
DE10141114C1 (de) 2001-06-08 2002-11-21 Semikron Elektronik Gmbh Schaltungsanordnung
JP3862980B2 (ja) * 2001-08-23 2006-12-27 Ｔｄｋ株式会社 整流回路及びこれを備えるスイッチング電源装置
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE10344633A1 (de) * 2003-09-25 2005-06-09 Robert Bosch Gmbh Umrichter für eine elektrische Maschine, insbesondere für einen Starter oder einen Starter-Generator für ein Kraftfahrzeug
DE102004037078A1 (de) * 2004-07-30 2006-03-23 Siemens Ag Planare Verbindungstechnik für Stromführung im Fehlerfall
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
DE102004059313B3 (de) * 2004-12-09 2006-05-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
DE102006039975B4 (de) * 2006-08-25 2012-01-12 Semikron Elektronik Gmbh & Co. Kg Niederinduktives Leistungshalbleitermodul für stromeingeprägte Leistungsschaltungen
DE112009001638B4 (de) 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul
US8622754B2 (en) * 2011-07-31 2014-01-07 General Electric Company Flexible power connector
US8637964B2 (en) * 2011-10-26 2014-01-28 Infineon Technologies Ag Low stray inductance power module
JP5876970B2 (ja) * 2012-06-19 2016-03-02 アーベーベー・テクノロジー・アーゲー 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
CN103022022A (zh) * 2012-12-25 2013-04-03 浙江大学 一种低寄生电感的igbt功率模块
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
DE102013104522B3 (de) * 2013-05-03 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
DE102014102018B3 (de) * 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE102016102744B4 (de) * 2015-11-12 2017-11-16 Infineon Technologies Ag Leistungshalbleiteranordnung mit einer Mehrzahl von Leistungshalbleiter-Schaltelementen und verringerter Induktivitätsasymmetrie und Verwendung derselben
DE102022209806A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatorbauelement und Bauteilanordnung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5537074A (en) * 1993-08-24 1996-07-16 Iversen; Arthur H. Power semiconductor packaging
DE4130160A1 (de) * 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
DE59304797D1 (de) * 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
EP0609528A1 (en) * 1993-02-01 1994-08-10 Motorola, Inc. Low inductance semiconductor package
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
US5550436A (en) * 1994-09-01 1996-08-27 International Rectifier Corporation MOS gate driver integrated circuit for ballast circuits
DE59509057D1 (de) * 1994-11-07 2001-04-05 Eupec Gmbh & Co Kg Brücken-Modul
US5773320A (en) * 1995-11-13 1998-06-30 Asea Brown Boveri Ag Method for producing a power semiconductor module
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
KR100433350B1 (ko) * 1996-07-22 2004-05-27 하이드로 케벡 Dc전압을 ac전압으로 변환하기 위한 저부유 상호접속 인덕턴스 전력변환모듈과 전력변환모듈의 조합 및 전력변환방법
DE19630173C2 (de) * 1996-07-26 2001-02-08 Semikron Elektronik Gmbh Leistungsmodul mit Halbleiterbauelementen
DE19826731C2 (de) * 1998-06-16 2000-10-26 Gruendl & Hoffmann Halbbrückenbaugruppe

Also Published As

Publication number Publication date
CN100397769C (zh) 2008-06-25
EP1178595B1 (de) 2006-09-13
EP1178595A2 (de) 2002-02-06
US20020018353A1 (en) 2002-02-14
DE50110990D1 (de) 2006-10-26
JP3796529B2 (ja) 2006-07-12
JP2002151691A (ja) 2002-05-24
ATE339798T1 (de) 2006-10-15
DE10037533C1 (de) 2002-01-31
PT1178595E (pt) 2007-01-31
US6381161B2 (en) 2002-04-30
EP1178595A3 (de) 2006-02-22
CN1336689A (zh) 2002-02-20
DK1178595T3 (da) 2007-01-08

Similar Documents

Publication Publication Date Title
ES2270928T3 (es) Disposicion de circuito de baja inductancia.
CN107155372B (zh) 半桥功率半导体模块及其制造方法
US5705848A (en) Power semiconductor module having a plurality of submodules
ES2762998T3 (es) Disposición de barras conductoras
JP6421049B2 (ja) 低インダクタンス構成のモジュール内部負荷と補助接続装置を備えるパワー半導体モジュール
JP3268081B2 (ja) 電力用半導体モジュール
US20150222201A1 (en) Dual-element power module and three-level power converter using the same
JP5763026B2 (ja) 半導体装置
WO2015121899A1 (ja) 電力用半導体モジュール
JP2004080993A (ja) パワー半導体モジュールのための低インダクタンスの回路装置
US20200118986A1 (en) Semiconductor equipment
JPWO2013002249A1 (ja) 半導体モジュール
JP2020098921A (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
CN108140640B (zh) 半导体装置及具备该半导体装置的半导体模块
US10074597B2 (en) Interdigit device on leadframe for evenly distributed current flow
US20110284924A1 (en) Semiconductor device, semiconductor unit, and power semiconductor device
ES2793959T3 (es) Dispositivo de interconexión eléctrica de al menos un componente electrónico con una alimentación eléctrica que comprende medios para reducir una inductancia de circuito cerrado entre un primer y un segundo terminal
JP2013118336A (ja) 半導体装置
CN109417051A (zh) 具有鲁棒性的低电感功率模块封装
CN114846600A (zh) 具有改进的电气特性和热特性的功率模块
JP2015092609A5 (es)
US10325827B2 (en) Semiconductor device
ES2773479T3 (es) Sistema que comprende al menos un módulo de potencia que comprende al menos un chip de potencia que se refrigera con una barra colectora refrigerada por líquido
JP2018186302A (ja) 半導体装置およびそれを備える半導体モジュール
JP2021114893A (ja) 電子回路ユニット