JP2002151691A - 低インダクタンスの回路装置 - Google Patents

低インダクタンスの回路装置

Info

Publication number
JP2002151691A
JP2002151691A JP2001226095A JP2001226095A JP2002151691A JP 2002151691 A JP2002151691 A JP 2002151691A JP 2001226095 A JP2001226095 A JP 2001226095A JP 2001226095 A JP2001226095 A JP 2001226095A JP 2002151691 A JP2002151691 A JP 2002151691A
Authority
JP
Japan
Prior art keywords
substrate
connection
power
circuit device
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001226095A
Other languages
English (en)
Other versions
JP3796529B2 (ja
Inventor
Paul Mourick
モウリック パウル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2002151691A publication Critical patent/JP2002151691A/ja
Application granted granted Critical
Publication of JP3796529B2 publication Critical patent/JP3796529B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Inverter Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Electronic Switches (AREA)
  • Networks Using Active Elements (AREA)
  • Rectifiers (AREA)

Abstract

(57)【要約】 【課題】 回路装置の寄生インダクタンスを接続ライン
の領域においても電気的に絶縁されている基板上に構成
されている半導体デバイスの領域においてもこの装置の
全インダクタンスが１ｎＨの大きさ又はそれよりも小さ
くなるように最適化する。 【解決手段】 それぞれの第１パワートランジスタ（１
３）及び第２パワートランジスタ（１９）が狭い間隔で
隣り合って且つ一列に配設されていて、直流接続導体が
第１の部分にてバンド状で狭い間隔で隣り合って且つ基
板表面（９）の近くまで平行に又は基板表面に接触する
ように配設されていて、少なくとも１つの直流接続導体
が、基板表面に対して平行であり且つバー（２３）が配
設されている第２のバンド状の部分を有し、これらのバ
ーが部分的に絶縁層によってのみ基板から離されてい
て、基板表面との少なくとも１つの接触位置（１２）を
有すること。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１の前提部
分に記載した、特にパワークラスの変換器の形式におけ
る回路装置に関し、この回路装置はその実施において圧
力接触構造体にも適している。パワークラスの変換器の
ためには、迅速で且つ低損失でスイッチングする半導体
スイッチが有利とされている。それにより、ＭＯＳＦＥ
Ｔ、または絶縁ゲートバイポーラトランジスタ（ＩＧＢ
Ｔ）及びそれに対して逆並列に接続されるフリーホイー
リングダイオードを有する回路装置が特に適している。
この種の回路装置及びそれにより構成されている変換器
は、特にターンオフ過程における電圧のスパイクの発生
を回避するために低誘導性で設計される必要がある。こ
のことは、回路装置の中間回路、回路装置の接続導体、
並びに回路装置の基板表面における漏れインダクタンス
が小さくなくてはならないことを意味する。２０ｎＨの
領域の漏れインダクタンスは低電圧ＭＯＳＦＥＴにおい
て電圧のスパイクを導き、この電圧のスパイクは半導体
スイッチを破壊し得る。
【０００２】
【従来の技術】従来技術には、寄生インダクタンスを減
少するために個々の構成上の措置を有する個別スイッチ
及びパワー半導体モジュールが含まれ、これらは、例え
ば、ＥＰＯ特許出願公開第０２７７５４６号公報(EP027
7546A1)、ドイツ特許出願公開第３９３７０４５号公報
(DE3937045A1)、またはＥＰＯ特許出願公開第０６０９
５２８号公報(EP0609528A1)から知られている。
【０００３】ＥＰＯ特許出願公開第０２７７５４６号公
報(EP0277546A1)では、個別スイッチのために、直流リ
ードにおける寄生インダクタンスを低減するための方法
が記載されている。ここでは、両方の直流リードが狭い
間隔で隣り合っていて、少なくとも部分的に互いに平行
に配設されている。これは、狭い間隔で隣り合って配設
されているリードの領域において電流の流れで取り囲ま
れる面を小さくし、それによりこのリード部分のインダ
クタンスを少なくするというものである。
【０００４】ドイツ特許出願公開第３９３７０４５号公
報(DE3937045A1)では、ハーフブリッジのために、直流
リードにおける寄生インダクタンスを低減するための方
法が記載されている。ここでは、プラスリードとマイナ
スリードとの間に交流リードを有し、両方の直流リード
が狭い間隔で隣り合っていて、少なくとも部分的に互い
に平行に配設されている。これは、同様に、狭い間隔で
隣り合って配設されているリードの領域において電流の
流れで取り囲まれる面を小さくし、それによりこのリー
ド部分のインダクタンスを比較的少なくするというもの
である。
【０００５】ＥＰＯ特許出願公開第０６０９５２８号公
報(EP0609528A1)では、同様に、個別スイッチのため
に、平行に且つ狭い間隔で隣り合う直流リードにおける
寄生インダクタンスを低減するための方法が記載されて
いる。ここでは追加的に半導体デバイスが基板上にて対
称に配設されている。
【０００６】また、従来技術には、例えばドイツ特許出
願公開第１９６３０１７３号公報(DE19630173A1)並びに
ドイツ特許出願公開第５９３０６３８７号公報(DE59306
387A1)に記載されているように、圧力接触技術（プレッ
シャーコンタクト技術）を用いたパワー半導体モジュー
ルが含まれる。この種のパワー半導体モジュールはセラ
ミック基板を有し、このセラミック基板上には接触面が
設けられていて、この接触面上に半導体デバイスが配設
されている。これらの半導体デバイスは、ロウ付けによ
り接触面と接合されていて、他の半導体デバイスへのボ
ンディング接続部、または、第１接触面に対して絶縁さ
れていて基板上に設けられている他の第２接触面へのボ
ンディング接続部を有する。ここで圧力接触とは、２つ
の異なる種類の接触に関連している。一方では、対応す
る基板の接触面に対する接続導体の電気的な接触であ
り、他方では、冷却体に対する基板ないしは全モジュー
ルの熱的な接触である。この種の接触では、例えば、圧
力を伝達し且つプラスチック等の合成物質から成る要素
が使用され、これらの要素は、電気的並びに熱的に確実
な接触を形成するために、外部からモジュールに作用す
る圧力を接続要素及び／又は基板に加える。
【０００７】低誘導性の回路装置の従来技術に分類し得
るこれらの全ての発明は、全システムの部分領域、即ち
中間回路−インバータの部分領域においてのみ寄生イン
ダクタンスをある程度減少させるという点で共通してい
る。それによりこの全システムの全インダクタンスのた
めに達成可能な値は現在では良くても２０ｎＨ以上であ
る。
【０００８】ＥＰＯ特許出願公開第０２７７５４６号公
報(EP0277546A1)では、個別スイッチを形成するトラン
ジスタが狭い間隔で互いに隣り合っているが、電流は、
異なる経路、中でも異なる長さの経路で回路装置を通じ
て流れている。その結果、電流の流れにより取り囲まれ
る異なる面、並びに様々なパワー経路のために異なるイ
ンダクタンスが得られることになる。この種の個別スイ
ッチを用いたハーフブリッジの構成では、そのために必
要不可欠な外部の回路が原因で決して低誘導性とは成り
得ない。これは、特性の総和として、全システムの寄生
インダクタンス、即ち中間回路−インバータの寄生イン
ダクタンスをある程度は低減させるが、それにより寄生
インダクタンスの最小化に対する全ての要求が満たされ
ることはない。
【０００９】ドイツ特許出願公開第３９３７０４５号公
報(DE3937045A1)では、寄生インダクタンスを最小にす
るという目的が２つの根本的な原因により達成されな
い。第１に、ここでは交流接続導体が両方の直流接続導
体の間に配設されているので、直流接続導体が最小の間
隔で互いに配設されているわけではない。それにより、
直流接続導体の領域にて電流の流れで取り囲まれる面は
最小ではなく、従ってこの領域のためのインダクタンス
も最小ではない。第２に、第１及び第２パワースイッチ
のパワートランジスタが相対的に互いに離れて配設され
ていて、これは同様に寄生インダクタンスを高めてしま
う。
【００１０】
【発明が解決しようとする課題】本発明の基礎を成す課
題は、回路装置の寄生インダクタンスを、接続ラインの
領域においても、電気的に絶縁されている基板上に構成
されている半導体デバイスの領域においても、この装置
の全インダクタンスが１ｎＨの大きさ、または、それよ
りも小さい、即ち、少なくとも従来技術における大きさ
よりも小さくなるように最適化することである。
【００１１】
【課題を解決するための手段】前記課題は、中間回路の
プラス接続部からマイナス接続部までにおいて、全回路
装置における電流の流れで取り囲まれる面が、回路装置
の全体として以下の措置により最小限に抑えられること
により解決される： ・ 第１及び第２パワースイッチが基板上にて狭い間隔
で隣り合って配設されている。 ・ 第１及び第２パワースイッチが一列に設けられてい
て、それにより出来る限り短く互いに接続されている。 ・ 第１及び第２パワースイッチを形成するパワートラ
ンジスタ、並びに場合により必要とされるフリーホイー
リングダイオードが同様に狭い間隔で隣り合って直列に
設けられている。 ・ プラス接続部及びマイナス接続部の接続ラインがバ
ンド（ストラップ）として実施されている。 ・ プラス接続部及びマイナス接続部の接続ラインが基
板の近くまでのそれらの経過にて平行に配設されてい
る。 ・ プラス接続部及びマイナス接続部の接続ラインが絶
縁層によってのみ離されて狭い間隔で隣り合っている。 ・ 両方の直流接続部の少なくとも１つの直流接続部の
接続バンドの部分が基板の近くで基板に対して平行に配
設されていて、出来るだけ小さな間隔でパワートランジ
スタの上方に設けられている。 ・ 少なくとも１つの直流接続部において基板に対して
平行に設けられたそれぞれの部分にバーが設けられてい
る。これらのバーが、パワースイッチのパワートランジ
スタ間の領域にて下方へとベースプレート上にまで達
し、このベースプレートから絶縁のために必要不可欠な
層によってのみ離されている。 ・ これらのバーが、記載の装置により、冷却体上にお
ける基板の圧力接触部としても用いられる。それによ
り、これらのバーが少なくとも部分的に従来技術の圧力
要素を補うことが可能である。
【００１２】これらの措置により、基板平面において
も、基板に対して垂直であり接続ラインによって定義さ
れる全ての平面においても、インダクタンスが最低限に
抑えられる。
【００１３】
【発明の実施の形態】次に、図１〜７に関する実施形態
に基づいて本発明を更に詳細に説明する。特別な構成が
図１〜７に示されている。
【００１４】図１にはハーフブリッジが図示されてい
る。従来技術によるこの典型的な構成は、プラス接続部
（２）とマイナス接続部（３）を有するコンデンサ
（１）を用いた中間回路、並びにパワースイッチ（４）
から成る。これらのパワースイッチはＭＯＳＦＥＴまた
はＩＧＢＴとして実現され得る。ＩＧＢＴを用いて実現
化する場合には追加的にフリーホイーリングダイオード
（５）が必要不可欠である。交流接続部は符号（６）で
示されている。矢印（７）は転流過程中におけるプラス
からマイナスへの電流の流れを表し、線影の付けられた
領域は、その際に電流の流れで取り囲まれる面（８）を
示している。電流の流れで取り囲まれた面の大きさは、
発生する寄生インダクタンスのための直接的な尺度であ
り、この大きさは具体的には１つの巻線を有する１つの
コイルの横断面を形成する。
【００１５】図２には図１による回路装置の現実的なケ
ースが示されていて、ここでは第１及び第２パワースイ
ッチが並列に接続されている複数のパワートランジスタ
によってそれぞれ実現されている。この場合、線影の付
けられた領域（８）は、電流の流れにより取り囲まれる
最大の面を表している。ここでは、それらの面が異な
り、それにより、対応するインダクタンスがそれぞれの
パワートランジスタのために異なっていることが見て取
れる。
【００１６】図３ではハーフブリッジの基板の実現化の
従来技術が示されている。ここでは図面の見易さのため
に、ゲートエミッタ、ベースエミッタ、または補助エミ
ッタのような補助接続部は考慮されていない。セラミッ
ク基板（９）上には、プラス接続部（１１）、マイナス
接続部（１０）、並びに交流接続部（１２）のために銅
コーティングされている面が配設されている。この場
合、プラス面上には、第１パワースイッチを実現する第
１パワートランジスタ（１３）、並びにフリーホイーリ
ングダイオード（１４）が設けられている。パワートラ
ンジスタ（１３）のエミッタは、ボンディングワイヤ
（１５）を用いて、銅コーティングされている交流接続
部の面（１２）と接続されている。この面上には、第２
パワートランジスタ、並びに同様にフリーホイーリング
ダイオードが配設されている。これらの第２パワートラ
ンジスタ（１９）は、ボンディングワイヤを用いて、銅
コーティングされているマイナス接続部の面（１０）と
接続されている。中間回路に通じるプラス接続導体（１
７）、マイナス接続導体（１６）、並びに交流接続導体
（１８）は、同様にそれらの極性に対応して銅コーティ
ングされている面上に配設されている。従来技術による
この種の装置における典型的なこととして、プラス接続
導体及びマイナス接続導体が基板の上方にて少なくとも
僅かな間隔に至るまで狭い間隔で隣り合って配置されて
いることが挙げられる。ここで矢印（７）は同様に電流
の流れにより取り囲まれる最大の面を特徴付けている。
この面はこの回路装置の寄生インダクタンスを決定す
る。この種の回路装置では基板の平面に関して典型的な
インダクタンスは２０ｎＨ〜５０ｎＨの領域に達する。
【００１７】図４には回路装置における本発明の解決策
の一部分が示されていて、ここで接続導体は、基板の領
域にて最小のインダクタンスを達成するために統合され
た装置の構成要素である。ここでは図面を見易さのため
に同様に必要不可欠な補助接続部が省略されている。基
板（９）上には、従来技術に従い、プラス接続部（１
２）、マイナス接続部（１０）並びに交流接続部（１
１）のために銅コーティングされている面が配設されて
いる。本発明の思想は、２つの特徴の組み合わせにあ
る。
【００１８】第１に、最小の寄生インダクタンスのため
に、第１パワートランジスタ（１３）（例えばＭＯＳＦ
ＥＴ）が第２パワートランジスタ（１９）に出来るだけ
狭い間隔で隣り合うように配設されていて、これらの第
１及び第２パワートランジスタが直列に配設されている
必要がある。
【００１９】第２に、プラス接続ライン（２０）及びマ
イナス接続ライン（２１）がバンド状（帯状）に実施さ
れていて電流ガイドに取り入れられている。説明のため
にこれらの２つの接続ラインを（図６に示されているよ
うに）以下に記す複数の部分に分割する。
【００２０】部分「Ａ」は中間回路接続部から基板表面
の近くまで達している。部分「Ｂ」は基板表面に対して
平行に延びている。部分「Ｃ」は、前記の平行に延びる
領域に接続し、基板表面の銅コーティングされている対
応面への典型的には垂直な接触部を示している。両方の
直流接続ラインのうちの少なくとも１つは前記のように
実施されている。部分Ｂは、基板表面に対して平行にバ
ンド（ストラップ）として配設されているだけではな
く、直列に配設されている第１及び第２パワートランジ
スタ間の各領域にてこれらの第１及び第２パワートラン
ジスタに対して平行に延びる少なくとも１つのバーを有
することによって、この部分Ｂは本発明の思想にとって
決定的な特徴を有する。これらのバーは下方へと基板表
面上にまで達し、銅コーティングされている他のそれぞ
れのパワータイプの面から薄い絶縁層によってのみ離さ
れている。
【００２１】プラス接続ライン（２０）は部分「Ａ」内
でマイナス接続ライン（２１）に対して平行に配設され
ていて、この領域にてマイナス接続ライン（２１）から
絶縁層によってのみ離されている。部分「Ｂ」からはバ
ー（２３）だけが示されていて、バーの上方に延びてバ
ーを接続するバンド状の部分は示されていない。これら
の平行のバーは、線影の領域にて、基板の表面から、並
びに、基板に位置付けられている銅コーティングされた
マイナス面（１０）及び交流面（１１）から、薄い絶縁
層により離されている。塗り潰されて平面的に示されて
いる領域においてバーは材料結合または材料拘束されて
銅コーティングと接合されている。このことは、対応し
て交流接続ラインにも適用されている。ここで矢印
（７）は同様に電流の流れにより取り囲まれる最大の面
を表している。基板の平面に関して電流の流れで取り囲
まれる面は、この装置により最小限に抑えられている。
更に、全パワートランジスタのためのこの装置の対称性
により、均等な電流負荷と同じ寄生インダクタンスが得
られる。
【００２２】この種の回路装置により、基板の平面に関
してインダクタンスは１ｎＨ以下の大きさに達する。
【００２３】同様に交流接続ライン（２２）は、プラス
接続ライン（２０）のように、即ちバンド状でバーを用
いて下方へとＤＣＢセラミック上にまで達するように実
現されている。
【００２４】図５には、従来技術に従い、基板（９）に
対して垂直であり接続ラインによって定義されている平
面が示されている。この基板（９）上には、プラス接続
部（１２）、マイナス接続部（１０）、並びに交流接続
部（１１）のために銅コーティングされている面が配設
されている。ここでプラス面（１２）上には第１パワー
トランジスタ（１３）が設けられている。第２パワート
ランジスタ（１９）は交流面（１１）上に設けられてい
る。第１パワートランジスタ（１３）のエミッタは、ボ
ンディングワイヤ（１５）を用いて、銅コーティングさ
れている交流接続部の面（１１）と接続されている。第
２パワートランジスタ（１９）のエミッタは、同様にボ
ンディングワイヤ（１５）を用いて、銅コーティングさ
れているマイナス接続部の面（１０）と接続されてい
る。この平面内において電流の流れにより取り囲まれる
面（２４）は、プラス接続導体の下方にて基板の表面に
まで、ないしは、ボンディング接続部の領域にてこれら
のボンディング接続部にまで延びている。
【００２５】図６には、本発明による思想が、同様に、
基板（９）に対して垂直であり接続ラインによって定義
されている平面で示されている。ここで、接続ラインの
３つの部分「Ａ」「Ｂ」「Ｃ」が同様に示されている。
下方へと基板の表面にまで達する本発明のバー（２３）
により、プラス接続導体のバンド状部分の下方にて、こ
の領域は電流の流れにより取り囲まれないことになる。
銅コーティングされている面（１２）への電流の流れ
は、基板の上方にて直接的に起こり、マイナス接続導体
への他の電流の流れは、基板にて、即ちボンディング接
続部を有する部分にて、これらのボンディング接続部に
より起こる。それにより、電流の流れで取り囲まれる３
つの有意な面が得られる。即ち、マイナス接続ラインと
プラス接続ラインとの間の領域（２６）、並びに、上方
に向かってはボンディングワイヤにより画成されていて
且つ下方に向かっては本発明のバー（２３）の下側によ
り画成されている領域（２５）である。図５と比較する
と、電流の流れで取り囲まれる面が低減され、それによ
り本発明の回路装置の寄生インダクタンスが低減されて
いることが明白である。完全に低誘導性の回路装置を達
成するためには、中間回路コンデンサが直流リードに直
接的に配設される必要がある。
【００２６】図７には、本発明の思想の部分図が３次元
的に示されている。ここでは第１パワートランジスタ
（１３）並びに第２パワートランジスタ（１９）がそれ
ぞれ示されている。この部分図でも全ての補助接続部、
並びに接続ラインの閉じたバンド状部分は示されていな
い。接続ラインの閉じたバンド状部分は、基板の上方に
てバー上に設けられていて、補助接続部のために接続ラ
インを貫通して案内するために必要な場合には中断され
得る。プラス接続導体（１２）、マイナス接続導体（１
０）、並びに交流接続導体（１１）のバー（２３）は、
接続ライン内のインダクタンスを最小に保持するという
それらの課題に加えて追加的に、圧力接触される構造体
のために圧力を伝達する要素として用いられ得る。記述
した接続導体のそれぞれは、バーを介して、この接続導
体に割り当てられていて銅コーティングされている面に
対して直接的に接触し、圧力接触構造体において接続部
自体の電気的な圧力接触のためにも冷却体に対する基板
の熱的な圧力接触のためにも用いられる。接続導体の各
バーは、熱的な圧力接触の目的を、銅コーティングされ
ている面であるがこの接続導体に割り当てられていない
面に同様に施すことはなく、それは、接続導体が前記の
面から絶縁層、典型的にはプラスチックフォイル等の合
成物質フォイルによってのみ離されているからである。
【図面の簡単な説明】
【図１】従来技術に対応するハーフブリッジ並びに電流
の流れで取り囲まれているハーフブリッジの領域を示す
図である。
【図２】図１によるハーフブリッジを、複数のパワート
ランジスタ並びに電流の流れで取り囲まれるこの装置の
最大の領域を有する場合で示す図である。
【図３】従来技術による基板並びにハーフブリッジのパ
ワースイッチの構成、並びにこの装置内における電流の
流れで取り囲まれる最大の領域を示す図である。
【図４】本発明による回路装置の一部分を示す図であ
る。
【図５】従来技術による接続ラインにおいて電流の流れ
で取り囲まれる領域を示す図である。
【図６】接続ラインの本発明による装置において電流の
流れで取り囲まれる領域を示す図である。
【図７】本発明による回路装置の部分図を３次元的に示
す図である。
【符号の説明】
１ コンデンサ ２ プラス接続部 ３ マイナス接続部 ４ パワースイッチ ５ フリーホイーリングダイオード ６ 交流接続部 ７ 電流の流れ ８ 電流の流れで取り囲まれる面 ９ セラミック基板 １０ マイナス接続部 １１ プラス接続部（図４以降：交流接続部） １２ 交流接続部（図４以降：プラス接続部） １３ 第１パワートランジスタ １４ フリーホイーリングダイオード １５ ボンディングワイヤ １６ マイナス接続導体 １７ プラス接続導体 １８ 交流接続導体 １９ 第２パワートランジスタ ２０ プラス接続ライン ２１ マイナス接続ライン ２２ 交流接続ライン ２３ バー ２４ 電流の流れで取り囲まれる面 ２５ 上方に向かってはボンディングワイヤにより画
成されていて且つ下方に向かってはバーの下側により画
成されている領域 ２６ マイナス接続ラインとプラス接続ラインとの間
の領域 Ａ 接続ラインの一部分 Ｂ 接続ラインの一部分 Ｃ 接続ラインの一部分

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】電気的に絶縁性の基板（９）を有する、寄
    生インダクタンスの小さい回路装置であって、基板
    （９）上に設けられていて互いに絶縁されている金属性
    の接続経路と、平行に接続されている複数の第１パワー
    トランジスタ（１３）及び第２パワートランジスタ（１
    ９）からそれぞれ構成されていて接続経路上に設けられ
    て直列に接続されている第１及び第２パワースイッチ
    と、直流接続導体（２０、２１）及び交流接続導体（２
    ２）とを有する前記回路装置において、 それぞれの第１パワートランジスタ（１３）及び第２パ
    ワートランジスタ（１９）が、狭い間隔で隣り合って且
    つ一列に配設されていて、直流接続導体（２０、２１）
    が、第１の部分にてバンド状で狭い間隔で隣り合って且
    つ基板表面（９）の近くまで平行に又は基板表面（９）
    に接触するように配設されていて、少なくとも１つの直
    流接続導体（２０）が、基板表面（９）に対して平行で
    あり且つバー（２３）が配設されている第２のバンド状
    の部分を有し、これらのバー（２３）が、部分的に絶縁
    層によってのみ基板から離されていて、基板表面（９）
    との少なくとも１つの接触位置（１２）を有することを
    特徴とする回路装置。
  2. 【請求項２】バー（２３）が、パワートランジスタ（１
    ３、１９）の間に配設されていて、少なくとも１つの直
    流接続導体（２０）が、圧力接触されるモジュールの構
    造のために圧力を伝達する要素として形成されているこ
    とを特徴とする、請求項１に記載の回路装置。
  3. 【請求項３】第１及び第２パワースイッチが、２列のパ
    ワートランジスタにより基板の中心軸線に関して対称に
    位置付けられていることを特徴とする、請求項１に記載
    の回路装置。
  4. 【請求項４】パワートランジスタが、ＩＧＢＴまたはＭ
    ＯＳＦＥＴであることを特徴とする、請求項１〜３のい
    ずれか一項に記載の回路装置。
  5. 【請求項５】トランジスタの他に、１つの又は複数のフ
    リーホイーリングダイオードもパワースイッチを形成
    し、それぞれに付設されているパワートランジスタと一
    列に配設されていることを特徴とする、請求項１〜４の
    いずれか一項に記載の回路装置。
JP2001226095A 2000-08-01 2001-07-26 低インダクタンスの回路装置 Expired - Lifetime JP3796529B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10037533:2 2000-08-01
DE10037533A DE10037533C1 (de) 2000-08-01 2000-08-01 Induktivitätsarme Schaltungsanordnung

Publications (2)

Publication Number Publication Date
JP2002151691A true JP2002151691A (ja) 2002-05-24
JP3796529B2 JP3796529B2 (ja) 2006-07-12

Family

ID=7650997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001226095A Expired - Lifetime JP3796529B2 (ja) 2000-08-01 2001-07-26 低インダクタンスの回路装置

Country Status (9)

Country Link
US (1) US6381161B2 (ja)
EP (1) EP1178595B1 (ja)
JP (1) JP3796529B2 (ja)
CN (1) CN100397769C (ja)
AT (1) ATE339798T1 (ja)
DE (2) DE10037533C1 (ja)
DK (1) DK1178595T3 (ja)
ES (1) ES2270928T3 (ja)
PT (1) PT1178595E (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110100B4 (de) * 2001-03-02 2008-03-13 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung für einen Treiber für Leistungsableitermodule
DE10141114C1 (de) 2001-06-08 2002-11-21 Semikron Elektronik Gmbh Schaltungsanordnung
DE10127947C1 (de) * 2001-08-22 2002-10-17 Semikron Elektronik Gmbh Schaltungsanordnung
JP3862980B2 (ja) * 2001-08-23 2006-12-27 Ｔｄｋ株式会社 整流回路及びこれを備えるスイッチング電源装置
DE10237561C1 (de) 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE10344633A1 (de) * 2003-09-25 2005-06-09 Robert Bosch Gmbh Umrichter für eine elektrische Maschine, insbesondere für einen Starter oder einen Starter-Generator für ein Kraftfahrzeug
DE102004037078A1 (de) * 2004-07-30 2006-03-23 Siemens Ag Planare Verbindungstechnik für Stromführung im Fehlerfall
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
DE102004059313B3 (de) * 2004-12-09 2006-05-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
DE102006039975B4 (de) * 2006-08-25 2012-01-12 Semikron Elektronik Gmbh & Co. Kg Niederinduktives Leistungshalbleitermodul für stromeingeprägte Leistungsschaltungen
WO2010004802A1 (ja) 2008-07-10 2010-01-14 三菱電機株式会社 電力用半導体モジュール
US8622754B2 (en) * 2011-07-31 2014-01-07 General Electric Company Flexible power connector
US8637964B2 (en) * 2011-10-26 2014-01-28 Infineon Technologies Ag Low stray inductance power module
CN104380463B (zh) * 2012-06-19 2017-05-10 Abb 技术有限公司 用于将多个功率晶体管安装在其上的衬底和功率半导体模块
CN103022022A (zh) * 2012-12-25 2013-04-03 浙江大学 一种低寄生电感的igbt功率模块
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
DE102013104522B3 (de) * 2013-05-03 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
DE102014102018B3 (de) 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE102016102744B4 (de) * 2015-11-12 2017-11-16 Infineon Technologies Ag Leistungshalbleiteranordnung mit einer Mehrzahl von Leistungshalbleiter-Schaltelementen und verringerter Induktivitätsasymmetrie und Verwendung derselben
DE102022209806A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatorbauelement und Bauteilanordnung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5537074A (en) * 1993-08-24 1996-07-16 Iversen; Arthur H. Power semiconductor packaging
DE4130160A1 (de) * 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
DE59304797D1 (de) * 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
EP0609528A1 (en) * 1993-02-01 1994-08-10 Motorola, Inc. Low inductance semiconductor package
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
US5550436A (en) * 1994-09-01 1996-08-27 International Rectifier Corporation MOS gate driver integrated circuit for ballast circuits
EP0710983B1 (de) * 1994-11-07 2001-02-28 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Brücken-Modul
US5773320A (en) * 1995-11-13 1998-06-30 Asea Brown Boveri Ag Method for producing a power semiconductor module
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
AU3250397A (en) * 1996-07-22 1998-02-10 Hydro-Quebec Low stray interconnection inductance power converting module for converting a dc voltage into an ac voltage, and a method therefor
DE19630173C2 (de) * 1996-07-26 2001-02-08 Semikron Elektronik Gmbh Leistungsmodul mit Halbleiterbauelementen
DE19826731C2 (de) * 1998-06-16 2000-10-26 Gruendl & Hoffmann Halbbrückenbaugruppe

Also Published As

Publication number Publication date
EP1178595A3 (de) 2006-02-22
US20020018353A1 (en) 2002-02-14
JP3796529B2 (ja) 2006-07-12
DE50110990D1 (de) 2006-10-26
CN1336689A (zh) 2002-02-20
ATE339798T1 (de) 2006-10-15
EP1178595A2 (de) 2002-02-06
PT1178595E (pt) 2007-01-31
US6381161B2 (en) 2002-04-30
EP1178595B1 (de) 2006-09-13
DE10037533C1 (de) 2002-01-31
DK1178595T3 (da) 2007-01-08
ES2270928T3 (es) 2007-04-16
CN100397769C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
US7227259B2 (en) Low-inductance circuit arrangement for power semiconductor modules
JP3796529B2 (ja) 低インダクタンスの回路装置
KR100695031B1 (ko) 전자 반도체 모듈
US7701051B2 (en) Power semiconductor module
US8040707B2 (en) Power converter
US11398448B2 (en) Semiconductor module
JP3677519B2 (ja) 電力用半導体モジュール
JP7428018B2 (ja) 半導体モジュール
US10535577B2 (en) Semiconductor device
US11923266B2 (en) Semiconductor module circuit structure
JP7428017B2 (ja) 半導体モジュール
US11996344B2 (en) Semiconductor device
US11335660B2 (en) Semiconductor module
US11973065B2 (en) Semiconductor arrangements
US11935875B2 (en) Power module layout for symmetric switching and temperature sensing
JP4246040B2 (ja) 半導体装置の実装体
JP3644161B2 (ja) パワー半導体モジュール
JPH07221264A (ja) パワー半導体モジュール及びそれを用いたインバータ装置
JP4243043B2 (ja) 半導体モジュール
US20230197557A1 (en) Double-sided heat dissipation power semiconductor module and method of manufacturing the same
KR102434465B1 (ko) 플립-스택형 반도체 패키지 및 제조방법
EP4261878A1 (en) Multi-chip device with gate redistribution structure
JPH0878619A (ja) 電力用半導体装置
US20240186256A1 (en) Semiconductor device
US20230230940A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3796529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term