PT1178595E - Dispositivo de baixa indutância para circuito - Google Patents

Dispositivo de baixa indutância para circuito Download PDF

Info

Publication number
PT1178595E
PT1178595E PT01115975T PT01115975T PT1178595E PT 1178595 E PT1178595 E PT 1178595E PT 01115975 T PT01115975 T PT 01115975T PT 01115975 T PT01115975 T PT 01115975T PT 1178595 E PT1178595 E PT 1178595E
Authority
PT
Portugal
Prior art keywords
substrate
power
parallel
power transistors
transistors
Prior art date
Application number
PT01115975T
Other languages
English (en)
Inventor
Paul Dr Mourick
Original Assignee
Semikron Elektronik Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik Gmbh filed Critical Semikron Elektronik Gmbh
Publication of PT1178595E publication Critical patent/PT1178595E/pt

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Rectifiers (AREA)
  • Electronic Switches (AREA)
  • Networks Using Active Elements (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Description

1
DESCRIÇÃO
DISPOSITIVO DE BAIXA INDUTÂNCIA PARA CIRCUITO A presente invenção diz respeito a um dispositivo de circuito, nomeadamente, em forma de conversores de corrente da classe de potência, em conformidade com o conceito principal da reivindicação 1, que na sua execução também é adequado para o estabelecimento de contactos de pressão u
Para conversores de corrente da classe de potência, prefere-se a utilização de interruptores semicondutores que permitem uma comutação rápida e de perdas reduzidas.
Por isso, são adequados, principalmente, dispositivos de circuito com MOSFETs ou transístores bipolares de porta isolada (Insulâted Gate Bipolar Transístores - IGBT) e, antiparalelos a estes, diodos de roda livre.
Este tipo de dispositivo de circuito e os conversores de corrente assim construídos devem ser concebidos com baixa indutância, a fim de evitar que possam surgir picos de 2 tensão, nomeadamente, durante o procedimento de desactivação, o que significa que as indutâncias de dispersão no circuito intermédio, nos condutores de conexão e na superfície do substrato do dispositivo de circuito têm de ser baixas.
As indutâncias de dispersão na gama dos 20 nH já podem provocar picos de tensão em MOSFETs de baixa voltagem e provocar a destruição dos interruptores semicondutores.
Da evolução técnica mais recente fazem parte interruptores individuais e módulos de semicondutores de potência construídos com diversas medidas para a redução de indutâncias parasitárias como os que se conhecem, por exemplo, da Patente Europeia N.° EP 0 277 546, da Patente Alemã N.° DE 39 37 045 ou da Patente Europeia N.° EP 0 609 528.
Na Patente Europeia N.° EP 0 277 546 é descrito, em relação a um interruptor individual, um processo de redução das indutâncias parasitárias nos condutores de alimentação de corrente contínua.
Os dois condutores de alimentação de corrente contínua são instalados muito próximos um do outro e, pelo menos parcialmente, em paralelo.
Dai resulta uma pequena superfície em torno da qual circula a corrente, na área onde os condutores de alimentação se encontram muito próximos um do outro, e, por conseguinte, uma baixa indutâncía desta secção de alimentação.
Na Patente Alemã N.° DE 39 37 045 é descrito, em relação a uma meia ponte, um processo de redução das indutâncías parasitárias nos condutores de alimentação de corrente contínua.
Os dois condutores de alimentação de corrente contínua são instalados muito próximos um do outro, mas com o condutor de alimentação de corrente alterna entre os condutores de alimentação positivo e negativo, e, pelo menos parcialmente, em paralelo.
Daí resulta iguaimente uma redução da superfície em torno da qual circula a corrente, na área onde os condutores de alimentação se encontram muito próximos um. do outro, e, por conseguinte, uma indutâncía relativamente baixa daquela secção de alimentação. 4
Na Patente Europeia N.° EP 0 609 528 também é descrito, em relação a um interruptor individual, um processo de redução das indutâncias parasitárias nos condutores de alimentação de corrente continua paralelos e muito próximos um do outro.
Adicionalmente, os elementos semicondutores são dispostos no substrato de forma simétrica.
Da evolução técnica mais recente fazem parte também os módulos semicondutores de potência na técnica de contacto de pressão, como se descrevem, a titulo de exemplo, nas Patentes Alemãs N.° DE 196 30 173 e N.° DE 593 06 387.
Tais módulos semicondutores de potência são constituídos por substratos cerâmicos equipados com superfícies de contacto sobre os quais se encontram instalados elementos semicondutores.
Estes elementos semicondutores encontram-se ligados às superfícies de contacto por meio de soldadura e apresentam fios de conexão a outros elementos semicondutores ou outras segundas superfícies de contacto no substrato, isoladas da primeira superfície de contacto. 5 0 contacto de pressão refere-se aqui a dois tipos diferentes de contactos.
Por um lado, o contacto eléctrico dos condutores de conexão com as respectivas superfícies de contacto do substrato e, por outro, o contacto térmico do substrato ou de todo o módulo com um corpo de refrigeração.
Nestes tipos de contacto sâo utilizados como elementos que transmitem a pressão elementos de plástico que a partir do exterior exercem uma pressão sobre os elementos de conexão e/ou sobre o substrato, a fim de se estabelecer um contacto eléctrico ou térmico seguro.
Todas as invenções relacionadas com dispositivos de circuitos de baixa indutâncía actualmente conhecidas têm em comum a obtenção de uma determinada diminuição das indutâncias parasitárias, exclusivamente em áreas parciais do sistema geral do círcuiro intermédio conversor de corrente.
Os valores assim conseguidos em relação à indutâncía total deste sistema global situam-se actualmente, na melhor das hipóteses, acima dos 20 nH. 6
Na Patente Europeia N.° EP 0 277 546 os transístores que formam o interruptor individual situam-se muito próximos uns dos outros e, mesmo assim, a corrente pode circular através do dispositivo de circuito por trajectos diferentes, nomeadamente, no que respeita ao seu comprimento.
Daí resultam superfícies diferentes em torno das quais circula a corrente e também indutâncias diferentes para os vários trajectos dos condutores. A construção de uma meia ponte usando tais interruptores individuais não pode ser feita, em caso algum, com baixa indutância, devido à necessária conexão externa.
Na soma das caracterí sticas, a consequência é uma determinada redução das indutâncias parasitárias do sistema geral do circuito intermédio - conversor de corrente.
Mas, mesmo assim, ainda não foram satisfeitos todos os requisitos para uma mínimização das indutâncias parasitárias. A Patente Alemã N.° DE 39 37 045 falha o objectivo de uma indutância parasitária mínima por duas razões essenciais.
Em primeiro lugar, os condutores de conexão de corrente contínua não se encontram a uma distância mínima entre si, uma vez que o condutor de conexão de corrente alterna se encontra no meio dos dois condutores de conexão de corrente contínua.
Desta forma, a área em torno da qual circula a corrente na área dos condutores de conexão de corrente contínua não é mínima e, por conseguinte, também as indatâncias para esta área não são mínimas.
Em segundo lugar, os transístores de potência do primeiro e do segundo interruptor de potência encontram-se relativamente afastados um do outro, o que também aumenta as indutâncias parasitárias. A presente invenção tem por objectivo optimizar as indutâncias parasitárias de um dispositivo de circuito, tanto na área dos condutores de conexão como também na área dos elementos semicondutores, construído sobre um substrato electricamente isolado, de modo que a indutância geral deste dispositivo se situa em 1 nH ou num valor inferior, ou seja, pelo menos uma ordem de grandeza abaixo da situação actual da técnica.
Este objectivo é atingido pelo facto de a superfície, em torno da qual circula a corrente, de todo o dispositivo de circuito desde a conexão positiva até à conexão negativa do circuito intermédio ser minimizada na sua totalidade pelas medidas seguintes:
Os primeiros e os segundes interruptores de potência encontram-se muito próximos uns dos outros sobre o substrato.
Os primeiros e os segundos interruptores de potência estão dispostos em fila, apresentando, desta forma, ligações muito curtas. * Os transístores de potência que formam os primeiros e os segundos interruptores de potência bem como eventuais diodos de roda livre também se encontram muito próximos em fila.
Os condutores de conexão das conexões positiva e negativa são executados era fitas. " Os condutores de conexão das conexões positiva e 9 negativa encontram-se dispostos em paralelo até próximo do substrato.
Os condutores de conexão das conexões positiva e negativa encontram-se muito próximos um do outro, separados apenas por uma camada isolante. * Uma secção da fita de conexão de pelo menos uma das duas conexões de corrente continua encontra-se próximo do substrato, paralelamente a este, e a uma distância, tanto quanto possível, reduzida, por cima dos transístores de potência. A respectiva secção paralela ao substrato daquela conexão de corrente contínua está equipada com barras.
Na área entre os transístores de potência dos interruptores de potência as barras chegam até à placa base, estando separadas desta apenas por uma camada necessária para o isolamento.
No dispositivo descrito, as barras podem servir também como contacto de pressão do substrato sobre um corpo de refrigeração. 10
Desta forma, podem substituir, pelo menos em parte, os-elementos de pressão actualmente conhecidos.
Através destas medidas a indutância é minimizada, tanto a nível do substrato como também em todos os planos verticais a este, definidos pelos condutores de conexão. A invenção é explicada mais pormenorizadamente com a ajuda de um exemplo de execução e as FIG 1 a FIG 7.
Nas reivindicações 1 a 7 encontram-se modos de realização especiais.
Os desenhos mostram: FIG 1 uma representação esquemática de uma meia ponte correspondente à evolução técnica mais recente bem como a área em torno da qual circula a corrente. FIG 2 uma meia ponte em conformidade com a FIG 1, com vários transístores de potência bem como a área deste dispositivo em torno da qual circula a corrente. 11 FIG 3 a estrutura de ura substrato bem como dos interruptores de potência de uma meia ponte em conformidade com a evolução técnica mais recente bem como a área desta em torno da qual circula a corrente. FIG 4 um aspecto de um dispositivo de circuito em conformidade com a invenção. FIG 5 a área dos condutores de conexão em torno da qual circula a corrente, em conformidade com a evolução técnica mais recente. FIG 6 a área do dispositivo dos condutores de conexão segundo a invenção, em torno da qual circula a corrente. FIG 7 um aspecto tridimensional do dispositivo de circuito em conformidade com a invenção. A FIG 1 mostra o esquema de uma meia ponte. A construção típica correspondente à evolução técnica mais recente é constituída por um circuito intermédio com 12 o condensador (1) com as conexões positiva (2) e negativa (3) e os interruptores de potência (4).
Estes interruptores de potência podem ser realizados como MOSFEI ou IGBT.
Em caso de realização como IGBT são necessários adicionalmente díodos de roda livre (5). A conexão de corrente alterna lem o número (6). A seta (7) simboliza o fluxo da corrente de positivo para negativo durante um processo de comutação, e a área sombreada a superfície (8) em torno da qual circula a corrente. 0 tamanho da superfície em torno da qual circula a corrente é uma medida directa para as indutâncias parasitárias que vão surgindo e mostra claramente a secção de uma bobina com um enrolamento. A FIG 2 mostra ciaramente o caso real do dispositivo de circuito de acordo com a FIG 1, estando os primeiros e os segundos interruptores de potência realizados por vários transístores de potência ligados em paralelo. 13
Neste caso, a área sombreada (8) simboliza a área máxima em torno da qual circula a corrente.
Aqui é visível que estas superfícies e com elas as respectivas indutâncias são diferentes para os vários transístores de potência. A FIG 3 mostra a evolução técnica ma is recente no respeitante à realização de uma meia ponte.
Por razões de maior clareza, não foram consideradas as conexões auxiliares, tais como os emissores de porta, base ou auxiliares.
Sobre um substrato de cerâmica (9) foram dispostas as superfícies revestidas de cobre para as conexões positiva (11) e negativa (10) e de corrente alterna (12).
Na superfície positiva encontram-se os primeiros transístores de potência (13) que realizam um primeiro interruptor de potência, bem como um diodo de roda livre (14) .
Os emissores dos transístores de potência estão ligados à superfície revestida de cobre (12) da conexão de corrente 14 alterna por meio de fios de conexão (15).
Nessa superfície encontram-se segundos transístores de potência e também um diodo de roda livre.
Estes segundos transístores dc potência estão ligados à superfície revestida de cobre (10) da conexão negativa por meio de fios de conexão.
Os condutores de conexão positivo (17) e negativo (16) que conduzem ao circuito intermédio e o condutor de conexão de corrente alterna (18) também se encontram dispostos nas superfícies revestidas de cobre, conforme a sua polaridade. Típico para tais dispositivos de acordo com a evolução técnica ma is recente é já um dispositivo em que os condutores de conexão positivo e negativo se encontram muito próximos um do outro, pelo menos a uma distância reduzida acima do substrato. A seta (7) identifica também a superfície máxima em torno da qual circula a corrente.
Esta superfície determina a indutância parasitária deste 15 dispositivo de circuito.
Com tais dispositivos de circuito podem, ser conseguidas, referentes ao plano do substrato, indutâncias típicas na gama de 20 a 50 nH. A FIG 4 mostra um aspecto da solução para o dispositivo de circuito, segundo a invenção, em que aqui os condutores de conexão constituem partes integrantes do dispositivo para a obtenção de indutâncias mínimas na área do substrato.
Para conseguir uma representação ciara, prescindiu-se aqui também das conexões auxiliares necessárias.
No substrato (9) encontram-se superfícies revestidas de cobre, de acordo com a evolução técnica mais recente, para a conexão positiva (12) e negativa (10) e a conexão de corrente alterna (11). 0 objectivo da invenção é constituído pela combinação de duas características.
Em primeiro lugar, para conseguir indutâncias parasitárias mínimas, os primeiros transístores de 16 potência (13) (por exemplo, MOSFET) têm de ser colocados o mais próximo possível dos segundos transístores de potência (19), e os primeiros e os segundos transístores de potência têm de ser colocados em fila.
Em segundo lugar, os condutores de conexão positivo (20) e negativo (21) executados em fitâS SdO integrados no cí. rcuito.
Para a descrição estes dois condutores de conexão são divididos em secções (representadas na FIG 6). A secção "A" vai da conexão do circuito intermédio até perto da superfície do substrato. A secção substrato, representa respectiva "B" decorre em paralelo à superfície do e a secção "C" que segue à área paralela, o contacto tipicamente vertical com a superfície revestida de cobre da superfície do substrato.
Pelo menos um dos dois condutores de conexão de corrente contínua é executado daquela forma. A secção "B" apresenta a característica decisiva para o 17 objectívo da invenção, na medida em que não se encontra disposta, exclusivamente, como fita paralela à superfície do substrato, mas apresenta em cada área entre os primeiros e os segundos transístores de potência colocados em fila, pelo menos uma barra que decorre em paralelo a estes.
Estas barras vão até à superfície do substrato, estando separadas das superfícies revestidas de cobre dos outros tipos de condutores apenas por uma fina camada isoladora.
Na secção "A" o condutor de conexão positivo (20) encontra-se paralelo ao condutor de conexão negativo (21) , estando separado deste nessa área apenas por uma camada isoladora.
Da secção "B" foram desenhadas apenas as barras (23), mas a peça tipo fita que se encontra por cima destas barras ligando uma à outra, não foi desenhada.
Na área do sombreado, as barras paralelas estão separadas da superfície do substrato e das superfícies revestidas de cobre negativa (10) e de corrente alterna (11) ai localizadas por uma fina camada isoladora. 18
Na área desenhada como superfície as barras estão ligadas ao revestimento de cobre, de modo a ficarem niveladas ou a formarem uma união de material.
Analogamente, isto também se aplica ao condutor de conexão de corrente alterna. A seta (7) indica também aqui a superfície máxima em torno da qual circula a corrente. A superfície em torno da qual circula a corrente, referente ao plano do substrato, é minimizada por este dispositivo.
Da simetria deste dispositivo ainda resultam uma carga de corrente uniforme para todos os transístores de potência e indutâncias parasitárias equivalentes.
Os dispositivos de circuito deste tipo permitem conseguir indutâncias numa ordem e grandeza de 1 nH, em relação ao piano do substrato. 0 condutor de conexão de corrente alterna (22) é realizado da mesma forma que o condutor de conexão positivo (20), ou seja, em fita com barras que chegam até 19 à cerâmica DCB. A FIG 5 mostra, de acordo com a evolução técnica ma is recente, um plano vertical em relação ao substrato (9), definido pelos condutores de conexão.
Em cima deste substrato (9) encontram-se as superfícies revestidas de cobre para as conexões positiva (12) e negativa (10) e a conexão de corrente alterna (11).
Na superfície positiva (12) encontra-se aqui um primeiro transístor de potência (13).
Um segundo transístor de potência (19) encontra-se na superfície de corrente alterna (11). O emissor do primeiro transístor de potência (13) está ligado à superfície (11) revestida de cobre da conexão de corrente alterna por meio de fios de conexão (15). A superfície (24) em torno da qual circula neste plano a corrente estende-se abaixo do condutor de conexão positivo até à superfície do substrato, ou seja, na área dos fios de conexão, até a estes. 20 A FIG 6 mostra o objecto cia invenção também no plano vertical em relação ao substrato (9), definido pelos condutores de conexão.
Também se encontram representadas aqui as três secções "A", "B" e "C" de um condutor de conexão.
Devido às barras (23) segundo a invenção que chegam até à superfície do substrato, debaixo da peça tipo fita do condutor de conexão positivo, a corrente já não circula em torno desta área. O fluxo de corrente até à superfície revestida de cobre (12) reaiiza-se agora directamente por cima do substrato, o restante fluxo de corrente até ao condutor de conexão negativo realiza-se dentro do substrato ou dentro das secções com os fios de conexão através destes.
Daí resultam três superfícies significativas em torno das guais circula a corrente. A área (26) entre os condutores de conexão negativo e positivo bem como as áreas (25) , limitadas para cima pelos fios de conexão e para baixo pela face í nferior das barras (23) segundo a invenção. 21
Uma comparação com a FIG 5 mostra claramente a redução da superfície em torno da qual circula a corrente e, por conseguinie, uma redução das indutâncias parasitárias do dispositivo de circuito em conformidade com a invenção.
Para conseguir um dispositivo de circuito total mente de baixa indutância, os condensadores de circuito intermédio devem ser colocados directamente junto das alimentações de corrente contínua. A FIG 7 mostra num esquema tridimensional um aspecto do objecto da invenção. São representados um primeiro (13) e um segundo (19) transístores de potência.
Nesta FIG não são novamente mostradas todas as conexões auxiliares bem como toda a parte fechada tipo fita dos condutores de conexão que se encontra por cima do substrato, por cima das barras, e que é interrompida apenas quando for necessário passar os condutores de conexão para as conexões auxiliares.
As barras (23) dos condutores de conexão positivo (12) e 22 negativo (10) e do condutor de conexão de corrente alterna (11) podem, adicionalmente à sua função de manter as índutâncias nos condutores de conexão num valor mínimo, servir também como elementos que transmitem a pressão a estruturas com contacto de pressão.
Cada um dos condutores de conexão mencionados tem através das barras um contacto directo com a superfície revestida de cobre que lhe está atribuída e em estruturas com contacto de pressão pode servir tanto para o contacto de pressão eléctrico da própria conexão como também para o contacto de pressão térmico do substrato sobre um corpo de refrigeração.
Esta função de contacto de pressão térmico pode ser executada por qualquer barra de um condutor de conexão também sobre as superfícies revestidas de cobre que não lhe estão atribuídas, uma vez que se encontra separado desta apenas por uma camada isolante, tipicamente uma película de plástico. LISBOA, 11 de DEZEMBRO de 2006

Claims (5)

1 REIVINDICAÇÕES 1· Dispositivo de indutâncias parasitárias reduzidas para circuito, constituído por um substrato electricamente isolador (9) e em cima deste trajectos de ligação metálicos isolados uns dos outros e primeiros e segundos interruptores de potência ligados em série, constituídos cada um por vários primeiros (13) e segundos (19) transístores de potência ligados em paralelo bem como condutores de conexão de corrente contínua (20,21) e de corrente alterna (22), em que os primeiros (13) e os segundos (19) transístores de potência são colocados a uma distância reduzida e em fila, e os condutores de conexão de corrente continua (20,21) numa primeira secção são executados em fita, colocados a uma distância reduzida e em paralelo até perto da superfície do substrato (9) ou em contacto com esta e pelo menos um condutor de conexão de corrente contínua (20) apresenta uma segunda secção tipo fita em paralelo à superfície do substrato (9) e equipada com barras (23), caracterizado por estas barras (23) 2 estarem separadas do substrato apenas por uma camada isoladora e apresentarem pelo menos um local de contacto (12) com a superfície do substrato (9).
2. Dispositivo de baixa indutância para circuito de acordo com a reivindicação 1, caracterizado por as barras (23) serem colocadas entre os transístores de potência (13), (19) e existir pelo menos um condutor de conexão de corrente contínua (20) como elementos de transmissão da pressão para uma estrutura com contacto de pressão do módulo.
3. Dispositivo de circuito de acordo com as reivindicações 1 ou 2, caracterizado por os primeiros e os segundos interruptores de potência serem formados por duas filas de transístores de potência, posicionados simetricamente em relação ao eixo central do substrato.
4. Dispositivo de circuito de acordo com uma das reivindicações de 1 a 3, caracterizado por os transístores de potência serem IGBT ou MGSFET.
5. Dispositivo de circuito de acordo com uma das reivindicações de 1 a 4, caracterizado por além dos transístores também um ou vários diodos de roda livre formarem um interruptor de potência, sendo colocados numa fila juntamente com os respectivos transístores de potência. LISBOA, 11 de DEZEMBRO DE 2006
PT01115975T 2000-08-01 2001-06-30 Dispositivo de baixa indutância para circuito PT1178595E (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10037533A DE10037533C1 (de) 2000-08-01 2000-08-01 Induktivitätsarme Schaltungsanordnung

Publications (1)

Publication Number Publication Date
PT1178595E true PT1178595E (pt) 2007-01-31

Family

ID=7650997

Family Applications (1)

Application Number Title Priority Date Filing Date
PT01115975T PT1178595E (pt) 2000-08-01 2001-06-30 Dispositivo de baixa indutância para circuito

Country Status (9)

Country Link
US (1) US6381161B2 (pt)
EP (1) EP1178595B1 (pt)
JP (1) JP3796529B2 (pt)
CN (1) CN100397769C (pt)
AT (1) ATE339798T1 (pt)
DE (2) DE10037533C1 (pt)
DK (1) DK1178595T3 (pt)
ES (1) ES2270928T3 (pt)
PT (1) PT1178595E (pt)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110100B4 (de) * 2001-03-02 2008-03-13 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung für einen Treiber für Leistungsableitermodule
DE10127947C1 (de) * 2001-08-22 2002-10-17 Semikron Elektronik Gmbh Schaltungsanordnung
DE10141114C1 (de) 2001-06-08 2002-11-21 Semikron Elektronik Gmbh Schaltungsanordnung
JP3862980B2 (ja) * 2001-08-23 2006-12-27 Tdk株式会社 整流回路及びこれを備えるスイッチング電源装置
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE10344633A1 (de) * 2003-09-25 2005-06-09 Robert Bosch Gmbh Umrichter für eine elektrische Maschine, insbesondere für einen Starter oder einen Starter-Generator für ein Kraftfahrzeug
DE102004037078A1 (de) * 2004-07-30 2006-03-23 Siemens Ag Planare Verbindungstechnik für Stromführung im Fehlerfall
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
DE102004059313B3 (de) * 2004-12-09 2006-05-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
DE102006039975B4 (de) * 2006-08-25 2012-01-12 Semikron Elektronik Gmbh & Co. Kg Niederinduktives Leistungshalbleitermodul für stromeingeprägte Leistungsschaltungen
DE112009001638B4 (de) 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul
US8622754B2 (en) * 2011-07-31 2014-01-07 General Electric Company Flexible power connector
US8637964B2 (en) * 2011-10-26 2014-01-28 Infineon Technologies Ag Low stray inductance power module
JP5876970B2 (ja) * 2012-06-19 2016-03-02 アーベーベー・テクノロジー・アーゲー 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
CN103022022A (zh) * 2012-12-25 2013-04-03 浙江大学 一种低寄生电感的igbt功率模块
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
DE102013104522B3 (de) * 2013-05-03 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
DE102014102018B3 (de) * 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE102016102744B4 (de) * 2015-11-12 2017-11-16 Infineon Technologies Ag Leistungshalbleiteranordnung mit einer Mehrzahl von Leistungshalbleiter-Schaltelementen und verringerter Induktivitätsasymmetrie und Verwendung derselben
DE102022209806A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatorbauelement und Bauteilanordnung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5537074A (en) * 1993-08-24 1996-07-16 Iversen; Arthur H. Power semiconductor packaging
DE4130160A1 (de) * 1991-09-11 1993-03-25 Export Contor Aussenhandel Elektronische schaltung
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
DE59304797D1 (de) * 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
EP0609528A1 (en) * 1993-02-01 1994-08-10 Motorola, Inc. Low inductance semiconductor package
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
US5550436A (en) * 1994-09-01 1996-08-27 International Rectifier Corporation MOS gate driver integrated circuit for ballast circuits
DE59509057D1 (de) * 1994-11-07 2001-04-05 Eupec Gmbh & Co Kg Brücken-Modul
US5773320A (en) * 1995-11-13 1998-06-30 Asea Brown Boveri Ag Method for producing a power semiconductor module
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
KR100433350B1 (ko) * 1996-07-22 2004-05-27 하이드로 케벡 Dc전압을 ac전압으로 변환하기 위한 저부유 상호접속 인덕턴스 전력변환모듈과 전력변환모듈의 조합 및 전력변환방법
DE19630173C2 (de) * 1996-07-26 2001-02-08 Semikron Elektronik Gmbh Leistungsmodul mit Halbleiterbauelementen
DE19826731C2 (de) * 1998-06-16 2000-10-26 Gruendl & Hoffmann Halbbrückenbaugruppe

Also Published As

Publication number Publication date
CN100397769C (zh) 2008-06-25
EP1178595B1 (de) 2006-09-13
EP1178595A2 (de) 2002-02-06
ES2270928T3 (es) 2007-04-16
US20020018353A1 (en) 2002-02-14
DE50110990D1 (de) 2006-10-26
JP3796529B2 (ja) 2006-07-12
JP2002151691A (ja) 2002-05-24
ATE339798T1 (de) 2006-10-15
DE10037533C1 (de) 2002-01-31
US6381161B2 (en) 2002-04-30
EP1178595A3 (de) 2006-02-22
CN1336689A (zh) 2002-02-20
DK1178595T3 (da) 2007-01-08

Similar Documents

Publication Publication Date Title
PT1178595E (pt) Dispositivo de baixa indutância para circuito
US5705848A (en) Power semiconductor module having a plurality of submodules
JP3268081B2 (ja) 電力用半導体モジュール
JP3053298B2 (ja) 半導体装置
JP4277169B2 (ja) 電力用半導体モジュール
US11171122B2 (en) Semiconductor device
US10361136B2 (en) Semiconductor device and semiconductor module provided with same
ES2299235T3 (es) Dispositivo electronico de potencia.
JP2004080993A (ja) パワー半導体モジュールのための低インダクタンスの回路装置
US9659912B2 (en) Low-inductance circuit arrangement comprising load current collecting conductor track
US11909327B2 (en) Half-bridge module for an inverter of an electric drive of an electric vehicle or a hybrid vehicle and an inverter for an electric drive of an electric vehicle or a hybrid vehicle
JP5893369B2 (ja) 半導体装置
US10002858B2 (en) Power transistor module
KR20150097420A (ko) 저인덕턴스 구성의 모듈-내부 부하 및 보조 연결 장치들을 포함하는 전력 반도체 모듈
US20090225577A1 (en) Power converter
US20210313296A1 (en) Half-bridge module for an inverter of an electric drive of an electric vehicle or a hybrid vehicle and an inverter for an electric drive of an electric vehicle or a hybrid vehicle
ES2392206T3 (es) Configuración con al menos un componente semiconductor, en particular un componente semiconductor de potencia para el control de la potencia de corrientes de alta intensidad
US20220173078A1 (en) Semiconductor arrangements
JP2004134460A (ja) 半導体装置
CN115985899A (zh) 一种功率半导体模块的封装结构及封装方法
US20220238493A1 (en) Power Semiconductor Module with Low Inductance Gate Crossing
CN112750811A (zh) 半导体装置
CN116913910B (zh) 叠层布线的功率模块封装结构
US11394310B2 (en) Power conversion device
US20240106196A1 (en) Semiconductor light emitting device