ES2392206T3 - Configuración con al menos un componente semiconductor, en particular un componente semiconductor de potencia para el control de la potencia de corrientes de alta intensidad - Google Patents

Configuración con al menos un componente semiconductor, en particular un componente semiconductor de potencia para el control de la potencia de corrientes de alta intensidad Download PDF

Info

Publication number
ES2392206T3
ES2392206T3 ES08786603T ES08786603T ES2392206T3 ES 2392206 T3 ES2392206 T3 ES 2392206T3 ES 08786603 T ES08786603 T ES 08786603T ES 08786603 T ES08786603 T ES 08786603T ES 2392206 T3 ES2392206 T3 ES 2392206T3
Authority
ES
Spain
Prior art keywords
semiconductor component
conductive bar
semiconductor
configuration
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES08786603T
Other languages
English (en)
Inventor
Gernot Schimetta
Norbert Seliger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Application granted granted Critical
Publication of ES2392206T3 publication Critical patent/ES2392206T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Thyristors (AREA)

Abstract

Configuración con al menos un primer y un segundo componente semiconductor (8; 101-1, 101-2, 101-3), que enparticular son componentes semiconductores de potencia para el control de la potencia de corrientes de elevadaintensidad, en la que- el componente semiconductor (8; 101-1, 101-2, 101-3), de los que al menos hay uno, presenta en cada casoal menos dos superficies de conexión eléctrica dispuestas separadas entre sí y está dispuesto sobre uncuerpo de substrato común (1) eléctricamente aislado del mismo,- sobre el cuerpo de substrato (1) están fijadas, además del componente semiconductor (8; 101-1, 101-2, 101-3), de los que al menos hay uno, y aisladas eléctricamente de este componente semiconductor (8; 101-1,101-2, 101-3), de los que al menos hay uno, una primera y una segunda barra conductora (12, 13) y- una superficie de conexión eléctrica del componente semiconductor (8; 101-1, 101-2, 101-3), de los que almenos hay uno, está unida eléctricamente con la primera barra conductora (12, 13) y otra superficie deconexión eléctrica de este componente semiconductor (8; 101-1, 101-2, 101-3) está unida eléctricamentecon la segunda barra conductora (12, 13),tal que- la primera y/o la segunda barra conductora (12, 13) presentan segmentos dispuestos en lados opuestos deeste componente semiconductor (8; 101-1, 101-2, 101-3), sometiéndose a una corriente la superficie deconexión de ambos segmentos conectada eléctricamente con la correspondiente barra conductora (12, 13),caracterizada porque el primer y el segundo componente semiconductor (8; 101-1, 101-2, 101-3) estánconectados en la configuración formando un semipuente,tal que- una superficie de conexión eléctrica del primer componente semiconductor (8; 101-1, 101-2, 101-3) estáunida eléctricamente con la primera barra conductora (12, 13), asociada a un polo eléctrico,- una superficie de conexión eléctrica del segundo componente semiconductor (8; 101-1, 101-2, 101-3) estáunida eléctricamente con la segunda barra conductora (12, 13), asociada al otro polo eléctrico opuesto alprimer polo eléctrico, y- la otra superficie de conexión eléctrica del primer componente semiconductor (8; 101-1, 101-2, 101-3) y laotra superficie de conexión eléctrica del segundo componente semiconductor (8; 101-1, 101-2, 101-3) estánunidas eléctricamente mediante una banda de unión (30) con una tercera barra conductora (29).

Description

Configuración con al menos un componente semiconductor, en particular un componente semiconductor de potencia para el control de la potencia de corrientes de alta intensidad
La invención se refiere a una configuración con al menos un primer y un segundo componente semiconductor, que en particular son los componentes semiconductores de potencia para el control de la potencia de corrientes de alta intensidad. En la misma presenta el componente semiconductor, de los que al menos hay uno, al menos dos superficies de conexión eléctrica dispuestas separadas entre sí y está dispuesto sobre un cuerpo de substrato común eléctricamente aislado del mismo. Sobre el cuerpo de substrato están fijadas, además del componente semiconductor, de los que al menos hay uno, y aisladas eléctricamente del componente semiconductor, de los que al menos hay uno, una primera y una segunda barra conductora. Una superficie de conexión eléctrica del componente semiconductor, de los que al menos hay uno, está unida eléctricamente con la primera barra conductora. Otra superficie de conexión eléctrica de este componente semiconductor está unida eléctricamente con la segunda barra conductora.
Tales configuraciones se describen en el documento WO 03 032390 A1, en el documento US 5313091, en el documento US 5504378 y en el documento EP 1643625. Una configuración del tipo descrito se utiliza por ejemplo para accionamientos eléctricos con potencias en la gama de 10 kW hasta 300 kW. Las configuraciones, los llamados módulos de potencia controlados, funcionan bajo condiciones de servicio muy exigentes en cuanto a vibración, temperatura y humedad, debiendo quedar garantizada la máxima fiabilidad posible. Mediante la configuración se ondula la tensión continua de un acumulador o condensador con pérdidas reducidas formando una tensión alterna, se rectifican tensiones alternas para cargar acumuladores de energía o se transforman tensiones llevándolas a otro nivel de tensión.
Las configuraciones con uno o varios componentes semiconductores, en particular para el control de la potencia de corrientes de alta intensidad, están constituidas usualmente de forma modular. Los componentes semiconductores están montados sobre configuraciones de soporte (substratos), la mayoría de las veces en forma de placas cerámicas metalizadas, aislados eléctricamente. Estos módulos de chip están fijados sobre un cuerpo de substrato en forma de una placa de base, que a menudo puede refrigerarse. Las entradas de corriente a los componentes semiconductores se conducen por lo general mediante puentes de hilos metálicos (los llamados hilos metálicos bondeados o de conexión eléctrica metálica) desde los substratos a pines o conductores de conexión en un bastidor de carcasa en definitiva hasta la cara superior de la carcasa del módulo. La alimentación eléctrica se realiza entonces por encima de la carcasa mediante un embarrado o platina. Así no se necesita sobre el cuerpo de substrato espacio alguno para un embarrado eléctrico, con lo que puede mantenerse reducido el espacio constructivo de la configuración. Un inconveniente es aquí que las piezas para la conexión eléctrica se encuentran en parte muy por encima del cuerpo de substrato, con lo que las mismas oscilan fuertemente cuando hay vibraciones y puede fatigarse muy rápidamente la unión con el substrato o bien presenta la línea de acometida eléctrica una inductividad relativamente alta. Además no es óptima la unión térmica del embarrado.
Durante el funcionamiento de la configuración se presentan, debido a las pérdidas eléctricas de paso de la corriente y de conexión, fuertes calentamientos de los componentes semiconductores y de las uniones eléctricas, dado el caso adicionalmente a las elevadas temperaturas del entorno de por ejemplo 150 ºC. Debido a la elevada potencia térmica de pérdidas, es necesaria por lo general una refrigeración activa, ofrecida por ejemplo por un circuito de agua de refrigeración contiguo a la configuración. Cuando se utiliza la configuración en un vehículo híbrido para refrigerar una parte de potencia, se utiliza usualmente por razón de costes el circuito de refrigeración del motor de combustión, con lo que la temperatura de la superficie del refrigerador frente a la que se produce el enfriamiento puede ser de hasta 125 ºC. Para un funcionamiento seguro, deben presentar los componentes semiconductores de potencia en las transiciones activas de los semiconductores solamente temperaturas de hasta 175 ºC (= TJunction).
Las condiciones básicas y de utilización descritas formulan por lo tanto elevadas exigencias a la técnica de montaje y unión de la configuración. Típicamente se originan fallos eléctricos del módulo - además del fallo de los componentes semiconductores - sobre todo debido a sobrecalentamientos locales y fatigas por causas termomecánicas de los puentes de hilo metálico, en particular en las transiciones entre el puente de hilo metálico y el componente semiconductor, el puente de hilo metálico y la superficie del substrato, así como el puente de hilo metálico y la conexión de carga.
Para evitar fallos eléctricos de la configuración se aprovechan a menudo sólo parcialmente las potencias de conexión posibles de los componentes semiconductores. Pero debido al suplemento de seguridad necesario en el diseño eléctrico para una potencia nominal predeterminada, tales configuraciones son costosas, voluminosas y correspondientemente pesadas. Y esto es precisamente un inconveniente cuando se trata de aplicaciones móviles.
Es por lo tanto tarea de la presente invención indicar una configuración con componentes semiconductores, en particular componentes semiconductores de potencia para el control de potencia de corrientes de elevada
intensidad, que pueda utilizarse de forma duradera en un entorno sometido a fuertes vibraciones y oscilaciones de temperatura.
Esta tarea se resuelve mediante una configuración con las características de la reivindicación 1. Ventajosas formas de ejecución se reflejan en las reivindicaciones dependientes.
Según la invención, en una configuración de tipo genérico presentan la primera y/o la segunda barra conductora segmentos dispuestos en lados opuestos del componente semiconductor, sometiéndose la superficie de conexión de ambos segmentos, unida eléctricamente a la correspondiente barra conductora, a una corriente eléctrica.
La configuración correspondiente a la invención presenta la ventaja de que las barras conductoras, al igual que los componentes semiconductores, pueden colocarse directamente sobre la superficie del cuerpo de substrato muy juntas una a otra, con lo que es posible una estructura compacta de la configuración y queda asegurada una buena unión térmica a un sistema de refrigeración. Además, previendo segmentos de la primera y/o segunda barra conductora en lados opuestos del componente semiconductor, es posible una conducción simétrica de la corriente (alimentación de corriente) respecto al componente semiconductor. De esta manera pueden evitarse puntos de máxima corriente y con ello problemas de sobrecalentamiento. La configuración correspondiente a la invención posibilita así ventajosamente aprovechar mejor la potencia de conexión de los componentes semiconductores que lo que era posible según el estado de la técnica.
Según la configuración mejorada correspondiente a la invención, los segmentos de la primera y/o segunda barra conductora son brazos de la correspondiente barra conductora, que están unidos con una culata de la correspondiente barra conductora con forma de U. El componente semiconductor está dispuesto en esta forma constructiva en el interior de la barra conductora que discurre en forma de U, con lo que se favorece la alimentación de corriente simétrica. De manera conveniente están configurados los brazos y la culata formando una sola pieza.
Según la configuración está prevista una tercera barra conductora aislada sobre el cuerpo de substrato y dispuesta por tramos entre los segmentos dispuestos enfrentados al componente semiconductor de la primera y/o segunda barra conductora. La tercera barra conductora constituye por ejemplo una salida eléctrica de la configuración. La tercera barra conductora, dispuesta preferiblemente simétrica respecto a los segmentos/brazos de la primera y/o segunda barra conductora, favorece el flujo simétrico de la corriente a través de toda la configuración. De esta manera se evitan, tal como ya se indicado, puntos de máxima corriente y con ello puntos calientes (hot-spots) también en la proximidad de la tercera barra conductora.
Otra forma de ejecución prevé realizar una unión eléctrica de una de las superficies de conexión del componente semiconductor a través de dos bandas de unión de una o más piezas a partir de respectivas chapas metálicas dobladas o plegadas, unidas en cada caso por uno de sus extremos mediante una unión por soldadura con uno de los segmentos opuestos de una de las barras conductoras. Debido a la proximidad espacial de las barras conductoras y de los componentes semiconductores, pueden utilizarse ventajosamente uniones eléctricas, es decir, bandas de unión, cortas. Contrariamente a los puentes de hilo metálico, posibilitan las bandas de unión una unión de gran superficie con la otra pieza de unión, con lo que las mismas prácticamente no pueden activarse para entrar en resonancia durante el funcionamiento usual de la configuración en un entorno de fuertes vibraciones. Por estas razones la configuración es excelente para su utilización continua en un entorno de fuertes vibraciones, por ejemplo en la proximidad de un motor de accionamiento, por ejemplo de una máquina de combustión interna de un vehículo automóvil, que además se encuentra en un entorno caliente. La utilización de bandas de unión permite además, contrariamente a los puentes de hilo metálico, la conducción con escasas pérdidas de corrientes de gran intensidad, reduciéndose el peligro de sobrecalentamientos. La unión por soldadura entre las bandas de unión y las barras conductoras puede realizarse por ejemplo utilizando una unión por soldadura láser, WIG, de microplasma o de haz de electrones. Puesto que los procedimientos de soldadura en general presentan una elevada fiabilidad, es reducido también el peligro de fallos eléctricos debido a una debilitación de la unión eléctrica en la zona de las bandas de unión.
De manera conveniente están soldadas las dos bandas de unión por su otro extremo con respectivas superficies de contacto intermedias eléctricamente aisladas del cuerpo de substrato o bien con una estructura de pistas conductoras colocada sobre la superficie de la configuración. Esto posibilita de manera ventajosa soldar la banda de unión también por su otro extremo.
Otra configuración en la que la unión eléctrica entre la superficie de contacto intermedia y una de las superficies de conexión del componente semiconductor se realiza a través de una estructura de pistas conductoras colocada sobre la superficie de la configuración, posibilita renunciar por completo a puentes de hilo metálico en la configuración correspondiente a la invención. Según esta configuración se realiza la toma de contacto utilizando una llamada tecnología planar de unión, conocida por ejemplo bajo el nombre SiPLIT (Siemens Planar Interconnect Technology).
Los semiconductores de potencia no precisan ventajosamente estar encapsulados en la configuración (por ejemplo con un encapsulado de gel), sino que pueden fijarse desnudos sobre el cuerpo de substrato. No obstante, es conveniente que la configuración completa esté encerrada herméticamente de manera estanca en una carcasa.
En otra forma constructiva está dispuesta la superficie de contacto intermedia entre uno de los segmentos de la primera y/o segunda barra conductora y el componente semiconductor, de los que al menos hay uno. Mediante la proximidad espacial entre la superficie de contacto intermedia y uno de los segmentos de la barra conductora, pueden realizarse las bandas de unión cortas, con lo que se favorece aún más el comportamiento en vibraciones. Además, se facilita también mediante la proximidad espacial de la superficie de contacto intermedia al componente semiconductor la generación de las estructuras de pistas conductoras.
Puede además estar previsto que una de las superficies de contacto intermedias esté formada por una superficie de contacto sobre la que está dispuesto, unido eléctricamente, el componente semiconductor, de los que al menos hay uno. Alternativamente puede estar previsto aislar eléctricamente una de las superficies de contacto intermedias de una superficie de contacto sobre la que está dispuesto, unido eléctricamente, el componente semiconductor, de los que al menos hay uno.
Es preferible que las bandas de unión estén formadas por un material correspondiente al de las barras conductoras. De esta manera pueden adaptarse entre sí los coeficientes de dilatación térmica, con lo que se influye positivamente sobre la estabilidad a largo plazo de la configuración correspondiente a la invención.
La configuración correspondiente a la invención presenta al menos un primer y un segundo componente semiconductor conectados formando un semipuente, estando unida eléctricamente una superficie de conexión eléctrica del primer componente semiconductor con la primera barra conductora, asociada a un polo eléctrico. Una superficie de conexión eléctrica del segundo componente semiconductor está unida eléctricamente con la segunda barra conductora, asociada al otro polo eléctrico opuesto al primer polo eléctrico. La otra superficie de conexión eléctrica del primer componente semiconductor y la otra superficie de conexión eléctrica del segundo componente semiconductor están unidas eléctricamente mediante una banda de unión con la tercera barra conductora.
En una configuración que no corresponde a la invención están dispuestas la primera y la segunda barra conductora una sobre otra y aisladas eléctricamente entre sí sobre una superficie del cuerpo de substrato, presentando cada una de las primeras y de las segundas barras conductoras en cada uno de los segmentos una superficie de conexión libre, unida con la respectiva banda de unión. Mediante la disposición una sobre otra de la primera y segunda barra conductora, puede realizarse un componente compacto en cuanto a sus dimensiones, que al renunciarse a puentes de hilo metálico presenta una reducida altura constructiva. Esta llamada configuración coplanar da lugar a inductividades muy bajas y con ello a sobretensiones de conexión relativamente reducidas, que permiten debido a ello una elevada potencia de conexión.
En esta forma constructiva no correspondiente a la invención es conveniente que las superficies de conexión libres estén previstas en cada caso en los segmentos dispuestos enfrentados del componente semiconductor. Además pueden estar previsto disponer sobre las superficies de conexión libres de la primera y de la segunda barra conductoras un condensador, en particular un condensador de apoyo, que une entre sí una superficie de conexión libre de la primera barra conductora con una superficie de conexión libre de la segunda barra conductora. Debido a la configuración con forma de U de la primera y/o segunda barra conductora, resulta que para el componente semiconductor, de los que al menos hay uno, están previstos dos condensadores.
En un ejemplo incluye un componente semiconductor un circuito en paralelo compuesto por un elemento semiconductor de conexión y un elemento semiconductor rectificador, estando colocada la conexión serie de estos dos componentes en un eje paralelo a los segmentos dispuestos enfrentados del componente semiconductor. El elemento semiconductor rectificador puede ser por ejemplo un diodo de libre circulación para el elemento semiconductor de conexión. Mediante la configuración descrita queda asegurada la circulación simétrica de la corriente, incluso cuando hay varios componentes semiconductores.
Puede estar previsto además que dos de los componentes semiconductores, que incluyen una conexión serie compuesta por un componente semiconductor y un elemento semiconductor rectificador, estén conectados en paralelo. Ello implica las mismas ventajas que se acaban de describir.
En otra configuración está previsto que la superficie del cuerpo de substrato sea eléctricamente conductora y que cada uno de los componentes semiconductores, cada una de las superficies de contacto y de las superficies de contacto intermedias, estén aislados eléctricamente de esta superficie mediante una capa de un material eléctricamente aislante sobre la superficie eléctricamente conductora del cuerpo de substrato. Ventajosamente están montados los componentes semiconductores sobre un llamado substrato DCB o un substrato AMB. DCB significa Direct Copper Bonding (unión directa mediante cobre) y AMB Active Metal Brazing (braseado de metal activo). En ambos substratos se sueldan los componentes semiconductores en toda su superficie sobre los substratos por su toma de contacto de la cara posterior. Los contactos que se encuentran sobre la cara superior de los componentes semiconductores toman contacto preferiblemente, tal como se ha descrito al principio, utilizando la tecnología de unión planar.
Puede estar previsto además que el cuerpo de substrato esté acoplado a un sumidero de calor, por ejemplo un cuerpo de refrigeración. El sumidero de calor puede estar formado por ejemplo por un circuito de refrigeración. Un cuerpo de refrigeración puede estar unido térmicamente por ejemplo con el cuerpo de substrato bajo la superficie del cuerpo de substrato. El cuerpo de refrigeración puede también estar integrado en el cuerpo de substrato.
La configuración correspondiente a la invención puede estar constituida como semipuente o como puente completo. En el caso de un puente completo discurren los segmentos o brazos de la primera y/o segunda barra conductora a modo de dedos entre semipuentes dispuestos contiguos uno a otro y fuera de los correspondientes semipuentes. Esto significa que en un puente completo la primera y/o segunda barra conductora presentan en total cuatro segmentos o brazos, con lo que para todos los componentes semiconductores del correspondiente semipuente queda asegurada una alimentación de corriente simétrica.
La configuración correspondiente a la invención puede utilizarse por ejemplo como módulo ondulador o convertidor. En particular se piensa en aplicaciones en el campo de los vehículos automóviles. Entonces pueden alimentarse cualesquiera consumidores eléctricos del vehículo automóvil mediante la configuración correspondiente a la invención.
La invención se describirá a continuación más en detalle en base a un ejemplo de ejecución con las figuras. Se muestra en:
figura 1 una representación en sección de una configuración, figura 2 una vista en planta sobre una configuración correspondiente a la invención configurada como convertidor
con tres módulos de chip, figura 3 una vista en planta sobre un módulo de chip representado en la figura 2, y figura 4 un esquema eléctrico equivalente del módulo de chip representado en la figura 3.
La figura 1 muestra una representación en sección a través de una configuración. Sobre un cuerpo de substrato 1, formado por un material buen conductor del calor, está montada una configuración de substrato 2. La configuración de substrato 2 puede estar configurada por ejemplo como substrato DCB. DCB significa Direct Copper Bonding (unión directa mediante cobre). Alternativamente puede pensarse también en utilizar un substrato AMB (AMB = Active Metal Brazing, braseado de metal activo). La configuración de substrato 2 incluye un substrato 3 de un material aislante, por ejemplo de un tipo de cerámica, sobre cuyas caras anterior y posterior están configuradas superficies de contacto 4, 5, 6 y 7. Las superficies de contacto 4, 5, 6 y 7 pueden estar aplicadas galvánicamente o mediante laminación y estructuración sobre el substrato 3. El substrato 3 está unido mediante la superficie de contacto 4 dispuesta sobre la cara posterior, preferiblemente en toda su superficie, con el cuerpo de substrato 1. Esto puede realizarse por ejemplo utilizando una soldadura u otro adhesivo. Preferiblemente se utiliza un adhesivo que conduzca bien el calor.
Las superficies de contacto 5, 6, 7 están aisladas eléctricamente entre sí. Sobre la superficie de contacto 6 está montado un componente semiconductor 8, por ejemplo un interruptor semiconductor (IGBT o MOSFET). En el ejemplo de ejecución incluye el componente semiconductor 8 configurado como interruptor semiconductor de potencia tres superficies de conexión 9, 10, 11. Con su superficie de conexión 11 esta unido eléctricamente el componente semiconductor 8 con la superficie de contacto 6 de la configuración de substrato 2. La superficie de conexión 11 es por ejemplo una conexión de carga. Otra conexión de carga está formada por la superficie de conexión 10, que rodea la superficie de conexión 9 configurada como conexión de control.
La superficie de conexión 9 está unida con una estructura de pistas conductoras 27, mediante la cual pueden transmitirse señales de control al componente semiconductor 8. La estructura de pistas conductoras 27 se extiende por ejemplo en el plano del dibujo y termina allí sobre una superficie de contacto no visible en la figura de la configuración de substrato 2.
La superficie de conexión 10 del componente semiconductor 8 está unida mediante una estructura de pistas conductoras 26 con la superficie de contacto 5 y la superficie de contacto 7. Las superficies de contacto 5 y 7 se denominarán a continuación también superficies de contacto intermedias, ya que las mismas están dispuestas entre el componente semiconductor 8 y una barra conductora 12 y 13 respectivamente. La estructura de pistas conductoras 26 está montada sobre una capa aislante 25, que presenta en la zona de las superficies de contacto 5, 7, así como sobre la cara superior del componente semiconductor 8 en la zona de las superficies de contacto 9 y 10, aberturas, con lo que la estructura de pistas conductoras 26 llega a estar en contacto eléctrico con las superficies de conexión 9, 10 y las superficies de contacto 5, 7 respectivamente.
La fabricación de la estructura de pistas conductoras 26 se realiza utilizando un procedimiento de unión planar, conocido por ejemplo bajo el nombre SiPLIT (Siemens Interconnect Planar Technology).
En el mismo se cubre una superficie de un módulo de chip 100, es decir, la unidad compuesta por la configuración de substrato 2 y componente/s semiconductor/s montado/s encima primeramente con la capa aislante 25, por ejemplo una lámina de plástico de un material aislante. En los puntos de las superficies de contacto 9, 10, así como las superficies de contacto 5, 7, se practican aberturas en la capa aislante 25, para liberar las superficies de contacto
o conexión. A continuación se aplica una delgada capa metálica mediante chisporroteo, vaporización y otros procedimientos para generar delgadas capas de contacto en toda la superficie sobre la capa aislante y sus aberturas allí practicadas. Sobre esta delgada capa metálica se aplica otra capa, por lo general sensible a la luz, por ejemplo como lámina sensible a la luz ("fotolámina") o barniz. En otra etapa se somete la fotolámina a la luz y se desarrolla, en función de la estructura conductora deseada. Durante el desarrollo se eliminan las partes no iluminadas de la capa sensible a la luz, con lo que queda libre la delgada capa metálica que se encuentra debajo, o más exactamente la superficie de cobre. Mediante inmersión del semiacabado preparado en un baño electrolítico, en particular en un baño electrolítico de cobre, crece mediante refuerzo galvánico una capa de cobre de entre unos 20 µm y 500 µm de espesor. En una etapa que sigue a continuación, que se denomina eliminación de la fotolámina, se elimina la fotolámina que aún se encuentra sobre la superficie en las zonas en las que no ha de configurarse ninguna estructura eléctricamente conductora. Como última etapa se realiza un llamado mordentado diferencial, en el que se elimina en toda su superficie la delgada capa de metal compuesta por ejemplo por titanio y cobre, con lo quesolamente permanece la estructura conductora deseada, la estructura de pistas conductoras. Ésta está compuesta usualmente por cobre, encontrándose el espesor de capa en la gama de 20 µm a 500 µm.
Para aumentar la seguridad del aislamiento sobre la superficie del módulo de chip, puede aplicarse una segunda capa no conductora, preferiblemente como lámina o barniz. Esta segunda capa cubre todas las zonas del módulo de chip a excepción de las superficies de contacto intermedias 5 y 7. Ventajosamente reduce esta segunda capa de aislamiento opcional también la penetración de humedad y oxígeno en el módulo de chip.
Un módulo de chip así fabricado puede fabricarse como semiacabado separado. El módulo de chip 100 puede aplicarse entonces sobre el cuerpo de substrato 1.
Mientras que la representación en sección de la figura 1 sugiere que el módulo de chip 100 solamente presenta un único componente semiconductor 8, puede incluir un módulo de chip en la práctica básicamente cualquier cantidad de componentes semiconductores, dado el caso también componentes pasivos.
La alimentación eléctrica del módulo de chip 100 se realiza mediante dos barras conductoras 12, 13 dispuestas una sobre otra y aisladas entre sí. Las barras conductoras 12, 13 presentan dos segmentos o brazos 14, 15 y 17, 18 respectivamente, dispuestos en paralelo entre sí y que se extienden hacia fuera del plano del dibujo, unidos eléctricamente entre sí en cada caso mediante una culata (barra conductora 12) y 19 (barra conductora 13) respectivamente. Los brazos 14, 15 y la culata 16 de la barra conductora 12 forman preferiblemente una sola pieza a partir de un material buen conductor eléctrico. De la manera correspondiente están formados los brazos 17, 18 y la culata 19 de la barra conductora 13 de una sola pieza por el mismo material que la barra conductora 12. La barra conductora 12 está montada a través de un aislamiento 24 sobre el cuerpo de substrato 1.
Las distancias entre los conductores llevados a potencial son tales que se cumplen las especificaciones prescritas en cuanto a tramos de aire y de fuga. Esto puede significar en particular para las barras conductoras 12 y 13, así como para los brazos 14, 15 y la culata 16, que sus bordes no estén dispuestos uno sobre otro, sino que el borde superior esté algo retraído. Otra medida adicional sería la continuación del aislador 24 por encima de las superficies laterales de las barras conductoras 12, 13.
Los brazos 15, 18 están dispuestos contiguos a la superficie de contacto intermedia 5 del módulo de chip 100 y los brazos 14, 17 contiguos a la superficie de contacto intermedia 7 del módulo de chip 100. Un segmento libre del brazo 15 está conectado eléctricamente mediante una banda de unión 21 con la superficie de contacto intermedia 5. De la manera correspondiente está conectado eléctricamente un segmento libre del brazo 14 de la barra conductora 12 mediante una banda de unión 20 con la superficie de contacto intermedia 7 del módulo de chip 100. Puesto que tanto la superficie de contacto intermedia 5 como también la superficie de contacto intermedia 7 están conectadas eléctricamente mediante la estructura de pistas conductoras 26 con la superficie de conexión 10 y los brazos 14, 15 presentan, debido a la unión eléctrica a través de la culata 16, el mismo potencial, tiene lugar un flujo de corriente simétrico desde o hacia la superficie de conexión 10 del componente semiconductor. Mediante la configuración con forma de U de las barras conductoras 12, 13, que rodea esencialmente por completo el módulo de chip 100, puede realizarse la alimentación eléctrica simétrica, con lo que pueden evitarse en gran medida los puntos de corriente máxima.
En una variante alternativa podrían estar unidas las bandas de unión 20, 21 y 22, 23 respectivamente también directamente con la estructura de pistas conductoras 26. Esto puede realizarse a elección en la zona de las superficies de contacto intermedias 5, 7 o sobre el componente semiconductor 8.
De la manera correspondiente están unidos los brazos 17 y 18 de la barra conductora 13 mediante bandas de unión 22, 23 con otra superficie de contacto (por ejemplo para la toma de contacto de otro componente), que no puede verse en la representación en sección, del módulo de chip 100.
La utilización de bandas de unión 20, 21, 22, 23, que preferiblemente están fabricadas del mismo material que las barras conductoras 12, 13 y que están fabricadas mediante un proceso de doblado o plegado, pueden unirse mediante una unión por soldadura con los brazos 14, 15 y 17, 18 respectivamente y con las correspondientes superficies de contacto 5, 7 del módulo de chip 100. Preferiblemente se utiliza un procedimiento de soldadura láser.
Contrariamente a la utilización de puentes de hilo metálico (puentes de bondeado o conexión eléctrica metálica) pueden extenderse las bandas de unión 20, 21, 22, 23 por toda la anchura de las superficies de conexión libres de los brazos 14, 15 y 22, 23 respectivamente, con lo que resulta una baja densidad de corriente en la capa conductora. Esto viene favorecido además por el procedimiento de unión utilizado, es decir, un procedimiento de soldadura. Para evitar tensiones mecánicas en el punto de contacto y dentro de la banda de unión, puede elegirse una conformación especial de las bandas (estructura de distensión, tal como la que se conoce para elementos elásticos).
La figura 2 muestra un ejemplo de ejecución de la configuración correspondiente a la invención en una vista en planta, sirviendo la configuración para una ondulación trifásica. Correspondientemente incluye la configuración tres módulos de chip 100. Una representación ampliada se muestra en la figura 3. Un módulo de chip 100 configura un semipuente, representándose un esquema eléctrico equivalente en la figura 4.
De manera conocida, incluye un semipuente dos elementos semiconductores de conexión 101 conectados en serie entre sí, como por ejemplo un IGBT o un MOSFET. Cada uno de ambos elementos semiconductores de conexión101 lleva conectado un elemento semiconductor rectificador 102, por ejemplo un diodo (de libre circulación). Éste puede faltar también en MOSFET. Las conexiones de carga de los elementos semiconductores de conexión 101, conectadas entre sí, están acopladas con una conexión 142, que tal como queda más claro en base a la siguiente descripción, está unida eléctricamente con una barra conductora 29 de la configuración de la figura 2. El elemento semiconductor de conexión 101, que está unido con una conexión 140, sometida a un potencial positivo, se denomina elemento de conexión high-side (de la parte alta). El elemento semiconductor de conexión 101, que está unido con una conexión 141 sometida a un potencial negativo, se denomina elemento de conexión low-side (de la parte baja). Tal como se explicará en base a la posterior descripción, está unida la conexión 140 con la barra conductora 13 de la configuración en la figura 2 y la conexión 141 con la barra conductora 12 de la configuración en la figura 2H.
La figura 3 muestra una posible realización de un tal semipuente correspondiente a la invención. El elemento de conexión high-side HS del módulo de chip 100 mostrado en la figura 3 incluye tres elementos semiconductores de conexión 101-1, 101-2 y 101-3 conectados en paralelo. Cada uno de los elementos semiconductores de conexión 101-1, 101-2 y 101-3 lleva conectado en paralelo un elemento semiconductor rectificador 102-1, 102-2 y 102-3. La cantidad de elementos semiconductores de conexión conectados en paralelo y de los correspondientes diodos de libre circulación asociados se ha elegido arbitrariamente. Básicamente puede elegirse cualquier cantidad de elementos semiconductores de conexión. Los elementos semiconductores de conexión y los elementos semiconductores rectificadores 101-1, 101-2 y 101-3 y 102-1, 102-2 y 102-3 están dispuestos y conectados en cada caso con su superficie de contacto posterior sobre una superficie de contacto común 105, que está montada sobre el substrato 3.
Cada uno de los elementos semiconductores de conexión 101-1, 101-2 y 101-3 presenta sobre su cara anterior opuesta al substrato 3 superficies de conexión 103-1, 103-2 y 103-3, que son conexiones de carga. Está superficies de conexión 103-1, 103-2 y 103-3 rodean en cada caso una superficie de conexión 104-1, 104-2 y 104-3, siendo éstas conexiones de control y estando unidas eléctricamente mediante la correspondiente estructura de pistas conductoras con una superficie de contacto común 108. Sobre la superficie de contacto 108 están previstas superficies de conexión 113, 114 para someterlas a un potencial eléctrico.
Los elementos semiconductores rectificadores 102-1, 102-2 y 102-3 presentan en su cara anterior superficies de conexión 109-1, 109-2 y 109-3. Éstas son conexiones de carga de los elementos semiconductores rectificadores.
Sobre la superficie de contacto 105 están previstas en lados opuestos de los elementos semiconductores 101 y 102 dispuestos paralelos entre sí, superficies de conexión 110 y 111, que sirven para la unión eléctrica con las bandas de unión 23 y 22 respecto a la barra conductora 13.
Próximas a la superficie de contacto 108 están previstas simétricamente en cada caso superficies de contacto 106 y 107, que presentan respectivas superficies de conexión 112 y 115. Estas superficies de conexión 112 y 115 sirven para una función de captación por sensor.
Para la unión eléctrica de las superficies de conexión 103-1, 103-2 y 103-3 con las superficies de conexión 109-1, 109-2 y 109-3, así como para la toma de contacto de otras superficies de conexión, está montada en tecnología de unión planar una estructura de pistas conductoras 116 sobre la superficie del elemento de conexión high-side HS. Esta estructura plana de pistas conductoras está unida con las superficies de contacto 106 y 107 para la función de sensor y por otro lado con una superficie de contacto 120 del componente semiconductor low-side LS. Las superficies de contacto 106 y 107 están igualmente conectadas eléctricamente a la estructura de pistas conductoras
116.
Sobre la superficie de contacto 120 asociada al elemento de conexión low-side LS están dispuestos conectados eléctricamente los elementos semiconductores de conexión 101-1, 101-2 y 101-3, así como los diodos de libre circulación 102-1, 102-2 y 102-3 conectados en cada caso en paralelo. Las superficies de conexión 104-1, 104-2 y 104-3 de los elementos semiconductores de conexión están unidas mediante una estructura de pistas conductoras con superficies de contacto 123, 124, que presentan respectivas superficies de conexión 125 y 126 para soportar una señal de control. La estructura de pistas conductoras discurre al respecto aislada frente a la superficie de contacto 120. Las superficies de contacto 103-1, 103-2 y 103-3 de los elementos semiconductores de conexión 1011, 101-2 y 101-3, así como las superficies de conexión 109-1, 109-2 y 109-3 de los elementos semiconductores rectificadores 102-1, 102-2 y 102-3 están unidas mediante una estructura de pistas conductoras 129 con superficies de contacto 121 y 122 dispuestas frente a la superficie de contacto 120 y aisladas eléctricamente de la misma. Las superficies de contacto 121 y 122 presentan respectivas superficies de conexión 127 y 128, que sirven para la unión eléctrica con las bandas de unión 20 y 21 respecto a la barra conductora 12.
Sobre la superficie de contacto 120 está prevista además una superficie de conexión 130 para una banda de unión 30 con la barra conductora 29, que constituye la salida del semipuente. La superficie de conexión 130 se extiende entonces transversalmente a la dirección de extensión de las superficies de conexión 127, 128 y ocupa preferiblemente toda la anchura de la superficie de contacto 120.
Se entiende por la descripción precedente y por el objetivo de cargar tanto el elemento de conexión high-side HS como también el elemento de conexión low-side LS con corrientes simétricas, que las superficies de contacto 121 y 122 del elemento de conexión low-side LS se encuentran al mismo potencial, al igual que las superficies de conexión 110 y 111 sobre la superficie de contacto 105 del elemento de conexión high-side HS.
La figura 2 muestra la configuración en la que están montados tres módulos de chip 100 sobre el cuerpo de substrato 1. Tal como puede observarse fácilmente en la vista en planta, están dispuestas las barras conductoras 12 y 13 por ejemplo aisladas entre sí y una sobre otra, extendiéndose los correspondientes brazos 14, 15, 17 y 18 con forma de dedo junto a los módulos de chip 100 contiguos. En la vista en planta se observa además que la barra conductora 12 unida directamente con el cuerpo de substrato se extiende más allá de toda la longitud de los módulos de chip 100 sobre el cuerpo de substrato 1, mientras que la barra conductora 13 montada sobre la barra conductora 12 termina aproximadamente en el límite entre los elementos de conexión high-side y low-side, HS, LS. De esta manera se consiguen tanto superficies de conexión en los brazos 14 y 15 de la barra conductora 12 como también en los brazos 17, 18 de la barra conductora 13. En la zona de estos brazos pueden observarse respectivamente las bandas de unión 20 y 21, que toman contacto con la barra conductora 12, así como las bandas de unión 22 y 23, que toman contacto con la barra conductora 13. Las barras conductoras 29 que forman la salida de la configuración toman contacto a través de bandas de unión 30 con las superficies de conexión 130 del correspondiente módulo de chip (ver al respecto la figura 3). Contrariamente a los puentes de hilo metálico tradicionales, se extienden las bandas de unión 20, 21, 22, 23, 30 en lo posible por toda la anchura de sus correspondientes superficies de conexión.
La configuración no correspondiente a la invención de las barras conductoras 12, 13 dispuestas una sobre otra y aisladas eléctricamente entre sí, que presentan respectivos brazos que se extienden a lo largo de los módulos de chip 100, permite una alimentación eléctrica simétrica. Esto viene favorecido también por la configuración simétrica del elemento semiconductor de conexión y el elemento semiconductor rectificador mostrada en las figuras 2 y 3.Éstos están dispuestos a lo largo de un eje que discurre en paralelo a los brazos de las barras conductoras 12, 13.
Las barras conductoras 12, 13 configuradas planas permiten además alojar condensadores 28, que preferiblemente están unidos mediante una unión por soldadura por un lado con los brazos 15 y 14 respectivamente de la barra conductora 12 y los brazos 18 y 17 respectivamente de la barra conductora 13.
En una variante alternativa pueden estar dispuestas la primera y la segunda barras conductoras 13, 14, así como la tercera barra conductora 29, también a un lado del cuerpo de substrato 1.
La configuración correspondiente a la invención permite una técnica de montaje especialmente compacta de elementos de potencia electrónicos para accionamientos, en particular para inversores de CC-CA y CA-CC, así como para convertidores CC-CC para accionamientos móviles, por ejemplo en un vehículo.
Debido a la toma de contacto en una gran superficie de los componentes semiconductores, a la utilización del material conductor cobre para las barras conductoras y a las bandas de unión, así como a las secciones de línea relativamente grandes de las estructuras de pistas conductoras galvánicamente separadas de cobre y a las bandas de unión soldadas de cobre con las conexiones de carga, pueden mantenerse reducidas las pérdidas eléctricas de paso de la corriente y con ello el calentamiento propio. Pueden evitarse puntas de temperatura locales. Esto favorece en particular un funcionamiento seguro cuando sobrevienen sobreintensidades súbitas en un comportamiento en caso de falta. Adicionalmente son también adecuadas las barras conductoras (las llamadas barras de conexión de carga) para evacuar el calor residual que resulta debido a las pérdidas en las líneas, ya que el material cobre utilizado preferentemente tiene una conductividad térmica de unos 400 W/m*K.
La gran fiabilidad se logra no obstante no sólo mediante la reducción de las pérdidas de paso de la corriente y de la reducción que de ello resulta del calentamiento propio. Tanto las uniones por soldadura como también las estructuras de pistas conductoras, de gran superficie y reforzadas galvánicamente, de la tecnología de unión planar de los componentes semiconductores, así como de otros componentes pasivos eventualmente existentes del substrato y de las conexiones de carga, muestran una mayor resistencia eléctrica al choque de cambios de carga y de temperatura que en los módulos conocidos por el estado de la técnica.
Puesto que en particular las bandas de unión entre la configuración de substrato con superficies de contacto de cobre y las barras de unión igualmente están realizadas en cobre o en una aleación de cobre, no existe en las superficies límite de la conexión ninguna diferencia en cuanto a coeficientes de dilatación térmica, con lo que aumenta la resistencia frente a ciclos de temperatura.
Las vibraciones inducidas, por ejemplo cuando se utiliza el equipo en la proximidad de un motor de combustión, o debido a la pulsación de un equipo de refrigeración, no dan lugar, debido a la estructura compacta y planar, a la toma de contacto plana, así como a las cortas uniones entre los módulos del embarrado de conexión de la carga, a una activación de vibraciones de los componentes.
El cableado de baja inductividad mediante conductores anchos, galvanizados, así como la conducción simétrica de la corriente, reducen las inductividades parásitas que usualmente se presentan.
Finalmente, la compacidad y la pequeña altura constructiva de la configuración propuesta significan una ventaja para la integración en accionamientos móviles, como por ejemplo en el montaje próximo al motor en vehículos híbridos.
La unión plana de las barras conductoras o bien de las conexiones de carga al cuerpo de substrato es ventajosa para la evacuación del calor de las barras conductoras. La configuración plana, coplanar del embarrado positivo y negativo da como resultado una unión de baja inductividad y suprime por lo tanto puntas de tensión.
La conducción del embarrado positivo y negativo a los substratos se realiza en cada caso desde los lados de un módulo de chip. De esta manera resulta una conducción homogénea de la corriente y con ello una distribución homogénea de la temperatura por el módulo de chip. Se evitan “hot-spots” o puntos calientes locales y con ello aumenta la fiabilidad de la estructura. El embarrado de las tres fases (ver al respecto la figura 2) está realizado simétrico y con ello existe un comportamiento eléctricamente simétrico de la configuración. Esto es ventajoso en particular en cuanto a la reducción de perturbaciones relativas a la compatibilidad electromagnética.

Claims (8)

  1. REIVINDICACIONES
    1. Configuración con al menos un primer y un segundo componente semiconductor (8; 101-1, 101-2, 101-3), que en particular son componentes semiconductores de potencia para el control de la potencia de corrientes de elevada intensidad, en la que -el componente semiconductor (8; 101-1, 101-2, 101-3), de los que al menos hay uno, presenta en cada caso al menos dos superficies de conexión eléctrica dispuestas separadas entre sí y está dispuesto sobre un cuerpo de substrato común (1) eléctricamente aislado del mismo, -sobre el cuerpo de substrato (1) están fijadas, además del componente semiconductor (8; 101-1, 101-2, 1013), de los que al menos hay uno, y aisladas eléctricamente de este componente semiconductor (8; 101-1, 101-2, 101-3), de los que al menos hay uno, una primera y una segunda barra conductora (12, 13) y -una superficie de conexión eléctrica del componente semiconductor (8; 101-1, 101-2, 101-3), de los que al menos hay uno, está unida eléctricamente con la primera barra conductora (12, 13) y otra superficie de conexión eléctrica de este componente semiconductor (8; 101-1, 101-2, 101-3) está unida eléctricamente con la segunda barra conductora (12, 13), tal que -la primera y/o la segunda barra conductora (12, 13) presentan segmentos dispuestos en lados opuestos de este componente semiconductor (8; 101-1, 101-2, 101-3), sometiéndose a una corriente la superficie de conexión de ambos segmentos conectada eléctricamente con la correspondiente barra conductora (12, 13), caracterizada porque el primer y el segundo componente semiconductor (8; 101-1, 101-2, 101-3) están conectados en la configuración formando un semipuente, tal que -una superficie de conexión eléctrica del primer componente semiconductor (8; 101-1, 101-2, 101-3) está unida eléctricamente con la primera barra conductora (12, 13), asociada a un polo eléctrico, -una superficie de conexión eléctrica del segundo componente semiconductor (8; 101-1, 101-2, 101-3) está unida eléctricamente con la segunda barra conductora (12, 13), asociada al otro polo eléctrico opuesto al primer polo eléctrico, y
    -
    la otra superficie de conexión eléctrica del primer componente semiconductor (8; 101-1, 101-2, 101-3) y la otra superficie de conexión eléctrica del segundo componente semiconductor (8; 101-1, 101-2, 101-3) están unidas eléctricamente mediante una banda de unión (30) con una tercera barra conductora (29).
  2. 2.
    Configuración según la reivindicación 1, en la que los segmentos de la primera y/o segunda barra conductora (12, 13) son brazos (14, 15; 17, 18) de la correspondiente barra conductora (12, 13), que están unidos con una culata (16; 19) de la correspondiente barra conductora (12, 13) con forma de U.
  3. 3.
    Configuración según la reivindicación 2, en la que los brazos (14, 15; 17, 18) y la culata (16; 19) están configurados formando una sola pieza.
  4. 4.
    Configuración según una de las reivindicaciones precedentes, en la que la tercera barra conductora (29) está prevista aislada sobre el cuerpo de substrato (1) y por tramos entre los segmentos de la primera y/o segunda barra conductora (12, 13) dispuestos enfrentados al componente semiconductor (8; 101-1, 101-2, 101-3).
  5. 5.
    Configuración según una de las reivindicaciones precedentes, en la que se realiza una unión eléctrica de una de las superficies de conexión del componente semiconductor (8; 101-1, 101-2, 101-3), de los que al menos hay uno, mediante dos bandas de unión (20, 21; 22, 23) formadas por una o por varias partes a partir de en cada caso una chapa metálica doblada o plegada, que en cada caso está unida por uno de sus extremos mediante una unión por soldadura con uno de los segmentos opuestos de una de las barras conductoras (12, 13).
  6. 6.
    Configuración según la reivindicación 5, en la que las dos bandas de unión (20, 21; 22, 23) están soldadas por su otro extremo en cada caso con una superficie intermedia de contacto (5, 7) aislada eléctricamente del cuerpo de substrato (1) con una estructura de pistas conductoras (26, 27) montada sobre la superficie de la configuración.
  7. 7.
    Configuración según la reivindicación 6, en la que se realiza una unión eléctrica entre la superficie intermedia de contacto (5, 7) y una de las superficies de conexión del componente semiconductor (8; 101-1, 101-2, 101-3), de los que al menos hay uno, mediante una estructura de pistas conductoras (26, 27) montada sobre la superficie de la configuración.
  8. 8.
    Configuración según la reivindicación 6 ó 7,
    en la que la superficie intermedia de contacto (5, 7) está dispuesta entre uno de los segmentos de la primera y/o segunda barra conductora (12, 13) y el primer componente semiconductor (8; 101-1, 101-2, 101-3), de los que al menos hay uno.
    5 9. Configuración según una de las reivindicaciones 6 a 8, en la que una de las superficies intermedias de contacto está configurada mediante una superficie de contacto, sobre la que está dispuesto, conduciendo eléctricamente, el primer componente semiconductor (8; 101-1, 101-2, 101-3), de los que al menos hay uno.
    10 10. Configuración según una de las reivindicaciones 6 a 8, en la que una de las superficies intermedias de contacto está aislada eléctricamente de una superficie de contacto sobre la que está dispuesto, conduciendo eléctricamente, el primer componente semiconductor (8; 1011, 101-2, 101-3), de los que al menos hay uno.
    15 11. Configuración según una de las reivindicaciones 5 a 10, en la que las bandas de unión (20, 21; 22, 23) están formadas por un material que se corresponde con el material de las barras conductoras (12, 13).
ES08786603T 2007-08-01 2008-07-30 Configuración con al menos un componente semiconductor, en particular un componente semiconductor de potencia para el control de la potencia de corrientes de alta intensidad Active ES2392206T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE200710036048 DE102007036048A1 (de) 2007-08-01 2007-08-01 Anordnung mit zumindest einem Halbleiterbauelement, insbesondere einem Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme
DE102007036048 2007-08-01
PCT/EP2008/059968 WO2009016192A2 (de) 2007-08-01 2008-07-30 Anordnung mit zumindest einem halbleiterbauelement, insbesondere einem leistungshalbleiterbauelement zur leistungssteuerung hoher ströme

Publications (1)

Publication Number Publication Date
ES2392206T3 true ES2392206T3 (es) 2012-12-05

Family

ID=40175762

Family Applications (1)

Application Number Title Priority Date Filing Date
ES08786603T Active ES2392206T3 (es) 2007-08-01 2008-07-30 Configuración con al menos un componente semiconductor, en particular un componente semiconductor de potencia para el control de la potencia de corrientes de alta intensidad

Country Status (6)

Country Link
EP (2) EP2290688A3 (es)
CN (1) CN101809741B (es)
DE (1) DE102007036048A1 (es)
ES (1) ES2392206T3 (es)
PL (1) PL2174350T3 (es)
WO (1) WO2009016192A2 (es)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014201631B4 (de) * 2014-01-30 2022-02-03 Robert Bosch Gmbh Anordnung zum Kontaktieren elektrischer Komponenten
US11271043B2 (en) * 2017-04-19 2022-03-08 Mitsubishi Electric Corporation Semiconductor module and power conversion apparatus
EP3392908B1 (de) * 2017-04-20 2019-07-24 Infineon Technologies AG Leistungshalbleiteranordnung mit einem stapel von eine verbesserte geometrie aufweisenden anschlussplatten zur gemeinsamen elektrischen kontaktierungen mehrerer, gleichartiger leistungshalbleiter-schaltelemente
DE102017217352A1 (de) 2017-09-28 2019-03-28 Danfoss Silicon Power Gmbh Stromschiene und leistungsmodul

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
JPH0661289A (ja) * 1992-08-07 1994-03-04 Mitsubishi Electric Corp 半導体パッケージ及びこれを用いた半導体モジュール
US5313091A (en) * 1992-09-28 1994-05-17 Sundstrand Corporation Package for a high power electrical component
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5504378A (en) * 1994-06-10 1996-04-02 Westinghouse Electric Corp. Direct cooled switching module for electric vehicle propulsion system
DE69726518T2 (de) * 1996-09-06 2004-10-07 Hitachi Ltd Leistungshalbleiteranordnung in modularer Bauart
AU2002340750A1 (en) * 2001-09-28 2003-04-14 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
ES2248609T3 (es) * 2001-09-28 2006-03-16 Siemens Aktiengesellschaft Sistema con componentes semiconductores de potencia para el control de potencia de elevadas intesidades y aplicacion del sistema.
JP4566678B2 (ja) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 パワーモジュール

Also Published As

Publication number Publication date
WO2009016192A3 (de) 2009-07-09
EP2290688A2 (de) 2011-03-02
CN101809741A (zh) 2010-08-18
WO2009016192A2 (de) 2009-02-05
PL2174350T3 (pl) 2013-01-31
DE102007036048A1 (de) 2009-02-05
CN101809741B (zh) 2013-05-22
EP2174350B1 (de) 2012-08-29
EP2290688A3 (de) 2011-10-26
EP2174350A2 (de) 2010-04-14

Similar Documents

Publication Publication Date Title
JP5961714B2 (ja) 電力変換装置
JP4951633B2 (ja) 電力変換装置
US9490200B2 (en) Semiconductor device
JP5241344B2 (ja) パワーモジュール及び電力変換装置
US20150189784A1 (en) Electric Circuit Apparatus and Method for Producing Electric Circuit Apparatus
JP4640423B2 (ja) 電力変換装置
JP5622658B2 (ja) 電力変換装置
JP4640425B2 (ja) 電力変換装置
ES2392206T3 (es) Configuración con al menos un componente semiconductor, en particular un componente semiconductor de potencia para el control de la potencia de corrientes de alta intensidad
CN113557603B (zh) 半导体装置
US7057275B2 (en) Device with power semiconductor components for controlling the power of high currents and use of said device
JP2005123265A (ja) パワーデバイス冷却装置及びモータ駆動用インバータユニット
JP5568511B2 (ja) 電力用変換装置
JP6721066B2 (ja) 電力変換装置
JP2005192328A (ja) 半導体装置
US20240206134A1 (en) Power electronic arrangement for an electric machine and motor vehicle
US20230307326A1 (en) Semiconductor device, method for producing semiconductor device, and power conversion apparatus
US20230098335A1 (en) Inverter with optimized electromagnetic performance
US20240128166A1 (en) Semiconductor device and power conversion device
JP2011014744A (ja) 半導体装置
JP2008270528A (ja) 半導体モジュールの構造
CN117937899A (zh) 集成缓冲吸收电路的功率模块