CN114093856A - 一种多芯片并联的半桥型mosfet模块 - Google Patents

一种多芯片并联的半桥型mosfet模块 Download PDF

Info

Publication number
CN114093856A
CN114093856A CN202010876277.6A CN202010876277A CN114093856A CN 114093856 A CN114093856 A CN 114093856A CN 202010876277 A CN202010876277 A CN 202010876277A CN 114093856 A CN114093856 A CN 114093856A
Authority
CN
China
Prior art keywords
metal layer
bridge arm
chip
driving
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010876277.6A
Other languages
English (en)
Inventor
陈材
花伟杰
黄志召
刘新民
康勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202010876277.6A priority Critical patent/CN114093856A/zh
Publication of CN114093856A publication Critical patent/CN114093856A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开了一种多芯片并联的半桥型MOSFET模块，包括：绝缘基板，贴装在绝缘基板上的功率单元、驱动电阻、热敏电阻，键合线，灌封胶，外壳及端子。芯片组成功率单元的上桥臂和下桥臂，每个桥臂包含至少两个MOSFET芯片，反并联二极管由MOSFET的体二极管充当，组成每个桥臂的MOSFET芯片在绝缘基板上纵向排列；模块采用对称设计，使得换流回路对称的同时减小寄生电感，从而降低各芯片在开关过程中的动态电流差异和关断过程中的电压尖峰；绝缘基板上层结构中正极金属层呈U字型，输出极金属层从左至右呈工字型，负极金属层分为两部分且关于输出金属层上下对称，如此布局使得对称性好且更便于芯片与铜层间的键合连接。

Description

一种多芯片并联的半桥型MOSFET模块
技术领域
本发明属于功率半导体器件技术领域，更具体地，涉及一种多芯片并联的半桥型MOSFET模块。
背景技术
随着网络通信、电动汽车和航空航天等领域的快速发展，传统硅功率器件的性能已经很难满足电力电子系统对功率器件在工作频率、阻断电压和高温等方面的新需求。在此背景下，碳化硅功率器件凭借更高的击穿电压、更高的工作频率、更小的体积、更高的导热系数及更高的工作温度，受到了越来越多的关注。碳化硅功率器件的使用，可以大幅降低电力变换器的器件损耗，减小变换器的体积。
在碳化硅功率器件的应用中，为了更好地发挥碳化硅开关器件的高频的优势，需要减小电路的寄生电感，以降低器件在高速关断过程中承受的尖峰电压，将功率芯片封装成功率模块是十分有效的做法；此外，在多芯片并联的场合下，各并联支路的不对称会导致导通状态下和开关过程中的电流不均衡，这会导致各芯片的损耗不一致，从而芯片结温不同，进一步影响功率模块的可靠性。
因此，在碳化硅功率模块的设计过程中，如何降低换流回路的寄生电感并减小各并联支路之间的寄生电感差异，平衡各并联芯片的电流，就显得十分重要。
发明内容
本发明提供了一种多芯片并联的半桥型MOSFET模块，旨在通过优化模块的结构和芯片布局，使得寄生电感尽可能小且各并联支路的寄生电感参数尽可能一致，从而实现各并联芯片的均流和关断时的均压。
为实现上述目的，本发明提供了一种多芯片并联的半桥型MOSFET模块，包括：绝缘基板，贴装在所述绝缘基板上的功率单元；
所述功率单元为半桥电路结构，包括：上桥臂开关管和下桥臂开关管，所述上桥臂开关管和所述下桥臂开关管均由M个碳化硅MOSFET芯片并联构成；其中，M为大于或等于2的整数；
所述绝缘基板为三层结构，其中，上层与下层均为金属导电材料，中间层为绝缘材料；上层表面包括从左至右依次分布的上桥臂开关管驱动金属层、正极金属层、负极金属层、输出极金属层、下桥臂开关管驱动金属层、热敏电阻金属层；所述正极金属层呈U字型，开口向左；所述输出极金属层从左至右呈工字型；所述负极金属层分为关于所述输出金属层上下对称的两部分；
所述上桥臂开关管中各芯片在所述正极金属层自上而下均匀排列；所述下桥臂开关管中各芯片在所述输出极金属层自上而下均匀排列。
进一步地，所述上桥臂开关管驱动金属层和所述下桥臂开关管驱动金属层关于所述模块竖直中心线对称，所述驱动电阻关于所述模块竖直中心线对称；
所述正极金属层、所述负极金属层、所述输出极金属层均关于所述模块水平中心线对称。
进一步地，所述上桥臂开关管驱动金属层包括上桥臂驱动信号栅极第一金属层、M个独立的上桥臂驱动信号栅极第二金属层、上桥臂驱动信号源极金属层；
所述上桥臂开关管中各芯片自上而下均匀贴装在所述正极金属层上，各芯片的漏极直接与所述正极金属层相连；各芯片的栅极均朝向下侧，且均通过一根键合线连接至各自对应的上桥臂驱动栅极信号第二金属层；各芯片的功率源极均通过多根键合线连接至所述输出极金属层，且键合线均匀地分布在所述输出极金属层的左侧；各芯片的驱动源极均通过一根键合线连接至所述上桥臂驱动源极信号金属层；
所述下桥臂开关管驱动金属层包括下桥臂驱动信号栅极第一金属层、M个独立的下桥臂驱动信号栅极第二金属层、下桥臂驱动信号源极金属层；
所述下桥臂开关管中各芯片自上而下均匀贴装在所述输出极金属层的右侧，各芯片的漏极直接与所述输出极金属层相连；各芯片的栅极均朝向下侧，且均通过一根键合线连接至各自对应的下桥臂驱动信号栅极第二金属层；各芯片的功率源极均通过多根键合线连接至所述负极金属层，且键合线均匀地分布在所述负极金属层的上下两部分；各芯片的驱动源极均通过一根键合线连接至所述下桥臂驱动信号源极金属层。
进一步地，各芯片的源极采用Kelvin连接。
进一步地，所述模块还包括：热敏电阻、驱动电阻、端子以及外壳；
所述热敏电阻贴装在所述热敏电阻金属层上，用于测量所述模块内部的温度；
所述驱动电阻跨接在所述上桥臂驱动信号栅极第一金属层和所述上桥臂驱动信号栅极第二金属层之间，以及所述下桥臂驱动信号栅极第一金属层和所述下桥臂驱动信号栅极第二金属层之间，且各驱动电阻的阻值相等；
所述外壳与所述绝缘基板上层表面之间的空间灌注有绝缘保护凝胶，所述绝缘基板下层表面直接与散热器连接用于散热；
所述端子包括：正电极端子、负电极端子、输出极端子，上桥臂栅极驱动端子、上桥臂源极驱动端子、下桥臂栅极驱动端子、下桥臂源极驱动端子、热敏电阻端子；其中，所述正电极端子、所述负电极端子和所述输出极端子均分为上下两部分，且均关于所述模块水平中心线对称。
进一步地，所述绝缘基板的上层和下层均采用表面镀镍的高导无氧铜，中间层采用高热导率的氮化铝陶瓷。
进一步地，所述模块中所使用的开关管芯片替换为硅MOSFET芯片或氮化镓MOSFET芯片。
总体而言，通过本发明所构思的以上技术方案，能够取得以下有益效果：
(1)本发明通过优化模块的结构和芯片布局，模块采用对称设计，降低了各并联芯片之间的寄生电感的差异，平衡了各并联芯片之间的电流差异，使得模块在开关过程和导通过程中每颗并联芯片承担的电流基本平衡，同时关断过程中每颗并联芯片承受的电压过冲也基本平衡；另一方面，正极金属层呈U字型，输出极金属层从左至右呈工字型，负极金属层关于输出金属层上下对称，如此布局使得对称性好且更便于芯片与铜层间的键合连接。
(2)本发明中开关管芯片的源极采用Kelvin连接，功率源电流与驱动源电流方向垂直，降低了驱动回路与功率回路之间的耦合，从而降低共源电感，进而提高驱动信号的稳定性。
(3)本发明中绝缘基板的上层金属和下层金属均为高导无氧铜材料，且表面镀镍，从而具有更强的抗氧化性，同时能提高引线键合的可靠性；中间层为高热导率的氮化铝陶瓷，能有效提高模块的散热性能。
附图说明
图1是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块的外部结构示意图；
图2是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块的绝缘基板顶层示意图；
图3是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块的内部结构示意图；
图4是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块的内部结构平面示意图；
图5是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块对应的半桥电路示意图；
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
1为外壳、2为注入式螺钉夹、3为正电极端子、4为负电极端子、5为输出极端子、6为上桥臂驱动信号栅极端子、7为上桥臂驱动信号源极端子、8为下桥臂驱动信号栅极端子、9为下桥臂驱动信号源极端子、10为热敏电阻端子、11为绝缘基板、12为驱动电阻、13为热敏电阻、14为上桥臂开关管、15为下桥臂开关管、16为键合线、17为正极金属层、18为负极金属层、19为输出极金属层、20为热敏电阻金属层、21为上桥臂驱动信号栅极第一金属层、22为上桥臂驱动信号栅极第二金属层、23为上桥臂驱动信号源极金属层、24为下桥臂驱动信号栅极第一金属层、25为下桥臂驱动信号栅极第二金属层、26为下桥臂驱动信号源极金属层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
如图1所示，是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块的外部结构示意图；本实施例采用的外壳是已被广泛使用的EASY-1B型号，设计及工艺均已经过市场验证，具有很强的通用性。主功率正电极端子3、主功率负电极端子4、主功率输出极端子5、上桥臂驱动信号栅极端子6、上桥臂驱动信号源极端子7、下桥臂驱动信号栅极端子8、下桥臂驱动信号源极端子9、热敏电阻端子10均从外壳1上表面的通孔中伸出；注入式螺钉夹2用于将模块固定于散热器上。在外壳与绝缘基板上表面之间的空间灌注有绝缘保护凝胶。
如图2所示，是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块的绝缘基板11的顶层示意图。本实施例中，绝缘基板为直接覆铜陶瓷基板，分为三层，上层铜层包括：(1)功率金属层：正极金属层17、负极金属层18、输出极金属层19；(2)驱动及热敏电阻金属层：热敏电阻金属层20、上桥臂驱动信号栅极第一金属层21、上桥臂驱动信号栅极第二金属层22、上桥臂驱动信号源极金属层23、下桥臂驱动信号栅极第一金属层24、下桥臂驱动信号栅极第二金属层25、下桥臂驱动信号源极金属层26。其中，正极金属层17、负极金属层18和输出极金属层19自左向右依次排列。正极金属层呈U字型向左，输出极金属层呈工字形，负极金属层采用分布式结构，对称地分别位于输出极金属层的上下侧，考虑到模块内部的绝缘性能以及模块的总体大小，各功率金属层之间的绝缘距离优选为1mm。上桥臂的驱动信号金属层位于模块的左侧，上桥臂驱动信号源极金属层23和上桥臂驱动信号栅极第一金属层21为各并联芯片所共用，上桥臂驱动信号栅极第二金属层22则为分别对应各并联芯片独立的金属层；下桥臂的驱动信号金属层位于模块的右侧，下桥臂驱动信号源极金属层26和下桥臂驱动信号栅极第一金属层24为各并联芯片所共用，下桥臂驱动信号栅极第二金属层25则为分别对应各并联芯片独立的金属层；两组驱动信号金属层关于模块竖直中心线对称。热敏电阻金属层20位于模块右上角。
如图3所示是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块的内部结构示意图；图4是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块的内部结构平面示意图。本发明实施例提供的封装结构包括：绝缘基板和附着于所述绝缘基板上的功率单元；功率单元为半桥电路结构，上桥臂和下桥臂均由M个碳化硅MOSFET芯片构成，其中，M等于3。反并联二极管由MOSFET的体二极管充当，组成每个桥臂的MOSFET芯片在绝缘基板上纵向排列。
在本发明实施例中，上桥臂开关管14的三颗并联碳化硅MOSFET芯片自上而下均匀地贴装焊接在正极金属层上，漏极均直接与正极金属层相连；栅极均朝向模块下侧，各并联芯片的栅极都通过一根铝键合线连接至各自独立的上桥臂驱动信号栅极第二金属层；各并联芯片的源极均通过四根铝键合线连接至输出极金属层，各键合线均匀地分布在工字型输出极金属层的一侧，此为相应的功率源极；此外，各并联芯片的源极均有一根铝键合线连接至上桥臂驱动信号源极金属层23，此为相应的驱动源极；下桥臂开关管15的三颗并联碳化硅MOSFET芯片自上而下均匀地贴装焊接在输出极金属层的另一侧，漏极均通过焊接与输出极金属层直接相连；栅极均朝向模块下侧，各并联芯片的栅极都通过一根铝键合线连接至各自独立的下桥臂驱动信号栅极第二金属层；各并联芯片的源极均通过四根铝键合线连接至负极金属层，此为相应的功率源极，由于负极金属层分为两块独立的金属层，连接时应将各芯片源极均匀地连接到两部分上，上方芯片的源极均连接至上方负极金属层，下方芯片的源极均连接至下方负极金属层，中间芯片的源极各由两根铝键合线连至上方负极金属层和下方负极金属层；此外，各并联芯片的源极均有一根铝键合线连接至下桥臂驱动信号源极金属层26，此为相应的驱动源极。
本发明实例中，为了保证各并联MOSFET的开关速度一致，每个并联开关管芯片连接的驱动电阻值大小相等，且应尽可能小，以便于模块外部更灵活地配置驱动电阻，故驱动电阻值优选为1Ω；此外，开关管芯片的源极采用Kelvin连接，功率源电流与驱动源电流方向垂直，降低了驱动回路与功率回路之间的耦合，降低共源电感，从而提高驱动信号的稳定性。
热敏电阻13的两个电极分别焊接至热敏电阻焊接金属层20的两个铜块上，用于测量模块内部的温度。
本发明实施例中，正电极端子3焊接至正极金属层形成正电极，上下对称地各分布着三根端子；负电极端子4焊接至负极金属层形成负电极，上下对称地各分布着三根端子；输入端子5焊接至输出金属层形成输出电极，上下对称地各分布着三根端子；上桥臂驱动信号栅极端子6焊接至上桥臂驱动信号栅极第一金属层形成上桥臂驱动信号栅极；上桥臂驱动信号源极端子7焊接至上桥臂驱动信号源极金属层形成上桥臂驱动信号源极；下桥臂驱动信号栅极端子8焊接至下桥臂驱动信号栅极第一金属层形成下桥臂驱动信号栅极；下桥臂驱动信号源极端子9焊接至下桥臂驱动信号源极金属层形成下桥臂驱动信号源极；热敏电阻端子焊接至热敏电阻焊接金属层形成温度测量电极。
优选地，本发明实施例中，绝缘基板的上层金属和下层金属均为高导无氧铜材料，且表面镀镍，从而具有更强的抗氧化性，同时能提高引线键合的可靠性。中间层为高热导率的氮化铝陶瓷，能有效提高模块的散热性能。
如图5所示，是本发明实施例提供的一种多芯片并联的半桥型MOSFET模块对应的电路示意图。半桥结构由主功率正电极端子3、主功率负电极端子4、主功率输出端子5、上桥臂开关管驱动信号栅极端子6、上桥臂驱动信号源极端子7、下桥臂驱动信号栅极端子8、下桥臂驱动信号源极端子9、上桥臂开关管14、下桥臂开关管15和驱动电阻12以及它们的电气连接形成。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种多芯片并联的半桥型MOSFET模块，其特征在于，包括：绝缘基板，贴装在所述绝缘基板上的功率单元；
所述功率单元为半桥电路结构，包括：上桥臂开关管和下桥臂开关管，所述上桥臂开关管和所述下桥臂开关管均由M个碳化硅MOSFET芯片并联构成；其中，M为大于或等于2的整数；
所述绝缘基板为三层结构，其中，上层与下层均为金属导电材料，中间层为绝缘材料；上层表面包括从左至右依次分布的上桥臂开关管驱动金属层、正极金属层、负极金属层、输出极金属层、下桥臂开关管驱动金属层、热敏电阻金属层；所述正极金属层呈U字型，开口向左；所述输出极金属层从左至右呈工字型；所述负极金属层分为关于所述输出金属层上下对称的两部分；
所述上桥臂开关管中各芯片在所述正极金属层自上而下均匀排列；所述下桥臂开关管中各芯片在所述输出极金属层自上而下均匀排列。
2.如权利要求1所述的多芯片并联的半桥型MOSFET模块，其特征在于，
所述上桥臂开关管驱动金属层和所述下桥臂开关管驱动金属层关于所述模块竖直中心线对称，所述驱动电阻关于所述模块竖直中心线对称；
所述正极金属层、所述负极金属层、所述输出极金属层均关于所述模块水平中心线对称。
3.如权利要求1或2所述的多芯片并联的半桥型MOSFET模块，其特征在于，
所述上桥臂开关管驱动金属层包括上桥臂驱动信号栅极第一金属层、M个独立的上桥臂驱动信号栅极第二金属层、上桥臂驱动信号源极金属层；
所述上桥臂开关管中各芯片自上而下均匀贴装在所述正极金属层上，各芯片的漏极直接与所述正极金属层相连；各芯片的栅极均朝向下侧，且均通过一根键合线连接至各自对应的上桥臂驱动栅极信号第二金属层；各芯片的功率源极均通过多根键合线连接至所述输出极金属层，且键合线均匀地分布在所述输出极金属层的左侧；各芯片的驱动源极均通过一根键合线连接至所述上桥臂驱动源极信号金属层；
所述下桥臂开关管驱动金属层包括下桥臂驱动信号栅极第一金属层、M个独立的下桥臂驱动信号栅极第二金属层、下桥臂驱动信号源极金属层；
所述下桥臂开关管中各芯片自上而下均匀贴装在所述输出极金属层的右侧，各芯片的漏极直接与所述输出极金属层相连；各芯片的栅极均朝向下侧，且均通过一根键合线连接至各自对应的下桥臂驱动信号栅极第二金属层；各芯片的功率源极均通过多根键合线连接至所述负极金属层，且键合线均匀地分布在所述负极金属层的上下两部分；各芯片的驱动源极均通过一根键合线连接至所述下桥臂驱动信号源极金属层。
4.如权利要求3所述的多芯片并联的半桥型MOSFET模块，其特征在于，各芯片的源极采用Kelvin连接。
5.如权利要求3所述的多芯片并联的半桥型MOSFET模块，其特征在于，所述模块还包括：热敏电阻、驱动电阻、端子以及外壳；
所述热敏电阻贴装在所述热敏电阻金属层上，用于测量所述模块内部的温度；
所述驱动电阻跨接在所述上桥臂驱动信号栅极第一金属层和所述上桥臂驱动信号栅极第二金属层之间，以及所述下桥臂驱动信号栅极第一金属层和所述下桥臂驱动信号栅极第二金属层之间，且各驱动电阻的阻值相等；
所述外壳与所述绝缘基板上层表面之间的空间灌注有绝缘保护凝胶，所述绝缘基板下层表面直接与散热器连接用于散热；
所述端子包括：正电极端子、负电极端子、输出极端子，上桥臂栅极驱动端子、上桥臂源极驱动端子、下桥臂栅极驱动端子、下桥臂源极驱动端子、热敏电阻端子；其中，所述正电极端子、所述负电极端子和所述输出极端子均分为上下两部分，且均关于所述模块水平中心线对称。
6.如权利要求1所述的多芯片并联的半桥型MOSFET模块，其特征在于，所述绝缘基板的上层和下层均采用表面镀镍的高导无氧铜，中间层采用高热导率的氮化铝陶瓷。
7.如权利要求1所述的多芯片并联的半桥型MOSFET模块，其特征在于，所述模块中所使用的开关管芯片替换为硅MOSFET芯片或氮化镓MOSFET芯片。
CN202010876277.6A 2020-08-25 2020-08-25 一种多芯片并联的半桥型mosfet模块 Pending CN114093856A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010876277.6A CN114093856A (zh) 2020-08-25 2020-08-25 一种多芯片并联的半桥型mosfet模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010876277.6A CN114093856A (zh) 2020-08-25 2020-08-25 一种多芯片并联的半桥型mosfet模块

Publications (1)

Publication Number Publication Date
CN114093856A true CN114093856A (zh) 2022-02-25

Family

ID=80295781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010876277.6A Pending CN114093856A (zh) 2020-08-25 2020-08-25 一种多芯片并联的半桥型mosfet模块

Country Status (1)

Country Link
CN (1) CN114093856A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115346948A (zh) * 2022-10-14 2022-11-15 吉光半导体(绍兴)有限公司 一种半桥模块
CN116387269A (zh) * 2023-04-21 2023-07-04 华中科技大学 一种功率模块

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115346948A (zh) * 2022-10-14 2022-11-15 吉光半导体(绍兴)有限公司 一种半桥模块
CN115346948B (zh) * 2022-10-14 2023-04-07 吉光半导体(绍兴)有限公司 一种半桥模块
CN116387269A (zh) * 2023-04-21 2023-07-04 华中科技大学 一种功率模块
CN116387269B (zh) * 2023-04-21 2024-02-13 华中科技大学 一种功率模块

Similar Documents

Publication Publication Date Title
CN107591377B (zh) 一种功率器件的多dbc封装结构及封装方法
CN111916438B (zh) 一种碳化硅维也纳整流器半桥模块的封装结构
Ikeda et al. Investigation on wirebond-less power module structure with high-density packaging and high reliability
CN105914185A (zh) 一种碳化硅功率器件的封装结构及封装方法
US20210407875A1 (en) Semiconductor device
WO2023000823A1 (zh) 一种功率半导体模块的新型封装结构
CN113497014B (zh) 一种多芯片并联的功率模块的封装结构及封装方法
CN212848395U (zh) 一种功率模块
CN113823625A (zh) 功率模块及电机控制器
CN114093856A (zh) 一种多芯片并联的半桥型mosfet模块
CN113875006A (zh) 三电平功率模块
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
CN115985899A (zh) 一种功率半导体模块的封装结构及封装方法
JP2004095670A (ja) 半導体装置
US11996344B2 (en) Semiconductor device
CN114914235A (zh) 多芯片并联非对称碳化硅模块的封装结构及封装方法
CN220155541U (zh) 一种多芯片串联的igbt模块封装结构
CN114121907A (zh) 一种全碳化硅双面散热模块的封装结构及其封装方法
CN112701111A (zh) 一种三电平电路碳化硅功率模块
CN216354202U (zh) 功率器件
CN217822755U (zh) 采用石墨铜垫块的双面散热模块的封装结构和电动汽车
US11887905B2 (en) Semiconductor device
CN214381606U (zh) 一种低寄生参数功率模块的封装结构
CN114664810A (zh) 一种基于旁路铜柱散热的宽禁带功率半导体模块
CN113035787B (zh) 一种逆导型功率半导体模块封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination