CN115346948B - 一种半桥模块 - Google Patents

一种半桥模块 Download PDF

Info

Publication number
CN115346948B
CN115346948B CN202211256596.2A CN202211256596A CN115346948B CN 115346948 B CN115346948 B CN 115346948B CN 202211256596 A CN202211256596 A CN 202211256596A CN 115346948 B CN115346948 B CN 115346948B
Authority
CN
China
Prior art keywords
metal
region
arms
bridge module
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211256596.2A
Other languages
English (en)
Other versions
CN115346948A (zh
Inventor
张学伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiguang Semiconductor Shaoxing Co ltd
Original Assignee
Jiguang Semiconductor Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiguang Semiconductor Shaoxing Co ltd filed Critical Jiguang Semiconductor Shaoxing Co ltd
Priority to CN202211256596.2A priority Critical patent/CN115346948B/zh
Publication of CN115346948A publication Critical patent/CN115346948A/zh
Application granted granted Critical
Publication of CN115346948B publication Critical patent/CN115346948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半桥模块。通过使基板内的第一金属区、第二金属区和第三金属区以具有金属臂的方式设置，使得半桥模块的主回路的电流主要是顺应各个金属臂进行电流流通，有利于实现相邻的金属臂发生电流互感效应，进而可降低主回路的杂散电感，有效缓解半桥模块内的芯片出现电压过冲的问题，使得开关振荡得以减小，并可增大开关频率。此外，第一芯片组和第二芯片组内的芯片还可分配在两个金属臂上，使得芯片的排布更为分散，有效提高了半桥模块的散热性能。

Description

一种半桥模块
技术领域
本发明涉及半导体技术领域，特别涉及一种半桥模块。
背景技术
近年来，随着半导体工艺的进步，第三代宽禁带功率半导体发展迅猛，SiC器件因其具有导通电阻小、击穿场强高、开关速度快、耐高温等特点，被广泛适用于高频、高压、高温等应用场景，有助于电力电子系统效率和功率密度的提升。其中，基于碳化硅芯片的半桥模块中，其普遍存在寄生电感的问题，而较大的寄生电感容易导致SiC器件在高速开关的过程中产生较为严重的电压过冲等问题。
发明内容
本发明的目的在于提供一种半桥模块，以解决现有的半桥模块因较大的寄生电感而导致芯片出现严重的电压过冲的问题。
为解决上述技术问题，本发明提供了一种半桥模块，包括：基板，所述基板上设置有第一金属区、第二金属区和第三金属区，所述第一金属区、所述第二金属区和所述第三金属区均包括沿着第一方向延伸的两个金属臂，并且所述第二金属区的两个金属臂分别设置在所述第三金属区的两侧，所述第一金属区的两个金属臂分别设置在所述第二金属区的两侧；第一芯片组和第二芯片组，所述第一芯片组设置在所述第一金属区的金属臂上，所述第二芯片组设置在所述第三金属区的金属臂上；以及，DC+端口、DC-端口和AC端口，所述DC+端口连接所述第一金属区，所述DC-端口连接所述第二金属区，所述AC端口连接所述第三金属区。
可选的，所述第一芯片组内的多个芯片对称布置在第一金属区的两个金属臂上，所述第二芯片组内的多个芯片对称布置在第三金属区的两个金属臂上。
可选的，同一金属臂上的芯片沿着第一方向排布，位于第一金属区上的芯片和位于第三金属区上的芯片还沿着第一方向相互错开。
可选的，所述基板具有沿着第一方向相对设置的第一侧和第二侧，所述第一金属区的两个金属臂在靠近第一侧的端部相互连接，所述第一金属区的两个金属臂在靠近第二侧的端部通过连接线相互连接。
可选的，所述第一金属区的金属臂靠近第一侧的端部上贴装有所述DC+端口。
可选的，所述基板具有沿着第一方向相对设置的第一侧和第二侧，所述第二金属区的两个金属臂在靠近第一侧的端部相互连接，并在相互连接的部分上贴装有所述DC-端口。
可选的，所述第三金属区内具有沿着第一方向延伸的中空区域，所述第三金属区的两个金属臂位于所述中空区域的两侧。
可选的，所述第三金属区的两个金属臂之间采用至少一条引线相互连接，所述引线横跨所述中空区域。
可选的，所述基板上还设置有第一芯片组的第一源极线和第一栅极线、第二芯片组的第二源极线和第二栅极线。其中，所述第一源极线和所述第一栅极线布置在所述第一金属区远离所述第二金属区的外侧，所述第一芯片组内的芯片源极连接至所述第一源极线，所述第一芯片组内的芯片栅极连接至所述第一栅极线；以及，所述第二源极线和所述第二栅极线布置在所述第三金属区的中空区域内，所述第二芯片组内的芯片源极连接至所述第二源极线，所述第二芯片组内的芯片栅极连接至所述第二栅极线。
可选的，在所述第一金属区远离所述第二金属区的相对两侧均设置有所述第一源极线和所述第一栅极线，所述第一金属区的两个金属臂上的芯片分别连接至对应的第一源极线和第一栅极线。
可选的，在第三金属区的中空区域内还布置有多条金属连接线，所述第一源极线、所述第一栅极线、所述第二源极线和所述第二栅极线分别通过对应的金属连接线电性连接至第一源极端口、第一栅极端口、第二源极端口和第二栅极端口。
可选的，所述第一芯片组和所述第二芯片组内的芯片为碳化硅芯片。
在本发明提供的半桥模块中，通过对基板内的金属区进行布局调整，以改变半桥模块内的电流路径的流通方向，提高电流路径内的主回路的互感效应，进而降低主回路中的杂散电感，有效缓解半桥模块内的芯片出现电压过冲的问题。具体包括将第一金属区、第二金属区和第三金属区均以具有金属臂的方式设置，从而使半桥模块的主回路的电流主要是顺应各个金属臂进行电流流通，有利于实现相邻的金属臂发生电流互感。
此外，第一芯片组和第二芯片组内的芯片可以分配在两个金属臂上，使得芯片的排布更为分散，有效提高了半桥模块的散热性能。
附图说明
图1为一种半桥模块的等效电路的简化图。
图2为本发明一实施例中的半桥模块的结构示意图。
图3为本发明一实施例中的半桥模块其基板的结构示意图。
图4为图2所示的半桥模块的电流流通路径的示意图。
其中，附图标记如下：100-基板；100a-第一侧；100b-第二侧；210-第一金属区；210a/210b-第一金属臂；220-第二金属区；220a/220b-第二金属臂；230-第三金属区；230a/230b-第三金属臂；300H-第一芯片组；300L-第二芯片组；410H-第一源极线；420H-第一栅极线； 410L-第二源极线； 420L-第二栅极线；510H-第一源极贴装区；520H-第一栅极贴装区；530H-第一漏极贴装区；510L-第二源极贴装区；520L-第二栅极贴装区；700-引线。
具体实施方式
本发明的核心构思在于提供一种半桥模块，其对基板内的金属区进行布局调整，进而改变半桥模块内的电流路径的方向，提高电流路径内的主回路的互感效应，进而降低主回路电感。
以下结合附图和具体实施例对本发明提出的半桥模块作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
图2为本发明一实施例中的半桥模块的结构示意图，图3为本发明一实施例中的半桥模块中的基板的结构示意图，图4为图2所示的半桥模块的电流流通路径的示意图。
首先参考图2和图3所示，该半桥模块包括基板100，所述基板100上设置有第一金属区210、第二金属区220和第三金属区230，所述第一金属区210、第二金属区220和第三金属区230均包括沿着第一方向（Y方向）延伸的金属臂。具体可参考图3所示，所述第一金属区210包括两个对称设置的沿着第一方向（Y方向）延伸的第一金属臂210a和第一金属臂210b，所述第二金属区220包括两个对称设置的沿着第一方向（Y方向）延伸的第二金属臂220a和第二金属臂220b，所述第三金属区230包括两个对称设置的沿着第一方向（Y方向）延伸的第三金属臂230a和第三金属臂230b。
其中，所述第二金属区220的两个第二金属臂220a/220b分别设置在所述第三金属区230的两侧，所述第一金属区210的两个第一金属臂210a/210b分别设置在所述第二金属区220的两侧。本实施例中，第三金属区230、第二金属区220和第一金属区210以基板100沿着第一方向（Y方向）延伸的中心线对称设置。
进一步的，所述第一金属区210的第一金属臂210a/210b用于贴装第一芯片组300H。本实施例中，第一芯片组300H内的芯片平均分配在两个第一金属臂210a/210b上，具体可对称分布在两个第一金属臂210a/210b上。其中，所述第一芯片组300H例如构成了半桥模块的上桥芯片。以及，所述第三金属区230的第三金属臂230a/230b用于贴装第二芯片组300L。本实施例中，第二芯片组300L内的芯片平均分配在两个第三金属臂230a/230b上，具体可对称分布在两个第三金属臂230a/230b上。其中，所述第二芯片组300L例如构成了半桥模块的下桥芯片。
所述第一芯片组300H和所述第二芯片组300L通过各个金属区连接成例如图1所示的半桥模块的等效电路。结合图4和图1所示，该半桥模块内的电流路径例如为：DC+端口进入的电流沿着第一方向流经第一金属区210的金属臂以经过第一芯片组300H，之后电流从第一芯片组300H进入第三金属区230的金属臂以流经第二芯片组300L，并且流经第二芯片组300L的电流集体流向第二金属区220的金属臂，以通过第二金属区220的金属臂进一步沿着第一方向流向DC-端口。即，集中流入至第二金属臂220a/220b的电流和第一金属臂210a/210b中的电流的流通方向相反，可以实现互感效应，有效降低主回路电感。
具体示例中，所述第一芯片组300H和所述第二芯片组300L内的芯片例如为碳化硅芯片。以及，单个芯片的通流能力有限，因此在大功率场合可采用多个芯片并联的方式扩流，即，第一芯片组300H和第二芯片组300L可均包括至少两个并联的芯片，例如均包括两个芯片、四个芯片或者六个芯片等。本实施例中，以所述第一芯片组300H和所述第二芯片组300L均包括六个芯片为例进行说明，此时，两个第一金属臂210a/210b上可分别布置有三个芯片，两个第三金属臂230a/230b上可分别设置有三个芯片。
需要说明的是，本实施例中将第一金属区210调整为具有两个金属臂的布局方式，使得第一芯片组300H内的芯片可以分别被贴装在两个金属臂上，使得第一芯片组300H的芯片分布更加分散。同样的，将第三金属区230调整为具有两个金属臂的布局方式，使得第二芯片组300L内的芯片可以分别被贴装在两个金属臂上，有利于分散第二芯片组300L内的芯片分布，有效改善了半桥模块的散热效果。以图2为例，第一芯片组300H和第二芯片组300L的多个芯片可以分配为四列排布，缓解了多个芯片集中设置而引起的散热效果不佳的问题。
进一步的，所述第一芯片组300H内的位于同一金属臂上的芯片具体可顺应金属臂的延伸方向排布，即，沿着第一方向（Y方向）排布。同样的，第二芯片组300L内的位于同一金属臂上的芯片也可顺应金属臂的延伸方向排布，即，沿着第一方向（Y方向）排布。更进一步的，紧邻的第一金属臂和第三金属臂上的芯片还可沿着第一方向相互错开，例如图2所示，位于右侧的第一金属臂210a上的芯片和位于第三金属臂230a上的芯片沿着第一方向上下错开，以及位于左侧的第一金属臂210b上的芯片和位于第三金属臂230b上的芯片沿着第一方向上下错开。如此，一方面有利于使芯片的排布进一步分散，提高散热性能；另一方面，也便于在芯片与对应的金属区之间设置引线，例如图2中，用于连接第一芯片组300H和第三金属区230之间的引线即可搭接在第二芯片组300L中相邻的芯片之间。
为了更明晰的示意出本实施例中针对基板100上的各个金属区的布局优化，以下重点参考图3进行说明。
如图3所示，所述基板100具有沿着第一方向（Y方向）相对设置的第一侧100a和第二侧100b。其中，第一金属区210的两个第一金属臂210a/210b在靠近第一侧100a的端部相互连接。具体示例中，所述第一金属臂210a/210b靠近第一侧100a的端部相对于第二金属区220的端部延伸出，进而可以在第二金属区220的端部外侧相互连接。本实施例中，所述第一金属臂210a/210b靠近第一侧100a的端部还可进一步作为DC+端口的贴装区。
进一步的方案中，所述第一金属区210的两个第一金属臂210a/210b在靠近第二侧100b的端部也可通过连接线相互连接。即，两个第一金属臂210a/210b的两个端部均电性连接，提高了第一金属臂210a和第一金属臂210b之间的等电位效果，从而可优化第一金属臂210a/210b上的各个芯片的电流分布均匀性，有效改善由于电流分配不均而导致不同芯片间存在损耗差异的问题，提高半桥模块的可靠性。具体示例中，所述第一金属臂210a/210b靠近第二侧100b的端部停止在第三金属区230的两侧，此时例如可采用引线700使得两个第一金属臂210a/210b的端部相互连接。
继续参考图2和图3所示，第二金属区220的两个第二金属臂220a/220b在靠近第一侧100a的端部也可相互连接，本实施例中的第二金属区220例如可呈现为U型结构。具体示例中，所述第二金属臂220a/220b靠近第一侧100a的端部相对于第三金属区230的端部延伸出，进而可以在第三金属区230的端部外侧相互连接。本实施例中，位于两个第二金属臂220a/220b的端部之间、用于连接端部的连接部分可进一步作为DC-端口的贴装区。
以及，所述第三金属区230的两个第三金属臂230a/230b在靠近第一侧100a的端部也相互连接，并被所述第二金属区220包覆在内。进一步的，所述第三金属区230还具有用于贴装AC端口的AC贴装区，所述AC贴装区相对于所述第二金属区220的靠近第二侧100b的端部延伸出。
继续参考图3所示，所述第三金属区230具体可呈现中空结构，其内部的中空区域沿着第一方向（Y方向）延伸，位于中空区域两侧的部分即构成了两个第三金属臂230a/230b。本实施例中，至少在两个第三金属臂230a/230b靠近第二侧100b的端部上还采用引线700相互连接，以提高第三金属臂230a和第三金属臂230b之间的等电位效果。可选的方案中，两个第三金属臂230a/230b之间利用多条引线700相互连接，该引线700跨越中空区域而连接两个第三金属臂230a/230b，并且多条引线700沿着第一方向（Y方向）依次布置，如此以使得第三金属臂230a/230b上的各个芯片的电流分布更加均匀，有效改善由于电流分配不均而导致不同芯片间存在损耗差异的问题，提高半桥模块的可靠性。
进一步的，在第三金属区230的中空区域内还可布置有金属连接线、芯片的源极线和/或栅极线等。
具体来说，所述基板100上设置有第一芯片组300H的第一源极线410H和第一栅极线420H、第二芯片组300L的第二源极线410L和第二栅极线420L。本实施例中，将第二芯片组300L的第二源极线410L和第二栅极线420L布置在第三金属区230的中空区域内，第二芯片组300L内的芯片源极可通过引线连接至所述第二源极线410L，并可进一步连接至第二源极端口SL；第二芯片组300L内的芯片栅极可通过引线连接至所述第二栅极线420L，并可进一步连接至第二栅极端口GL。
以及，第一芯片组300H内的第一源极线410H和第一栅极线420H布置在第一金属臂210a/210b远离第二金属区220的外侧，具体的在两个第一金属臂210a/210b的外侧均设置有第一源极线410H和第一栅极线420H，并使第一金属臂210a/210b上的芯片源极连接至对应侧的第一源极线410H，第一金属臂210a/210b上的芯片栅极连接至对应侧的第一栅极线420H。进一步的，分别位于两个第一金属臂210a/210b外侧的两条第一源极线410H可通过引线电连接，并可进一步连接至第一源极端口SH。同样的，分别位于两个第一金属臂210a/210b外侧的两条第一栅极线420H也可进一步通过引线电连接，并可进一步连接至第一栅极端口GH。
具体示例中，在所述基板100上还设置有用于贴装第二源极端口SL的第二源极贴装区510L、用于贴装第二栅极端口GL的第二栅极贴装区520L、用于贴装第一源极端口SH的第一源极贴装区510H和用于贴装第一栅极端口GH的第一栅极贴装区520H。基于此，第二源极线410L即电连接至第二源极贴装区510L，第二栅极线420L即电连接至第二栅极贴装区520L，第一源极线410H电连接至第一源极贴装区510H，第一栅极线420H电连接至第一栅极贴装区520H。进一步的方案中，第二源极线410L通过中空区域内的金属连接线连接至第二源极端口SL，第二栅极线420L通过中空区域内的金属连接线连接至第二栅极端口GL，第一源极线410H通过中空区域内的金属连接线连接至第一源极端口SH，第一栅极线420H通过中空区域内的金属连接线连接至第一栅极端口GH。
如上所述的多条金属连接线可集中设置在中空区域靠近第二侧100b的空间内。具体而言，可使所述第三金属区230靠近第二侧100b的端部相对于第二金属臂220a/220b的端部沿着第一方向延伸出，并将如上所述的多条金属连接线设置在第三金属区230延伸出的端部所对应的中空区域内。
本实施例中，第二源极贴装区510L、第二栅极贴装区520L、第一源极贴装区510H和第一栅极贴装区520H可均布置在基板100的第二侧100b的端部上。具体方案中，可将第二源极贴装区510L和第二栅极贴装区520L设置在AC贴装区的同一侧，将第一源极贴装区510H和第一栅极贴装区520H设置在AC贴装区的另一侧。
继续参考图3所示，在所述基板100上还设置有用于贴装第一漏极端口DH的第一漏极贴装区530H，所述第一漏极贴装区530H可布置在基板100的第二侧100b的端部上并设置在第一栅极贴装区520H的一侧。本实施例中，所述第一漏极贴装区530H进一步连接至第一金属区210（具体连接至第一金属区的第一金属臂210a）。
需要说明的是，如上所述的各个金属区和各个金属线之间均可通过引线700相互连接，例如，金属臂和金属臂之间、金属区和金属连接线之间、以及源极线和源极贴装区之间、栅极线和栅极贴装区之间等均可采用引线700相互连接。
继续参考图2所示，所述半桥模块还包括DC+端口、DC-端口、AC端口、第二源极端口SL、第二栅极端口GL、第一源极端口SH、第一栅极端口GH和第一漏极端口DH。其中，DC+端口贴装至第一金属区210的贴装区上（即，第一金属臂210a/210b靠近第一侧100a的端部），DC-端口贴装至第二金属区220的贴装区，第二源极端口SL贴装至第二源极贴装区510L，第二栅极端口GL贴装至第二栅极贴装区520L，第一源极端口SH贴装至第一源极贴装区510H，第一栅极端口GH贴装至第一栅极贴装区520H，以及第一漏极端口DH贴装至第一漏极贴装区530H。
结合图1和图2所示，所述第一芯片组300H和第二芯片组300L布置在基板100上，并通过引线700与对应的金属区和金属线连接，从而形成如图1所示的半桥电路。
本实施例提供的半桥模块，通过对基板100内的金属区进行布局调整，并使第一芯片组300H内的芯片分布在两个金属臂上、第二芯片组300L内的芯片分布在两个金属臂上，进而改变半桥模块的电流流通路径，提高电流路径内的主回路的互感效应，进而降低主回路电感。
具体可参考图4所示的本实施例中的半桥模块的电流流通路径的示意图，结合图1和图4所示，本实施例中的半桥模块大体上呈对称设置，相应的具有对称的电流流通路径，即，图4中左侧的电流路径和右侧的电流路径相互对称。下面对半桥模块内对应在左侧的电流流通路径进行说明：电流由DC+端口由下至上流向第一芯片组300H内的各个芯片，接着经由第一芯片组300H内的各个芯片的电流由左至右一一流向第三金属臂230b，流向第三金属臂230b的电流进一步由下至上流向AC端口和第三金属臂上的第二芯片组300L内的各个芯片，之后，经由第二芯片组300L内的各个芯片的电流即从右至左流向第二金属臂220b，第二金属臂220b内的电流则进一步从上至下流向DC-端口。此为图4所示的半桥模块其左侧电流的流通路径，而右侧电流的电流路径与左侧电流的流通路径互为对称，此处不再赘述。
应当认识到，在图4所示的左侧电流流通路径中，流经第一金属臂210b的电流为由下至上，流经第二金属臂220b的电流为由上至下，因此第一金属臂210b和第二金属臂220b内流向相反的电流可以实现互感，从而降低杂散电感。以及，第三金属臂230b内的电流还进一步由下至上流向AC端口，使得第三金属臂230b内的电流流向与第二金属臂220b内的电流流向也相反，因此也能够实现互感。此外，从第一芯片组300H至第三金属臂230b的电流流向和第二芯片组300L至第二金属臂220b的电流流向也相反，同样可以实现互感。因此，本实施例中的半桥模块其左侧电流的流通能够实现较大程度的互感，以及半桥模块其右侧电流的流通也同样能够实现较大程度的互感，进而能够大大降低主回路中的杂散电感，使得开关振荡得以减小，缓解芯片出现严重的电压过冲的问题，可增大开关频率，并且还可相应的降低主回路的损耗，增大输出能力。
虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。此外还应该认识到，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (11)

1.一种半桥模块，其特征在于，包括：
基板，所述基板上设置有第一金属区、第二金属区和第三金属区，所述第一金属区、所述第二金属区和所述第三金属区均包括沿着第一方向延伸的两个金属臂，并且所述第二金属区的两个金属臂分别设置在所述第三金属区的两侧，所述第一金属区的两个金属臂分别设置在所述第二金属区的两侧；
第一芯片组和第二芯片组，所述第一芯片组设置在所述第一金属区的金属臂上，并通过横跨所述第二金属区的金属臂的引线而电连接至所述第三金属区的金属臂；所述第二芯片组设置在所述第三金属区的金属臂上，并通过引线电连接所述第二金属区的金属臂；以及，
DC+端口、DC-端口和AC端口，所述DC+端口贴装在所述第一金属区靠近第一侧的端部上，所述DC-端口贴装在所述第二金属区靠近第一侧的端部上，所述AC端口贴装在所述第三金属区靠近第二侧的端部上，所述第一侧和所述第二侧分别为所述基板在第一方向上相对的两侧。
2.如权利要求1所述的半桥模块，其特征在于，所述第一芯片组内的多个芯片对称布置在第一金属区的两个金属臂上，所述第二芯片组内的多个芯片对称布置在第三金属区的两个金属臂上。
3.如权利要求2所述的半桥模块，其特征在于，同一金属臂上的芯片沿着第一方向排布，位于第一金属区上的芯片和位于第三金属区上的芯片还在第一方向上相互错开。
4.如权利要求1所述的半桥模块，其特征在于，所述第一金属区的两个金属臂在靠近第一侧的端部相互连接，所述第一金属区的两个金属臂在靠近第二侧的端部通过连接线相互连接。
5.如权利要求1所述的半桥模块，其特征在于，所述第二金属区的两个金属臂在靠近第一侧的端部相互连接，并在相互连接的部分上贴装有所述DC-端口。
6.如权利要求1所述的半桥模块，其特征在于，所述第三金属区内具有沿着第一方向延伸的中空区域，所述第三金属区的两个金属臂分别位于所述中空区域的两侧。
7.如权利要求6所述的半桥模块，其特征在于，所述第三金属区的两个金属臂之间采用至少一条引线相互连接，所述引线横跨所述中空区域。
8.如权利要求6所述的半桥模块，其特征在于，所述基板上还设置有第一芯片组的第一源极线和第一栅极线、第二芯片组的第二源极线和第二栅极线；其中，
所述第一源极线和所述第一栅极线布置在所述第一金属区远离所述第二金属区的外侧，所述第一芯片组内的芯片源极连接至所述第一源极线，所述第一芯片组内的芯片栅极连接至所述第一栅极线；
所述第二源极线和所述第二栅极线布置在所述第三金属区的中空区域内，所述第二芯片组内的芯片源极连接至所述第二源极线，所述第二芯片组内的芯片栅极连接至所述第二栅极线。
9.如权利要求8所述的半桥模块，其特征在于，在所述第一金属区远离所述第二金属区的相对两侧均设置有所述第一源极线和所述第一栅极线，所述第一金属区的两个金属臂上的芯片分别连接至对应的第一源极线和第一栅极线。
10.如权利要求8所述的半桥模块，其特征在于，在所述第三金属区的中空区域内还布置有多条金属连接线，所述第一源极线、所述第一栅极线、所述第二源极线和所述第二栅极线分别通过对应的金属连接线电性连接至第一源极端口、第一栅极端口、第二源极端口和第二栅极端口。
11.如权利要求1-10任一项所述的半桥模块，其特征在于，所述第一芯片组和所述第二芯片组内的芯片为碳化硅芯片。
CN202211256596.2A 2022-10-14 2022-10-14 一种半桥模块 Active CN115346948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211256596.2A CN115346948B (zh) 2022-10-14 2022-10-14 一种半桥模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211256596.2A CN115346948B (zh) 2022-10-14 2022-10-14 一种半桥模块

Publications (2)

Publication Number Publication Date
CN115346948A CN115346948A (zh) 2022-11-15
CN115346948B true CN115346948B (zh) 2023-04-07

Family

ID=83957114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211256596.2A Active CN115346948B (zh) 2022-10-14 2022-10-14 一种半桥模块

Country Status (1)

Country Link
CN (1) CN115346948B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856308A (zh) * 2011-06-29 2013-01-02 株式会社日立制作所 功率半导体模块
WO2020158057A1 (ja) * 2019-01-30 2020-08-06 株式会社日立パワーデバイス パワー半導体モジュールおよびそれを用いた電力変換装置
CN113823625A (zh) * 2021-10-18 2021-12-21 苏州汇川联合动力系统有限公司 功率模块及电机控制器
CN114093856A (zh) * 2020-08-25 2022-02-25 华中科技大学 一种多芯片并联的半桥型mosfet模块

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634962B2 (ja) * 2006-04-28 2011-02-16 パナソニック株式会社 半導体装置
JP2010050288A (ja) * 2008-08-22 2010-03-04 Panasonic Corp 樹脂封止型半導体装置およびその製造方法
JP5272052B2 (ja) * 2011-07-25 2013-08-28 ルネサスエレクトロニクス株式会社 半導体装置
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法
WO2015104914A1 (ja) * 2014-01-09 2015-07-16 日立オートモティブシステムズ株式会社 半導体装置並びにそれを用いた電力変換装置
US10727213B2 (en) * 2016-09-23 2020-07-28 Mitsubishi Electric Corporation Power semiconductor module and power semiconductor device
JP7147859B2 (ja) * 2018-10-05 2022-10-05 富士電機株式会社 半導体装置、半導体モジュールおよび車両
DE102019114040A1 (de) * 2019-05-26 2020-11-26 Danfoss Silicon Power Gmbh Dreistufiges Leistungsmodul
CN114846600A (zh) * 2019-12-28 2022-08-02 丹佛斯硅动力有限责任公司 具有改进的电气特性和热特性的功率模块
DE102020106406A1 (de) * 2020-03-10 2021-09-16 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
US11682611B2 (en) * 2020-06-22 2023-06-20 Infineon Technologies Ag Power semiconductor module
CN112466819A (zh) * 2020-11-24 2021-03-09 浙江大学 一种带辅助绝缘衬底的功率半导体模块及制造方法
CN216288440U (zh) * 2021-08-04 2022-04-12 忱芯电子(苏州)有限公司 具有高功率密度的碳化硅模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856308A (zh) * 2011-06-29 2013-01-02 株式会社日立制作所 功率半导体模块
WO2020158057A1 (ja) * 2019-01-30 2020-08-06 株式会社日立パワーデバイス パワー半導体モジュールおよびそれを用いた電力変換装置
CN114093856A (zh) * 2020-08-25 2022-02-25 华中科技大学 一种多芯片并联的半桥型mosfet模块
CN113823625A (zh) * 2021-10-18 2021-12-21 苏州汇川联合动力系统有限公司 功率模块及电机控制器

Also Published As

Publication number Publication date
CN115346948A (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
US6845017B2 (en) Substrate-level DC bus design to reduce module inductance
US7505294B2 (en) Tri-level inverter
US6002183A (en) Power semiconductor packaging
US20200185359A1 (en) Semiconductor module and power conversion device
JP3268081B2 (ja) 電力用半導体モジュール
US20020034088A1 (en) Leadframe-based module DC bus design to reduce module inductance
US20040227231A1 (en) Power module with voltage overshoot limiting
KR102664547B1 (ko) 회로 레이아웃, 재분배 보드, 모듈 및 하프-브리지 회로를 제조하는 방법
US5537074A (en) Power semiconductor packaging
US20220319976A1 (en) Three-level power module
CN115692399A (zh) 功率模块及电子设备
US20230225044A1 (en) Stray inductance reduction in power semiconductor device modules
US6795324B2 (en) Power converter
CN115346948B (zh) 一种半桥模块
CN210129508U (zh) 多路供电布局布线的功率模块及功率模组
CN113113389A (zh) 一种具有低近场辐射emi噪声的功率模块
CN114079446A (zh) 开关装置及用于制造开关装置的方法
JP2002125381A (ja) 電力変換装置
CN115458514A (zh) 一种半桥模块
USRE35807E (en) Power semiconductor packaging
TWI819920B (zh) 具有分散交錯導電件及低寄生電感的功率模組
CN116544127B (zh) 一种具有大电流的功率器件的制备方法及连接结构
TWI831496B (zh) 具有分散交錯導電匯流排及低寄生電感的功率模組
CN216250721U (zh) 多芯片并联大功率碳化硅模块
CN212436038U (zh) 功率晶体并联均流电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant