CN112466819A - 一种带辅助绝缘衬底的功率半导体模块及制造方法 - Google Patents
一种带辅助绝缘衬底的功率半导体模块及制造方法 Download PDFInfo
- Publication number
- CN112466819A CN112466819A CN202011332479.0A CN202011332479A CN112466819A CN 112466819 A CN112466819 A CN 112466819A CN 202011332479 A CN202011332479 A CN 202011332479A CN 112466819 A CN112466819 A CN 112466819A
- Authority
- CN
- China
- Prior art keywords
- insulating substrate
- metal layer
- soldering
- power semiconductor
- auxiliary insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 176
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 148
- 239000002184 metal Substances 0.000 claims abstract description 148
- 229910052802 copper Inorganic materials 0.000 claims abstract description 35
- 239000010949 copper Substances 0.000 claims abstract description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000919 ceramic Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000005476 soldering Methods 0.000 claims description 88
- 238000003466 welding Methods 0.000 claims description 40
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- 238000001035 drying Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 238000005245 sintering Methods 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 229910007637 SnAg Inorganic materials 0.000 claims description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 2
- 239000000843 powder Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 abstract description 14
- 238000005457 optimization Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
本发明涉及一种带辅助绝缘衬底的功率半导体模块，包括至少主绝缘衬底和辅助绝缘衬底两个绝缘衬底，所述主绝缘衬底从上到下依次包含第一金属层、第一陶瓷层和第二金属层，所述第一金属层承载功率半导体芯片和辅助绝缘衬底；辅助绝缘衬底从上到下依次包含第三金属层、第二陶瓷层和第四金属层，与所述功率半导体芯片的驱动电极通过连接装置连接，所述第三金属层承载驱动元件，所述第四金属层与所述第一金属层连接。通过将驱动元件集成在辅助绝缘衬底上，增大主绝缘衬底上功率回路铜层的面积，减小功率回路杂散电感和电阻，进而降低关断电压过冲和铜层发热，提高模块可靠性和功率输出能力，为并联芯片间瞬态电流均衡程度的提升提供更大的优化空间。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种带辅助绝缘衬底的功率半导体模块及制造方法。
背景技术
宽禁带功率半导体器件由于耐高温、高压，导通电阻低和开关速度快等优势受到广泛关注，是高功率密度、高效率电力电子变换器的主流应用器件。
为匹配传统应用，宽禁带功率半导体模块沿用硅基芯片二维封装平台，即绝缘衬底的金属层需同时布置模块的功率回路和驱动回路。然而单个宽禁带功率半导体芯片的通流能力有限，为实现与传统硅基模块同等的功率输出能力，需要更多芯片并联，且每个芯片均需单独的驱动回路，导致驱动回路占据较大铜层面积。功率回路电感和功率回路电阻分别为DC+、AC和DC-路径上的杂散电感和电阻，其大小均与导电路径的宽度成负相关，因此传统设计中由于布局驱动回路压缩了功率回路的宽度，导致功率回路电感增大，引起关断过程中更大的电压过冲；并且，功率回路电阻增大会导致铜层温度升高，进而使芯片结温升高，降低模块的功率输出能力。
为提高并联芯片间瞬态电流均衡程度以及抑制栅极电流振荡，功率半导体模块一般在每个芯片的驱动回路上集成驱动元件，例如栅极电阻，而布置栅极电阻会进一步增大驱动回路所占铜层面积，降低功率回路铜层面积。除此之外，并联芯片之间电感的不均衡会导致其开通、关断不同步，瞬态电流分布不均衡，进而造成模块降额运行，因此多芯片并联功率半导体模块的优化设计主要着眼于并联芯片间电感和瞬态电流的均衡，而功率回路铜层面积小会降低并联芯片间杂散电感和瞬态电流均衡程度的优化空间；同时，功率半导体模块的迭代会涉及芯片和驱动回路的更新，然而对于驱动回路和功率回路位于同一二维平面的传统设计，更改驱动回路不可避免地需要同时修改功率回路布局，最终减慢迭代速度。
CN110797328A描述了一种功率半导体模块的桥臂单元设计结构。以该文献中的下桥臂为例，下桥臂由八个功率半导体芯片并联而成，其栅极区域铜层占DC-铜层面积近44％，因此限制了DC-铜层面积的扩大，不利于功率回路杂散电感和电阻的降低。
CN111696976A描述了一种功率半导体模块中并联功率半导体杂散电感以及瞬态电流分布的均衡性可通过增大功率回路铜层宽度实现，然而该文献中功率模块下桥臂栅极区域限制了功率回路铜层宽度的进一步增大，其面积约为DC-铜层面积的17％，因此不利于并联芯片间杂散电感和瞬态电流分布均衡性的提高。
综上，为了实现模块可靠性、功率输出能力、并联芯片间杂感和瞬态电流均衡程度优化空间以及主绝缘衬底对不同类型芯片的兼容性，目前亟待需要一种新型绝缘衬底结构设计，在不改变原有封装平台大小以及不增大模块制造工艺复杂程度的基础上，实现模块可靠性高、功率密度大、设计优化空间足以及兼容性强等目标。
发明内容
为了解决现有的功率半导体模块中功率回路杂散电感和电阻较高导致的模块可靠性和功率输出能力低，以及并联芯片间杂散电感和瞬态电流均衡程度的优化空间有限的问题，本发明提供了一种带辅助绝缘衬底的功率半导体模块及制造方法。
功率半导体模块包含的辅助绝缘衬底平行于主绝缘衬底平放，且与主绝缘衬底相连，因此驱动回路不占用主绝缘衬底的上铜层面积，从而增大了功率回路的铜层面积，降低功率回路杂散电感和电阻，减小芯片关断过冲电压和铜层发热，在此基础上，功率回路可拓宽范围的增大，有助于优化并联芯片间杂散电感和瞬态电流分布的均衡程度。
同时将驱动元件，例如栅极电阻，布置在辅助绝缘衬底的第三金属层上，在不减小功率回路铜层面积的基础上提高并联芯片间瞬态电流均衡程度以及抑制栅极电流振荡；
此外，采用辅助绝缘衬底设计可最大程度减少替换功率半导体芯片后对功率回路铜层布局的改动，提高了主绝缘衬底对不同金属电极布局芯片的兼容性。
为了实现上述目的，本发明的技术方案如下：
一种带辅助绝缘衬底的功率半导体模块，至少包括主绝缘衬底和辅助绝缘衬底两个绝缘衬底；
所述主绝缘衬底从上到下依次包括第一金属层、第一陶瓷层和第二金属层，所述第一金属层上布置有功率半导体芯片和辅助绝缘衬底；所述的功率半导体芯片在主绝缘衬底的第一金属层上排列形成上桥臂单元和/或下桥臂单元；
所述的辅助绝缘衬底布置在上桥臂单元和/或下桥臂单元的一侧，且平行于主绝缘衬底布置，辅助绝缘衬底从上到下依次包括第三金属层、第二陶瓷层和第四金属层，所述第四金属层与主绝缘衬底的第一金属层连接，所述第三金属层与所述功率半导体芯片上的驱动电极通过连接装置连接，所述第三金属层上承载有驱动元件，所述驱动元件包括电阻、电感、电容、保险丝或驱动端子中的任一一种或多种。
作为本发明的优选，所述的第一陶瓷层和第二陶瓷层的材料为氧化铝Al2O3、氮化铝AlN和氮化硅Si3N4中的任一一种或多种；所述的第一金属层、第二金属层、第三金属层和第四金属层的材料为铜金属、铝金属中的任一一种或两种。
作为本发明的优选，所述的功率半导体芯片为IGBT、MOSFET、Diode和BJT中的任一一种或多种。
作为本发明的优选，所述的连接装置为绑定线或金属条带，所述的绑定线和金属条带的材料为铝或铜。
作为本发明的优选，所述辅助绝缘衬底的第四金属层与主绝缘衬底的第一金属层的连接方式为钎焊或烧结。
本发明的另一目的在于提供一种上述的带辅助绝缘衬底的功率半导体模块的制备方法，包括以下步骤：
1)清洗：依次采用稀盐酸和无水乙醇清洗主绝缘衬底和辅助绝缘衬底；
2)主绝缘衬底焊料涂覆：在主绝缘衬底第一金属层上的功率回路区域和栅极区域的预设位置处放置焊片或涂覆焊膏，焊片或焊膏的厚度为0.10-0.30mm；
3)衬底贴片及焊接：将功率半导体芯片放置在功率回路区域的焊片或焊膏上构成桥臂单元，并将辅助绝缘衬底放置在栅极区域的焊片或焊膏上；预干燥处理后进行焊接，形成第一焊接组件；
4)驱动元件焊料涂覆：在辅助绝缘衬底的第三金属层上的驱动元件安装区域放置焊片或涂覆焊膏，焊片或焊膏的厚度为0.10-0.30mm；
5)驱动元件贴片及焊接：将驱动元件放置在辅助绝缘衬底第三金属层上的焊片或焊膏上，预干燥处理后进行焊接，形成第二焊接组件；
6)键合：将第二焊接组件中功率半导体芯片上的驱动电极采用连接装置连接到第三金属层上，使得连接装置的两端分别与驱动电极、第三金属层键合。
优选的，所述焊片的材料为PbSn5Ag2.5或SnSb8，焊膏的材料为纳米银焊膏、SnSb8、SnAgCu或SnAg，所述焊膏涂覆方式为模具印刷或丝网印刷。
本发明的另一目的在于提供一种上述的带辅助绝缘衬底的功率半导体模块的制备方法，包括以下步骤：
1)清洗：依次采用稀盐酸和无水乙醇清洗主绝缘衬底和辅助绝缘衬底；
2)烧结：在主绝缘衬底第一金属层上的功率回路区域的预设位置处放置焊片或涂覆焊膏，焊片或焊膏的厚度为0.10-0.30mm；将功率半导体芯片放置在功率回路区域的焊片或焊膏上构成桥臂单元，加压5-40Mpa进行烧结，形成第三焊接组件；
3)衬底贴片及焊接：在主绝缘衬底第一金属层上的栅极区域的预设位置处放置焊片或涂覆焊膏，焊片或焊膏的厚度为0.10-0.30mm；将辅助绝缘衬底放置在栅极区域的焊片或焊膏上；预干燥处理后进行焊接，形成第四焊接组件；
4)驱动元件焊料涂覆，在所述和辅助绝缘衬底的第三金属层上放置焊片或涂覆焊膏，厚度为0.10-0.30mm；
5)驱动元件贴片及焊接：将驱动元件放置在辅助绝缘衬底第三金属层上的焊片或焊膏上，预干燥处理后进行焊接，形成第二焊接组件；
6)键合：将第二焊接组件中功率半导体芯片上的驱动电极采用连接装置连接到第三金属层上，使得连接装置的两端分别与驱动电极、第三金属层键合。
优选的，步骤2)中所述焊膏的材料为1～5μm的银颗粒焊膏或纳米烧结银膜、或5～30μm的银颗粒或银片粉末。
优选的，所述的预干燥处理后进行焊接，具体为：在空气氛围中升温至80-100℃，预干燥10-15min；然后在4-6℃/min的升温速率下升温至250-300℃，再进行焊接。
与现有技术相比，本发明有以下优点：
(1)传统的功率半导体模块的设计中，驱动回路和功率回路均布置在主绝缘衬底的第一金属层上，由于驱动回路和功率回路之间需要绝缘，因此需要在第一金属层上开槽，并且驱动金属层占用面积越大，功率金属层面积越小。而本发明涉及的带辅助绝缘衬底的功率半导体模块，其将栅极回路布置在辅助绝缘衬底上，则驱动金属层可直接布置在辅助衬底的上金属层(第三金属层)上，主衬底的上金属层(第一金属层)原本要用来布局驱动金属层的部分则可以用来充当功率金属层，并且，通过辅助绝缘衬底的(第二)陶瓷层与下方的功率金属层相互绝缘，避免了主绝缘衬底上开槽导致功率回路铜层面积的降低，从而减小功率回路杂散电感及电阻，进而实现芯片关断过冲电压和铜层发热的降低，提高模块的运行可靠性和功率输出能力；
(2)在主绝缘衬底上，并联器件中的两个驱动回路之间的功率回路铜层尺寸大小会影响芯片间杂感电感的不均衡程度，即两个驱动回路之间的功率回路铜层越短、越宽，则越有助于减小芯片间杂感的不均程度，进而降低瞬态电流不均程度。在本发明中，采用辅助衬底设计后，功率回路铜层宽度的可调节范围会增大，为提升并联芯片间瞬态电流均衡程度提供了更大的优化空间。
(3)本发明采用的辅助绝缘衬底设计方式可最大程度减少替换功率半导体芯片后对功率回路布局的改动，提高主绝缘衬底对具有不同金属电极布局芯片的兼容性。并且，应用该技术无需增加额外的工艺流程。
附图说明
图1为本发明带辅助绝缘衬底的功率半导体模块的叠层结构示意图；
图2为不采用辅助绝缘衬底的功率半导体模块的横截面结构示意图；
图3为不采用辅助绝缘衬底的功率半导体模块的芯片排布示意图；
图4为本发明带辅助绝缘衬底的功率半导体模块的横截面结构示意图；
图5为本发明带辅助绝缘衬底的功率半导体模块的芯片排布示意图；
图6为本发明具体实施案例2的功率半导体模块的俯视图；
图7为本发明具体实施案例2不采用辅助绝缘衬底的功率半导体模块上桥臂的结构示意图；
图8为本发明具体实施案例2采用辅助绝缘衬底的功率半导体模块上桥臂的结构示意图；
其中：1-主绝缘衬底、2-辅助绝缘衬底、3-功率半导体芯片、4-连接装置、5-端子、6-焊接层、7-驱动元件、8-栅极区、9-DC+区、10-AC区、11-DC-区。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
如图1所示，一种带辅助绝缘衬底的功率半导体模块的示意图，至少包括主绝缘衬底1和辅助绝缘衬底2两个绝缘衬底，所述主绝缘衬底1从上到下依次包括第一金属层、第一陶瓷层和第二金属层，所述第一金属层作为功率回路承载功率半导体芯片3、端子5和辅助绝缘衬底2；辅助绝缘衬底2平行于主绝缘衬底1，并平放于靠近芯片的位置处，从上到下依次包括第三金属层、第二陶瓷层和第四金属层，所述第三金属层承载驱动回路及驱动元件，所述驱动元件包括电阻、电感、电容、保险丝、驱动端子或本领域通常已知的另外电路元件，所述第四金属层与主绝缘衬底的第一金属层连接。所述功率半导体芯片3包括栅极、漏极和源极，所述漏极与第一金属层连接，所述源极通过连接装置4与第一金属层连接，所述栅极通过连接装置4与辅助绝缘衬底的第三金属层连接；所述主绝缘衬底和辅助绝缘衬底的陶瓷层材料为氧化铝Al2O3、氮化铝AlN、氮化硅Si3N4或本领域通常已知的另外材料形成，金属层材料为铜金属、铝金属或本领域通常已知的另外材料形成。
所述功率半导体芯片为IGBT、MOSFET、Diode、BJT。
所述连接装置包括绑定线、金属条带，材料为铝、铜。
所述辅助绝缘衬底的第四金属层与主绝缘衬底的第一金属层的连接方式包括钎焊、烧结。
需要说明的是，本发明中采用的辅助绝缘衬底是用来承载功率模块的驱动回路的，因此其位置即为原驱动回路的位置，针对不同结构的功率半导体模块会有一些差异，但其均位于靠近芯片(栅极)的位置。
实施例1
传统的功率半导体模块的第一金属层包含了功率金属层和驱动金属层；功率金属层和驱动金属层之间相互绝缘。因此，驱动金属层占用面积越大，功率金属层面积越小。如图2和图3所示，不采用辅助绝缘衬底功率半导体模块的上、下桥臂分别由八个功率半导体芯片3并联而成，栅极区8、DC+区9、AC区10和DC-区11直接布置在主绝缘衬底1的第一金属层上。以下桥臂为例，栅极区所占面积约为DC-区的44％，限制了DC-铜层面积的扩大，不利于功率回路杂散电感和电阻的降低。
本领域中，所述的DC+区、DC-区和AC区分别与功率半导体模块连接的外部电路的直流母线正、直流母线负和交流端对应，即功率半导体模块的DC+、DC-区域通过功率端子连接至外部电路的直流母线正极端和负极端；AC区域通过功率端子连接至外部电路的交流端。如图4和图5所示，带辅助绝缘衬底的功率半导体模块的上、下桥臂分别由八个功率半导体芯片3并联而成，辅助绝缘衬底2平行于主绝缘衬底1放置于靠近芯片的位置，即分别位于上桥臂、下桥臂的同一侧，其第四金属层通过钎焊与主绝缘衬底1的第一金属层连接，并分别位于AC区和DC-区上方。驱动电阻7位于辅助绝缘衬底2的第三金属层上。所述功率半导体芯片3包含栅极、漏极和源极，其中栅极通过连接装置4与辅助绝缘衬底的第三金属层连接，漏极与主绝缘衬底的第一金属层连接，源极通过连接装置4与主绝缘衬底的第一金属层连接。
因此，相比于图2或图3的方案，将驱动回路布局在辅助绝缘衬底上之后，驱动回路和功率回路之间的绝缘可通过辅助绝缘衬底的陶瓷层实现，而无需通过第一金属层上的挖槽；进而，第一金属层上原本用来布局驱动回路的部分可充当AC区或DC-，实现了带辅助绝缘衬底功率半导体模块上的AC区和DC-区面积增大约44％，降低功率回路杂散电感和电阻，提高并联芯片间源极电感以及瞬态电流的均衡程度。
所述带辅助绝缘衬底的功率半导体模块的制备方法，其步骤如下：
1)清洗工艺，先用稀盐酸清洗主绝缘衬底和辅助绝缘衬底，用超声波清洗仪振荡清洗5min，然后使用无水乙醇清洗主绝缘衬底和辅助绝缘衬底，并用超声波清洗仪振荡清洗5min。
2)衬底焊料涂覆，利用0.30mm厚钢网印刷的方式在主绝缘衬底的第一金属层上涂覆纳米银焊膏，焊膏位置和大小与辅助绝缘衬底的第四金属层的位置和大小对应。
3)衬底贴片及焊接，将辅助绝缘衬底放置在主绝缘衬底第一金属层的焊膏上方后，形成焊接组件1后放入温箱，在空气氛围中升温至80℃，预干燥15min；在回流炉中进行焊接，以5℃/min的升温速率加热至280℃进行焊接，保持40min，完成焊接。
4)芯片焊料涂覆贴片及焊接，利用0.30mm厚钢网印刷的方式在主绝缘衬底的第一金属层和辅助绝缘衬底的第三金属层上涂覆纳米银焊膏。
5)芯片贴片及焊接，将半导体芯片放置在主绝缘衬底第一金属层上的焊膏上，将驱动元件放置在辅助绝缘衬底第三金属层的焊膏上，形成焊接组件2后放入温箱，在空气氛围中升温至80℃，预干燥15min；在回流炉中进行焊接，以5℃/min的升温速率加热至250℃进行焊接，保持50min，完成焊接。
6)键合工艺，将焊接组件2放置在键合台上，进行连接装置的键合。
实施例2：
如图6所示，一种带辅助绝缘衬底的功率半导体模块，包括至少主绝缘衬底1和辅助绝缘衬底2两个绝缘衬底，所述主绝缘衬底1从上到下依次包含第一金属层、第一陶瓷层和第二金属层，所述第一金属层作为功率回路承载功率半导体芯片3、端子5和辅助绝缘衬底2；辅助绝缘衬底2平行于主绝缘衬底1，并平放于靠近芯片的位置处，即分别位于上桥臂、下桥臂的同一侧。所述的辅助绝缘衬底2从上到下依次包含第三金属层、第二陶瓷层和第四金属层，所述第三金属层承载驱动回路及驱动电阻，所述第四金属层与主绝缘衬底的第一金属层连接。所述功率半导体芯片3包括栅极、漏极和源极，所述漏极与第一金属层连接，所述源极通过连接装置4与第一金属层连接，所述栅极通过连接装置4与辅助绝缘衬底的第三金属层连接；所述主绝缘衬底和辅助绝缘衬底的陶瓷层材料包含氧化铝Al2O3、氮化铝AlN、氮化硅Si3N4或本领域通常已知的另外材料形成，金属层材料为铜金属、铝金属或本领域通常已知的另外材料形成。
所述功率半导体芯片包括IGBT、MOSFET、Diode、BJT。
所述连接装置包括绑定线、金属条带，材料包括铝、铜。
所述辅助绝缘衬底的第四金属层与主绝缘衬底的第一金属层的连接方式包括钎焊、烧结。
如图7所示，不采用辅助绝缘衬底功率半导体模块的上桥臂由十个功率半导体芯片3并联而成，栅极区8、DC+区9和AC区10直接布置在主绝缘衬底1的第一金属层上。栅极区8与DC+区9之间的绝缘通过在主绝缘衬底1的第一金属层上挖槽实现，导致DC+区9两侧最窄处铜层分别为1.5mm，共3mm，进而导致功率回路电阻和电感的增大，使模块运行过程中铜层发热严重，以及器件关断过程中电压过冲的增大，最终降低模块的运行可靠性和使用寿命。
如图8所示，带辅助绝缘衬底的功率半导体模块的上桥臂由十个功率半导体芯片3并联而成，辅助绝缘衬底2平行于主绝缘衬底1放置，其第四金属层通过烧结与主绝缘衬底1的第一金属层连接，并位于DC+区上方。因此，相比于图7的方案，驱动回路和功率回路之间的绝缘可通过辅助绝缘衬底2的陶瓷层实现，而无需再在主绝缘衬底1的第一金属层上开槽，进而主绝缘衬底1的第一金属层上原本用来布置驱动回路的部分，可充当功率回路DC+区，使得带辅助绝缘衬底功率半导体模块的DC+区宽度由3mm增大至60mm，提高了20倍，降低功率回路杂散电感和电阻，提高运行可靠性。
以上列举的仅是本发明的具体实施例。显然，本发明不限于以上实施例，还可以有许多变形。本领域的普通技术人员能从本发明公开的内容直接导出或联想到的所有变形，均应认为是本发明的保护范围。
Claims (10)
1.一种带辅助绝缘衬底的功率半导体模块，其特征在于，至少包括主绝缘衬底和辅助绝缘衬底两个绝缘衬底；
所述主绝缘衬底从上到下依次包括第一金属层、第一陶瓷层和第二金属层，所述第一金属层上布置有功率半导体芯片和辅助绝缘衬底；所述的功率半导体芯片在主绝缘衬底的第一金属层上排列形成上桥臂单元和/或下桥臂单元；
所述的辅助绝缘衬底布置在上桥臂单元和/或下桥臂单元的一侧，且平行于主绝缘衬底布置，辅助绝缘衬底从上到下依次包括第三金属层、第二陶瓷层和第四金属层，所述第四金属层与主绝缘衬底的第一金属层连接，所述第三金属层与所述功率半导体芯片上的驱动电极通过连接装置连接，所述第三金属层上承载有驱动元件，所述驱动元件包括电阻、电感、电容、保险丝或驱动端子中的任一一种或多种。
2.根据权利要求1所述的带辅助绝缘衬底的功率半导体模块，其特征在于，所述的第一陶瓷层和第二陶瓷层的材料为氧化铝Al2O3、氮化铝AlN和氮化硅Si3N4中的任一一种或多种；所述的第一金属层、第二金属层、第三金属层和第四金属层的材料为铜金属、铝金属中的任一一种或两种。
3.根据权利要求1所述的带辅助绝缘衬底的功率半导体模块，其特征在于，所述的功率半导体芯片为IGBT、MOSFET、Diode和BJT中的任一一种或多种。
4.根据权利要求1所述的带辅助绝缘衬底的功率半导体模块，其特征在于，所述的连接装置为绑定线或金属条带，所述的绑定线和金属条带的材料为铝或铜。
5.根据权利要求1所述的带辅助绝缘衬底的功率半导体模块，其特征在于，所述辅助绝缘衬底的第四金属层与主绝缘衬底的第一金属层的连接方式为钎焊或烧结。
6.一种权利要求1所述的带辅助绝缘衬底的功率半导体模块的制备方法，其特征在于，包括以下步骤：
1)清洗：依次采用稀盐酸和无水乙醇清洗主绝缘衬底和辅助绝缘衬底；
2)主绝缘衬底焊料涂覆：在主绝缘衬底第一金属层上的功率回路区域和栅极区域的预设位置处放置焊片或涂覆焊膏，焊片或焊膏的厚度为0.10-0.30mm；
3)衬底贴片及焊接：将功率半导体芯片放置在功率回路区域的焊片或焊膏上构成桥臂单元，并将辅助绝缘衬底放置在栅极区域的焊片或焊膏上；预干燥处理后进行焊接，形成第一焊接组件；
4)驱动元件焊料涂覆：在辅助绝缘衬底的第三金属层上的驱动元件安装区域放置焊片或涂覆焊膏，焊片或焊膏的厚度为0.10-0.30mm；
5)驱动元件贴片及焊接：将驱动元件放置在辅助绝缘衬底第三金属层上的焊片或焊膏上，预干燥处理后进行焊接，形成第二焊接组件；
6)键合：将第二焊接组件中功率半导体芯片上的驱动电极采用连接装置连接到第三金属层上，使得连接装置的两端分别与驱动电极、第三金属层键合。
7.根据权利要求6所述的带辅助绝缘衬底的功率半导体模块的制备方法，其特征在于，所述焊片的材料为PbSn5Ag2.5或SnSb8，焊膏的材料为纳米银焊膏、SnSb8、SnAgCu或SnAg，所述焊膏涂覆方式为模具印刷或丝网印刷。
8.一种权利要求1所述的带辅助绝缘衬底的功率半导体模块的制备方法，其特征在于，包括以下步骤：
1)清洗：依次采用稀盐酸和无水乙醇清洗主绝缘衬底和辅助绝缘衬底；
2)烧结：在主绝缘衬底第一金属层上的功率回路区域的预设位置处放置焊片或涂覆焊膏，焊片或焊膏的厚度为0.10-0.30mm；将功率半导体芯片放置在功率回路区域的焊片或焊膏上构成桥臂单元，加压5-40Mpa进行烧结，形成第三焊接组件；
3)衬底贴片及焊接：在主绝缘衬底第一金属层上的栅极区域的预设位置处放置焊片或涂覆焊膏，焊片或焊膏的厚度为0.10-0.30mm；将辅助绝缘衬底放置在栅极区域的焊片或焊膏上；预干燥处理后进行焊接，形成第四焊接组件；
4)驱动元件焊料涂覆，在所述和辅助绝缘衬底的第三金属层上放置焊片或涂覆焊膏，厚度为0.10-0.30mm；
5)驱动元件贴片及焊接：将驱动元件放置在辅助绝缘衬底第三金属层上的焊片或焊膏上，预干燥处理后进行焊接，形成第二焊接组件；
6)键合：将第二焊接组件中功率半导体芯片上的驱动电极采用连接装置连接到第三金属层上，使得连接装置的两端分别与驱动电极、第三金属层键合。
9.根据权利要求7所述的带辅助绝缘衬底的功率半导体模块的制备方法，其特征在于，步骤2)中所述焊膏的材料为1～5μm的银颗粒焊膏或纳米烧结银膜、或5～30μm的银颗粒或银片粉末。
10.根据权利要求6或8所述的带辅助绝缘衬底的功率半导体模块的制备方法，其特征在于，所述的预干燥处理后进行焊接，具体为：在空气氛围中升温至80-100℃，预干燥10-15min；然后在4-6℃/min的升温速率下升温至250-300℃，再进行焊接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011332479.0A CN112466819A (zh) | 2020-11-24 | 2020-11-24 | 一种带辅助绝缘衬底的功率半导体模块及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011332479.0A CN112466819A (zh) | 2020-11-24 | 2020-11-24 | 一种带辅助绝缘衬底的功率半导体模块及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112466819A true CN112466819A (zh) | 2021-03-09 |
Family
ID=74798769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011332479.0A Pending CN112466819A (zh) | 2020-11-24 | 2020-11-24 | 一种带辅助绝缘衬底的功率半导体模块及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112466819A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113192925A (zh) * | 2021-05-14 | 2021-07-30 | 江苏宏微科技股份有限公司 | 功率半导体器件 |
| CN115346948A (zh) * | 2022-10-14 | 2022-11-15 | 吉光半导体(绍兴)有限公司 | 一种半桥模块 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664177A (zh) * | 2012-05-16 | 2012-09-12 | 中国科学院电工研究所 | 一种双面冷却的功率半导体模块 |
| JP6381764B1 (ja) * | 2017-10-20 | 2018-08-29 | 三菱電機株式会社 | 半導体パワーモジュール |
| US20190067167A1 (en) * | 2017-08-31 | 2019-02-28 | Delta Electronics (Shanghai) Co., Ltd | Component structure, power module and power module assembly structure |
| CN110867438A (zh) * | 2019-09-30 | 2020-03-06 | 臻驱科技（上海）有限公司 | 功率半导体模块衬底 |
| US20200161207A1 (en) * | 2018-11-19 | 2020-05-21 | Delta Electronics (Shanghai) Co.,Ltd. | Packaging structure for power module |
-
2020
- 2020-11-24 CN CN202011332479.0A patent/CN112466819A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664177A (zh) * | 2012-05-16 | 2012-09-12 | 中国科学院电工研究所 | 一种双面冷却的功率半导体模块 |
| US20190067167A1 (en) * | 2017-08-31 | 2019-02-28 | Delta Electronics (Shanghai) Co., Ltd | Component structure, power module and power module assembly structure |
| JP6381764B1 (ja) * | 2017-10-20 | 2018-08-29 | 三菱電機株式会社 | 半導体パワーモジュール |
| US20200161207A1 (en) * | 2018-11-19 | 2020-05-21 | Delta Electronics (Shanghai) Co.,Ltd. | Packaging structure for power module |
| CN110867438A (zh) * | 2019-09-30 | 2020-03-06 | 臻驱科技（上海）有限公司 | 功率半导体模块衬底 |
Non-Patent Citations (4)
| Title |
|---|
| RAJENDRA DHAKAL ET AL.: "Micro-fabricated wideband band-stop filter using GaAs-based integrated passive device technology", 《 THE INTERNATIONAL JOURNAL OF ADVANCED MANUFACTURING TECHNOLOGY》, 13 December 2018 (2018-12-13) * |
| 袁海斌;: "用现代MOS场效应管开关与碳化硅二极管构成的小型功率模块可获得高频、紧凑的三相正弦输入整流器", 电力电子, no. 06, 15 December 2007 (2007-12-15) * |
| 邵伟华;冉立;曾正;李晓玲;胡博容;廖兴林;李辉;: "基于优化对称布局的多芯片SiC模块动态均流", 中国电机工程学报, no. 06, 24 March 2017 (2017-03-24) * |
| 黄志召;李宇雄;陈材;康勇;: "基于新型混合封装的高速低感SiC半桥模块", 电力电子技术, no. 12, 20 December 2017 (2017-12-20) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113192925A (zh) * | 2021-05-14 | 2021-07-30 | 江苏宏微科技股份有限公司 | 功率半导体器件 |
| CN115346948A (zh) * | 2022-10-14 | 2022-11-15 | 吉光半导体(绍兴)有限公司 | 一种半桥模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110854103B (zh) | 一种嵌入式双面互连功率模块封装结构和制作方法 | |
| JP3941728B2 (ja) | 電力用半導体装置 | |
| CN104716128A (zh) | 功率模块、电源变换器以及功率模块的制造方法 | |
| CN106340513A (zh) | 一种集成控制电路的功率模块 | |
| US11532600B2 (en) | Semiconductor module | |
| CN112466819A (zh) | 一种带辅助绝缘衬底的功率半导体模块及制造方法 | |
| JP2022062235A (ja) | パワー・デバイス用のパッケージ構造 | |
| US20230056722A1 (en) | Power module with improved electrical and thermal characteristics | |
| CN113497014B (zh) | 一种多芯片并联的功率模块的封装结构及封装方法 | |
| CN106298724B (zh) | 塑封型功率模块 | |
| CN114914235A (zh) | 多芯片并联非对称碳化硅模块的封装结构及封装方法 | |
| CN110071079A (zh) | 一种功率器件封装结构及其方法 | |
| CN220341219U (zh) | 一种基于陶瓷覆铜基板布局的低寄生电感功率封装模块 | |
| CN116387251A (zh) | 一种氮化镓功率模块的双面散热封装结构 | |
| CN217822755U (zh) | 采用石墨铜垫块的双面散热模块的封装结构和电动汽车 | |
| CN114121915A (zh) | 氮化镓宽禁带功率模块封装结构及封装方法 | |
| CN114400220B (zh) | 适用于高温环境的宽禁带功率模块的双面倒装封装结构 | |
| CN220233181U (zh) | 一种功率模块 | |
| CN220556592U (zh) | 一种dpim三相整流模块 | |
| CN219917170U (zh) | 一种半桥模块 | |
| CN213816149U (zh) | 一种碳化硅功率模块结构 | |
| KR102434465B1 (ko) | 플립-스택형 반도체 패키지 및 제조방법 | |
| CN211879386U (zh) | 一种igbt模块用的dbc结构 | |
| CN220692017U (zh) | 一种三相全桥整流mosfet功率模块 | |
| CN217903111U (zh) | 一种高压SiC功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |