CN116387251A - 一种氮化镓功率模块的双面散热封装结构 - Google Patents
一种氮化镓功率模块的双面散热封装结构 Download PDFInfo
- Publication number
- CN116387251A CN116387251A CN202310163457.3A CN202310163457A CN116387251A CN 116387251 A CN116387251 A CN 116387251A CN 202310163457 A CN202310163457 A CN 202310163457A CN 116387251 A CN116387251 A CN 116387251A
- Authority
- CN
- China
- Prior art keywords
- copper layer
- gallium nitride
- heat dissipation
- power
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 138
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 119
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 61
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 139
- 229910052802 copper Inorganic materials 0.000 claims abstract description 139
- 239000010949 copper Substances 0.000 claims abstract description 139
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002390 adhesive tape Substances 0.000 claims abstract description 25
- 230000007704 transition Effects 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 21
- 230000005855 radiation Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供了一种氮化镓功率模块双面散热封装结构，所述结构包括上DBC基板和下DBC基板以及夹在其间的多个氮化镓芯片，下DBC基板由上至下包括下第一铜层、下绝缘层、下第二铜层，氮化镓芯片焊接在下第一铜层上，其中下第一铜层经过蚀刻为特定形状用于匹配氮化镓芯片的电气连接，上DBC基板由下至上包括上第一铜层、上绝缘层、上第二铜层，在上第一铜层与氮化镓芯片之间还包括过渡结构，所述过渡结构由下至上依次包括与氮化镓上表面直接接触的双面绝缘散热胶带和与上第一铜层直接接触的金属垫块。本发明的结构相比于传统结构，增加了由双面绝缘散热胶带和金属垫块构成的过渡结构对芯片上表面进行散热，同时该过渡结构具有更好的高度适应性和调节性，能有效解决制作流程中的尺寸失配难题。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种氮化镓功率模块的双面散热封装结构。
背景技术
随着电力电子技术的发展，对高效率、高功率密度设计的不断需求，使得功率半导体的性能达到了硅材料的极限。宽禁带半导体材料GaN(氮化镓)，与Si（硅）材料相比，由于其自身特性比如高电流密度、低损耗、高开关速度和高工作温度等优越的功率开关特性，因此逐渐在功率器件市场得到应用，像电动汽车、能源变换、电机驱动领域等。
随着技术的发展，GaN功率器件的尺寸越来越小，功率密度越来越大，电流集中在GaN功率器件的栅指区域，使得其在单位面积内产生很大的热量，对器件的热可靠性造成了很大的挑战。与此同时，GaN大功率器件的自热效应也会对器件热稳定性产生很大的影响，所以如何有效地对GaN器件进行散热是一个重要的问题。如果选择的封装结构不合理会使得热量堆积在模块内部，不能轻易的散发出去，使得模块的可靠性下降，严重的将发生烧毁。与此同时过高的温度还会带来过大的热应力，如果选择的材料不合理，将会对芯片产生很大的热应力，使得芯片可能失效。市面上常见的对于GaN器件的封装仍然是采用的和Si器件相似的封装，对模块的散热能力挖掘还不充分。因此，为了更好的发挥出GaN器件的潜力，需要开发一种新型的双面封装来对GaN模块进行封装散热，这成为了GaN器件在大功率领域继续前行的一个至关重要的一个问题。
面对以上模块的散热问题，现有技术文献提出了一些解决方案：
1、DBC基板和PCB基板组合散热。将芯片直接封装在DBC基板和PCB基板之间，可以利用PCB基板布线精度高的优势降低模块封装引入的寄生电感，但因为PCB基板热导率较差，散热效果和常规的DBC基板散热相比提升不多。
2、DBC基板和DBC基板组合散热。将芯片夹在两块DBC基板之间，利用DBC基板的高热导率，对芯片进行双面散热。
但是方法1和方法2均只是对GaN芯片正表面两侧的漏极和源极金属电极部分进行散热，对芯片正表面中间区域并未关注，因此散热效果还能进一步有很大的提升。
而且方法2和方法1均忽略了在实际实现过程中，DBC基板会不可避免的发生翘曲，使得DBC基板上回流的GaN芯片的水平高度不一，会产生尺寸失配问题，使得模块成品率低。
同时方法1和方法2均将芯片的正表面和PCB基板或者DBC基板紧密贴合，使得芯片正面和基板的距离很小（0.3mm左右），在对模块灌胶塑封过程中无法确保芯片和基板的气隙全部被填充，模块的可靠性无法得到保证。
最后方法1和方法2直接将GaN器件夹在DBC基板或者PCB基板中间，在模块实际工作时，会在GaN芯片表面产生很大的热机械应力，易造成器件损伤。
因此为了对模块进行充分的散热，同时保证其在制作和工作时的可靠性，将设计一种新型的GaN双面散热封装结构。
发明内容
本发明的目的在于提供一种氮化镓功率模块双面散热封装结构，以解决现有技术中存在的上述问题。通过使用本发明的双面散热结构，不仅可以解决功率模块双面散热的问题，同时也具有更好的高度适应性和调节性，能有效解决制作流程中的尺寸失配难题。
为实现上述目的，本发明提供如下技术方案：
一种氮化镓功率模块双面散热封装结构，所述结构包括上DBC基板和下DBC基板以及夹在其间的多个氮化镓芯片，下DBC基板由上至下包括下第一铜层、下绝缘层、下第二铜层，氮化镓芯片焊接在下第一铜层上，其中下第一铜层经过蚀刻为特定形状用于匹配氮化镓芯片的电气连接，上DBC基板由下至上包括上第一铜层、上绝缘层、上第二铜层，在上第一铜层与氮化镓芯片之间还包括过渡结构，所述过渡结构由下至上依次包括与氮化镓上表面直接接触的双面绝缘散热胶带和与上第一铜层直接接触的金属垫块。
在优选的结构中，所述过渡结构为独立结构，每一个芯片拥有自己的独立过渡结构。
优选地，所述多个氮化镓芯片被分组，每个氮化镓芯片组具有的氮化镓芯片的个数是偶数，偶数个氮化镓芯片在下第一铜层上呈轴对称排布，对称轴的两侧排布相同数量的氮化镓芯片，并且下第一铜层经过蚀刻使得氮化镓芯片通过键合线分别与下第一铜层的相应蚀刻区域连接后，形成的回路对称。
更优选，下第一铜层分别蚀刻出正极功率铜层、负极功率铜层和功率输出铜层，正极功率铜层与正极功率端子连接，负极功率铜层与负极功率端子连接，功率输出铜层与功率输出端子连接，蚀刻出的铜层区域关于对称轴对称，正极功率铜层或者负极功率铜层与功率输出铜层位于对称轴上，当正极功率铜层位于对称轴上时，负极功率铜层位于对称轴两侧，当负极功率铜层位于对称轴上时，正极功率铜层位于对称轴两侧。
进一步优选地，在正极功率铜层与负极功率铜层之间跨接有母线驱动电容，在对称轴两侧分别设置至少一个母线驱动电容，对称轴两侧的母线驱动电容对称分布。
最优选地，母线驱动电容跨接在正极功率铜层和负极功率铜层上靠近与正极功率端子和负极功率端子相连接的位置。
与现有技术相比，本发明的有益效果是：提供了一种GaN模块双面封装散热的结构，相比于传统的商用单面封装模块，增加了双面绝缘散热胶带和金属垫块对芯片正表面进行绝缘和散热，可将散热能力提升接近32％；同时对比于其他双面封装方法，本发明符合现有的工艺窗口，制作流程简单，成品率高。而且本发明的双面散热胶带高度可调，能有效解决制作流程中的尺寸失配难题。同时本发明可适用于半桥、全桥等多种拓扑电路，适用性广。
附图说明
图1为本发明一个实施例的全桥电路拓扑图；
图2为本发明设计方案的整体侧面示意图；
图3为本发明一个实施例中下DBC铜层蚀刻结构示意图；
图4为本发明一个实施例中下DBC上烧结的氮化镓芯片、信号端子、功率端子、母线驱动电容的分布示意图；
图5为本发明一个实施例中上DBC上烧结了金属垫块以及粘接了双面散热胶带后的结构示意图；
图6为本发明一个实施例的整体结构外观俯视图。
在图中1、正极功率端子；2、母线驱动电容；3、负极功率端子；4、功率输出端子；5、信号端子；6、第一氮化镓芯片；7、第二氮化镓芯片；8、第三氮化镓芯片；9、第四氮化镓芯片；10、双面绝缘散热胶带；11、金属垫块；A1、上第一铜层；A2、上绝缘层；A3、上第二铜层；B1、下第一铜层；B2、下绝缘层；B3、下第二铜层；B1-1、正极功率铜层；B1-2、负极功率铜层；B1-3、功率输出铜层；B1-4、信号铜层；L、键合线。
实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
针对现有技术中的不足，本发明所要解决的问题是：提供一种基于GaN器件的双面散热封装，可以有效提高GaN器件的散热性能；同时对比现有的商业单面封装模块，在实现过程中不增加太多的操作步骤；而且可以有效地缓解在工作过程中GaN芯片受到的热应力，增加模块可靠性。
本发明提供一种氮化镓功率芯片散热结构，包括多个氮化镓芯片，多个氮化镓芯片上均设置有芯片栅极、芯片源极、芯片漏极和芯片衬底，所述散热封装结构还包括散热模块，所述散热模块位于多个氮化镓芯片的上下两面，用于对多个氮化镓芯片进行散热。本发明的散热结构包括上DBC、氮化镓芯片及下DBC，其中上DBC由下至上包括上第一铜层A1、上绝缘层A2及上第二铜层A3，上绝缘层A2位于上第一铜层A1上方，上第二铜层A3位于上绝缘层A2上方，所述上第一铜层A1和上绝缘层A2和上第二铜层A3组成了上DBC基板。下DBC由下至上包括下第一铜层B1、下绝缘层B2和下第二铜层B3，所述下第一铜层B1位于氮化镓芯片下方，所述下绝缘层B2位于下第一铜层B1下方，所述下第二铜层B3位于下绝缘层B2下方，所述下第一铜层B1和下绝缘层B2和下第二铜层B3组成了下DBC基板，是下散热通道。
当多个氮化镓芯片工作时，通过位于多个氮化镓芯片上下两面的散热模块，对多个氮化镓芯片同时进行双面散热，提高对氮化镓芯片的散热效果，保证氮化镓芯片正常工作。
下面结合附图和具体实施例对本发明的实施方案进行说明。应该了解，在本发明中提出在本发明的封装结构中包含多个氮化镓芯片，出于实现本发明的目的，芯片的数量为偶数个，例如可以是2个、4个、6个、8个等等，该偶数个可以在基板上呈轴对称分布。虽然在图中示出的是4个芯片，但是应该了解，该4个芯片仅仅是出于例示性目的，而不应对本发明的保护范围形成限制。业内技术人员可以根据本文的描述轻易地实现其他数量的芯片的排布，并且业内技术人员也可以轻易地实现芯片之间以及芯片与蚀刻铜层区域之间的各种连接。例如本发明的附图提供了一种全桥式连接的示例，业内技术人员可以根据本发明的启示轻易地想到半桥式或者独立连接等连接方式，只要保持芯片、蚀刻铜层区域以及电流回路的对称即可。例如图4所示本发明示出了从正极功率端子1→第二氮化镓芯片7→第一氮化镓芯片6→负极功率端子3的按图上所示顺序的回路，但是业内技术人员能够了解，在必要的情况下，完全可以通过键合线或者铜层蚀刻图案甚至铜层的立体排布实现其他连接方式，例如第二氮化镓芯片7到第四氮化镓芯片9的连接，或者每个芯片的独立回路，只要能保证元器件排布和回路的对称即可。在更多个芯片的情况下，亦如上所述通过铜层蚀刻和键合线实现各种对称排布的连接方式。同时本发明示出了一条轴对称的排布方式，可以将图上所示的模块平行重复实现更多个模块的连接，亦可以通过在图上所示的左侧或者右侧关于纵向对称轴排布相同数量的芯片制造具有两个对称轴的模块，例如将图4所示的模块在其左侧或右侧关于纵向轴镜像排列一个模块，进而实现任意多个芯片的排布连接。
作为本发明的一种例示性实施方式，以上所述的散热模块还包括过渡结构，所述过渡结构位于上DBC与氮化镓芯片6-9之间，其包括：
双面绝缘散热胶带10，所述双面绝缘散热胶带10位于氮化镓芯片6-9上方；
金属垫块11，所述金属垫块11位于双面绝缘散热胶带10上方；
所述金属垫块11与上第一铜层A1直接连接。
所述上DBC基板和金属垫块11、双面绝缘散热胶带10组成了上散热通道。
过渡结构的存在缓解了基板翘曲对模块性能的影响。同时双面绝缘散热胶带10和金属垫块11的高度，特别是双面绝缘散热胶带10的高度可以很方便地调节，能有效地解决在模块制作过程中DBC基板不可避免的发生形变所导致的尺寸失配问题，保证模块性能的稳定。同时双面绝缘散热胶带10和金属垫块11作为缓冲结构的存在有效地缓解了在使用过程中芯片发热可能造成的基板变形的影响，保证芯片与散热结构的有效接触，从而保证散热通路的正常运行。
双面绝缘散热胶带10和金属垫块11可以分别是一个整体，亦即在上DBC上分别作为一个完整的金属层和胶带层整体覆盖，但是如图5所示，在更优选的情况下，对应每一个芯片的过渡结构是独立的，过渡结构抬升了氮化镓芯片和上DBC基板的距离，并且在每一个过渡结构之间具有较大的空间，利于后期的绝缘注胶。
作为本发明的一个实施方式，下第一铜层B1被蚀刻为特定的形状用于匹配氮化镓芯片的电气连接，如图3所示，具体为正极功率铜层B1-1、负极功率铜层B1-2、功率输出铜层B1-3、信号铜层B1-4。应该了解，本发明在该例示性实施例中将正极功率铜层B1-1排布在对称轴上，负极功率铜层B1-2排布在对称轴两侧，但是应该了解，如发明内容中所说明，亦可以颠倒这种关系，即负极功率铜层B1-2排布在对称轴上，正极功率铜层B1-1排布在对称轴两侧。因此附图所示的例示性实施例不应对本发明的保护范围形成限制，具体保护范围应以权利要求书为准。
如图3和图4所示出的例示性实施例，功率输出铜层B1-3表面烧结有第二氮化镓芯片7和第三氮化镓芯片8，下方的负极功率铜层B1-2表面烧结有第一氮化镓芯片6，上方的负极功率铜层B1-3表面烧结有第四氮化镓芯片9，信号端子5分别烧结在相应的信号铜层B1-4上。
作为本发明的一种实施方式，各蚀刻铜层区域均键合有键合线L，键合线L分别与多个氮化镓芯片源极或栅极键合。
所述功率输出铜层B1-3烧结有输出功率端子4，所述正极功率铜层B1-1烧结有正极功率端子1，所述负极功率铜层B1-2烧结有负极功率端子3。
作为更优选的实施例，在正极功率铜层B1-1和负极功率铜层B1-2之间烧结有多个母线驱动电容2，用于降低寄生电感。作为最优选的实施例，母线驱动电容2连接在正极功率铜层B1-1和负极功率铜层B1-2上靠近各铜层与相应端子的连接处。应该了解，图上虽然示出了4个电容，但是也可以采用其他数量的电容器，该数量为偶数个，对称分布对称轴两侧。在例示性实施例中，电容的优选连接点位于端子连接点附近，但是在实际实施时，亦可能连接在其他位置，只要能达成寄生电感的消除效果即可，具体保护范围以权利要求书为准。
作为本发明的一个实施例，键合线L将第一氮化镓芯片6的源极和负极功率铜层B1-2连接，将第一氮化镓芯片6的漏极和功率输出铜层B1-3连接，将第二氮化镓芯片7的源极和功率输出铜层B1-3连接，将第二氮化镓芯片7的漏极和正极功率铜层B1-1连接，将第三氮化镓芯片8的源极和功率输出铜层B1-3连接，将第三氮化镓芯片8的漏极和正极功率铜层B1-1连接，将第四氮化镓芯片9的源极和负极功率铜层B1-2连接，将第四氮化镓芯片9的漏极和功率输出铜层B1-3连接。
因为第二氮化镓芯片7和第三氮化镓芯片8烧结在功率输出铜层B1-3表面，第一氮化镓芯片6烧结在负极功率铜层B1-2表面，第四氮化镓芯片9烧结在负极功率铜层B1-2表面。因此当多个氮化镓芯片工作时，会产生热量通过衬底到达下第一铜层B1表面，然后下第一铜层B1表面的热量会依次向下传递到下绝缘层B2以及下第二铜层B3，达到对氮化镓芯片散热的效果。
同时因为第一至第四氮化镓芯片6-9正表面和双面绝缘散热胶带10连接，双面绝缘散热胶带10又和金属垫块11连接，金属垫块11和上DBC基板烧结在一起。因此在芯片工作产生热量时，热量也会通过芯片正表面向绝缘散热胶带10传递，同时绝缘散热胶带10会把热量传递给金属垫块11，金属垫块11将热量向上DBC基板进行传递，也可以对氮化镓芯片进行散热。
如图1所示，在上述例示性实施例中，当多个氮化镓芯片6-9工作时，分为两条完整的功率回路，分别是：
回路1：正极功率端子1→第二氮化镓芯片7→第一氮化镓芯片6→负极功率端子3；
回路2：正极功率端子1→第三氮化镓芯片8→第四氮化镓芯片9→负极功率端子3。
如图3所示，回路1的电流回路：正极功率端子1→正极功率铜层B1-1→第二氮化镓芯片7漏极→第二氮化镓芯片7源极→功率输出铜层B1-3→第一氮化镓芯片6漏极→第一氮化镓芯片6源极→负极功率铜层B1-2→负极功率端子3；
回路2的电流回路：正极功率端子1→正极功率铜层B1-1→第三氮化镓芯片8漏极→第三氮化镓芯片8源极→功率输出铜层B1-3→第四氮化镓芯片9漏极→第四氮化镓芯片9源极→负极功率铜层B1-2→负极功率端子3。
两条回路完全对称，可以完全消除不均流的问题，使得每颗氮化镓芯片上流经的电流均相同，更进一步的每颗氮化镓芯片的发热量也相同，不会产生某一颗氮化镓芯片过热的情况，利于提高热稳定性。
优选地，在正极功率铜层与负极功率铜层之间跨接了多个母线驱动电容，所述多个母线驱动电容位于散热模块内，用于降低多个氮化镓芯片散热时周围的寄生电感。随着开关速度和工作频率的增加，多个氮化镓芯片6-9周围的寄生参数也会逐渐增大，多个母线驱动电容2位于散热模块内工作，可以进一步减小回路寄生电感，减低多个氮化镓芯片6-9的过电压，增强多个氮化镓芯片6-9的输出能力。
如图2和图5所示，利用多个绝缘散热胶带10和多个金属垫块11一方面可以对氮化镓芯片进行散热，另一方面抬升了氮化镓芯片和上DBC基板的距离，利于后期的绝缘注胶。同时金属垫块和绝缘散热胶带的材质可以改变以匹配氮化镓芯片的热膨胀系数，使得氮化镓芯片在工作时受到的热应力降低，提高模块的热可靠性。如图2所示，绝缘散热胶带及金属垫块，特别是更方便地，绝缘散热胶带的高度可以根据实际需求进行调节，可以有效解决在回流过程中DBC基板不可避免的发生变形所导致的尺寸失配等问题，有效提高在制作过程中的成品率。
本发明提供了一种GaN模块双面封装散热的方法，相比于传统的商用单面封装模块，增加了双面绝缘散热胶带和金属垫块对芯片正表面进行绝缘和散热，可将散热能力提升接近32％；同时对比于其他双面封装方法，本发明符合现有的工艺窗口，制作流程简单，成品率高。而且本发明的双面散热胶带高度可调，能有效解决制作流程中的尺寸失配难题。同时本发明可适用于半桥、全桥等多种拓扑电路，适用性广。
相较于现有的氮化镓功率芯片散热结构，本发明优势具体在于：
其一，本发明利用散热模块实现多个氮化镓芯片的双面散热，相比于氮化镓的单面散热，在正常工作与散热条件下，氮化镓芯片内部最高温度可以减小16％-32％；
其二，本发明通过多个母线驱动电容，可以进一步减小回路寄生电感，减低多个氮化镓芯片的过电压，实现较低的开关损耗，减少高频振荡等电磁干扰问题，增强多个氮化镓芯片的输出能力；
其三，本发明所涉及的散热结构相比于市面上常见的单面散热模块来讲，在制作过程中增加的工艺步骤少，并且通过金属垫块抬高了氮化镓芯片和上DBC基板的上第一铜层A1的距离，满足现有灌胶工艺，可行性高；
其四，本发明所设计的散热结构可适用于半桥、全桥等各种电路拓扑结构，适用性高；
其五，本发明所设计的散热结构可以更改金属垫块的材质，起到缓冲的作用，降低氮化镓芯片在工作中受到的热应力，提高其可靠性；
其六，本发明所设计的散热结构可以调节双面绝缘散热胶带的高度，能有效地解决在模块制作过程中DBC基板不可避免的发生形变所导致的尺寸失配问题。
本发明未详述之处，均为本领域技术人员的公知技术。
最后所要说明的是：以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改和等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (6)
1.一种氮化镓功率模块双面散热封装结构，其特征在于，所述结构包括上DBC基板和下DBC基板以及夹在其间的多个氮化镓芯片，下DBC基板由上至下包括下第一铜层、下绝缘层、下第二铜层，氮化镓芯片焊接在下第一铜层上，其中下第一铜层经过蚀刻为特定形状用于匹配氮化镓芯片的电气连接，上DBC基板由下至上包括上第一铜层、上绝缘层、上第二铜层，在上第一铜层与氮化镓芯片之间还包括过渡结构，所述过渡结构由下至上依次包括与氮化镓上表面直接接触的双面绝缘散热胶带和与上第一铜层直接接触的金属垫块。
2.如权利要求1所述的氮化镓功率模块双面散热封装结构，其特征在于，所述过渡结构为独立结构，每一个芯片拥有自己的独立过渡结构。
3.如权利要求1所述的氮化镓功率模块双面散热封装结构，其特征在于，所述多个氮化镓芯片被分组，每个氮化镓芯片组具有的氮化镓芯片的个数是偶数，偶数个氮化镓芯片在下第一铜层上呈轴对称排布，对称轴的两侧排布相同数量的氮化镓芯片，并且下第一铜层经过蚀刻使得氮化镓芯片通过键合线分别与下第一铜层的相应蚀刻区域连接后，形成的回路对称。
4.如权利要求3所述的氮化镓功率模块双面散热封装结构，其特征在于，下第一铜层分别蚀刻出正极功率铜层、负极功率铜层和功率输出铜层，正极功率铜层与正极功率端子连接，负极功率铜层与负极功率端子连接，功率输出铜层与功率输出端子连接，蚀刻出的铜层区域关于对称轴对称，正极功率铜层或者负极功率铜层与功率输出铜层位于对称轴上，当正极功率铜层位于对称轴上时，负极功率铜层位于对称轴两侧，当负极功率铜层位于对称轴上时，正极功率铜层位于对称轴两侧。
5.如权利要求4所述的氮化镓功率模块双面散热封装结构，其特征在于，在正极功率铜层与负极功率铜层之间跨接有母线驱动电容，在对称轴两侧分别设置至少一个母线驱动电容，对称轴两侧的母线驱动电容对称分布。
6.如权利要求5所述的氮化镓功率模块双面散热封装结构，其特征在于，所述母线驱动电容跨接在正极功率铜层和负极功率铜层上靠近与正极功率端子和负极功率端子相连接的位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310163457.3A CN116387251A (zh) | 2023-02-24 | 2023-02-24 | 一种氮化镓功率模块的双面散热封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310163457.3A CN116387251A (zh) | 2023-02-24 | 2023-02-24 | 一种氮化镓功率模块的双面散热封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116387251A true CN116387251A (zh) | 2023-07-04 |
Family
ID=86979583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310163457.3A Pending CN116387251A (zh) | 2023-02-24 | 2023-02-24 | 一种氮化镓功率模块的双面散热封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116387251A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117059588A (zh) * | 2023-08-07 | 2023-11-14 | 上海林众电子科技有限公司 | 功率模块封装平台及功率模块 |
-
2023
- 2023-02-24 CN CN202310163457.3A patent/CN116387251A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117059588A (zh) * | 2023-08-07 | 2023-11-14 | 上海林众电子科技有限公司 | 功率模块封装平台及功率模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107591377B (zh) | 一种功率器件的多dbc封装结构及封装方法 | |
| CN109427707A (zh) | 一种功率器件的三维封装结构及封装方法 | |
| US20220344310A1 (en) | Semiconductor module | |
| JP2007234690A (ja) | パワー半導体モジュール | |
| CN110506330A (zh) | 功率电子模块以及包含该模块的电功率变换器 | |
| JPWO2014091608A1 (ja) | パワー半導体モジュール及びこれを用いた電力変換装置 | |
| CN116387251A (zh) | 一种氮化镓功率模块的双面散热封装结构 | |
| CN114649279A (zh) | 基于导电金属带的宽禁带半导体双面散热模块封装结构 | |
| CN115692399A (zh) | 功率模块及电子设备 | |
| CN113725724A (zh) | 一种激光脉冲发射集成电路模组、制造方法及系统 | |
| CN116613156A (zh) | 一种碳化硅功率模块的封装结构 | |
| CN112466819A (zh) | 一种带辅助绝缘衬底的功率半导体模块及制造方法 | |
| WO2020229114A1 (en) | Semiconductor module | |
| CN114664810A (zh) | 一种基于旁路铜柱散热的宽禁带功率半导体模块 | |
| CN114695322A (zh) | 功率模组 | |
| CN219696441U (zh) | 大电流低电感功率半导体模块 | |
| EP4340017A1 (en) | Packaging device, packaging module, and electronic device | |
| CN220400580U (zh) | 高效散热单元式分立器件 | |
| CN220672562U (zh) | 一种氮化镓半桥模块 | |
| CN219917170U (zh) | 一种半桥模块 | |
| CN211879386U (zh) | 一种igbt模块用的dbc结构 | |
| CN218647917U (zh) | 一种功率模块 | |
| CN213816149U (zh) | 一种碳化硅功率模块结构 | |
| CN220233181U (zh) | 一种功率模块 | |
| CN218647940U (zh) | 一种功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |