CN113113389A - 一种具有低近场辐射emi噪声的功率模块 - Google Patents
一种具有低近场辐射emi噪声的功率模块 Download PDFInfo
- Publication number
- CN113113389A CN113113389A CN202110327578.8A CN202110327578A CN113113389A CN 113113389 A CN113113389 A CN 113113389A CN 202110327578 A CN202110327578 A CN 202110327578A CN 113113389 A CN113113389 A CN 113113389A
- Authority
- CN
- China
- Prior art keywords
- path
- source
- copper foil
- bridge
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005855 radiation Effects 0.000 title abstract description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 136
- 239000011889 copper foil Substances 0.000 claims abstract description 135
- 238000013461 design Methods 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 229910052802 copper Inorganic materials 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 239000000919 ceramic Substances 0.000 claims description 14
- 230000004907 flux Effects 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 15
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
公开了一种具有低近场辐射EMI噪声的功率模块，尤其是功率模块内部DBC结构上层铜箔布线的栅‑源极路径结构设计，其中DBC结构上层铜箔中的“L”形的栅极路径和源极路径均对称分布于功率模块长轴中心线两侧，栅极路径布局于模块外侧区域，源极路径布局于更接近模块中心的区域；单个桥臂的DBC结构上层铜箔中的栅极路径组合和源极路径组合均呈“匚”形；上桥栅极路径组合和下桥栅极路径组合对称分布于模块短轴中心线的两侧，上桥源极路径组合和下桥源极路径组合对称分布于模块短轴中心线的两侧并嵌套于栅极路径组合内部。提出的栅‑源极路径结构设计可降低功率模块的近场辐射EMI噪声。
Description
技术领域
本发明涉及一种功率模块，尤其涉及一种具有低近场辐射EMI噪声的功率模块。
背景技术
大功率、高频以及高速度开关是碳化硅器件的主流发展趋势，充分发挥碳化硅大功率器件高速开关和高频运行的性能优势正成为碳化硅器件扩大市占的核心优势。功率模块方案成为碳化硅器件的大功率化的必经之路，大功率意味着模块内部并联的芯片数量更多。如果这些并联芯片的栅-源极路径或者漏源极路径不合理，碳化硅功率模块在高速开关和高频运用将存在较严重的电磁干扰(electromagnetic interference，EMI)噪声问题。
在高功率密度集成系统中，高频运行的碳化硅功率模块除了存在较高的传导辐射EMI外，其近场辐射EMI引起的耦合失效问题也引起了大家的广泛关注。因此，降低模块近场辐射EMI噪声的结构设计成为消除高功率密度集成系统因近场耦合导致失效的关键。
功率模块内部各并联芯片栅-源极路径之间存在较大差异时功率模块的近场辐射EMI频谱中将出现更多数量的辐射尖峰，功率模块内部栅-源路径和漏-源路径设计不合理时，模块也会存在异常的近场辐射EMI噪声。
发明内容
为了解决上述现有技术的一个或多个技术问题，本发明提出了一种具有低近场辐射EMI噪声的功率模块及其栅-源极路径的结构设计。通过提高并联芯片栅-源极路径的对称性和均一性，以及优化模块内部DBC结构上层铜箔布局来实现降低功率模块近场辐射EMI噪声。
根据本发明一实施例提出了一种具有低近场辐射EMI噪声的功率模块，包括：热沉底板；第一焊料层，位于热沉底板上表面；DBC结构，位于所述第一焊料层上表面，其中的DBC结构包括下层铜箔、中间陶瓷层和上层铜箔；第二焊料层，位于DBC结构上层铜箔的上表面；功率芯片，位于第二焊料层上表面；以及半桥拓扑结构电路，位于DBC结构中间陶瓷层的上方，包括功率电极、功率芯片、栅极电组、金属引线、信号端子、铜桥、双绞线以及不同形状图案的上层铜箔，所述功率模块的栅-源极路径包括信号端子、金属引线、双绞线、栅极电阻、以及DBC结构上层铜箔中呈“L”形的栅极路径和源极路径，其中上桥栅-源极路径采用金属引线和DBC结构上层铜箔布线相结合的结构设计方案，下桥栅-源极路径采用双绞线和DBC结构上层铜箔布线相结合的结构设计方案。
根据本发明又一实施例提出了一种具有低近场辐射EMI噪声的功率模块，包括：热沉底板；第一焊料层，位于热沉底板上表面；DBC结构，位于所述第一焊料层上表面，其中的DBC结构包括下层铜箔、中间陶瓷层和上层铜箔；第二焊料层，位于DBC结构上层铜箔的上表面；功率芯片，位于第二焊料层上表面；以及半桥拓扑结构电路，位于DBC结构中间陶瓷层的上方，包括功率电极、功率芯片、栅极电阻、金属引线、信号端子、铜桥、双绞线以及不同形状图案的上层铜箔，所述功率模块的栅-源极路径包括信号端子、DBC结构上层铜箔中的栅极路径和源极路径、栅极电阻、双绞线、铜桥和金属引线，其中上桥栅-源极路径采用金属引线和DBC结构上层铜箔布线相结合的结构设计方案，由金属引线实现信号端子和上桥DBC结构上层铜箔中的栅极和源极路径的电气连接，上桥DBC结构上层铜箔中的栅极路径组合和源极路径组合均呈“匚”形且均以模块长轴中心线为对称轴；下桥栅-源极路径采用双绞线和DBC结构上层铜箔布线相结合的结构设计方案，由双绞线实现信号端子和DBC结构上层铜箔中的栅-源极路径的电气连接，下桥DBC结构上层铜箔中的栅极路径组合和源极路径组合也均呈“匚”形且以模块长轴中心线为对称轴；DBC结构上层铜箔中上桥栅极路径组合和下桥栅极路径组合对称分布于模块短轴中心线两侧，DBC结构上层铜箔中上桥源极路径组合和下桥源极路径组合对称分布于模块短轴中心线两侧，而且源极路径的“匚”形组合嵌套与栅极路径的“匚”形组合内部；以及单一桥臂对应的DBC结构上层铜箔图案设计，包括由布局功率芯片，布局栅极路径，布局源极路径以及布局其它结构的DBC结构上层铜箔所组合成的图案设计，其中布局其它结构的DBC结构上层铜箔包括漏-源极路径中的源极路径，漏-源极路径中的源极路径组合紧挨着栅-源极路径中的源极路径组合布局且彼此被分隔开，上桥漏-源极路径中两并联的源极路径为实现相互之间电气连接而引入铜桥的结构设计。
本发明提出的具有低近场辐射EMI噪声的功率模块内部栅源极路径结构设计方案中，针对并联芯片栅-源极路径提高其对称性和均一性的结构设计可降低碳化硅功率模块的近场辐射EMI噪声，所述功率模块可运用于高速开关和高频领域，在电动汽车、电力机车等对功率密度要求较高的应用场合具有显著的实用价值。
附图说明
图1为根据本发明一实施例的具有低近场辐射EMI噪声的功率模块的结构设计示意图1000；
图2为根据本发明一实施例所述的具有低近场辐射EMI噪声的功率模块的电路拓扑结构示意图2000；
图3为根据本发明一实施例所述的具有低近场辐射EMI噪声的功率模块侧视结构示意图3000；
图4为根据本发明一实施例所述的具有低近场辐射EMI噪声的功率模块测试结构示意图3000中的功率芯片布局区域的横截面结构放大示意图4000；
图5为根据本发明一实施例所述的具有低近场辐射EMI噪声的功率模块的栅-源极路径结构设计的平面布局示意图5000；
图6为根据本发明一实施例所述的具有低近场辐射EMI噪声的功率模块的DBC结构上层铜箔图案设计及其平面结构布局示意图6000。
具体实施方式
下面将结合附图详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了便于对本发明的透彻理解，阐述了大量特定细节。然而，本领域普通技术人员可以理解，这些特定细节并非为实施本发明所必需。此外，在一些实施例中，为了避免混淆本发明，未对公知的电路、材料或方法做具体描述。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图均是为了说明的目的，其中相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
本发明所述的功率模块所使用的功率芯片种类上包括但不限于碳化硅基(SiC)功率芯片，也包括硅基(Si)功率芯片、其他的宽禁带半导体基(wide band-gapsemiconductor)功率芯片，比如氮化镓基(GaN)功率芯片、金刚石基(Diamond)功率芯片等。
图1所示为本发明一实施例的具有低近场辐射EMI噪声的功率模块的结构设计示意图1000，所述功率模块包括“DC+”功率电极1、“DC-”功率电极2、“AC”功率电极3、上桥栅极信号端子4、上桥源极信号端子5、下桥栅极信号端子6、下桥源极信号端子7、上桥的DBC结构100和200、下桥的DBC结构300和400、连接上桥和下桥的铜桥8、金属引线9、热沉底板10、功率芯片50、栅极电阻55、上桥栅-源极路径中的栅极金属引线94、上桥栅-源极路径中的源极金属引线95、下桥栅-源极路径中的栅极金属引线96、下桥栅-源极路径中的双绞线90。此外，功率模块的结构还包括覆盖于如图1所述的功率芯片、DBC结构上层铜箔或者热层板上方的绝缘覆盖物和热固性塑料外壳等附属结构。
其中信号端子4、5、6和7并列的布局在功率模块的侧边且与模块短轴中心线平行，“DC+”功率电极1、“DC-”功率电极2、“AC”功率电极3并列地布局在模块长轴的中心线位置，模块实际制作中功率电极的顶端部分会被折弯90度，使其和模块底板平行。
图2所示为本发明一实施例所述的具有低近场辐射EMI噪声的功率模块的电路拓扑结构示意图2000，端口“DC+”和端口“DC-”分别用于连接直流母线的高电位和低电位，其中端口“DC+”对应于图1000中的“DC+”功率电极1，端口“DC-”对应于图100中的“DC-”功率电极2；而端口“AC”主要用于输出交流电流信号“AC”，对应于图1000中的“AC”功率电极3。虚线框结构50为功率芯片，并联数n代表功率芯片的并联数为n。半桥电路拓扑结构的上桥包括端口“DC+”、端口“AC”、两端口之间n个并联的功率芯片50及其相互之间的连接线。半桥电路拓扑结构的下桥包括端口“AC”、端口“DC-”、两端口之间n个并联的功率芯片50及其相互之间的连接线。
半桥拓扑电路中的上桥或者下桥也被称为半桥电路的桥臂，因此，半桥电路也被认为是包括两个桥臂，其中一个桥臂为上桥，另外一个桥臂为下桥。
图3所示为本发明一实施例所述的具有低近场辐射EMI噪声的功率模块的侧视结构示意图3000，其中包括“DC+”功率电极1、“DC-”功率电极2、“AC”功率电极3、连接上桥和下桥的铜桥8、连接上桥DBC结构100和200的铜桥812、金属引线9、热沉底板10、上桥栅-源极路径中的栅极金属引线94、上桥栅-源极路径中的源极金属引线95、下桥栅-源极路径中的双绞线90、下桥栅-源极路径中的栅极金属引线96、下桥栅-源极路径中的源极金属引线97、以及虚线圆圈4000所示的局部结构。
图4所示为图3000中虚线圆圈所示的功率芯片布局区域的的横截面结构放大示意图4000。该局部结构由下往上依次为热沉底板10、第一焊料层20、DBC下层铜箔层30、DBC中间陶瓷层31、DBC上层铜箔层32、第二焊料层40、功率芯片50和金属引线9。
图5所示为本发明一实施例所述的具有低近场辐射EMI噪声的功率模块的栅-源极路径结构设计的平面布局示意图5000，金属引线94实现栅极信号端子4和上桥DBC结构100上层铜箔中的栅极路径101的电气连接，金属引线95实现源极信号端子5和上桥DBC结构100上层铜箔中的源极路径102的电气连接；DBC结构200上层铜箔中的栅极路径和201和DBC结构100上层铜箔中的栅极路径和101通过金属引线实现电气连接、DBC结构200上层铜箔中的源极路径202和DBC结构100上层铜箔中的源极路径102通过金属引线实现电气连接；功率芯片50布局于DBC结构100上层铜箔区域105和DBC结构200上层铜箔区域205上，栅极电阻55布局于栅极路径101和201上，栅极电阻55和功率芯片50通过金属引线实现电气连接；铜桥812布局于DBC结构100的漏-源极路径中的源极路径106和DBC结构200的漏-源极路径中的源极路径206上。
双绞线90由下桥栅极金属引线96和下桥源极金属引线97组成，双绞线90的一端和栅极信号端子6和源极信号端子7连接，另外一端的栅极金属引线96和DBC结构400上层铜箔中的栅极路径401实现电气连接、而另外一端的源极金属引线97和DBC结构400上层铜箔中的源极路径402实现电气连接。
下桥DBC结构300上层铜箔中的栅极路径301和下桥DBC结构400上层铜箔中的栅极路径401通过金属引线实现电气连接、DBC结构300上层铜箔中的源极路径302和DBC结构400上层铜箔中的源极路径402通过金属引线实现电气连接、功率芯片50布局于DBC结构300上层铜箔区域305和DBC结构400上层铜箔区域405上，栅极电阻55布局于栅极路径301和401上，栅极电阻55和功率芯片50通过金属引线实现电气连接。
布局于上桥DBC结构100上层铜箔区域106和下桥DBC结构300中上层铜箔区域305上、以及布局于上桥DBC结构200上层铜箔区域206和下桥DBC结构400中上层铜箔区域405上的铜桥8实现功率模块上桥和下桥之间的电气连接。焊料211实现“DC-”功率电极2和DBC结构300和400上层铜箔区域的电气连接。
图6所示为本发明一实施例所述的具有低近场辐射EMI噪声的功率模块的DBC结构上层铜箔图案设计及其平面结构布局示意图6000。DBC结构上层铜箔中的栅极路径101、201、301和401、功率芯片布局区域105、205、305和405、源极路径102、202、302和402，以及布局铜桥8和812的漏-源极路径中的源极路径106和206的设计图案均为“L”形；布局“DC-”功率电极2的漏-源极路径中的源极路径306和406的设计图案均为“I”形且对称的分布于模块长轴中心线的两侧。信号端子4、5、6和7并列的布局于模块的一侧边，且平行于模块的短轴中心线。
本发明一实施例所述的功率模块，包括：热沉底板10，第一焊料层20位于热沉底板10的上表面；DBC结构100、200、300和400均位于第一焊料层20的上表面，其中DBC结构为覆铜陶瓷板(direct bond copper，DBC)，其包括下层铜箔30、中间陶瓷层31和上层铜箔32；第二焊料层40位于DBC上层铜箔32的上表面；功率芯片50位于第二焊料层40的上表面；以及
半桥拓扑结构电路，位于DBC结构中间陶瓷层31的上方，包括：“DC+”功率电极1、“DC-”功率电极2、“AC”功率电极3、功率芯片50、栅极电组55、金属引线9、上桥的栅极金属引线94、上桥的源极金属引线95、下桥双绞线中的栅极金属引线96、下桥双绞线中的源极金属引线97、上桥的栅极信号端子4、上桥源极信号端子5、下桥栅极信号端子6、下桥的源极信号端子7、实现上桥和下桥连接的铜桥8、实现上桥DBC结构漏-源极路径中的源极路径相互之间电气连接的铜桥812、双绞线90、以及DBC结构中的不同形状图案的上层铜箔。
所述功率模块的栅-源极路径包括：信号端子4、5、6和7、金属引线9、双绞线90、栅极电阻55，以及DBC结构上层铜箔中呈“L”形的栅极路径和源极路径，其中上桥栅-源极路径采用金属引线94、95和DBC结构上层铜箔布线相结合的结构设计方案；下桥栅-源极路径采用双绞线90和DBC结构上层铜箔布线相结合的结构设计方案。
本发明一实施例所述的功率模块，其中上桥栅-源极路径的结构设计方案，包括：由金属引线94、95实现信号端子4、5和上桥DBC结构中的栅极路径和源极路径的电气连接；上桥DCB结构100中的栅极路径101和DBC结构200中的栅极路径102通过金属引线实现电气连接，两栅极路径101和201均呈“L”形且对称分布于功率模块的长轴中心线两侧，两栅极路径组合整体呈“匚”形且布局于上桥DBC结构边缘紧挨信号端子的模块外侧区域；同样的，上桥DCB结构100中的源极路径102和DBC结构200中的源极路径202也通过金属引线实现电气连接，两源极路径102和202均呈“L”形对称分布于功率模块的长轴中心线两侧，两源极路径组合整体呈“匚”形且紧挨模块中心布局；尺寸相对较小的源极路径的“匚”形组合嵌套于尺寸较大的栅极路径的“匚”形组合内部。
本发明一实施例所述的功率模块，其中下桥栅-源极路径的结构设计方案，包括：由双绞线90实现信号端子6、7和下桥DBC结构上层铜箔中的栅极路径和源极路径的电气连接，如图5所示双绞线90的一端中的栅极金属引线96和DBC结构400上层铜箔中的栅极路径401实现电气连接、源极金属引线97和DBC结构400上层铜箔中的源极路径402实现电气连接，而在双绞线的另外一端中的栅极金属引线96和下桥栅极信号端子6连接，而源极金属引线97和下桥源极信号端子7连接；下桥DBC结构300上层铜箔中的栅极路径301和DBC结构400上层铜箔中的栅极路径401通过金属引线实现电气连接，两栅极路径301和401均呈“L”形且对称分布于模块长轴中心线两侧，两栅极路径组合整体呈“匚”且布局于下桥DBC结构边缘的模块外侧区域；同样的，下桥DBC结构300上层铜箔中的源极路径302和DBC结构400上层铜箔中的源极路径402通过金属引线实现电气连接、两并联DBC结构中“L”形源极路径302和402对称分布于模块长轴中心线两侧，两源极路径组合整体呈“匚”形且紧挨模块中心布局；尺寸相对较小的源极路径的“匚”形组合嵌套于尺寸较大的栅极路径的“匚”形组合内部。
本发明一实施例的功率模块，其中上桥DBC结构上层铜箔中由栅极路径101和201组合成的呈“匚”形的栅极路径组合和下桥DBC结构上层铜箔中由栅极路径301和401组合成的呈“匚”形的栅极路径组合对称的分布于模块短轴中心线的两侧，上桥DBC结构上层铜箔中由源极路径102和202组合成的呈“匚”形的源极路径组合和下桥DBC结构上层铜箔中由栅极路径302和402组合成的呈“匚”形的源极路径组合也对称的分布于模块短轴中心线的两侧。
本发明一实施例所述的功率模块，其中单一桥臂对应的DBC结构上层铜箔图案设计，包括布局功率芯片，布局栅极路径，布局源极路径的上层铜箔设计，如图6所示的由上桥的DBC结构100和200的上层铜箔或者下桥的DBC结构300和400的上层铜箔组合成的图案设计，其中布局功率芯片的上层铜箔位于栅极路径和源极路径的中间，且将栅极路径和源极路径彼此分隔开，比如铜箔区域105将栅极路径101和源极路径102分隔开，铜箔区域205将栅极路径201和源极路径202分隔开，铜箔区域305将栅极路径301和源极路径302分隔开，铜箔区域405将栅极路径401和源极路径402分隔开。
本发明一实施例所述的的功率模块，还包括布局漏-源极路径中的源极路径的上层铜箔设计，比如漏-源极路径中的源极路径106、206、306和406的设计，其中上桥漏-源极路径中“L”形源极路径106和206的长边紧挨模块长轴中心线布局，上桥的两源极路径组合整体呈“T”形且以模块长轴中心线为对称轴并紧挨着模块短轴中心线布局；下桥漏-源极路径中“I”形源极路径306和406平行于模块长轴中心线，且紧挨着模块长轴中心线布局，下桥两源极路径组合整体呈“＝”形且以模块长轴中心线为对称轴的同时也紧挨模块短轴中心线布局。
本发明一实施例所述的功率模块，其中单一桥臂的漏-源极路径中的源极路径组合紧挨着栅-源极路径中的源极路径组合布局且彼此被分隔开。如图6所示上桥漏-源极路径中的源极路径106和206的组合紧挨栅-源极路径中的源极路径102和202的组合布局且两组合被彼此分隔开，下桥漏-源极路径中的源极路径306和406的组合紧挨栅-源极路径中的源极路径302和402的组合布局且两组合被彼此分隔开。
本发明一实施例所述的功率模块，其中上桥漏-源极路径中两并联的源极路径为实现相互之间电气连接而引入铜桥的结构设计。如图5所示，为实现上桥漏-源极路径中两并联的源极路径106、206相互之间电气连接而在其上表面布局铜桥812。此外，铜桥812的布局特征是以模块长轴中心线为对称轴。
本发明一实施例所述的功率模块，其中上桥由信号端子到DBC结构100上层铜箔中的栅-源极路径的引线94、95和下桥由信号端子到DBC结构400上层铜箔中的栅-源极路径的双绞线90分别被布局在模块长轴中心线的两侧。
本发明所述的功率模块的栅-源极路径中还包括栅极电阻55的布局设计，栅极电阻55布局在栅极路径上，且每个栅极电阻55对应一个功率芯片50，栅极电阻55和功率芯片50之前通过金属引线时间电气连接。在同一个桥臂内，栅极电阻55的规格相同。
本发明一实施例中所述的栅极电阻是贴片电阻，栅极电阻均被布局在栅极路径上，如图5所示，栅极电阻的一端和栅极条使用类似锡焊的方式连接，而栅极电阻的另一端使用和芯片互连用的引线键合工艺实现连接。
本发明又一实施例提出了一种具有低近场辐射EMI噪声的功率模块，包括：热沉底板；第一焊料层，位于热沉底板上表面；DBC结构，位于所述第一焊料层上表面，其中的DBC结构包括下层铜箔、中间陶瓷层和上层铜箔；第二焊料层，位于DBC结构上层铜箔的上表面；功率芯片，位于第二焊料层上表面；以及
半桥拓扑结构电路，位于DBC结构中间陶瓷层的上方，包括功率电极、功率芯片、栅极电阻、金属引线、信号端子、铜桥、双绞线以及不同形状图案的上层铜箔，所述功率模块的栅-源极路径包括信号端子、DBC结构上层铜箔中的栅极路径和源极路径、栅极电阻、双绞线、铜桥和金属引线，其中
上桥栅-源极路径采用金属引线和DBC结构上层铜箔布线相结合的结构设计方案，由金属引线实现信号端子和上桥DBC结构上层铜箔中的栅极和源极路径的电气连接，上桥DBC结构上层铜箔中的栅极路径组合和源极路径组合均呈“匚”形且均以模块长轴中心线为对称轴；
下桥栅-源极路径采用双绞线和DBC结构上层铜箔布线相结合的结构设计方案，由双绞线实现信号端子和DBC结构上层铜箔中的栅-源极路径的电气连接，下桥DBC结构上层铜箔中的栅极路径组合和源极路径组合也均呈“匚”形且以模块长轴中心线为对称轴；
DBC结构上层铜箔中上桥栅极路径组合和下桥栅极路径组合对称分布于模块短轴中心线两侧，DBC结构上层铜箔中上桥源极路径组合和下桥源极路径组合对称分布于模块短轴中心线两侧，而且源极路径的“匚”形组合嵌套与栅极路径的“匚”形组合内部；以及
单一桥臂对应的DBC结构上层铜箔图案设计，包括由布局功率芯片，布局栅极路径，布局源极路径以及布局其它结构的DBC结构上层铜箔所组合成的图案设计，其中
布局其它结构的DBC结构上层铜箔包括漏-源极路径中的源极路径，漏-源极路径中的源极路径组合紧挨着栅-源极路径中的源极路径组合布局且彼此被分隔开，上桥漏-源极路径中两并联的源极路径为实现相互之间电气连接而引入铜桥的结构设计。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
Claims (10)
1.一种具有低近场辐射EMI噪声的功率模块，包括：
热沉底板；
第一焊料层，位于热沉底板上表面；
DBC结构，位于所述第一焊料层上表面，其中的DBC结构包括下层铜箔、中间陶瓷层和上层铜箔；
第二焊料层，位于DBC结构上层铜箔的上表面；
功率芯片，位于第二焊料层上表面；以及
半桥拓扑结构电路，位于DBC结构中间陶瓷层上方，包括功率电极、功率芯片、栅极电阻、金属引线、信号端子、铜桥、双绞线以及不同形状图案的上层铜箔，所述功率模块的栅-源极路径包括信号端子、金属引线、双绞线、栅极电阻、以及DBC结构上层铜箔中分别呈“L”形的栅极路径和源极路径；其中
上桥栅-源极路径采用金属引线和DBC结构上层铜箔布线相结合的结构设计方案，下桥栅-源极路径采用双绞线和DBC结构上层铜箔布线相结合的结构设计方案。
2.如权利要求1所述的功率模块，其中上桥栅-源极路径的结构设计方案，包括：由金属引线实现信号端子和上桥DBC结构上层铜箔中的栅极路径和源极路径的电气连接；上桥两并联的DBC结构中“L”形栅极路径对称分布于模块长轴中心线两侧，两栅极路径组合整体呈“匚”形且布局于上桥DBC结构边缘紧挨信号端子的模块外侧区域；两并联的DBC结构中“L”形源极路径也对称分布于模块长轴中心线两侧，两源极路径组合整体呈“匚”形且紧挨模块中心布局；尺寸相对较小的源极路径的“匚”形组合嵌套于尺寸较大的栅极路径的“匚”形组合内部。
3.如权利要求1所述的功率模块，其中下桥栅-源极路径的结构设计方案，包括：由双绞线实现信号端子和下桥DBC结构上层铜箔中的栅极路径和源极路径的电气连接；下桥两并联DBC结构中“L”形栅极路径对称分布于模块长轴中心线两侧，两栅极路径组合整体呈“匚”形且布局于下桥DBC结构边缘的模块外侧区域；两并联的DBC结构中“L”形源极路径也对称分布于模块长轴中心线两侧，两源极路径组合整体呈“匚”形且紧挨模块中心布局；尺寸相对较小的源极路径的“匚”形组合嵌套于尺寸较大的栅极路径的“匚”形组合内部。
4.如权利要求2或3所述的功率模块，其中上桥DBC结构上层铜箔中呈“匚”形的栅极路径组合和下桥DBC结构上层铜箔中呈“匚”形的栅极路径组合对称的分布于模块短轴中心线的两侧，上桥DBC结构上层铜箔中呈“匚”形的源极路径组合和下桥DBC结构上层铜箔中呈“匚”形的源极路径组合也对称的分布于模块短轴中心线的两侧。
5.如权利要求1所述的功率模块，其中单一桥臂对应的DBC结构上层铜箔图案设计，包括布局功率芯片，布局栅极路径，布局源极路径的上层铜箔设计，其中布局功率芯片的上层铜箔位于栅极路径和源极路径的中间，且将栅极路径和源极路径彼此分隔开。
6.如权利要求5所述的功率模块，还包括布局漏-源极路径中的源极路径的上层铜箔设计，其中上桥漏-源极路径中“L”形源极路径的长边紧挨模块长轴中心线布局，上桥的两源极路径组合整体呈“T”形且以模块长轴中心线为对称轴并紧挨着模块短轴中心线布局；下桥漏-源极路径中“I”形源极路径平行于模块长轴中心线，且紧挨模块长轴中心线布局，下桥两源极路径组合整体呈“＝”形以模块长轴中心线为对称轴的同时也紧挨模块短轴中心线布局。
7.如权利要求5或6所述的功率模块，其中漏-源极路径中的源极路径组合紧挨着栅-源极路径中的源极路径组合布局且彼此被分隔开。
8.如权利要求5至7中任一项所述的功率模块，其中上桥漏-源极路径中两并联的源极路径为实现相互之间电气连接而引入铜桥的结构设计。
9.如权利要求1所述的功率模块，其中上桥由信号端子到DBC结构上层铜箔中的栅-源极路径的金属引线和下桥由信号端子到DBC结构上层铜箔中的栅-源极路径的双绞线被分别布局在模块长轴中心线的两侧。
10.一种具有低近场辐射EMI噪声的功率模块，包括：
热沉底板；
第一焊料层，位于热沉底板上表面；
DBC结构，位于所述第一焊料层上表面，其中的DBC结构包括下层铜箔、中间陶瓷层和上层铜箔；
第二焊料层，位于DBC结构上层铜箔的上表面；
功率芯片，位于第二焊料层上表面；以及
半桥拓扑结构电路，位于DBC结构中间陶瓷层的上方，包括功率电极、功率芯片、栅极电阻、金属引线、信号端子、铜桥、双绞线以及不同形状图案的上层铜箔，所述功率模块的栅-源极路径包括信号端子、DBC结构上层铜箔中的栅极路径和源极路径、栅极电阻、双绞线、铜桥和金属引线；其中
上桥栅-源极路径采用金属引线和DBC结构上层铜箔布线相结合的结构设计方案，由金属引线实现信号端子和上桥DBC结构上层铜箔中的栅极和源极路径的电气连接，上桥DBC结构上层铜箔中的栅极路径组合和源极路径组合均呈“匚”形且均以模块长轴中心线为对称轴；
下桥栅-源极路径采用双绞线和DBC结构上层铜箔布线相结合的结构设计方案，由双绞线实现信号端子和DBC结构上层铜箔中的栅-源极路径的电气连接，下桥DBC结构上层铜箔中的栅极路径组合和源极路径组合也均呈“匚”形且以模块长轴中心线为对称轴；
DBC结构上层铜箔中上桥栅极路径组合和下桥栅极路径组合对称分布于模块短轴中心线两侧，DBC结构上层铜箔中上桥源极路径组合和下桥源极路径组合对称分布于模块短轴中心线两侧，而且源极路径的“匚”形组合嵌套与栅极路径的“匚”形组合内部；以及
单一桥臂对应的DBC结构上层铜箔图案设计，包括由布局功率芯片，布局栅极路径，布局源极路径以及布局其它结构的DBC结构上层铜箔所组合成的图案设计；其中
布局其它结构的DBC结构上层铜箔包括漏-源极路径中的源极路径，漏-源极路径中的源极路径组合紧挨着栅-源极路径中的源极路径组合布局且彼此被分隔开，上桥漏-源极路径中两并联的源极路径为实现相互之间电气连接而引入铜桥的结构设计。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110327578.8A CN113113389B (zh) | 2021-03-26 | 2021-03-26 | 一种具有低近场辐射emi噪声的功率模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110327578.8A CN113113389B (zh) | 2021-03-26 | 2021-03-26 | 一种具有低近场辐射emi噪声的功率模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113113389A true CN113113389A (zh) | 2021-07-13 |
| CN113113389B CN113113389B (zh) | 2024-06-07 |
Family
ID=76712352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110327578.8A Active CN113113389B (zh) | 2021-03-26 | 2021-03-26 | 一种具有低近场辐射emi噪声的功率模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113113389B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118136619A (zh) * | 2024-05-08 | 2024-06-04 | 浙江晶能微电子有限公司 | 功率模块的半桥结构、功率模块及车辆 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107591377A (zh) * | 2017-09-12 | 2018-01-16 | 华中科技大学 | 一种功率器件的多dbc封装结构及封装方法 |
| KR101925624B1 (ko) * | 2018-01-24 | 2018-12-05 | 한국항공대학교산학협력단 | 지역전리층지도 생성 장치 및 방법 |
| CN109427707A (zh) * | 2017-08-31 | 2019-03-05 | 华中科技大学 | 一种功率器件的三维封装结构及封装方法 |
| CN109817612A (zh) * | 2019-03-14 | 2019-05-28 | 华北电力大学 | 一种改善焊接型碳化硅功率模块电热性能的封装结构 |
| KR20190089659A (ko) * | 2018-01-23 | 2019-07-31 | 엘지전자 주식회사 | 인버터 구동 장치 및 방법 |
| CN111627899A (zh) * | 2020-06-03 | 2020-09-04 | 成都森未科技有限公司 | 基于一种dbc布局的集成igbt封装结构 |
| CN112437593A (zh) * | 2020-11-24 | 2021-03-02 | 浙江大学 | 一种高功率密度集成pcu模块及其液冷设计方法 |
-
2021
- 2021-03-26 CN CN202110327578.8A patent/CN113113389B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427707A (zh) * | 2017-08-31 | 2019-03-05 | 华中科技大学 | 一种功率器件的三维封装结构及封装方法 |
| CN107591377A (zh) * | 2017-09-12 | 2018-01-16 | 华中科技大学 | 一种功率器件的多dbc封装结构及封装方法 |
| KR20190089659A (ko) * | 2018-01-23 | 2019-07-31 | 엘지전자 주식회사 | 인버터 구동 장치 및 방법 |
| KR101925624B1 (ko) * | 2018-01-24 | 2018-12-05 | 한국항공대학교산학협력단 | 지역전리층지도 생성 장치 및 방법 |
| CN109817612A (zh) * | 2019-03-14 | 2019-05-28 | 华北电力大学 | 一种改善焊接型碳化硅功率模块电热性能的封装结构 |
| CN111627899A (zh) * | 2020-06-03 | 2020-09-04 | 成都森未科技有限公司 | 基于一种dbc布局的集成igbt封装结构 |
| CN112437593A (zh) * | 2020-11-24 | 2021-03-02 | 浙江大学 | 一种高功率密度集成pcu模块及其液冷设计方法 |
Non-Patent Citations (1)
| Title |
|---|
| 李宇雄等: "基于极低寄生参数SiC模块的传导EMI噪声抑制", 《电力电子技术》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118136619A (zh) * | 2024-05-08 | 2024-06-04 | 浙江晶能微电子有限公司 | 功率模块的半桥结构、功率模块及车辆 |
| CN118136619B (zh) * | 2024-05-08 | 2024-07-23 | 浙江晶能微电子有限公司 | 功率模块的半桥结构、功率模块及车辆 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113113389B (zh) | 2024-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2011145219A1 (ja) | パワー半導体モジュール | |
| CN111554645B (zh) | 集成叠层母排的双面水冷SiC半桥模块封装结构 | |
| CN109997223A (zh) | 功率半导体模块 | |
| CN113823625A (zh) | 功率模块及电机控制器 | |
| Kou et al. | Applying GaN HEMTs in conventional housing-type power modules | |
| WO2021130110A1 (en) | Power module with improved electrical and thermal characteristics | |
| CN114121915A (zh) | 氮化镓宽禁带功率模块封装结构及封装方法 | |
| CN113113389A (zh) | 一种具有低近场辐射emi噪声的功率模块 | |
| CN220233181U (zh) | 一种功率模块 | |
| CN220172121U (zh) | 一种基于sot-227封装模块的封装结构 | |
| CN116613156A (zh) | 一种碳化硅功率模块的封装结构 | |
| CN112701111A (zh) | 一种三电平电路碳化硅功率模块 | |
| CN112687632A (zh) | 一种功率模块的结构设计及其实现方法 | |
| CN217822755U (zh) | 采用石墨铜垫块的双面散热模块的封装结构和电动汽车 | |
| CN208015601U (zh) | 一种三相全桥电路及智能功率模块 | |
| CN115411018B (zh) | 优化寄生参数的功率半导体器件封装结构 | |
| US12068290B2 (en) | Power semiconductor module with low inductance gate crossing | |
| CN220753426U (zh) | 一种功率模块以及封装结构 | |
| US20240266312A1 (en) | Semiconductor arrangement comprising a semiconductor element, a substrate and bond connecting means | |
| CN216450397U (zh) | 柔性电气连接结构及功率模块 | |
| CN110149057A (zh) | 一种三相全桥电路及智能功率模块 | |
| CN116435264B (zh) | 功率半导体模块 | |
| CN219696441U (zh) | 大电流低电感功率半导体模块 | |
| JP7317182B1 (ja) | 半導体装置及びその製造方法 | |
| CN116130467B (zh) | 一种对称布局的半桥功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |