JPWO2011145219A1 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JPWO2011145219A1
JPWO2011145219A1 JP2012515698A JP2012515698A JPWO2011145219A1 JP WO2011145219 A1 JPWO2011145219 A1 JP WO2011145219A1 JP 2012515698 A JP2012515698 A JP 2012515698A JP 2012515698 A JP2012515698 A JP 2012515698A JP WO2011145219 A1 JPWO2011145219 A1 JP WO2011145219A1
Authority
JP
Japan
Prior art keywords
conductor pattern
insulating substrate
semiconductor module
potential side
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012515698A
Other languages
English (en)
Other versions
JP5259016B2 (ja
Inventor
彰 畑井
彰 畑井
静里 田村
静里 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2011145219A1 publication Critical patent/JPWO2011145219A1/ja
Application granted granted Critical
Publication of JP5259016B2 publication Critical patent/JP5259016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Inverter Devices (AREA)

Abstract

絶縁性基板１１の表面には、上アーム用のトランジスタ素子Ｍ１、Ｍ３、Ｍ５が形成されたワイドバンドギャップ半導体からなるトランジスタチップ１５を実装し、絶縁性基板１１の裏面には、下アーム用のトランジスタ素子Ｍ２、Ｍ４、Ｍ６が形成されたワイドバンドギャップ半導体からなるトランジスタチップ１６を実装する。

Description

本発明は電力変換装置に関し、特に、電力変換装置に用いられるパワー半導体モジュールの実装構造に関する。
モータを駆動する電力変換装置に用いられるパワー半導体モジュールは運転時の発熱量が多い。この発熱はパワー半導体モジュール内部に実装されたトランジスタ素子およびダイオード素子などのパワー半導体素子で生じる。このため、従来の電力変換装置では、パワー半導体モジュールの外部に冷却フィンや冷却ファンなどの冷却構造を設けることで、パワー半導体モジュールの放熱および冷却が行われている。
また、特許文献１には、内部での不均一な熱分布や温度勾配を低減でき、半導体素子間の配線によるインダクタンス成分を低減することができ、パワー半導体素子の発熱条件に応じて効率よく冷却することができるようにするために、冷却用基体と、この冷却用基体の表裏の面の各々に実装される少なくとも２つのパワー半導体素子とから構成されるパワー半導体モジュールであって、パワー半導体素子はＩＧＢＴとダイオードを含み、ＩＧＢＴは冷却用基体の表裏の面の一方または他方に実装され、ダイオードは冷却用基体の表裏の面の一方または他方であって、冷却用基体を間に介してＩＧＢＴの実装位置に一致する位置に実装される技術が開示されている。
また、特許文献２には、半導体装置におけるスイッチング時の跳ね上がり電圧の増大とそれに伴う素子破壊と電力損失の増大の原因となるインダクタンスを低減するために、半導体スイッチをブリッジ接続する配線の一部を積層化し、少なくとも２対の前記配線と接続する正極負極直流端子対を半導体装置の方形状ケース上面の１辺に直流端子を正極負極の交互に並設する技術が開示されている。
特開２００７−１２７２１号公報 特開２００１−２８６１５８号公報
しかしながら、パワー半導体モジュールの外部に冷却フィンや冷却ファンなどの冷却構造を設ける方法では、電力変換装置の小型化および低コスト化を阻害する要因となるという問題があった。
また、特許文献１に開示された方法では、冷却用基体を間に介してパワー半導体素子が両面に実装されるためパワー半導体モジュールの小型化および低コスト化が阻害されるという問題があった。
また、特許文献２に開示された方法では、半導体スイッチが金属底板の片面に実装されるため、パワー半導体モジュールの大型化を招くという問題があった。
本発明は、上記に鑑みてなされたものであって、冷却用基体を間に介在させることなくパワー半導体素子を基板の両面に実装することで低ノイズ・小型・低コストのパワー半導体モジュールを実現することを目的とする。
上述した課題を解決し、目的を達成するために、本発明のパワー半導体モジュールは、導体パターンが両面に形成された第１の絶縁性基板と、前記絶縁性基板の表面に実装され、上アーム用のトランジスタ素子が形成されたワイドバンドギャップ半導体からなる第１のトランジスタチップと、前記絶縁性基板の裏面に実装され、下アーム用のトランジスタ素子が形成されたワイドバンドギャップ半導体からなる第２のトランジスタチップとを備え、更に絶縁性基板の両面の導電パターンを面対称に配置することを特徴とする。
この発明によれば、冷却用基体、冷却フィン、冷却ファンなどの冷却構造を設けることなく、トランジスタ素子が形成されたトランジスタチップを絶縁性基板の両面に実装することが可能となり、パワー半導体モジュールの低ノイズ化・小型化・低コスト化を実現できるという効果を奏する。
図１（ａ）は、本発明に係るパワー半導体モジュールの実施の形態１の概略構成を示す平面図、図１（ｂ）は、本発明に係るパワー半導体モジュールの実施の形態１の概略構成を示す裏面図、図１（ｃ）は、本発明に係るパワー半導体モジュールの実施の形態１の概略構成を示す側面図、図１（ｄ）は、図１（ａ）〜図１（ｃ）のＡ−Ａ´線で切断した断面図である。 図２は、図１のパワー半導体モジュールを含む電力変換装置の回路構成を示す図である。 図３（ａ）は、本発明に係るパワー半導体モジュールの実施の形態２の概略構成を示す平面図、図３（ｂ）は、本発明に係るパワー半導体モジュールの実施の形態２の概略構成を示す一方の側面図、図３（ｃ）は、本発明に係るパワー半導体モジュールの実施の形態２の概略構成を示す裏面図、図３（ｄ）は、本発明に係るパワー半導体モジュールの実施の形態２の概略構成を示す他方の側面図である。 図４（ａ）は、本発明に係るパワー半導体モジュールの実施の形態３の概略構成を示す平面図、図４（ｂ）は、本発明に係るパワー半導体モジュールの実施の形態３の概略構成を示す裏面図、図４（ｃ）は、本発明に係るパワー半導体モジュールの実施の形態３の概略構成を示す側面図である。 図５（ａ）は、本発明に係るパワー半導体モジュールの実施の形態４の概略構成を示す平面図、図５（ｂ）は、本発明に係るパワー半導体モジュールの実施の形態４の概略構成を示す側面図、図５（ｃ）は、本発明に係るパワー半導体モジュールの実施の形態４の概略構成を示す裏面図である。 図６（ａ）は、本発明に係るパワー半導体モジュールの実施の形態５の概略構成を示す平面図、図６（ｂ）は、本発明に係るパワー半導体モジュールの実施の形態５の概略構成を示す側面図、図６（ｃ）は、本発明に係るパワー半導体モジュールの実施の形態５の概略構成を示す裏面図である。 図７（ａ）は、本発明に係るパワー半導体モジュールの実施の形態６の概略構成を示す平面図、図７（ｂ）は、本発明に係るパワー半導体モジュールの実施の形態６の概略構成を示す裏面図である。 図８（ａ）は、本発明に係るパワー半導体モジュールの実施の形態７の概略構成を示す平面図、図８（ｂ）は、本発明に係るパワー半導体モジュールの実施の形態７の概略構成を示す裏面図である。 図９（ａ）は、本発明に係るパワー半導体モジュールの実施の形態８の概略構成を示す平面図、図９（ｂ）は、本発明に係るパワー半導体モジュールの実施の形態８の概略構成を示す裏面図、図９（ｃ）は、本発明に係るパワー半導体モジュールの実施の形態８の概略構成を示す側面図である。 図１０は、本発明に係るパワー半導体モジュールの実施の形態９の概略構成を示す側面図である。 図１１は、本発明に係るパワー半導体モジュールの実施の形態１０の概略構成を示す側面図である。 図１２（ａ）は、本発明に係るパワー半導体モジュールの実施の形態１１の概略構成を示す平面図、図１２（ｂ）は、本発明に係るパワー半導体モジュールの実施の形態１１の概略構成を示す側面図である。
以下に、本発明に係るパワー半導体モジュールの実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態では、３相分の上アームおよび下アームが設けられたパワー半導体モジュールを例にとって説明する。ただし、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
図１（ａ）は、本発明に係るパワー半導体モジュールＰＭ１の実施の形態１の概略構成を示す平面図、図１（ｂ）は、本発明に係るパワー半導体モジュールＰＭ１の実施の形態１の概略構成を示す裏面図、図１（ｃ）は、本発明に係るパワー半導体モジュールＰＭ１の実施の形態１の概略構成を示す側面図、図１（ｄ）は、図１（ａ）〜図１（ｃ）のＡ−Ａ´線で切断した断面図である。
図１において、絶縁性基板１１の表面には相間接続用の正側導体パターン１２ａが形成され、絶縁性基板１１の裏面には相間接続用の負側導体パターン１３ａが形成されている。なお、絶縁性基板１１には、互いに対向する辺Ｈ１、Ｈ２が設けられるとともに、辺Ｈ１、Ｈ２に直交する辺Ｈ３、Ｈ４が設けられている。また、絶縁性基板１１の材料は、ガラスエポキシ基板などの樹脂基板を用いるようにしてもよいし、ポリイミドなどで構成されたフィルム基板を用いるようにしてもよいし、セラミック基板などの無機基板を用いるようにしてもよい。
ここで、正側導体パターン１２ａと負側導体パターン１３ａとは互いに面対称になるように構成し、絶縁性基板１１を間にして互いに対向するように配置する。また、正側導体パターン１２ａと負側導体パターン１３ａとは、辺Ｈ１に沿って絶縁性基板１１の周縁部に配置する。
また、絶縁性基板１１の表面および裏面には出力導体パターン１４が各相ごとに形成されている。なお、出力導体パターン１４は、絶縁性基板１１の表面側と裏面側とで互いに面対称になるように構成し、絶縁性基板１１を間にして互いに対向するように配置する。また、出力導体パターン１４は、辺Ｈ２に沿って絶縁性基板１１の周縁部に配置する。また、出力導体パターン１４は、絶縁性基板１１の辺Ｈ２側の側面を介して絶縁性基板１１を上下から挟み込む形状や、絶縁性基板１１の表面から側面を介して裏面に至るように一体的に構成する形状としてもよい。例えば、出力導体パターン１４の断面形状はコ字形状とすることができる。
また、絶縁性基板１１の表面には素子配置用の正側導体パターン１２ｂが各相ごとに形成され、絶縁性基板１１の裏面には素子配置用の負側導体パターン１３ｂが各相ごとに形成されている。そして、正側導体パターン１２ｂは正側導体パターン１２ａに接続され、負側導体パターン１３ｂは出力導体パターン１４に接続されている。なお、正側導体パターン１２ｂは正側導体パターン１２ａと一体的に形成することができ、負側導体パターン１３ｂは出力導体パターン１４と一体的に形成することができる。
なお、正側導体パターン１２ｂは、正側導体パターン１２ａと出力導体パターン１４との間に配置し、負側導体パターン１３ｂは、負側導体パターン１３ａと出力導体パターン１４との間に配置する。また、正側導体パターン１２ｂと負側導体パターン１３ｂとは絶縁性基板１１を間にして互いに対向するように配置する。
なお、正側導体パターン１２ａ、１２ｂ、負側導体パターン１３ａ、１３ｂおよび出力導体パターン１４の材料は、例えば、ＣｕまたはＡｌなどの導電性の良好な金属を用いることができる。また、正側導体パターン１２ｂおよび負側導体パターン１３ｂの表面は、ハンダ材で被覆するようにしてもよい。
そして、正側導体パターン１２ｂ上には、トランジスタチップ１５およびダイオードチップ１７がベア状態で各相ごとに実装され、負側導体パターン１３ｂ上には、トランジスタチップ１６およびダイオードチップ１８がベア状態で各相ごとに実装されている。なお、トランジスタチップ１５には、上アーム用ＵＡのトランジスタ素子を形成し、トランジスタチップ１６には、下アーム用ＬＡのトランジスタ素子を形成する。トランジスタチップ１５、１６およびダイオードチップ１７、１８の材料としては、ＳｉＣ、ＧａＮまたはダイヤモンドなどのワイドバンドギャップ半導体を用いる。
そして、ボンディングワイヤＷ１を介してトランジスタチップ１５と出力導体パターン１４とが各相ごとに接続され、ボンディングワイヤＷ２を介してトランジスタチップ１５とダイオードチップ１７とが各相ごとに接続されることで、絶縁性基板１１の表面には上アームＵＡが形成されている。また、ボンディングワイヤＷ３を介してトランジスタチップ１６とダイオードチップ１８とが各相ごとに接続され、ボンディングワイヤＷ４を介してダイオード素子１８と負側導体パターン１３ａとが各相ごとに接続されることで、絶縁性基板１１の裏面には下アームＬＡが形成されている。
ここで、正側導体パターン１２ａ、１２ｂ、上アームＵＡ、出力導体パターン１４、下アームＬＡおよび負側導体パターン１３ａ、１３ｂにて形成される経路が絶縁性基板１１を挟んで面対称になるように構成する。
図２は図１のパワー半導体モジュールＰＭ１を含む電力変換装置の回路構成を示す図である。図１のパワー半導体モジュールＰＭ１は図２のインバータ３を実現している。図２において、電力変換装置５には、コンバータ２およびインバータ３が設けられ、インバータ３の前段には、交流を直流に変換するコンバータ２が設けられている。そして、コンバータ２を駆動する電源として三相電源１が設けられ、インバータ３の外部負荷としてモータ４が設けられている。ここで、インバータ３には、コンバータ２との接続に用いられる直流入力端子Ｔ１、Ｔ２およびモータ４との接続に用いられる交流出力端子Ｔ３〜Ｔ５が設けられている。
コンバータ２には、整流ダイオードＤ１〜Ｄ６および平滑コンデンサＣ１が設けられ、整流ダイオードＤ１、Ｄ２は互いに直列接続され、整流ダイオードＤ３、Ｄ４は互いに直列接続され、整流ダイオードＤ５、Ｄ６は互いに直列接続されている。そして、整流ダイオードＤ１、Ｄ２の接続点、整流ダイオードＤ３、Ｄ４の接続点および整流ダイオードＤ５、Ｄ６の接続点には、三相電源１が接続されている。平滑コンデンサＣ１は、整流ダイオードＤ１、Ｄ２の直列回路、整流ダイオードＤ３、Ｄ４の直列回路および整流ダイオードＤ５、Ｄ６の直列回路に並列に接続されている。
インバータ３には、トランジスタ素子Ｍ１〜Ｍ６および還流ダイオードＮ１〜Ｎ６が設けられている。この図２ではトランジスタ素子およびダイオード素子を直並列接続した、３相の場合の構成を示している。なお、トランジスタ素子Ｍ１〜Ｍ６としては、ＩＧＢＴを用いるようにしてもよいし、バイポーラトランジスタを用いるようにしてもよいし、電界効果トランジスタを用いるようにしてもよい。
なお、トランジスタ素子として一般的なＩＧＢＴ素子を用いる場合、エミッタ端子にボンディングワイヤを接続し、コレクタ端子は導体パターンに半田付けする形態が一般的である。このため図１でも同様のＩＧＢＴ素子を想定した接続としている。但し、エミッタ端子を導体パターンに半田付けし、コレクタ端子にボンディングワイヤを接続する形態も一般的ではないが実現可能であり、必要に応じて接続形態を選定することができる。
ここで、還流ダイオードＮ１〜Ｎ６は、トランジスタ素子Ｍ１〜Ｍ６にそれぞれ並列に接続されている。トランジスタ素子Ｍ１、Ｍ２は互いに直列接続され、トランジスタ素子Ｍ３、Ｍ４は互いに直列接続され、トランジスタ素子Ｍ５、Ｍ６は互いに直列接続されている。そして、トランジスタ素子Ｍ１、Ｍ２の接続点、トランジスタ素子Ｍ３、Ｍ４の接続点およびトランジスタ素子Ｍ５、Ｍ６の接続点には、交流出力端子Ｔ３〜Ｔ５を介してモータ４が接続されている。なお、トランジスタ素子に電界効果トランジスタを用いる場合は、電界効果トランジスタの寄生ダイオードを前記の還流ダイオードＮ１〜Ｎ６として代用してもよい。このとき電界効果トランジスタと別にダイオード素子を接続しなくてよい。
なお、トランジスタ素子Ｍ１、Ｍ３、Ｍ５はインバータ２の３相分の上アームＵＡを構成し、トランジスタ素子Ｍ２、Ｍ４、Ｍ６はインバータ２の３相分の下アームＬＡを構成する。
なお、図１の各相のトランジスタチップ１５には、トランジスタ素子Ｍ１、Ｍ３、Ｍ５をそれぞれ形成する。図１の各相のトランジスタチップ１６には、トランジスタ素子Ｍ２、Ｍ４、Ｍ６をそれぞれ形成する。図１の各相のダイオードチップ１７には、図２の還流ダイオードＮ１、Ｎ３、Ｎ５をそれぞれ形成する。図１の各相のダイオードチップ１８には、図２の還流ダイオードＮ２、Ｎ４、Ｎ６をそれぞれ形成する。
そして、三相電源１からコンバータ２に交流が入力されると、コンバータ２にて直流に変換され、インバータ３に入力される。そして、インバータ３において、トランジスタ素子Ｍ１〜Ｍ６のスイッチング動作に従って直流が交流に変換され、その交流がモータ４に供給されることで、ＰＷＭ制御によってモータ４が駆動される。
ここで、図１のトランジスタチップ１５、１６の材料にワイドバンドギャップ半導体を用いることによりトランジスタ素子Ｍ１〜Ｍ６損失を大きく低減することが可能となるとともに、高温での動作にも耐えられるようにすることができ、トランジスタチップ１５、１６間に冷却用基体を介在させることなく、また、ファンやフィンなどの冷却機構を外部に設けることもなく、トランジスタチップ１５、１６を絶縁性基板１１の両面に実装することが可能となる。
また、図１のダイオードチップ１７、１８にワイドバンドギャップ半導体を用いることによりダイオード素子Ｎ１〜Ｎ６の損失を大きく低減することが可能となるとともに、高温での動作にも耐えられるようにすることができ、ダイオードチップ１７、１８間に冷却用基体を介在させることなく、また、ファンやフィンなどの冷却機構を外部に設けることもなく、ダイオードチップ１７、１８を絶縁性基板１１の両面に実装することが可能となる。
前記のように、ワイドバンドギャップ半導体を用いることにって冷却構造が不要になるため、パワー半導体モジュールＰＭ１の小型化および低コスト化を図ることが可能となり、更に、トランジスタチップ１５、１６およびダイオードチップ１７、１８とボンディングワイヤＷ１〜Ｗ４の各接合部と、トランジスタチップ１５、１６およびダイオードチップ１７、１８と正側導体パターン１２ｂ、負側導体パターン１３ｂの各接合部に熱疲労がかかることを抑制でき、温度サイクルおよびパワーサイクルに対する信頼性を向上させることができる。また冷却用基体を介在させずに小型化したパワー半導体モジュールＰＭ１を使用した場合でもインバータ３の動作に支障をきたすのを防止することができる。
また、正側導体パターン１２ａと負側導体パターン１３ａとが互いに面対称になるように構成し、絶縁性基板１１を間にして互いに対向するように配置することにより、正側導体パターン１２ａのインダクタンス成分と負側導体パターン１３ａのインダクタンス成分とを相殺させることができる。
このため、各導体パターンのインダクタンス成分が関与して発生するノイズおよびサージを低減することができる。この場合、ワイドバンドギャップ半導体を用いることにより冷却用基体を用いる必要がなくなり、絶縁性基板の厚みを薄くすることができるため基板表裏の導体インダクタンスの相殺効果が増し、ノイズやサージの低減効果が更に増す。また、放熱や冷却を目的としたトランジスタ素子やダイオード素子の発熱タイミングに注目した素子配置などの設計も不要となる。
また、出力導体パターン１４が絶縁性基板１１の表面側と裏面側とで互いに面対称になるように構成し、絶縁性基板１１を間にして互いに対向するように配置することにより、出力導体パターン１４のインダクタンス成分を相殺させることができ、ノイズおよびサージを低減することができる。
また、正側導体パターン１２ａ、１２ｂ、上アームＵＡ、出力導体パターン１４、下アームＬＡおよび負側導体パターン１３ａ、１３ｂにて形成される経路が絶縁性基板１１を挟んで面対称になるように構成することにより、絶縁性基板１１の表側の前記経路のインダクタンス成分と絶縁性基板１１の裏側の前記経路のインダクタンス成分とを相殺することができる。このため、トランジスタ素子１５、１６の接合容量を介して上アームＵＡおよび下アームＬＡに流れる高周波成分を低減することができる。
実施の形態２．
図３（ａ）は、本発明に係るパワー半導体モジュールＰＭ２の実施の形態２の概略構成を示す平面図、図３（ｂ）は、本発明に係るパワー半導体モジュールＰＭ２の実施の形態２の概略構成を示す一方の側面図、図３（ｃ）は、本発明に係るパワー半導体モジュールＰＭ２の実施の形態２の概略構成を示す裏面図、図３（ｄ）は、本発明に係るパワー半導体モジュールＰＭ２の実施の形態２の概略構成を示す他方の側面図である。
図３において、絶縁性基板２１の表面には相間接続用の正側導体パターン２２ａが形成され、絶縁性基板２１の裏面には相間接続用の負側導体パターン２３ａが形成されている。なお、絶縁性基板２１には、互いに対向する辺Ｈ１１、Ｈ１２が設けられるとともに、辺Ｈ１１、Ｈ１２に直交する辺Ｈ１３、Ｈ１４が設けられている。また、絶縁性基板２１の材料は、ガラスエポキシ基板などの樹脂基板を用いるようにしてもよいし、ポリイミドなどで構成されたフィルム基板を用いるようにしてもよいし、セラミック基板などの無機基板を用いるようにしてもよい。
ここで、正側導体パターン２２ａと負側導体パターン２３ａとは互いに面対称になるように構成し、絶縁性基板２１を間にして互いに対向するように配置する。また、正側導体パターン２２ａと負側導体パターン２３ａとは、辺Ｈ１１に沿って絶縁性基板２１の周縁部に配置する。
また、絶縁性基板２１の表面および裏面には出力導体パターン２４が各相ごとに形成されている。なお、出力導体パターン２４は、絶縁性基板２１の表面側と裏面側とで互いに面対称になるように構成し、絶縁性基板２１を間にして互いに対向するように配置する。また、出力導体パターン２４は、辺Ｈ１２に沿って絶縁性基板２１の周縁部に配置する。また、出力導体パターン２４は、絶縁性基板２１の辺Ｈ１２側の側面を介して絶縁性基板２１を上下から挟み込む形状や、絶縁性基板２１の表面から側面を介して裏面に至るように一体的に構成する形状としてもよい。例えば、出力導体パターン２４の断面形状はコ字形状とすることができる。
また、絶縁性基板２１の表面にはチップ配置用の正側導体パターン２２ｂが各相ごとに形成され、絶縁性基板２１の裏面にはチップ配置用の負側導体パターン２３ｂが各相ごとに形成されている。そして、正側導体パターン２２ｂは正側導体パターン２２ａに接続され、負側導体パターン２３ｂは負側導体パターン２３ａに接続されている。なお、正側導体パターン２２ｂは正側導体パターン２２ａと一体的に形成することができ、負側導体パターン２３ｂは負側導体パターン２３ａと一体的に形成することができる。
なお、正側導体パターン２２ｂは、正側導体パターン２２ａと出力導体パターン２４との間に配置し、負側導体パターン２３ｂは、負側導体パターン２３ａと出力導体パターン２４との間に配置する。また、正側導体パターン２２ｂと負側導体パターン２３ｂとは絶縁性基板２１を間にして互いに対向するように配置する。
なお、正側導体パターン２２ａ、２２ｂ、負側導体パターン２３ａ、２３ｂおよび出力導体パターン２４の材料は、例えば、ＣｕまたはＡｌなどの導電性の良好な金属を用いることができる。また、正側導体パターン２２ｂおよび負側導体パターン２３ｂの表面は、ハンダ材で被覆するようにしてもよい。
そして、正側導体パターン２２ｂ上には、トランジスタチップ２５およびダイオードチップ２７がベア状態で各相ごとに実装され、負側導体パターン２３ｂ上には、トランジスタチップ２６およびダイオードチップ２８がベア状態で各相ごとに実装されている。トランジスタチップ２５、２６およびダイオードチップ２７、２８の材料としては、ＳｉＣ、ＧａＮまたはダイヤモンドなどのワイドバンドギャップ半導体を用いる。
また、トランジスタチップとして本実施例ではＩＧＢＴを用いることを想定している。本実施例において、絶縁性基板２２の表面に実装するトランジスタチップ２５としてのＩＧＢＴはコレクタ端子を導体パターンに半田付けしてエミッタ端子にボンディングワイヤを接続し、絶縁性基板２２の裏面に実装するトランジスタチップ２６としてのＩＧＢＴはエミッタ端子を導体パターンに半田付けしてコレクタ端子にボンディングワイヤを接続するようにしている。
そして、ボンディングワイヤＷ１１を介してトランジスタチップ２５と出力導体パターン２４とが各相ごとに接続され、ボンディングワイヤＷ１２を介してトランジスタチップ２５とダイオードチップ２７とが各相ごとに接続されている。また、ボンディングワイヤＷ１３を介してトランジスタチップ２６と出力導体パターン２４とが各相ごとに接続され、ボンディングワイヤＷ１４を介してトランジスタチップ２６とダイオードチップ２８が各相ごとに接続されている。
ここで、ボンディングワイヤＷ１１、Ｗ１３は、絶縁性基板２１を間にして互いに面対称になるように配置し、ボンディングワイヤＷ１２、Ｗ１４は、絶縁性基板２１を間にして互いに面対称になるように配置する。
また、絶縁性基板２１の表面には、辺Ｈ１１にかかるようにして正側導体パターン２２ａに接続された正側電位端子２９が形成されている。絶縁性基板２１の裏面には、辺Ｈ１１にかかるようにして負側導体パターン２３ａに接続された負側電位端子３０が形成されている。
また、絶縁性基板２１の辺Ｈ１１側の側面にはスナバコンデンサ３１を配置する。そして、正側電位端子２９と負側電位端子３０とはスナバコンデンサ３１を介して互いに接続されている。
ここで、トランジスタチップ２５、２６の材料にワイドバンドギャップ半導体を用いることによりトランジスタ素子Ｍ１〜Ｍ６の損失を大きく低減することが可能となるとともに、高温での動作にも耐えられるようにすることができ、トランジスタチップ２５、２６間に冷却用基体を介在させることなく、また、ファンやフィンなどの冷却機構を外部に設けることもなく、トランジスタ素子２５、２６を絶縁性基板２１の両面に実装することが可能となる。
また、図３のダイオードチップ２７、２８にワイドバンドギャップ半導体を用いることにより還流ダイオード素子Ｎ１〜Ｎ６の損失を大きく低減することが可能となるとともに、高温での動作にも耐えられるようにすることができ、ダイオードチップ２７、２８間に冷却用基体を介在させることなく、また、ファンやフィンなどの冷却機構を外部に設けることもなく、ダイオードチップ２７、２８を絶縁性基板２１の両面に実装することが可能となる。
前記のように、ワイドバンドギャップ半導体を用いることよって冷却構造が不要になるため、パワー半導体モジュールＰＭ２の小型化および低コスト化を図ることが可能となり、更に、トランジスタチップ２５、２６およびダイオードチップ２７、２８とボンディングワイヤＷ１１〜Ｗ１４の各接合部と、トランジスタチップ２５、２６およびダイオードチップ２７、２８と正側導体パターン２２ｂ、負側導体パターン２３ｂの各接合部に熱疲労がかかることを抑制でき、温度サイクルおよびパワーサイクルに対する信頼性を向上させることができる。また冷却用基体を介在させずに小型化したパワー半導体モジュールＰＭ２を使用した場合でもインバータ３の動作に支障をきたすのを防止することができる。
また、正側導体パターン２２ａと負側導体パターン２３ａとが互いに面対称になるように構成し、絶縁性基板２１を間にして互いに対向するように配置することにより、正側導体パターン２２ａのインダクタンス成分と負側導体パターン２３ａのインダクタンス成分とを相殺させることができ、ノイズおよびサージを低減することができる。
更に、正側導体パターン２２ｂ、負側導体パターン２３ｂとが互いに面対称になるように構成し、絶縁性基板２１を間にして互いに対向するように配置することにより、正側導体パターン２２ｂのインダクタンス成分と負側導体パターン２３ｂのインダクタンス成分とを相殺させることができ、ノイズおよびサージを低減することができる。
この場合、ワイドバンドギャップ半導体を用いることにより従来のように冷却特性を有する基体を用いる必要がなくなるため、絶縁性基板を薄くすることができ、基板表裏の導体間距離が近くなるためインダクタンスの相殺効果が増す。また、放熱や冷却を目的としたトランジスタ素子やダイオード素子の発熱タイミングに注目した素子配置などの設計が不要となる。
また、出力導体パターン２４が絶縁性基板２１の表面側と裏面側とで互いに面対称になるように構成し、絶縁性基板２１を間にして互いに対向するように配置することにより、出力導体パターン２４のインダクタンス成分を相殺させることができ、ノイズおよびサージを低減することができる。
また、ボンディングワイヤＷ１１、Ｗ１３が絶縁性基板２１を間にして互いに面対称になるように配置し、ボンディングワイヤＷ１２、Ｗ１４が絶縁性基板２１を間にして互いに面対称になるように配置することにより、ボンディングワイヤＷ１１〜Ｗ１４のインダクタンス成分を相殺させることができ、ノイズおよびサージを低減することができる。
また、絶縁性基板２２の表面に実装するトランジスタチップ２５としてのＩＧＢＴはコレクタ端子を導体パターンに半田付けしてエミッタ端子にボンディングワイヤを接続し、絶縁性基板２２の裏面に実装するトランジスタチップ２６としてのＩＧＢＴはエミッタ端子を導体パターンに半田付けしてコレクタ端子にボンディングワイヤを接続するようにしているため、正側および負側の導体パターンと出力導体パターン２４を離すことができる。
また、正側および負側の導体パターンと出力導体パターン２４との間に存在する浮遊容量をトランジスタチップやダイオードチップに存在する接合容量よりも小さくなるように正側および負側の導体パターンと出力導体パターン２４を配置することにより、出力導体パターン２４の電位変動が正側および負側の導体パターンと出力導体パターン２４との間の浮遊容量を介して正側導体パターン２２ａおよび負側導体パターン２３ａに伝わることを抑制することができる。
また、絶縁性基板２１の辺Ｈ１１側の側面にスナバコンデンサ３１を配置することにより、絶縁性基板２１の面積を増大させることなく、スナバコンデンサ３１を上アームおよび下アームの近傍に最短で配置することができる。このため、スナバコンデンサ３１の接続に使用される配線を短くすることができ、インダクタンス成分の増大を抑制しつつ、スナバコンデンサ３１を最短で接続することが可能となり、絶縁性基板２１の表裏に配置した正側および負側の導体パターンのインダクタンス相殺効果とも相まって、サージや、上アームと下アームとの間に流れる高周波ノイズ成分をより効果的に低減することができる。
実施の形態３．
図４（ａ）は、本発明に係るパワー半導体モジュールＰＭ３の実施の形態３の概略構成を示す平面図、図４（ｂ）は、本発明に係るパワー半導体モジュールＰＭ３の実施の形態３の概略構成を示す裏面図、図４（ｃ）は、本発明に係るパワー半導体モジュールＰＭ３の実施の形態３の概略構成を示す側面図である。
図４において、このパワー半導体モジュールＰＭ３では、図３のパワー半導体モジュールＰＭ２の絶縁性基板２１の代わりに絶縁性基板４１が設けられている。この絶縁性基板４１には、絶縁性基板２１の構成に加え、磁束遮蔽体４２が設けられている。
ここで、磁束遮蔽体４２は各相ごとに磁束を遮蔽することができ、絶縁性基板４１を上下に貫通するように絶縁性基板４１に埋め込む。また、磁束遮蔽体４２は、正側導体パターン２２ａ、２２ｂ、負側導体パターン２３ａ、２３ｂおよび出力導体パターン２４と接触しないようにして、互いに隣接するアームの間の概ね中央に配置する。なお、磁束遮蔽体４２の材料は、例えば、鉄、ステンレスまたはフェライトなどを用いることができる。また、磁束遮蔽体４２の形成方法としては、絶縁性基板４１にスリットを予め形成し、そのスリットに磁束遮蔽体４２を挿入するようにしてもよい。
ここで、絶縁性基板４１に磁束遮蔽体４２を設けることにより、ある相のアームに高周波電流が流れた場合においても、その相のアームで発生する磁束が他の相のアームに与える影響を低減させることができる。
なお、図４の実施の形態３では、図３の正側電位端子２９、負側電位端子３０およびスナバコンデンサ３１を省略した構成を示したが、図３の正側電位端子２９、負側電位端子３０およびスナバコンデンサ３１を絶縁性基板４１に設けるようにしてもよい。
なお、図４の実施の形態３では、図３のパワー半導体モジュールＰＭ２の絶縁性基板に磁束遮蔽体４２を設けた構成を示したが、図１のパワー半導体モジュールＰＭ１の構成での絶縁性基板に磁束遮蔽体４２を設けても各相ごとに磁束を遮蔽することができる。
実施の形態４．
図５（ａ）は、本発明に係るパワー半導体モジュールＰＭ４の実施の形態４の概略構成を示す平面図、図５（ｂ）は、本発明に係るパワー半導体モジュールＰＭ４の実施の形態４の概略構成を示す側面図、図５（ｃ）は、本発明に係るパワー半導体モジュールＰＭ４の実施の形態４の概略構成を示す裏面図である。
図５において、このパワー半導体モジュールＰＭ４では、図４のパワー半導体モジュールＰＭ３の絶縁性基板４１の代わりに絶縁性基板５１が設けられている。この絶縁性基板５１には、絶縁性基板４１の構成に加え、正側導体パターン５２および負側導体パターン５３が設けられている。
正側導体パターン５２は、絶縁性基板５１の表面に形成され、負側導体パターン５３は、絶縁性基板５１の裏面に形成されている。また、正側導体パターン５２と負側導体パターン５３とは互いに面対称になるように構成し、絶縁性基板５１を間にして互いに対向するように配置する。
また、正側導体パターン５２は、正側導体パターン２２ａに接続され、辺Ｈ１３に沿って絶縁性基板５１の周縁部に配置する。また、正側導体パターン５２は、辺Ｈ１３からはみ出すように構成し、さらに絶縁性基板５１に対して垂直方向に切り立たせることができる。なお、正側導体パターン５２は正側導体パターン２２ａと一体的に形成することができる。
また、負側導体パターン５３は、負側導体パターン２３ａに接続され、辺Ｈ１３に沿って絶縁性基板５１の周縁部に配置する。また、負側導体パターン５３は、辺Ｈ１３からはみ出すように構成し、さらに絶縁性基板５１に対して垂直方向に切り立たせる構造とする。なお、負側導体パターン５３は負側導体パターン２３ａと一体的に形成することができる。
そして、正側導体パターン５２には接続端子５６が接続され、負側導体パターン５３には接続端子５７が接続されている。なお、接続端子５６は、正側導体パターン５２の切り立った部分に挿入し、接続端子５７は、負側導体パターン５３の切り立った部分に挿入してもよい。そして、平滑コンデンサＣ１が絶縁性基板５１の辺Ｈ１３側の側面に配置され、接続端子５６、５７が平滑コンデンサＣ１を介して接続されている。
または、平滑コンデンサＣ１と接続端子５６、５７を一体に形成し、正側導体パターン５２と負側導体パターン５３に前記平滑コンデンサＣ１を接続するようにしてもよい。接続の形態は半田付け、もしくは、導電性のネジで締め付けて平滑コンデンサＣ１の端子と正側導体パターン５２および負側導体パターン５３とを固定するなど電気的に接続できる形態とすればよい。
また、絶縁性基板５１には、接地電位に接続される接地電位導体５４が設けられている。接地電位導体５４は、正側導体パターン２２ａと負側導体パターン２３ａとの間に挟まれるようにして絶縁性基板５１の内層に配置する。そして、接地電位導体５４は、絶縁性基板５１の辺Ｈ１３側の側面を介して引き出すことができる。
ここで、平滑コンデンサＣ１を絶縁性基板５１の側面に配置することにより、平滑コンデンサＣ１を上アームおよび下アームの近傍に配置することができる。このため、平滑コンデンサＣ１の接続に使用される配線を短く、かつ、絶縁性基板５１の表裏で面対称に配置できるため、パワー半導体モジュールＰＭ４の実装面積を小さくすることができ、パワー半導体モジュールＰＭ４の低ノイズ化、小型化および低コスト化を図ることができる。
また、正側導体パターン２２ａと負側導体パターン２３ａとの間に挟まれるように接地電位導体５４を配置することにより、正側導体パターン２２ａおよび負側導体パターン２３ａと接地電位導体５４との間に浮遊容量を形成させることができる。この浮遊容量はＹコンデンサ（またはライン・バイパス・コンデンサ）として機能し、この浮遊容量と同等の値を有するＹコンデンサを外部に接続した場合と同程度のノイズ低減効果を得ることができるため、パワー半導体モジュールＰＭ４の低ノイズ化、小型化および低コスト化を図ることができる。
また、正側導体パターン２２ａと負側導体パターン２３ａとの間に挟まれるように接地電位導体５４を配置することにより、上下アームから発生する磁束が接地電位導体５４に与える影響を小さくすることができる。
なお、図５の実施の形態４では、平滑コンデンサＣ１を１個だけ接続する方法について説明したが、平滑コンデンサＣ１を複数接続する方法に適用するようにしてもよい。また、面実装タイプの複数の高耐圧コンデンサを直並列接続する方法に適用するようにしてもよい。
また、図５の実施の形態４では、絶縁性基板５１に磁束遮蔽体４２を設ける方法について説明したが、磁束遮蔽体４２のない構成に適用するようにしてもよい。また、図５の実施の形態４では、図３の正側電位端子２９、負側電位端子３０およびスナバコンデンサ３１を省略した構成を示したが、図３の正側電位端子２９、負側電位端子３０およびスナバコンデンサ３１を絶縁性基板５１に設けるようにしてもよい。更に、図５の実施の形態４では、図４の実施の形態３のパワー半導体モジュールＰＭ３について平滑コンデンサＣ１と接地電位導体を設ける構成を示したが、図１の実施の形態１に示したパワー半導体モジュールＰＭ１に平滑コンデンサＣ１と接地電位導体を設ける構成としてもよい。
実施の形態５．
図６（ａ）は、本発明に係るパワー半導体モジュールＰＭ５の実施の形態５の概略構成を示す平面図、図６（ｂ）は、本発明に係るパワー半導体モジュールＰＭ５の実施の形態５の概略構成を示す裏面図、図６（ｃ）は、本発明に係るパワー半導体モジュールＰＭ５の実施の形態５の概略構成を示す側面図である。
図６において、このパワー半導体モジュールＰＭ５では、図５のパワー半導体モジュールＰＭ４の絶縁性基板５１の代わりに絶縁性基板６１が設けられている。この絶縁性基板６１には、絶縁性基板５１の構成に加え、正側電位端子６２および負側電位端子６３が設けられている。
正側電位端子６２は、絶縁性基板６１の表面に形成され、負側電位端子６３は、絶縁性基板６１の裏面に形成されている。また、正側電位端子６２と負側電位端子６３とは互いに面対称になるように構成し、絶縁性基板６１を間にして互いに対向するように配置する。
また、正側電位端子６２は、正側導体パターン５２に接続され、絶縁性基板６１の辺Ｈ１２側の側面に配置する。また、正側電位端子６２は、辺Ｈ１２からはみ出すように構成し、正側電位端子６２の辺Ｈ１２からのはみ出し量は、出力導体パターン２４の辺Ｈ１２からのはみ出し量と等しくすることで、正側電位端子６２と出力導体パターン２４との面位置を揃えることができる。なお、正側電位端子６２は正側導体パターン５２と一体的に形成することができる。
また、負側電位端子６３は、負側導体パターン５３に接続され、絶縁性基板６１の辺Ｈ１２側の側面に配置する。また、負側電位端子６３は、辺Ｈ１２からはみ出すように構成し、負側電位端子６３の辺Ｈ１２からのはみ出し量は、出力導体パターン２４の辺Ｈ１２からのはみ出し量と等しくすることで、負側電位端子６３と出力導体パターン２４との面位置を揃えることができる。なお、負側電位端子６３は負側導体パターン５３と一体的に形成することができる。
これにより、正側電位端子６２、負側電位端子６３および出力導体パターン２４の面位置を揃えることができる。このため、絶縁性基板６１を立てた状態で実装することにより、正側電位端子６２、負側電位端子６３および出力導体パターン２４を一括して接続することができ、図２のインバータ３の実装面積の増大を抑制しつつ、インバータ３をコンバータ２およびモータ４に接続することができる。
なお、正側電位端子６２および負側電位端子６３としては、半田付けが可能な導体を用いるようにしてもよいし、コネクタを用いるようにしてもよい。なお、正側電位端子６２および負側電位端子６３としてコネクタを用いる場合、出力導体パターン２４にコネクタを接続することが好ましい。
実施の形態６．
図７（ａ）は、本発明に係るパワー半導体モジュールＰＭ６の実施の形態６の概略構成を示す平面図、図７（ｂ）は、本発明に係るパワー半導体モジュールＰＭ６の実施の形態６の概略構成を示す裏面図である。
図７において、このパワー半導体モジュールＰＭ６では、図６の構成に加え、パワー半導体モジュールＰＭ６をコンバータおよび外部負荷に接続するための媒介を行う接続媒介基板７１が設けられている。ここで、図６の絶縁性基板６１はケース７２に収容され、封止樹脂７３にて封止されることで、パワー半導体モジュールＰＭ６が構成されている。
なお、封止樹脂７３としては、例えば、エポキシ樹脂またはシリコーン樹脂などを用いることができる。ここで、絶縁性基板６１を封止樹脂７３にて封止する場合、絶縁性基板６１の辺Ｈ１２側の側面側において、正側電位端子６２、負側電位端子６３および出力導体パターン２４が封止樹脂７３から露出されている。
接続媒介基板７１には絶縁性基板７４が設けられている。なお、絶縁性基板７４の材料は、ガラスエポキシ基板などの樹脂基板を用いるようにしてもよいし、ポリイミドなどで構成されたフィルム基板を用いるようにしてもよいし、セラミック基板などの無機基板を用いるようにしてもよい。
絶縁性基板７４の表面には出力導体パターン７５、端子接続用の正側導体パターン７６および端子接続用の負側導体パターン７７が形成され、絶縁性基板７４の裏面には配線用の正側導体パターン７８および配線用の負側導体パターン７９が形成されている。
出力導体パターン７５は各相ごとに形成され、互いに並行するように配置することができる。また、出力導体パターン７５の配列ピッチは、図６の出力導体パターン２４の配列ピッチと等しくすることが好ましい。
正側導体パターン７６および負側導体パターン７７は、絶縁性基板７４上で向かい合うようにして絶縁性基板７４の周縁部に配置されている。なお、出力導体パターン２４を出力導体パターン７５上にそれぞれ配置した時に、正側電位端子６２が正側導体パターン７６上に配置され、負側電位端子６３が負側導体パターン７７上に配置されるように、正側導体パターン７６および負側導体パターン７７の配置位置を設定することが好ましい。
また、正側導体パターン７８および負側導体パターン７９は、絶縁性基板７４を横断するようにして互いに並行するように配置されている。なお、正側導体パターン７８および負側導体パターン７９は、出力導体パターン７５と直交するように配置することが好ましい。そして、正側導体パターン７８は正側導体パターン７６と接続され、負側導体パターン７９は負側導体パターン７７と接続されている。
なお、正側導体パターン７８を正側導体パターン７６と接続し、負側導体パターン７９を負側導体パターン７７と接続する方法としては、例えば、絶縁性基板７４にスルーホールを形成し、このスルーホールを介して接続する方法を用いることができる。
なお、出力導体パターン７５、正側導体パターン７６、７８および負側導体パターン７７、７９の材料は、例えば、ＣｕまたはＡｌなどの導電性の良好な金属を用いることができる。また、出力導体パターン７５、正側導体パターン７６、７８および負側導体パターン７７、７９の表面は、ハンダ材で被覆するようにしてもよい。
また、正側導体パターン７８には直流入力端子Ｔ１が接続され、負側導体パターン７９には直流入力端子Ｔ２が接続されている。出力導体パターン７５には各相ごとに交流出力端子Ｔ３〜Ｔ５が接続されている。なお、直流入力端子Ｔ１および交流出力端子Ｔ３〜Ｔ５としては、ネジを用いるようにしてもよいし、半田材を用いるようにしてもよい、配線を用いるようにしてもよい。
そして、平滑コンデンサＣ１が絶縁性基板７４の側面側に配置されるようにしてパワー半導体モジュールＰＭ６が絶縁性基板７４上に配置されている。そして、正側電位端子６２が正側導体パターン７６と接続され、負側電位端子６３が負側導体パターン７７と接続され、出力導体パターン２４が各相ごとに出力導体パターン７５と接続されている。
なお、正側電位端子６２と正側導体パターン７６とを接続し、負側電位端子６３と負側導体パターン７７とを接続し、出力導体パターン２４と出力導体パターン７５とを接続する方法としては、半田接合を用いることができる。あるいは、正側導体パターン７６、負側導体パターン７７および出力導体パターン７５に接続されたコネクタを設け、コネクタ接合にて接続するようにしてもよい。
ここで、図２のインバータ回路３を平滑コンデンサＣ１に最短で接続でき、かつ、インバータ回路３と平滑コンデンサＣ１とを接続する導体が面対称な配置とできるため、インダクタンスを相殺しやすくなる。
また、正側導体パターン７８と負側導体パターン７９とを並行させることにより、正側導体パターン７８のインダクタンス成分と負側導体パターン７９のインダクタンス成分とを相殺させることができ、ノイズおよびサージを低減することができる。
また、出力導体パターン７５と直交するように正側導体パターン７８および負側導体パターン７９を配置することにより、正側導体パターン７８および負側導体パターン７９と出力導体パターン７５との間でノイズなどの高周波成分が重畳されるのを抑制することができる。
実施の形態７．
図８（ａ）は、本発明に係るパワー半導体モジュールＰＭ７の実施の形態７の概略構成を示す平面図、図８（ｂ）は、本発明に係るパワー半導体モジュールＰＭ７の実施の形態７の概略構成を示す裏面図である。
図８において、このパワー半導体モジュールＰＭ７では、図７のパワー半導体モジュールＰＭ６の接続媒介基板７１の代わりに接続媒介基板８１が設けられている。接続媒介基板８１の表面には、図７の正側導体パターン７６および負側導体パターン７７を１組として、正側導体パターン７６および負側導体パターン７７の組が複数並列に配置されている。接続媒介基板８１の裏面には、図７の正側導体パターン７８および負側導体パターン７９を１組として、正側導体パターン７８および負側導体パターン７９の組が複数並列に配置されている。そして、接続媒介基板８１上には、ケース７２が複数配列に配置されている。
これにより、パワー半導体モジュールＰＭ７と平滑コンデンサの間の配線経路の増大を抑制しつつ、複数のパワー半導体モジュールＰＭ７を最短で接続することができるため、電力変換装置の大型化を抑制しつつ、電力変換装置の大容量化を図ることができる。
実施の形態８．
図９（ａ）は、本発明に係るパワー半導体モジュールＰＭ８の実施の形態８の概略構成を示す平面図、図９（ｂ）は、本発明に係るパワー半導体モジュールＰＭ８の実施の形態８の概略構成を示す裏面図、図９（ｃ）は、本発明に係るパワー半導体モジュールＰＭ８の実施の形態８の概略構成を示す側面図である。
図９において、このパワー半導体モジュールＰＭ８では、図１のパワー半導体モジュールＰＭ１の絶縁性基板１１の代わりに絶縁性基板９１が設けられている。この絶縁性基板９１には、絶縁性基板１１の構成に加え、図２のトランジスタ素子Ｍ１〜Ｍ６のスイッチング制御を行う信号を伝送する制御信号線９２、９３が設けられている。なお、制御信号線９２、９３は、上アームＵＡおよび下アームＬＡと交差するように絶縁性基板９１の内層に形成することができる。また、制御信号線９２、９３とトランジスタチップ１５、１６との接続には、例えば、ボンディングワイヤを用いることができる。
ここで、上アームＵＡおよび下アームＬＡと交差するように制御信号線９２、９３を配置することにより、上アームＵＡおよび下アームＬＡと制御信号線９２、９３との間でノイズなどの高周波成分が重畳されるのを抑制することができる。
実施の形態９．
図１０は、本発明に係るパワー半導体モジュールＰＭ９の実施の形態９の概略構成を示す側面図である。図１０において、このパワー半導体モジュールＰＭ９では、図１のパワー半導体モジュールＰＭ１の構成に加え、制御基板１０１が設けられている。なお、制御基板１０１には、図２のスイッチング素子１５、１６のスイッチング制御を行う制御回路を搭載することができる。また、制御基板１０１は絶縁性基板１１と対向するように絶縁性基板１１上に配置することができる。
そして、制御基板１０１からは、図２のトランジスタ素子Ｍ１〜Ｍ６のスイッチング制御を行う信号を伝送する制御信号線１０２、１０３が垂直方向に引き出され、トランジスタチップ１５、１６とそれぞれ接続されている。なお、制御信号線１０２とトランジスタチップ１５を接続する場合、制御信号線１０２は制御基板１０１からまっすぐに引き出すことができる。
制御信号線１０３とトランジスタチップ１６を接続する場合、絶縁性基板１１を迂回するように制御信号線１０２を制御基板１０１から引き出し、トランジスタチップ１６の方向に曲げることができる。なお、制御信号線１０２、１０３には、例えば、ボンディングワイヤを用いることができる。
ここで、制御基板１０１から制御信号線１０２、１０３を垂直方向に引き出すことにより、上アームＵＡおよび下アームＬＡと制御信号線１０２、１０３との間でノイズなどの高周波成分が重畳されるのを抑制することができる。
実施の形態１０．
図１１は、本発明に係るパワー半導体モジュールＰＭ１０の実施の形態１０の概略構成を示す側面図である。図１１において、このパワー半導体モジュールＰＭ１０では、図１のパワー半導体モジュールＰＭ１の構成に加え、制御基板１１１、１１２が設けられている。なお、制御基板１１１には、図２のトランジスタ素子Ｍ１、Ｍ３、Ｍ５のスイッチング制御を行う制御回路を搭載し、制御基板１１２には、図２のトランジスタ素子Ｍ２、Ｍ４、Ｍ６のスイッチング制御を行う制御回路を搭載することができる。また、制御基板１１１、１１２は絶縁性基板１１を間にして互いに対向するように配置することができる。
そして、制御基板１１１からは、図２のトランジスタ素子Ｍ１、Ｍ３、Ｍ５のスイッチング制御を行う信号を伝送する制御信号線１１３が垂直方向に引き出され、トランジスタチップ１５と接続されている。制御基板１１２からは、図２のトランジスタ素子Ｍ２、Ｍ４、Ｍ６のスイッチング制御を行う信号を伝送する制御信号線１１４が垂直方向に引き出され、トランジスタチップ１６と接続されている。なお、制御信号線１１３、１１４には、例えば、ボンディングワイヤを用いることができる。
ここで、制御基板１１１、１１２から制御信号線１１３、１１４をそれぞれ垂直方向に引き出すことにより、上アームＵＡおよび下アームＬＡと制御信号線１１３、１１４との間でノイズなどの高周波成分が重畳されるのを抑制することができる。
実施の形態１１．
図１２（ａ）は、本発明に係るパワー半導体モジュールＰＭ１１の実施の形態１１の概略構成を示す平面図、図１２（ｂ）は、本発明に係るパワー半導体モジュールＰＭ１１の実施の形態１１の概略構成を示す側面図であって、図１２（ａ）に示した矢印方向ＤＹから見た図である。
実施の形態４に示した正側導体パターン５２の接地電位導体がない領域（図１２(a)において太枠線で示した領域）に位置する正側導体パターン１１５および正側導体パターン１１５と一体的に形成され絶縁性基板に対して垂直方向に切り立たせた正側導体パターン１１６と、接地電位導体がない領域に位置する負側導体パターン１１７および負側導体パターン１１７と一体的に形成され絶縁性基板に対して垂直方向に切り立たせた負側導体パターン１１８と、の間隔を実施の形態４で示した正側導体パターンと負側導体パターンの間隔よりも狭くし、かつ、絶縁距離が確保できる間隔とする。
ここで、正側導体パターンと負側導体パターンの間隔をより狭くすることにより、インダクタンスの相殺効果が増し、ノイズおよびサージを低減することができる。
以上のように本発明に係るパワー半導体モジュールは、冷却用基体を間に介在させることなくスイッチングチップとダイオードチップを基板の両面に実装することができ、また、基板の両面の導体を最適に配置することより、パワー半導体モジュールの低ノイズ化、小型化および低コスト化を実現する方法に適している。
ＰＭ１〜ＰＭ１１ パワー半導体モジュール、ＵＡ 上アーム、ＬＡ 下アーム、１１、２１、４１、５１、６１、７４、９１ 絶縁性基板、１２ａ、１２ｂ、２２ａ、２２ｂ、５２、７６、７８、１１５、１１６ 正側導体パターン、１３ａ、１３ｂ、２３ａ、２３ｂ、５３、７７、７９、１１７、１１８ 負側導体パターン、１４、２４、７５ 出力導体パターン、１５、１６、２５、２６ トランジスタ素子、１７、１８、２７、２８ ダイオード素子、２９、６２ 正側電位端子、３０、６３ 負側電位端子、３１ スナバコンデンサ、Ｗ１〜Ｗ４、Ｗ１１〜Ｗ１４、Ｗ２１、Ｗ２２ ボンディングワイヤ、 １ 三相電源、２ コンバータ、３ インバータ、４ モータ、５ 電力変換装置、Ｄ１〜Ｄ６ 整流ダイオード、Ｃ１ 平滑コンデンサ、Ｔ１、Ｔ２ 直流入力端子、Ｔ３〜Ｔ５ 交流出力端子、４２ 磁束遮蔽体、５４ 接地電位導体、５６、５７ 接続端子、７０ インバータモジュール、７１、８１ 接続媒介基板、７２ ケース、７３ 封止樹脂、９２、９３、１０２、１０３、１１３、１１４ 制御信号線、１０１、１１１、１１２ 制御基板

Claims (24)

  1. 導体パターンが両面に形成された第１の絶縁性基板と、
    前記第１の絶縁性基板の表面に実装され、ワイドバンドギャップ半導体からなる第１のトランジスタ素子と、
    前記第１の絶縁性基板の裏面に実装され、ワイドバンドギャップ半導体からなる第２のトランジスタ素子と、
    を備えることを特徴とするパワー半導体モジュール。
  2. 前記第１のトランジスタ素子に接続された、ワイドバンドギャップ半導体からなる第１の還流ダイオード素子と、
    前記第２のトランジスタ素子に接続された、ワイドバンドギャップ半導体からなる第２の還流ダイオード素子とをさらに備えることを特徴とする請求項１に記載のパワー半導体モジュール。
  3. 前記ワイドバンドギャップ半導体はＳｉＣであることを特徴とする請求項１に記載のパワー半導体モジュール。
  4. 前記導体パターンは、
    前記第１の絶縁性基板の表面に形成された第１の相間接続用直流電位側導体パターンと、
    前記第１の絶縁性基板の裏面に形成され、前記第１の相間接続用直流電位側導体パターンと面対称になるように前記第１の相間接続用直流電位側導体パターンと対向して配置された第２の相間接続用直流電位側導体パターンとを備えることを特徴とする請求項１に記載のパワー半導体モジュール。
  5. 前記導体パターンは、
    前記第１の絶縁性基板の表面に形成され、前記第１の相間接続用直流電位側導体パターンに接続されるとともに、前記第１のトランジスタ素子が配置される第１の素子配置用直流電位側導体パターンと、
    前記第１の絶縁性基板の裏面に形成されるとともに、前記第２の相間接続用直流電位側導体パターンに接続され、前記第１の素子配置用直流電位側導体パターンと面対称になるように前記第１の素子配置用直流電位側導体パターンと対向して配置された上で、前記第２のトランジスタ素子が配置される第２のチップ配置用直流電位側導体パターンとを備えることを特徴とする請求項４に記載のパワー半導体モジュール。
  6. 前記第１および第２の相間接続用直流電位側導体パターンは、前記第１の絶縁性基板の第１の辺に沿って前記第１の絶縁性基板の周縁部に配置されていることを特徴とする請求項４に記載のパワー半導体モジュール。
  7. 前記第１の絶縁性基板の第１の辺に対向する第２の辺に沿って前記第１の絶縁性基板の周縁部に各相ごとに配置された第１の出力導体パターンをさらに備えることを特徴とする請求項６に記載のパワー半導体モジュール。
  8. 前記第１の出力導体パターンは、前記第１の絶縁性基板の表面側と裏面側とで互いに面対称になるように配置されていることを特徴とする請求項７に記載のパワー半導体モジュール。
  9. 前記第１の出力導体パターンは、前記第１の絶縁性基板の側面を介して前記第１の絶縁性基板を上下から挟み込むように構成されていることを特徴とする請求項８に記載のパワー半導体モジュール。
  10. 前記第１の絶縁性基板の側面に配置され、前記第１の相間接続用直流電位側導体パターンと前記第２の相間接続用直流電位側導体パターンとを接続するスナバコンデンサをさらに備えることを特徴とする請求項７に記載のパワー半導体モジュール。
  11. 前記第１の相間接続用直流電位側導体パターンと前記第２の相間接続用直流電位側導体パターンとの間に挟まれるようにして前記第１の絶縁性基板の内層に配置され、前記第１の絶縁性基板の側面を介して引き出された接地電位導体をさらに備えることを特徴とする請求項７に記載のパワー半導体モジュール。
  12. 前記第１の絶縁性基板の表面に形成され、前記第１の相間接続用直流電位側導体パターンに接続されるとともに、前記第１の絶縁性基板の第１の辺に直交する第３の辺に沿って前記第１の絶縁性基板の周縁部に配置された第１の引き出し用直流電位側導体パターンと、
    前記第１の絶縁性基板の裏面に形成され、前記第２の相間接続用直流電位側導体パターンに接続されるとともに、前記第１の絶縁性基板の第３の辺に沿って前記第１の絶縁性基板の周縁部に配置された第２の引き出し用直流電位側導体パターンと、
    前記第１の引き出し用直流電位側導体パターンに接続された第１の接続端子と、
    前記第２の引き出し用直流電位側導体パターンに接続された第２の接続端子と、
    前記第１の絶縁性基板の側面に配置され、前記第１の接続端子と前記第２の接続端子とを接続する平滑コンデンサとを備えることを特徴とする請求項７に記載のパワー半導体モジュール。
  13. 前記第１の引き出し用直流電位側導体パターンに接続され、前記第１の絶縁性基板の第１の辺に対向する第２の辺側の側面に引き出された第１の直流電位側端子と、
    前記第２の引き出し用直流電位側導体パターンに接続され、前記第１の絶縁性基板の第１の辺に対向する第２の辺側の側面に引き出された第２の直流電位側端子をさらに備えることを特徴とする請求項１２に記載のパワー半導体モジュール。
  14. 第１および第２のトランジスタ素子が実装された第１の絶縁性基板を収容するケースと、
    前記第１の絶縁性基板の第２の辺側の側面側において、前記第１の出力導体パターン、前記第１の直流電位側端子および前記第２の直流電位側端子が露出するように前記第１および第２のトランジスタ素子および前記第１の絶縁性基板を封止する封止樹脂とをさらに備えることを特徴とする請求項１３に記載のパワー半導体モジュール。
  15. 前記第１の出力導体パターン、前記第１の直流電位側端子および前記第２の直流電位側端子が接続されることで、コンバータおよび外部負荷に接続するための媒介を行う接続媒介基板をさらに備えることを特徴とする請求項１４に記載のパワー半導体モジュール。
  16. 前記接続媒介基板は、
    第２の絶縁性基板と、
    前記第２の絶縁性基板の表面に形成され、前記第１の出力導体パターンが接続される第２の出力導体パターンと、
    前記第２の絶縁性基板の表面に形成され、前記第１の直流電位側端子が接続される第１の端子接続用直流電位側導体パターンと、
    前記第２の絶縁性基板の表面に形成され、前記第２の直流電位側端子が接続される第２の端子接続用直流電位側導体パターンと、
    前記第２の出力導体パターンと交差するように前記第２の絶縁性基板の裏面に形成され、前記第１の端子接続用直流電位側導体パターンに接続された第１の配線用直流電位側導体パターンと、
    前記第１の配線用直流電位側導体パターンに並行して前記第２の絶縁性基板の裏面に形成され、前記第２の端子接続用直流電位側導体パターンに接続された第２の配線用直流電位側導体パターンとを備えることを特徴とする請求項１４に記載のパワー半導体モジュール。
  17. 前記第１の絶縁性基板に埋め込まれ、各相ごとに磁束を遮蔽する磁束遮蔽体をさらに備えることを特徴とする請求項１に記載のパワー半導体モジュール。
  18. 前記上アームおよび前記下アームと交差するように前記第１の絶縁性基板の内層に形成され、前記第１のトランジスタ素子および前記第２のトランジスタ素子のスイッチング制御を行う信号を伝送する制御信号線をさらに備えることを特徴とする請求項１に記載のパワー半導体モジュール。
  19. 前記第１の絶縁性基板の表面または裏面のいずれか一方の面上に配置され、前記第１のトランジスタ素子および前記第２のトランジスタ素子のスイッチング制御を行う制御回路が搭載された制御基板と、
    前記制御基板から垂直方向に引き出され、前記第１のトランジスタ素子および前記第２のトランジスタ素子のスイッチング制御を行う信号を伝送する制御信号線とをさらに備えることを特徴とする請求項１に記載のパワー半導体モジュール。
  20. 前記第１の絶縁性基板の表面上に配置され、前記第１のトランジスタ素子のスイッチング制御を行う第１の制御回路が搭載された第１の制御基板と、
    前記第１の絶縁性基板の裏面上に配置され、前記第２のトランジスタ素子のスイッチング制御を行う第２の制御回路が搭載された第２の制御基板と、
    前記第１の制御基板から垂直方向に引き出され、前記第１のトランジスタ素子のスイッチング制御を行う信号を伝送する第１の制御信号線と、
    前記第２の制御基板から垂直方向に引き出され、前記第２のトランジスタ素子のスイッチング制御を行う信号を伝送する第２の制御信号線とをさらに備えることを特徴とする請求項１に記載のパワー半導体モジュール。
  21. 前記第１の引き出し用直流電位側導体パターンと、前記第２の引き出し用直流電位側導体パターンは、接地電位導体の存在しない絶縁性基板の内層部分において、絶縁距離を確保できる間隔までに近づけて配置したことを特徴とする請求項１２に記載のパワー半導体モジュール。
  22. 前記第１の直流電位側端子は、前記第１の引き出し用直流電位側導体パターンに接続され、前記第２の直流電位側端子は、前記第２の引き出し用直流電位側導体パターンに接続されるとともに、前記第１の直流電位側端子と前記第２の直流電位側端子は、絶縁距離を確保できる間隔までに近づけて配置したことを特徴とする請求項２１に記載のパワー半導体モジュール。
  23. 前記第１のトランジスタ素子および前記第２のトランジスタ素子の直流電位面は前記第１の絶縁性基板側に配置されていることを特徴とする請求項１に記載のパワー半導体モジュール。
  24. 直流電位導体と出力端子間との間の浮遊容量が前記第１のトランジスタ素子または前記第２のトランジスタ素子の接合容量よりも小さくなるように前記直流電位導体と前記出力端子とが前記第１の絶縁性基板に配置されていることを特徴とする請求項２３に記載のパワー半導体モジュール。
JP2012515698A 2010-05-21 2010-05-21 パワー半導体モジュール Active JP5259016B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/058665 WO2011145219A1 (ja) 2010-05-21 2010-05-21 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2011145219A1 true JPWO2011145219A1 (ja) 2013-07-22
JP5259016B2 JP5259016B2 (ja) 2013-08-07

Family

ID=44991343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012515698A Active JP5259016B2 (ja) 2010-05-21 2010-05-21 パワー半導体モジュール

Country Status (4)

Country Link
US (1) US9704831B2 (ja)
JP (1) JP5259016B2 (ja)
CN (1) CN102906874B (ja)
WO (1) WO2011145219A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) * 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
EP2754177A1 (en) 2011-09-11 2014-07-16 Cree, Inc. High current density power module comprising transistors with improved layout
EP2824815B1 (en) * 2012-03-05 2020-09-16 Fuji Electric Co., Ltd. Power conversion device
JP5955619B2 (ja) * 2012-04-18 2016-07-20 シャープ株式会社 半導体装置およびインバータ装置
CN103545305B (zh) * 2013-11-01 2016-04-27 徐员娉 一种功率模块
JP6406815B2 (ja) * 2013-11-29 2018-10-17 株式会社東芝 半導体装置
JP2015154586A (ja) * 2014-02-14 2015-08-24 株式会社 Ａｃｒ コンデンサー用接続プレート装着基板
CN106663676B (zh) * 2014-08-29 2019-05-28 三菱电机株式会社 半导体装置以及多相用半导体装置
EP3032581B1 (de) * 2014-12-11 2019-10-09 Dr. Johannes Heidenhain GmbH Schaltzellenanordnung für Wechselrichter
JP6417947B2 (ja) * 2015-01-09 2018-11-07 株式会社デンソー 三相インバータ回路の実装構造
EP3259775B1 (en) * 2015-02-17 2021-01-06 Koninklijke Philips N.V. Ceramic substrate and method for producing a ceramic substrate
KR101951136B1 (ko) * 2015-03-24 2019-02-21 쇼와 덴코 가부시키가이샤 탄화규소 단결정의 제조 방법
JP6497286B2 (ja) * 2015-09-18 2019-04-10 株式会社デンソー 半導体モジュール
CN105374809B (zh) * 2015-11-23 2019-05-03 扬州国扬电子有限公司 一种功率模块
JP2017143679A (ja) * 2016-02-12 2017-08-17 三菱電機株式会社 パワーモジュール
JP6750620B2 (ja) * 2016-03-15 2020-09-02 住友電気工業株式会社 半導体モジュール
JP6694589B2 (ja) * 2016-06-02 2020-05-20 株式会社ジェイテクト パワーモジュール
DE102016120071A1 (de) * 2016-10-21 2018-04-26 Eaton Industries (Austria) Gmbh Niederspannungs-Schutzschaltgerät
DE102016224472A1 (de) * 2016-12-08 2018-06-14 Audi Ag Stromrichtereinrichtung für ein Kraftfahrzeug und Kraftfahrzeug
DE102017209515A1 (de) * 2017-06-06 2018-12-06 Bayerische Motoren Werke Aktiengesellschaft Leistungsumrichtermodul und Verfahren zu dessen Herstellung
JP6972686B2 (ja) 2017-06-15 2021-11-24 株式会社ジェイテクト 半導体装置
DE102017215136A1 (de) * 2017-08-30 2019-02-28 Siemens Aktiengesellschaft Leistungsmodul, Leistungsmodulaggregat und Elektromotor
JP2019075522A (ja) * 2017-10-19 2019-05-16 株式会社デンソー 半導体モジュール
JP7177579B2 (ja) * 2019-08-27 2022-11-24 東芝三菱電機産業システム株式会社 半導体スイッチングユニット
CN110867438A (zh) * 2019-09-30 2020-03-06 臻驱科技（上海）有限公司 功率半导体模块衬底

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05161268A (ja) 1991-12-02 1993-06-25 Yokogawa Electric Corp ノイズフィルタの実装構造
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
JP3633432B2 (ja) 2000-03-30 2005-03-30 株式会社日立製作所 半導体装置及び電力変換装置
JP2002026251A (ja) 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP2002204581A (ja) * 2001-01-09 2002-07-19 Fuji Electric Co Ltd 電力用半導体モジュール
JP2002353571A (ja) 2001-05-29 2002-12-06 Denso Corp 配線板構造
JP4016384B2 (ja) * 2002-06-17 2007-12-05 株式会社安川電機 パワーモジュールおよびこれを用いたモータ制御装置
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
JP4478618B2 (ja) * 2005-06-28 2010-06-09 本田技研工業株式会社 パワー半導体モジュール
JP5770412B2 (ja) 2008-01-31 2015-08-26 ダイキン工業株式会社 電力変換装置
JP5434914B2 (ja) 2008-06-12 2014-03-05 株式会社安川電機 パワーモジュールおよびその制御方法
DE112009001638B4 (de) * 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul

Also Published As

Publication number Publication date
CN102906874A (zh) 2013-01-30
US20130056755A1 (en) 2013-03-07
WO2011145219A1 (ja) 2011-11-24
US9704831B2 (en) 2017-07-11
JP5259016B2 (ja) 2013-08-07
CN102906874B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5259016B2 (ja) パワー半導体モジュール
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP6075380B2 (ja) 半導体装置
CN105470248B (zh) 半导体器件
US20140334203A1 (en) Power converter and method for manufacturing power converter
JP2017011305A (ja) 電力用半導体モジュール及び電力変換装置
WO2016017260A1 (ja) 半導体モジュール
JP2007234690A (ja) パワー半導体モジュール
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US9275966B2 (en) Semiconductor device apparatus and assembly with opposite die orientations
JP2019514216A (ja) ロバストな低インダクタンスパワーモジュールパッケージ
JP2022062235A (ja) パワー・デバイス用のパッケージ構造
CN113557603B (zh) 半导体装置
JP2012175070A (ja) 半導体パッケージ
JP2021141222A (ja) 半導体モジュール
JP2014038982A (ja) 半導体パワーモジュール
JP6123722B2 (ja) 半導体装置
WO2018007062A1 (en) Low-inductance power module design
JP2015053410A (ja) 半導体モジュール
US11145629B2 (en) Semiconductor device and power conversion device
JP6560407B2 (ja) 半導体装置
US11251162B2 (en) Semiconductor device with reduced thermal resistance
JP2021072293A (ja) 半導体パワーモジュール
JP7428679B2 (ja) パワー半導体装置および電力変換装置
CN112447614A (zh) 功率器件封装结构

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5259016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250