JP5955619B2 - 半導体装置およびインバータ装置 - Google Patents

Description

本発明は、直流電圧を交流電圧に変換するインバータ装置に用いられる半導体装置に関する。

インバータ装置は、モータ、コンプレッサ等の駆動電圧として用いられる交流電圧を直流電圧から変換することにより発生する装置として広く普及している。通常、インバータ装置は、パワーデバイス（スイッチング素子）のスイッチング動作によって直流電圧を交流電圧に変換している。

従来、スイッチング素子としては、パワーＭＯＳＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられていた。これに対し、近年、家電等の省消費電力化に対応して、パワーデバイスの低損失化が重要視されている。このような状況において、さらなる低損失化を図ることを目的として、ワイドバンドギャップ半導体を用いたパワーデバイスの開発や、当該パワーデバイスのインバータ装置への応用が進められている。

特に、ＧａＮ（窒化ガリウム）系のIII族窒化物半導体を材料とした電界効果トランジスタ（ＦＥＴ）は、低オン抵抗が期待されることから、開発が進められている。窒化ガリウム系の電界効果トランジスタとしては、ＧａＮとＡｌＧａＮ（窒化アルミニウムガリウム）とのヘテロ構造を利用したＡｌＧａＮ／ＧａＮ ＨＦＥＴ（Heterojunction FET）が知られている。このＡｌＧａＮ／ＧａＮ ＨＦＥＴは、低オン抵抗、高速動作、高耐圧、高耐熱性といった特長を有していることから、注目されている。

例えば、特許文献１には、ＧａＮ等の化合物半導体を含むトランジスタをスイッチング素子として用いたインバータ装置が開示されている。

特許文献１に記載されたインバータ装置を含む一般のインバータ装置においては、少なくとも１対のパワー素子を用いて出力をスイッチングしている。例えば、図５に示すインバータ２０１において、実装基板２０２上にパワー素子２０３，２０４が実装されている。パワー素子２０３は、電極形成面に、ドレイン電極パッド２０３１、ソース電極パッド２０３２およびゲート電極パッド２０３３を有している。一方、パワー素子２０４は、電極形成面に、ドレイン電極パッド２０４１、ソース電極パッド２０４２およびゲート電極パッド２０４３を有している。

パワー素子２０３のゲート電極パッド２０３３は第１入力端子２０５に接続され、パワー素子２０４のゲート電極パッド２０４３は第２入力端子２０６に接続されている。パワー素子２０３のソース電極パッド２０３２およびパワー素子２０４のドレイン電極パッド２０４３は、ともに出力端子２０７に接続されている。パワー素子２０３のドレイン電極パッド２０３１は正電源端子２０８に接続され、パワー素子２０４のソース電極パッド２０４２は負電源端子２０９に接続されている。各電極パッドと各端子とは、ワイヤ２１０によって接続されている。

上記のように、インバータ２０１は、パワー素子２０３，２０４が各１チャネルの入力を有している。また、パワー素子２０３がハイサイド（高電位側）のスイッチング素子として機能し、パワー素子２０４がローサイド（低電位側）のスイッチング素子として機能する。

特開２０１０−１３６５０５号公報（２０１０年６月１７日公開） トランジスタ技術 ＣＱ出版社 ２００４年８月号 p.１７０−１７１

上記のようなインバータ２０１においては、パワー素子２０３のドレイン電極パッド２０３１と正電源端子２０８とがワイヤ２１０で接続され、パワー素子２０４のソース電極パッド２０４２と負電源端子２０９とがワイヤ２１０で接続されている。しかしながら、これらのワイヤ２１０は、通常、配置位置が異なる上、サイズも異なる。このため、下記のような不都合が生じてしまう。

例えば、インバータ２０１の出力端子２０７にモータの回転子が接続されている場合に、パワー素子２０３，２０４をオフして回転子の回転を停止させるとき、停止するまでの回転子の回転運動に伴って回生電流が生じる（非特許文献１参照）。この回生電流は、負電源端子２０９側から出力端子２０７側に向かって流れる。

このとき、負電源端子２０９の周りに発生する磁場は、オンからオフの切り替え前に正電源端子２０８の周りに発生していた磁場と比較して、位置や大きさが異なる。このような磁場の相違は、上記のワイヤ２１０の配置位置やサイズの相違に基づく。このため、インバータ２０１の内部における信号伝達に悪影響を及ぼすことになる。そして、この結果、インバータ２０１の動作が不安定になるという不都合を招く。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、インバータ装置におけるスイッチング素子のオフ時に正電源端子および負電源端子の周りに発生する磁場を安定化させることにある。

本発明の半導体装置は、上記課題を解決するために、電極形成面に形成された、第１ドレイン電極パッド、第１ソース電極パッドおよび第１ゲート電極パッドを有する３つの第１スイッチング素子と、電極形成面に形成された、第２ドレイン電極パッド、第２ソース電極パッドおよび第２ゲート電極パッドを有する３つの第２スイッチング素子と、一方の面に、前記第１スイッチング素子が実装されるとともに、正電源電圧が印加される正電源配線パターンが形成され、他方の面に、前記第２スイッチング素子が実装されるとともに、負電源電圧が印加される負電源配線パターンが形成される両面実装基板と、３つの前記第１スイッチング素子を駆動する第１ドライバと、３つの前記第２スイッチング素子を駆動する第２ドライバとを備え、前記両面実装基板において、前記第１ドレイン電極パッドと前記正電源配線パターンとが接続され、前記第１ソース電極パッドと前記第２ドレイン電極パッドとが接続され、前記第２ソース電極パッドと前記負電源配線パターンとが前記両面実装基板を貫通して接続され、前記正電源配線パターンおよび前記負電源配線パターンが、同じ大きさかつ対称な形状に形成されるとともに、平行に対向するように配置され、前記正電源配線パターンおよび前記負電源配線パターンは、前記両面実装基板の端縁に設けられた単一の入力端から延びる第１配線部および第２配線部をそれぞれ備え、前記第１ドライバおよび前記第２ドライバはそれぞれ、前記両面実装基板の前記第１配線部または前記第２配線部の両側に配置されていることを特徴としている。

上記の構成では、両面実装基板上で、第１スイッチング素子および第２スイッチング素子が正電源配線パターンと負電源配線パターンとの間に直列に接続される回路が形成される。この回路は、インバータの基本回路を構成しており、第１ソース電極パッドおよび第２ドレイン電極パッドから出力が得られる。

第１スイッチング素子および第２スイッチング素子が、例えばモータの回転子に接続されており、モータの回転を停止させるためにオフするときには、モータの回転が完全に停止するまでの回転により、回生電流が生じる。この回生電流は、負電源配線パターンの入力端から出力側に流れる。一方、第１スイッチング素子および第２スイッチング素子のオン時には、電流が正電源配線パターンの入力端から出力側に流れる。

これにより、オン時に正電源配線パターンに生じる電流と、オフ時に負電源配線パターンに生じる回生電流とが同じ方向にほぼ同じ量で流れる。これは、インバータに流れる全体の電流量は変わらないので、オンからオフへの切り替え時に正電源配線パターンに電流が流れなくなったときに発生する回生電流が、オン時と同程度の量で流れるからである。それゆえ、オン時に正電源配線パターンの周りに生じる磁場と、オフ時に負電源配線パターンの周りに生じる磁場とが、ほぼ同じ位置と大きさで形成される。

したがって、第１スイッチング素子および第２スイッチング素子のオフ時に、オン時と異なる位置や大きさの磁場が形成されることが回避されるので、磁場の状態を安定させることができる。この結果、インバータにおける信号伝達が磁場の変動の影響を受けることがないので、インバータの動作を安定させることができる。

前記半導体装置は、前記第１スイッチング素子および前記第２スイッチング素子が対向するように前記両面実装基板に実装されていることが好ましい。

上記の構成では、第１スイッチング素子および第２スイッチング素子が両面実装基板を間において近接して配置される。これにより、第１スイッチング素子の第１ソース電極パッドと第２スイッチング素子の第２ドレイン電極パッドとを極めて短い距離で接続することができる。それゆえ、これらの接続部の寄生インダクタンスを小さく抑えることが可能となる。この結果、スイッチング時に、第１スイッチング素子および第２スイッチング素子のドレイン−ソース間電圧およびゲート−ソース間電圧のリンギングが小さく抑えられる。したがって、第１スイッチング素子および第２スイッチング素子の応答特性の改善を図ることができるとともに、リンギングによる余分な電力消費を低減することができる。

また、ハイサイドトランジスタ１およびローサイドトランジスタ２が近接して配置されることにより、両面実装基板の小型化を図ることができる。

前記半導体装置においては、前記第１スイッチング素子および前記第２スイッチング素子の対が前記両面実装基板に３組実装されていることが好ましい。

上記の構成では、三相のインバータ装置を構成するための第１スイッチング素子および第２スイッチング素子が両面実装基板に実装される。これにより、三相のインバータ装置の小型化を図ることができる。

前記半導体装置において、前記第１スイッチング素子および前記第２スイッチング素子がＧａＮ層を有する電界効果トランジスタであることが好ましい。

これにより、ＧａＮ層を有する電界効果トランジスタの高耐圧、高速動作性、高耐熱性、低オン抵抗などの優れた性質を有効に利用することができる。したがって、半導体装置の性能を向上させることができる。

本発明に係るインバータ装置は、上記のいずれかの半導体装置を備えていることを特徴としている。

これにより、第１スイッチング素子および第２スイッチング素子のオフ時における磁場の状態を安定させることができるので、インバータ装置の動作を安定させることができる。

本発明に係る半導体装置は、上記のように構成されることにより、電源配線パターンの周りに生じる磁場の状態を安定させることができる。したがって、インバータにおける信号伝達が磁場の変動の影響を受けることがないので、インバータの動作を安定させることができるという効果を奏する。

本発明の実施形態に係るモータ駆動システムの概略構成を示す回路図である。 （ａ）は上記モータ駆動システムのインバータに用いられるハイサイドトランジスタの電極形成面の構造を示す平面図であり、（ｂ）は上記インバータに用いられるローサイドトランジスタの電極形成面の構造を示す平面図である。 （ａ）は上記モータ駆動システムのインバータおよびドライバを実装するモジュール基板における上記ハイサイドトランジスタの実装面の構造を示す平面図であり、（ｂ）は上記モジュール基板における上記ローサイドトランジスタの実装面の構造を示す平面図である。 上記ハイサイドトランジスタおよび上記ローサイドトランジスタの上記モジュール基板への実装構造を示す斜視図である。 従来のインバータにおけるパワー素子と制御素子との接続構造を示す平面図である。

本発明に係る一実施形態について、図１〜図４を参照して以下に説明する。

[モータ駆動システム]
図１は、本実施形態に係るモータ駆動システム１０１の構成を示す回路図である。

図１に示すように、モータ駆動システム１０１は、交流電源１０２の交流電圧から、三相交流電圧発生部１０３によって三相交流電圧を発生して、モータ１０４（三相交流モータ）に印加するように構成されている。

〔三相交流電圧発生部の構成〕
三相交流電圧発生部１０３は、コイル１１１、整流器１１２、平滑コンデンサ１１３、インバータ１１４、ドライバ１１５および制御部１１６を有している。

整流器１１２は、交流電源１０２からコイル１１１を介して受けた交流電圧を全波整流する。平滑コンデンサ１１３は、整流器１１２によって整流された交流電圧を平滑する。

インバータ１１４（インバータ装置）は、３つのハイサイドトランジスタ１と、３つのローサイドトランジスタ２と、ダイオードＤ１〜Ｄ６とを有している。１つのハイサイドトランジスタ１および１つのローサイドトランジスタ２とは対をなしており、インバータ１１４における三相のうちの一相を構成している。ハイサイドトランジスタ１およびローサイドトランジスタ２の各対は、それぞれ平滑コンデンサ１１３の両端間（正電源電圧端子と負電源電圧端子との間）に直列に接続されている。

高電位側のハイサイドトランジスタ１（第１スイッチング素子）は、ドレインが正電源ラインに接続され、ソースがモータ１０４（出力端子）に接続されている。ハイサイドトランジスタ１のゲートは、ドライバ１１５からオン／オフを制御するための入力信号（制御信号）が入力される。

低電位側のローサイドトランジスタ２（第２スイッチング素子）は、ソースが負電源ラインに接続され、ドレインがモータ１０４に接続されている。ローサイドトランジスタ２のゲートも、ハイサイドトランジスタ１のゲートと同様、ドライバ１１５から入力信号が入力される。

ハイサイドトランジスタ１およびローサイドトランジスタ２は、例えば、ＧａＮ層を有する電界効果トランジスタ（ＧａＮトランジスタ）であってもよいし、パワーＭＯＳＦＥＴやＩＧＢＴであってもよい。ＧａＮトランジスタは、ノーマリオン型のスイッチング素子であるので、オン時に与えられる入力信号はローであり、オフ時に与えられる入力信号はハイである。これに対し、パワーＭＯＳＦＥＴは、ノーマリオフ型のスイッチング素子であるので、オン時に与えられる入力信号はハイであり、オフ時に与えられる入力信号はローである。このように、ハイサイドトランジスタ１およびローサイドトランジスタ２を構成するスイッチング素子がノーマリオフ型であるかノーマリオン型であるかに応じて、駆動の形態が異なる。

ダイオードＤ１〜Ｄ６は、それぞれハイサイドトランジスタ１およびローサイドトランジスタ２の両端間に接続されている。ダイオードＤ１〜Ｄ６は、逆方向への電流の流れを阻止するために設けられている。ただし、ＧａＮトランジスタ等の双方向の動作が可能なスイッチング素子を用いる場合については、インバータ１１４は、必要に応じてダイオードＤ１〜Ｄ６を有していなくてもよい。

なお、以降の説明では、ダイオードＤ１〜Ｄ６を有していない構成について説明する。

インバータ１１４において、ハイサイドトランジスタ１およびローサイドトランジスタ２は、ドライバ１１５からの入力信号に基づいて交互にオン／オフするとともに、各相間で１２０°ずれた位相でオン／オフする。これにより、平滑コンデンサ１１３で平滑された直流電圧が、Ｕ相、Ｖ相、Ｗ相の三相交流電圧に変換されてモータ１０４に与えられる。モータ１０４は、この三相交流電圧によって回転する。

制御部１１６は、図示しない出力電圧検出器によって検出された三相交流電圧に基づいてドライバ１１５に与える制御信号を出力する。ドライバ１１５は、その制御信号に基づいて入力信号を出力する。ドライバ１１５は、ハイサイドドライバ１１５ａおよびローサイドドライバ１１５ｂを含んでいる。ハイサイドドライバ１１５ａは、ハイサイドトランジスタ１に入力信号を与えるために設けられ、ローサイドドライバ１１５ｂは、ローサイドトランジスタ２に入力信号を与えるために設けられている。

上記の三相交流電圧発生部１０３において、インバータ１１４およびドライバ１１５は、インバータモジュールとして同一基板に実装される。

〔インバータモジュールの構成〕
〈トランジスタの電極構造〉
図２（ａ）は、ハイサイドトランジスタ１の電極形成面の構造を示す平面図である。図２（ｂ）は、ローサイドトランジスタ２の電極形成面の構造を示す平面図である。

図２（ａ）に示すように、ハイサイドトランジスタ１を構成するチップは、長方形をなしている。当該チップにおける電極形成面には、ドレイン電極パッド１１（第１ドレイン電極パッド）、ソース電極パッド１２（第１ソース電極パッド）およびゲート電極パッド１３（第１ゲート電極パッド）が形成されている。ドレイン電極パッド１１およびソース電極パッド１２は、長方形をなしており、チップにおける長辺側の両端部付近に配置されている。ソース電極パッド１２は、ドレイン電極パッド１１よりも短く形成されている。ゲート電極パッド１３は、電極形成面におけるソース電極パッド１２の一端側の領域に配置されている。このゲート電極パッド１３は、ドレイン電極パッド１１およびソース電極パッド１２に対してかなり小さい正方形に形成されている。

一方、図２（ｂ）に示すように、ローサイドトランジスタ２を構成するチップは、ハイサイドトランジスタ１を構成するチップと同様に長方形をなしている。当該チップにおける電極形成面には、ドレイン電極パッド２１（第２ドレイン電極パッド）、ソース電極パッド２２（第２ソース電極パッド）およびゲート電極パッド２３（第２ゲート電極パッド）が形成されている。ドレイン電極パッド２１、ソース電極パッド２２およびゲート電極パッド２３は、それぞれドレイン電極パッド１１、ソース電極パッド１２およびゲート電極パッド１３と同じ形状に形成されている。ただし、双方の電極形成面において、これらの電極パッド１１〜１３と電極パッド２１〜２３とは対称な構造となるように配置されている。

〈モジュール基板の構成〉
図３（ａ）は、モジュール基板３におけるハイサイドトランジスタ１の実装面の構造を示す平面図である。図３（ｂ）は、モジュール基板３におけるローサイドトランジスタの実装面の構造を示す平面図である。

モジュール基板３（両面実装基板）は、前述のインバータモジュールを実装するための基板である。このモジュール基板３は、図３（ａ）に示すように、一方の面がハイサイドトランジスタ１を実装するためのハイサイド実装面を構成し、図３（ｂ）に示すように、他方の面がローサイドトランジスタ２を実装するためのローサイド実装面を構成している。

３つのハイサイドトランジスタ１は、それぞれハイサイド実装面に間隔をおいて設けられたハイサイド実装領域Ａ１に実装される。一方、３つのローサイドトランジスタ２は、それぞれローサイド実装面に間隔をおいて設けられたローサイド実装領域Ａ２に実装される。上記のハイサイド実装領域Ａ１およびローサイド実装領域Ａ２は、１つずつ対向する位置に設けられている。これにより、インバータ１１４において対をなすハイサイドトランジスタ１およびローサイドトランジスタ２は、モジュール基板３において対向する位置に実装される。

モジュール基板３には、配線パターンとして、正電源配線パターン３１、負電源配線パターン３２、出力端子３３、ハイサイド入力端子３４、ローサイド入力端子３５、ハイサイド配線パターン３７およびローサイド配線パターン３８が形成されている。このうち、正電源配線パターン３１、出力端子３３、ハイサイド入力端子３４、ローサイド入力端子３５、ハイサイド配線パターン３７およびローサイド配線パターン３８（一部）がハイサイド実装面に形成されている。また、負電源配線パターン３２、出力端子３３およびローサイド配線パターン３８（一部）がローサイド実装面に形成されている。

正電源配線パターン３１は、前述の平滑コンデンサ１１３の一端に現れる正電源電圧を各ハイサイドトランジスタ１に印加するための電源配線パターンである。負電源配線パターン３２は、平滑コンデンサ１１３の他端に現れる負電源電圧を各ローサイドトランジスタ２に印加するための電源配線パターンである。

正電源配線パターン３１は、正電源電圧が入力される入力端および各ハイサイドトランジスタ１のドレイン電極パッド１１と接続されるドレイン接続部３１ａを有している。入力端は、長方形をなすモジュール基板３の一方の長辺側の端縁における中央部付近に設けられている。正電源配線パターン３１は、この入力端からモジュール基板３のほぼ中央部まで延びて、そこから各ハイサイド実装領域Ａ１にまで分岐するようにして形成されている。ドレイン接続部３１ａは、正電源配線パターン３１の各分岐部分の端部に、ドレイン電極パッド１１の外形に沿った長方形に形成されており、ハイサイド実装領域Ａ１に配置されている。

一方、負電源配線パターン３２は、負電源電圧が入力される入力端および各ローサイドトランジスタ２のソース電極パッド２２と接続されるソース接続部３２ａを有している。入力端は、モジュール基板３の一方の長辺側の端縁における中央部付近に設けられている。負電源配線パターン３２は、この入力端からモジュール基板３のほぼ中央部まで伸びて、そこから各ローサイド実装領域Ａ２にまで分岐するようにして形成されている。ソース接続部３２ａは、負電源配線パターン３２の各分岐部分の端部に、ソース電極パッド２２の外形に沿った長方形に形成されており、ローサイド実装領域Ａ２に配置されている。

上記の正電源配線パターン３１および負電源配線パターン３２は、同じサイズであり、対称となる形状に形成されている。また、正電源配線パターン３１および負電源配線パターン３２は、モジュール基板３の基板材料（絶縁材料）を間において平行に対向するように配置されている。これにより、正電源配線パターン３１および負電源配線パターン３２は、スタックトペアを構成している。

出力端子３３は、各ハイサイド実装領域Ａ１からモジュール基板３の他方の長辺側の端縁付近にまで形成されている。出力端子３３の一端部は、ソース接続部３３ａおよびドレイン接続部３３ｂを構成しており、ハイサイド実装面とローサイド実装面との間を貫通するように形成されている。

ソース接続部３３ａは、各ハイサイド実装領域Ａ１に配置されており、ハイサイドトランジスタ１のソース電極パッド１２が接続されるように、ソース電極パッド１２の外形に沿った形状に形成されている。ドレイン接続部３３ｂは、各ローサイド実装領域Ａ２に配置されており、ローサイドトランジスタ２のドレイン電極パッド２１が接続されるように、ドレイン電極パッド２１の外形に沿った形状に形成されている。

出力端子３３の他端部は、外部の接続配線が接続できるように、一端部よりも広い幅に形成されている。このように形成される出力端子３３によって、ソース電極パッド１２およびドレイン電極パッド２１が出力端子３３に接続される。

ハイサイドドライバ１１５ａ，１１５ｂは、それぞれ、正電源配線パターン３１の入力端からモジュール基板３のほぼ中央部まで伸びる部分の両側に実装されている。ハイサイド入力端子３４は、モジュール基板３の一方の長辺側の端縁付近に、ハイサイドドライバ１１５ａに沿うように配置されている。一方、ローサイド入力端子３５は、モジュール基板３の一方の長辺側の端縁付近に、ハイサイドドライバ１１５ｂに沿うように配置されている。ハイサイドドライバ１１５ａおよびハイサイド入力端子３４と、ローサイドドライバ１１５ｂとローサイド入力端子３５とは、それぞれワイヤによって接続されている。

ハイサイド配線パターン３７は、ハイサイドトランジスタ１のゲート電極パッド１３への給電経路を形成している。このハイサイド配線パターン３７は、一端がゲート接続部３７ａを形成し、他端がハイサイドドライバ１１５ａの出力端子にワイヤを介して接続されている。ゲート接続部３７ａは、ハイサイド実装領域Ａ１に配置されており、ゲート電極パッド１３に接続されるように、ゲート電極パッド１３に沿った形状に形成されている。

ローサイド配線パターン３８は、ローサイドトランジスタ２のゲート電極パッド２３への給電経路を形成している。このローサイド配線パターン３８は、一端がゲート接続部３８ａを形成し、他端がハイサイドドライバ１１５ｂの出力端子にワイヤを介して接続されている。ゲート接続部３８ａは、ローサイド実装領域Ａ２に配置されており、ゲート電極パッド２３に接続されるように、ゲート電極パッド２３に沿った形状に形成されている。また、ローサイド配線パターン３８は、ローサイドドライバ１１５ｂとの接続を可能にするように、少なくともローサイドドライバ１１５ｂに接続される端部がハイサイド実装面に形成されている。このため、ローサイド配線パターン３８は、ハイサイド実装面に形成される部分とローサイド実装面に形成される部分とが、モジュール基板３を貫通する部分を介してつながっている。

〈トランジスタの積層構造〉
図４は、ハイサイドトランジスタおよびローサイドトランジスタのモジュール基板３への実装構造を示す斜視図である。

前述のように、ハイサイドトランジスタ１およびローサイドトランジスタ２は、モジュール基板３に実装されることによって、積層されるスタック構造（半導体装置）を形成している。以下に、この構造について説明する。

なお、図４においては、便宜上、モジュール基板３を小さく描いている。

図４に示すように、ローサイドトランジスタ２は、ダイパッドとなるヒートシンク４上に、電極形成面と反対側の実装面でダイボンドされている。ヒートシンク４は、ローサイドトランジスタ２の放熱のために設けられる放熱器であり、三相交流電圧発生部１０３の基板上に固定される。

ローサイドトランジスタ２の電極形成面において形成されるドレイン電極パッド２１、ソース電極パッド２２およびゲート電極パッド２３は、モジュール基板３のローサイド実装面に対向している。ドレイン電極パッド２１は、出力端子３３（ドレイン接続部３３ｂ）に接続されている。ソース電極パッド２２は、ソース接続部３２ａ（負電源配線パターン３２）に接続されている。ゲート電極パッド２３は、ゲート接続部３８ａ（ローサイド配線パターン３８）に接続されている。

一方、ハイサイドトランジスタ１の電極形成面において形成されるドレイン電極パッド１１、ソース電極パッド１２およびゲート電極パッド１３は、モジュール基板３のハイサイド実装面に対向している。ドレイン電極パッド１１は、出力端子３３（ソース接続部３３ａ）に接続されている。ソース電極パッド１２は、ドレイン接続部３１ａ（正電源配線パターン３１）に接続されている。ゲート電極パッド１３は、ゲート接続部３７ａ（ハイサイド配線パターン３７）に接続されている。

ハイサイドトランジスタ１の電極形成面と反対側の面には、ヒートシンク５が固着されている。ヒートシンク５は、ハイサイドトランジスタ１の放熱のために設けられる放熱器である。

〔スタックトペアによる効果〕
ハイサイドトランジスタ１およびローサイドトランジスタ２は、上記のようにスタックトペアを構成する正電源配線パターン３１および負電源配線パターン３２とそれぞれ接続されている。これにより、ハイサイドトランジスタ１およびローサイドトランジスタ２がオフするときに正電源配線パターン３１および負電源配線パターン３２の入力端の周りに生じる磁場を安定させることができる。これは、以下の理由による。

ハイサイドトランジスタ１およびローサイドトランジスタ２がモータ１０４の回転を停止させるためにオフするときには、モータ１０４の回転が完全に停止するまでの回転により、回生電流が生じる。この回生電流は、負電源配線パターン３２の入力端からソース接続部３２ａを経て出力端子３３側に流れる。一方、ハイサイドトランジスタ１およびローサイドトランジスタ２のオン時には、電流が正電源配線パターン３１の入力端からドレイン接続部３１ａを経て出力端子３３側に流れる。

これにより、オン時に正電源配線パターン３１に生じる電流と、オフ時に負電源配線パターン３２に生じる回生電流とが同じ方向にほぼ同じ量で流れる。これは、インバータ１１４に流れる全体の電流量は変わらないので、オンからオフへの切り替え時に正電源配線パターン３１に電流が流れなくなったときに発生する回生電流が、オン時と同程度の量で流れるからである。それゆえ、オン時に正電源配線パターン３１の周りに生じる磁場と、オフ時に負電源配線パターン３２の周りに生じる磁場とが、ほぼ同じ位置と大きさで形成される。

したがって、ハイサイドトランジスタ１およびローサイドトランジスタ２のオフ時に、オン時と異なる位置や大きさの磁場が形成されることが回避されるので、磁場の状態を安定させることができる。この結果、インバータ１１４における信号伝達が磁場の変動の影響を受けることがないので、インバータ１１４の動作を安定させることができる。

〔トランジスタの実装構造による効果〕
ハイサイドトランジスタ１およびローサイドトランジスタ２は、互いに対向するようにモジュール基板３に実装されることにより、モジュール基板３を間において近接して配置される。これにより、ハイサイドトランジスタ１のソース電極パッド１２とローサイドトランジスタ２のドレイン電極パッド２１とが、出力端子３３を介して電気的に接続される。

このような構造においては、ソース電極パッド１２とドレイン電極パッド２１とを極めて短い距離で接続することができる。それゆえ、これらの接続部の寄生インダクタンスを小さく抑えることが可能となる。この結果、スイッチング時に、ハイサイドトランジスタ１およびローサイドトランジスタ２のドレイン−ソース間電圧およびゲート−ソース間電圧のリンギングが小さく抑えられる。したがって、ハイサイドトランジスタ１およびローサイドトランジスタ２の応答特性の改善を図ることができるとともに、リンギングによる余分な電力消費を低減することができる。

また、ハイサイドトランジスタ１およびローサイドトランジスタ２の対が３組が近接して配置されることにより、三相のインバータ１１４を含むモジュール基板３（インバータモジュール）の小型化を図ることができる。

［付記事項］
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、インバータ装置の動作を安定させることに特に好適に利用することができる。

１ ハイサイドトランジスタ（第１スイッチング素子）
２ ローサイドトランジスタ（第２スイッチング素子）
３ モジュール基板（両面実装基板）
１１ ドレイン電極パッド（第１ドレイン電極パッド）
１２ ソース電極パッド（第１ソース電極パッド）
１３ ゲート電極パッド（第１ゲート電極パッド）
２１ ドレイン電極パッド（第２ドレイン電極パッド）
２２ ソース電極パッド（第２ソース電極パッド）
２３ ゲート電極パッド（第２ゲート電極パッド）
３１ 正電源配線パターン
３２ 負電源配線パターン
３３ 出力端子
１０１ モータ駆動システム
１１４ インバータ（インバータ装置）

Claims (5)

1. 電極形成面に形成された、第１ドレイン電極パッド、第１ソース電極パッドおよび第１ゲート電極パッドを有する３つの第１スイッチング素子と、
   電極形成面に形成された、第２ドレイン電極パッド、第２ソース電極パッドおよび第２ゲート電極パッドを有する３つの第２スイッチング素子と、
   一方の面に、前記第１スイッチング素子が実装されるとともに、正電源電圧が印加される正電源配線パターンが形成され、他方の面に、前記第２スイッチング素子が実装されるとともに、負電源電圧が印加される負電源配線パターンが形成される両面実装基板と、
   ３つの前記第１スイッチング素子を駆動する第１ドライバと、
   ３つの前記第２スイッチング素子を駆動する第２ドライバとを備え、
   前記両面実装基板において、前記第１ドレイン電極パッドと前記正電源配線パターンとが接続され、前記第１ソース電極パッドと前記第２ドレイン電極パッドとが前記両面実装基板を貫通して接続され、前記第２ソース電極パッドと前記負電源配線パターンとが接続され、
   前記正電源配線パターンおよび前記負電源配線パターンが、同じ大きさかつ対称な形状に形成されるとともに、平行に対向するように配置され、
   前記正電源配線パターンおよび前記負電源配線パターンは、前記両面実装基板の端縁に設けられた単一の入力端から延びる第１配線部および第２配線部をそれぞれ備え、
   前記第１ドライバおよび前記第２ドライバはそれぞれ、前記両面実装基板の前記第１配線部または前記第２配線部の両側に配置されていることを特徴とする半導体装置。
2. 前記第１スイッチング素子および前記第２スイッチング素子が対向するように前記両面実装基板に実装されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第１スイッチング素子および前記第２スイッチング素子の対が前記両面実装基板に３組実装されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記第１スイッチング素子および前記第２スイッチング素子がＧａＮ層を有する電界効果トランジスタであることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
5. 請求項１から４のいずれか１項に記載の半導体装置を備えていることを特徴とするインバータ装置。

Images