JP5955619B2 - 半導体装置およびインバータ装置 - Google Patents
半導体装置およびインバータ装置 Download PDFInfo
- Publication number
- JP5955619B2 JP5955619B2 JP2012095107A JP2012095107A JP5955619B2 JP 5955619 B2 JP5955619 B2 JP 5955619B2 JP 2012095107 A JP2012095107 A JP 2012095107A JP 2012095107 A JP2012095107 A JP 2012095107A JP 5955619 B2 JP5955619 B2 JP 5955619B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- power supply
- wiring pattern
- switching element
- supply wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Inverter Devices (AREA)
Description
図1は、本実施形態に係るモータ駆動システム101の構成を示す回路図である。
三相交流電圧発生部103は、コイル111、整流器112、平滑コンデンサ113、インバータ114、ドライバ115および制御部116を有している。
〈トランジスタの電極構造〉
図2(a)は、ハイサイドトランジスタ1の電極形成面の構造を示す平面図である。図2(b)は、ローサイドトランジスタ2の電極形成面の構造を示す平面図である。
図3(a)は、モジュール基板3におけるハイサイドトランジスタ1の実装面の構造を示す平面図である。図3(b)は、モジュール基板3におけるローサイドトランジスタの実装面の構造を示す平面図である。
図4は、ハイサイドトランジスタおよびローサイドトランジスタのモジュール基板3への実装構造を示す斜視図である。
ハイサイドトランジスタ1およびローサイドトランジスタ2は、上記のようにスタックトペアを構成する正電源配線パターン31および負電源配線パターン32とそれぞれ接続されている。これにより、ハイサイドトランジスタ1およびローサイドトランジスタ2がオフするときに正電源配線パターン31および負電源配線パターン32の入力端の周りに生じる磁場を安定させることができる。これは、以下の理由による。
ハイサイドトランジスタ1およびローサイドトランジスタ2は、互いに対向するようにモジュール基板3に実装されることにより、モジュール基板3を間において近接して配置される。これにより、ハイサイドトランジスタ1のソース電極パッド12とローサイドトランジスタ2のドレイン電極パッド21とが、出力端子33を介して電気的に接続される。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
2 ローサイドトランジスタ(第2スイッチング素子)
3 モジュール基板(両面実装基板)
11 ドレイン電極パッド(第1ドレイン電極パッド)
12 ソース電極パッド(第1ソース電極パッド)
13 ゲート電極パッド(第1ゲート電極パッド)
21 ドレイン電極パッド(第2ドレイン電極パッド)
22 ソース電極パッド(第2ソース電極パッド)
23 ゲート電極パッド(第2ゲート電極パッド)
31 正電源配線パターン
32 負電源配線パターン
33 出力端子
101 モータ駆動システム
114 インバータ(インバータ装置)
Claims (5)
- 電極形成面に形成された、第1ドレイン電極パッド、第1ソース電極パッドおよび第1ゲート電極パッドを有する3つの第1スイッチング素子と、
電極形成面に形成された、第2ドレイン電極パッド、第2ソース電極パッドおよび第2ゲート電極パッドを有する3つの第2スイッチング素子と、
一方の面に、前記第1スイッチング素子が実装されるとともに、正電源電圧が印加される正電源配線パターンが形成され、他方の面に、前記第2スイッチング素子が実装されるとともに、負電源電圧が印加される負電源配線パターンが形成される両面実装基板と、
3つの前記第1スイッチング素子を駆動する第1ドライバと、
3つの前記第2スイッチング素子を駆動する第2ドライバとを備え、
前記両面実装基板において、前記第1ドレイン電極パッドと前記正電源配線パターンとが接続され、前記第1ソース電極パッドと前記第2ドレイン電極パッドとが前記両面実装基板を貫通して接続され、前記第2ソース電極パッドと前記負電源配線パターンとが接続され、
前記正電源配線パターンおよび前記負電源配線パターンが、同じ大きさかつ対称な形状に形成されるとともに、平行に対向するように配置され、
前記正電源配線パターンおよび前記負電源配線パターンは、前記両面実装基板の端縁に設けられた単一の入力端から延びる第1配線部および第2配線部をそれぞれ備え、
前記第1ドライバおよび前記第2ドライバはそれぞれ、前記両面実装基板の前記第1配線部または前記第2配線部の両側に配置されていることを特徴とする半導体装置。 - 前記第1スイッチング素子および前記第2スイッチング素子が対向するように前記両面実装基板に実装されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1スイッチング素子および前記第2スイッチング素子の対が前記両面実装基板に3組実装されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記第1スイッチング素子および前記第2スイッチング素子がGaN層を有する電界効果トランジスタであることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
- 請求項1から4のいずれか1項に記載の半導体装置を備えていることを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012095107A JP5955619B2 (ja) | 2012-04-18 | 2012-04-18 | 半導体装置およびインバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012095107A JP5955619B2 (ja) | 2012-04-18 | 2012-04-18 | 半導体装置およびインバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013222906A JP2013222906A (ja) | 2013-10-28 |
JP5955619B2 true JP5955619B2 (ja) | 2016-07-20 |
Family
ID=49593657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012095107A Active JP5955619B2 (ja) | 2012-04-18 | 2012-04-18 | 半導体装置およびインバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5955619B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102211961B1 (ko) * | 2014-05-23 | 2021-02-05 | 엘지이노텍 주식회사 | 모터용 인버터 패키지 및 이를 포함하는 모터 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6825559B2 (en) * | 2003-01-02 | 2004-11-30 | Cree, Inc. | Group III nitride based flip-chip intergrated circuit and method for fabricating |
JP5259016B2 (ja) * | 2010-05-21 | 2013-08-07 | 三菱電機株式会社 | パワー半導体モジュール |
-
2012
- 2012-04-18 JP JP2012095107A patent/JP5955619B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013222906A (ja) | 2013-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6583119B2 (ja) | 電力変換装置 | |
JP5591213B2 (ja) | インバータ装置、およびそれを備えた空気調和機 | |
JP6425380B2 (ja) | パワー回路およびパワーモジュール | |
JP5433214B2 (ja) | モータ駆動回路 | |
JP6513303B2 (ja) | 電力用半導体モジュールおよび電力変換装置 | |
CN103782380B (zh) | 半导体模块 | |
JP5813781B2 (ja) | 半導体装置および電子機器 | |
WO2016067835A1 (ja) | パワーモジュールおよびパワー回路 | |
JP6320433B2 (ja) | 電力用半導体モジュール | |
JP6509414B1 (ja) | 電力変換装置 | |
US20160172279A1 (en) | Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation | |
JP4409380B2 (ja) | 電子回路装置 | |
JP2011182591A (ja) | 半導体装置 | |
JP2013222905A (ja) | 半導体装置および電子機器 | |
WO2020203001A1 (ja) | 半導体モジュール | |
US10893610B2 (en) | Switching device driving unit | |
JP5581724B2 (ja) | 電力変換装置 | |
JP5955619B2 (ja) | 半導体装置およびインバータ装置 | |
JP6641782B2 (ja) | 電力変換装置 | |
JP2011036017A (ja) | 電力変換装置 | |
JP2011036015A (ja) | 電力変換装置 | |
JP2015225988A (ja) | 半導体装置 | |
JP2013118754A (ja) | インバータ装置及びそれを備えた空気調和機 | |
JP7394944B2 (ja) | スイッチング素子およびスイッチング電源回路 | |
JP5646034B2 (ja) | 半導体装置、モジュール、インバータ、コンバータおよびモジュールの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5955619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |