JP2011036017A - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP2011036017A
JP2011036017A JP2009178957A JP2009178957A JP2011036017A JP 2011036017 A JP2011036017 A JP 2011036017A JP 2009178957 A JP2009178957 A JP 2009178957A JP 2009178957 A JP2009178957 A JP 2009178957A JP 2011036017 A JP2011036017 A JP 2011036017A
Authority
JP
Japan
Prior art keywords
bare chip
power
bare
power device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009178957A
Other languages
English (en)
Inventor
Hiroshi Hibino
寛 日比野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2009178957A priority Critical patent/JP2011036017A/ja
Publication of JP2011036017A publication Critical patent/JP2011036017A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Abstract

【課題】パワーデバイスを構成したベアチップと他のベアチップとを積層し、該パワーデバイスにおいて所定の放熱(排熱)性能を確保できるようにする。
【解決手段】縦型構造で形成された1つの上アーム側パワーデバイス(130)を有した複数の第1ベアチップ(10)を設ける。また、少なくとも1つの素子が形成された1つ又は複数の第2ベアチップ(11)を設ける。これらの第2ベアチップ(11)は、第1ベアチップ(10)上に積層する。そして、第1ベアチップ(10)は、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、シリコンよりも大きな半導体を主材料として形成する。
【選択図】図3

Description

本発明は、直流電力又は交流電力から所望の直流電力又は交流電力への変換を行う電力変換装置に関するものである。
半導体装置の分野では、その小型化(高密度化)が求められることが多い。例えば、空気調和機の電動機に電力を供給するため等に用いられる電力変換装置(インバータ回路等)のようにパワーデバイスを含んだ半導体装置の分野では、例えば、パワーデバイス等の素子を絶縁性樹脂に封入して回路装置(いわばパッケージ)を構成し、その回路装置の裏面に、別の回路装置を実装して小型化を図った例がある(例えば特許文献1を参照)。
一方、情報処理装置等のように微小な信号を扱う半導体装置では、スタックドCSP(Chip Size Package)とよばれる技術で半導体装置が形成されることがある。この技術は、ベアチップ同士を積層することによって、半導体装置の小型化を図るものである。
特開2003−229535号公報
上記のように、ベアチップを積層する技術を、パワーデバイスを含んだ半導体装置にも適用すれば、特許文献1の例よりも、電力変換装置のさらなる小型化が可能になるとも考えられる。
しかしながら、ベアチップ同士を積層した状態では、下方側のベアチップが上方側のベアチップで生じる排熱の伝熱経路となるため、下方側のベアチップの熱抵抗により放熱(排熱)性能が低下する。また他方のベアチップからの発熱により過熱され、双方のベアチップの温度が上がりがちになる。そのため、発熱量が大きいパワーデバイスの上に他のベアチップを積層すると、パワーデバイスの温度が不要に上昇してしまう可能性がある。特に、シリコンを主材料として構成された一般的なパワーデバイスでは、積層して使用すると、パワーデバイスの温度がその耐熱温度を超える可能性がある。そのため、積層状態でこれを安定動作させるには、パワーデバイスに流れる電流を制限する必要があると考えられる。
本発明は上記の問題に着目してなされたものであり、パワーデバイスを構成したベアチップと他のベアチップとを積層し、該パワーデバイスにおいて所定の放熱(排熱)性能を確保できるようにすることを目的としている。
上記の課題を解決するため、第1の発明は、
縦型構造で形成された1つのパワーデバイス(130)を有した第1ベアチップ(10)と、
少なくとも1つの素子が形成された1つ又は複数の第2ベアチップ(11)と、
を備え、
前記第2ベアチップ(11)は、前記第1ベアチップ(10)上に積層され、
前記第1ベアチップ(10)は、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、シリコンよりも大きな半導体を主材料としていることを特徴とする電力変換装置である。
この構成では、絶縁破壊電界(Eb)×熱伝導率(λ)という新たな指標を導入し、その指標が、シリコンよりも大きな半導体で、第1ベアチップ(10)(パワーデバイス(130))を形成した。このようにすることで、本発明の電力変換装置では、例えば、熱伝導率(λ)の値が小さくても絶縁破壊電界(Eb)の値が所定以上の材料が、第1ベアチップ(10)に採用されることになる。これにより、第1ベアチップ(10)の厚さを十分に薄くすることができ、シリコンを主材料としたベアチップ(以下、Siベアチップ)よりも熱抵抗を小さくすることが可能になる。逆に絶縁破壊電界(Eb)の値が小さくても熱伝導率(λ)の値が所定以上の材料が、第1ベアチップ(10)に採用されることになる。そのため、例えば耐圧を確保するために第1ベアチップ(10)を厚くしても、やはり、Siベアチップよりも熱抵抗を小さくすることが可能になる。すなわち、本発明によれば、第1ベアチップ(10)の熱抵抗を、Siベアチップよりも低減させることが可能になる。
また、第2の発明は、
第1の発明の電力変換装置において、
それぞれの第2ベアチップ(11)は、リードフレーム(60)を挟んで前記第1ベアチップ(10)上に積層されていることを特徴とする。
この構成により、2つのベアチップ(10,11)の合わせ面にある電極を、他の素子や配線部材と接続する等のために、引き出すことができる。
また、第3の発明は、
第1の発明の電力変換装置において、
基板(20)上に形成され、複数の前記第1ベアチップ(10)を、直接又はヒートスプレッダ(50)を介して搭載し、搭載した第1ベアチップ(10)のパワーデバイス(130)同士を互いに電気的に並列接続する配線部材(41)を備え、
それぞれの第2ベアチップ(11)には、積層相手のパワーデバイス(130)に電気的に直列接続されるパワーデバイス(140)が1つずつ形成されていることを特徴とする。
この構成では、いわゆるインバータ回路が構成される。すなわち、第1ベアチップ(10)のパワーデバイス(130)同士が並列接続されることでインバータ回路の上アームが構成される。また、上アームを構成するパワーデバイス(130)に、第2ベアチップ(11)のパワーデバイス(140)が直列接続されているので、第2ベアチップ(11)のパワーデバイス(140)で、インバータ回路の下アームが構成される。
また、第4の発明は、
第3の発明の電力変換装置において、
前記第2ベアチップ(11)同士を橋渡しして接続するリードフレーム(80)をさらに備えていることを特徴とする。
この構成では、リードフレーム(80)が、第2ベアチップ(11)のパワーデバイス(140)同士を並列接続する。
また、第5の発明は、
第3の発明の電力変換装置において、さらに、
前記基板(20)上に設けられて、直流電源(110)の負側ノード(N)に繋がる負側パターン配線(40)と、
それぞれの第2ベアチップ(11)を前記負側パターン配線(40)に電気的に接続する複数のボンディングワイヤ(70)と、
を備えていることを特徴とする。
この構成では、直流電源(110)の負側ノード(N)に繋がる負側パターン配線(40)とボンディングワイヤ(70)とによって、第2ベアチップ(11)のパワーデバイス(140)同士が並列接続される。
また、第6の発明は、
第1から第5の発明のうちの何れか1つの電力変換装置において、
前記第2ベアチップ(11)のチップ面積は、前記第1ベアチップ(10)の面積よりも小さいことを特徴とする。
この構成では、2つのベアチップ(10,11)を積層した場合に、第1ベアチップ(10)の上面(第2ベアチップ(11)と対向する側の面)の一部が露出することになる。そして、その露出部分に該第1ベアチップ(10)の電極が位置するようにしておけば、その部分で、該第1ベアチップ(10)に配線を行うことができる。
また、第7の発明は、
第1から第6の発明のうちの何れか1つの電力変換装置において、
前記第1ベアチップ(10)は、窒化ガリウム、炭化ケイ素、及びダイヤモンドのうちの何れかを主材料としていることを特徴とする。
この構成により、第1ベアチップ(10)は、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、シリコンを主材料とした半導体よりも大きくなる。
また、第8の発明は、
第1から第7の発明のうちの何れか1つの電力変換装置において、
前記第2ベアチップ(11)は、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、シリコンよりも大きな半導体を主材料としていることを特徴とする。
この構成では、第2ベアチップ(11)の熱抵抗を、Siベアチップよりも低減させることが可能になる。
また、第9の発明は、
第8の発明の電力変換装置において、
前記第2ベアチップ(11)は、窒化ガリウム、炭化ケイ素、及びダイヤモンドのうちの何れかを主材料としていることを特徴とする。
この構成により、第2ベアチップ(11)は、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、Siベアチップよりも大きくなる。
第1の発明によれば、第1ベアチップ(10)の熱抵抗を、Siベアチップよりも低減させることが可能になるので、第1ベアチップ(10)は、電流によって生じた熱を効果的に放出させることができる。すなわち、この発明では、パワーデバイスを構成したベアチップと他のベアチップとを積層し、該パワーデバイスにおいて所定の放熱(排熱)性能を確保することが可能になる。
このように、所定の放熱性能を確保できると、電流によって生じた熱を効果的に放熱させることができ、例えば、シリコンを主材料とするパワーデバイス(Siベアチップ)を積層した場合よりも、より大きな電流を流すことが可能になる。また、熱によるパワーデバイスの破損も防止できる。
そして、このようにベアチップを積層することで、電力変換装置の小型化、高集積化が実現可能になる。また、積層により、パワーデバイス間の配線長を実質的に短くしてパワーデバイス間のインダクタンスを低減できるので、電力変換装置としての性能向上(例えば高周波ノイズの低減やサージ電圧の低減等)を図ることができる。
また、第2の発明によれば、リードフレーム(60)を2つのベアチップ(10,11)の合わせ面から引き出すことで、両ベアチップ(10,11)の熱を該リードフレーム(60)から放熱させることが可能になる。
また、第3の発明によれば、インバータ回路(電力変換装置)において、パワーデバイス同士を積層することができる。そして、パワーデバイス同士を積層することで、小型化、高集積化が実現可能になるとともに、パワーデバイス間のインダクタンスを低減できるので、電力変換装置としての性能向上(例えば高周波ノイズの低減やサージ電圧の低減等)を図ることが可能になる。
また、第4,5の発明によれば、第1ベアチップ(10)上に積層された第2ベアチップ(11)同士を容易に接続することができる。
また、第6の発明によれば、第1ベアチップ(10)が上面側に電極を有している場合に、その電極に容易に配線することが可能になる。
また、第7の発明によれば、窒化ガリウム、炭化ケイ素、及びダイヤモンドのうちの何れかを主材料として構成された第1ベアチップ(10)によって、上記の各効果を得ることができる。
また、第8の発明によれば、第2ベアチップ(11)の熱抵抗を、Siベアチップよりも低減させることが可能になるので、電流によって生じた熱を効果的に放熱させることが可能になる。
また、第9の発明によれば、窒化ガリウム、炭化ケイ素、及びダイヤモンドのうちの何れかを主材料として構成された第2ベアチップ(11)によって、上記の各効果を得ることができる。
本発明の実施形態に係る電力変換装置の構成を示すブロック図である。 同期整流の基本的な概念を示す図である。 インバータ回路におけるパワーデバイスの実装状態を模式的に示す側面図である。 パワーデバイスの実装状態を模式的に示す斜視図である。 実施形態の変形例1にかかる電力変換装置の構成を模式的に示す斜視図である。 実施形態の変形例2に係る電力変換装置の構成を模式的に示す側面図である。 駆動回路の別の搭載例を示す側面図である。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
《実施形態の概要》
図1は、本発明の実施形態に係る電力変換装置の構成を示すブロック図である。この電力変換装置(1)は、交流電源(2)をコンバータ回路(110)によって整流し、その直流をインバータ回路(120)によって三相交流に変換してモータ(3)に供給するものである。このモータ(3)は、例えば、空気調和機の冷媒回路に設けられる圧縮機を駆動するものである。
なお、本明細書でいう「電力変換装置」とは、本実施形態のようにコンバータ回路(110)とインバータ回路(120)の両方を含んだものの他、例えばインバータ回路のみで構成された装置も含む概念である。
また、ベアチップの「積層」とは、ベアチップ同士が直接接するように重ね合わせるほか、2つのベアチップの間に導体(後述のリードフレームなど)、或いは絶縁物などを挟んで重ね合わせる場合も含む概念である。
《インバータ回路(120)》
インバータ回路(120)は、上アームを構成する3つの上アーム側パワーデバイス(130)、下アームを構成する3つの下アーム側パワーデバイス(140)、及び駆動回路(150)を備えている。なお、駆動回路(150)は、図1では記載を省略してある。
-パワーデバイス-
本実施形態のパワーデバイス(130,140)は、それぞれのドレイン・ソース間において双方向の電流を許容するいわゆる双方向スイッチング素子である。そして、これらのパワーデバイス(130,140)は、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、シリコンよりも大きな半導体により形成されている。この点については、後に詳述する。
具体的に本実施形態のパワーデバイス(130,140)は、ワイドバンドギャップ半導体を用いたユニポーラ素子であり、SiC MOSFET(SiC:Silicon Carbide,炭化ケイ素)である。SiC MOSFETは、SiCを主材料とした半導体素子であり、SiCは、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、前記シリコンよりも大きい。そして、それぞれのパワーデバイス(130,140)は縦型構造で形成されており、1つのパワーデバイス(130,140)は、1つのベアチップとして形成されている。このベアチップの一方の面には、ドレイン(131,141)が形成され、もう一方の面にソース(132,142)とゲート(134,144)がそれぞれ形成されている。
以下では、上アーム側パワーデバイス(130)が形成されたベアチップを第1ベアチップ(10)と呼び、下アーム側パワーデバイス(140)が形成されたベアチップを第2ベアチップ(11)と呼ぶことにする。なお、この例では、後に詳述するように、第2ベアチップ(11)のチップ面積は、第1ベアチップ(10)の面積よりも小さく形成されている。
-駆動回路-
駆動回路(150)は、パワーデバイス(130,140)毎、すなわちベアチップ(10,11)毎に設けられている。それぞれの駆動回路(150)は、対応したパワーデバイス(130,140)のゲート(134,144)に所定の電圧を印加してオンオフを制御するようになっている。この駆動回路(150)もベアチップ(第3ベアチップ(12))として形成されており、その第3ベアチップ(12)内には、複数のトランジスタ等が形成されている。
-インバータ回路(120)の概略動作-
上記インバータ回路(120)では、6個のパワーデバイス(130,140)の逆導通特性を利用し、同期整流を行うようになっている。図2は、同期整流の基本的な概念を示す図である。同期整流とは、図2に示すように、寄生ダイオード(133,143)に逆方向電流が流れる際に、パワーデバイス(130,140)をオンにし、該パワーデバイス(130,140)側に逆方向電流を流す制御方法である。これにより逆方向電流が流れた際の導通損失を低減できる。
《パワーデバイス等の実装》
-概要-
本実施形態では、インバータ回路(120)は、絶縁基板(20)上に形成され、コンバータ回路(110)や駆動回路(150)とともに、所定のパッケージ(図示は省略)に収容されてパワーモジュールを構成している。
図3は、インバータ回路(120)におけるパワーデバイス(130,140)の実装状態を模式的に示す側面図である。図3では、一例として、交流の1つの相(例えばU相)に対応した部分を示している。また、図4は、パワーデバイス(130,140)の実装状態を模式的に示す斜視図である。これらの図に示すように、各パワーデバイス(130,140)は、絶縁基板(20)上に実装され、電力出力端子(30)を介して交流電力を出力する。このインバータ回路(120)は、三相交流を出力するので、三相交流の各相(U,V,W)に対応した3つの電力出力端子(30)が設けられている。
また、本実施形態のインバータ回路(120)では、各パワーデバイス(130,140)や駆動回路(150)等は、絶縁基板(20)上のパターン配線、ワイヤ配線、及びリードフレームによって電気的に接続されている。具体的には、この絶縁基板(20)には、パターン配線として、負側パターン配線(40)、正側パターン配線(41)、及び駆動回路用パターン配線(42)が設けられている。また、このインバータ回路(120)ではワイヤ配線として、グランド側ワイヤ配線(70)及びゲート用ワイヤ配線(71)がそれぞれ複数設けられ、リードフレームとしては、後述するように電力出力端子(30)を兼ねたリードフレーム(60)が設けられている。以下ではこれらの実装について詳述する。
-パターン配線-
この例では、負側パターン配線(40)は、平面形状が長方形をしていて、絶縁基板(20)上に1つ設けられている。この負側パターン配線(40)の一端は、コンバータ回路(110)(すなわち直流電源)の負側ノード(N)に接続されている(図4等では接続部分の図示を省略している)。
また、正側パターン配線(41)は、図4に示すように、平面形状が長方形をしていて、絶縁基板(20)上に1つのみ設けられている。そして、正側パターン配線(41)の一端は、コンバータ回路(110)の正側ノード(P)に接続されている(この接続部分も図4等では図示を省略している)。なお、正側パターン配線(41)は、本発明の配線部材の一例である。
また、駆動回路用パターン配線(42)は、図3に示すように、負側パターン配線(40)と正側パターン配線(41)との間に配置されて、駆動回路(150)が搭載されている。なお、図4では、駆動回路用パターン配線(42)の図示を省略してある。
なお、図3と図4では、配線部材として正側パターン配線(41)を設けているが、この限りではなく、配線部材としてヒートスプレッダ(50)等を用いてもよい。
-ベアチップ(パワーデバイス),リードフレーム-
〈1〉上アーム側パワーデバイス(130)
既述の通り、上アーム側パワーデバイス(130)、すなわち第1ベアチップ(10)は3つ設けられている。それぞれの上アーム側パワーデバイス(130)が、交流の各相(U,V,W)に対応している。これらの上アーム側パワーデバイス(130)は、ヒートスプレッダ(50)を介して正側パターン配線(41)に電気的に接続されている。
具体的には、この例では、3つのヒートスプレッダ(50)が正側パターン配線(41)上に設置され、例えば半田付けなどにより、正側パターン配線(41)とそれぞれ電気的に接続されている。そして、各ヒートスプレッダ(50)には、第1ベアチップ(10)が1つずつ搭載されている。より詳しくは、それぞれの第1ベアチップ(10)は、上アーム側パワーデバイス(130)のドレイン(131)側の面をヒートスプレッダ(50)側にして搭載され、該ドレイン(131)側の面がヒートスプレッダ(50)に半田付けされている。これにより、上アーム側パワーデバイス(130)のドレイン(131)とヒートスプレッダ(50)とが電気的に接続される。すなわち、正側パターン配線(41)に搭載されたパワーデバイス(130)同士が電気的に並列接続されることになる。
なお、図4ではヒートスプレッダと正側パターン配線(41)をそれぞれ設けているが、ヒートスプレッダを介さずに正側パターン配線(41)に第1ベアチップ(10)を搭載してもよい。また、第1ベアチップ(10)ごとにヒートスプレッダ(50)を設けているが、ひとつのヒートスプレッダ(50)上に複数個の第1ベアチップ(10)を搭載してもよい。ひとつのヒートスプレッダ(50)上に全ての第1ベアチップ(10)を搭載すれば、ヒートスプレッダ(50)を配線部材として用いることができるので、正側パターン配線(41)を省いてもよい。
〈2〉リードフレーム
リードフレーム(60)は、図3に示すように、側面形状が概ねクランク状に形成された導電性の部材であり、第1ベアチップ(10)毎に設けられている。それぞれのリードフレーム(60)は、その一端が、対応した第1ベアチップ(10)の上面(ヒートスプレッダ(50)とは反対側の面)にある、上アーム側パワーデバイス(130)のソース(132)に半田付けされている。この場合、リードフレーム(60)は、第1ベアチップ(10)の上面に形成されているゲート(134)とは電気的に繋がらないように、ゲート(134)の部分を避けて取り付けられている(図3を参照)。
また、リードフレーム(60)は、図3や図4に示すように、他の一端が絶縁基板(20)上のパターン配線に半田付けされており、その部分が電力出力端子(30)として機能するようになっている。なお、それぞれの電力出力端子(30)は、ボンディングワイヤなどで、前記パッケージに設けられた端子等と電気的に接続されている。
〈3〉下アーム側パワーデバイス(140)
下アーム側パワーデバイス(140)、すなわち第2ベアチップ(11)は、第1ベアチップ(10)上に積層されている。具体的には、1つの第1ベアチップ(10)に対し、1つの第2ベアチップ(11)が、リードフレーム(60)を挟んで、該第1ベアチップ(10)上に積層されている。より詳しくは、このインバータ回路(120)では、下アーム側パワーデバイス(140)のドレイン(141)側の面がリードフレーム(60)側となるように、第2ベアチップ(11)をリードフレーム(60)に搭載し、該リードフレーム(60)に半田付けしてある。すなわち、下アーム側パワーデバイス(140)のドレイン(141)は、上アーム側パワーデバイス(130)のソース(132)と電気的に直列接続されることになる。なお、第2ベアチップ(11)の上面側には、下アーム側パワーデバイス(140)のソース(142)がある。
-ワイヤ配線-
グランド側ワイヤ配線(70)は、第2ベアチップ(11)毎に設けられている。そして、それぞれのグランド側ワイヤ配線(70)は、第2ベアチップ(11)の上面側にあるソース(142)と、負側パターン配線(40)とを電気的に接続している。
また、ゲート用ワイヤ配線(71)は、それぞれのパワーデバイス(130,140)に対応して設けられ、対応したパワーデバイス(130,140)と所定の駆動回路(150)とを接続している。図3では、上アーム側パワーデバイス(130)と駆動回路(150)とのゲート用ワイヤ配線(71)による接続状態を示している。この図3に示すように、本実施形態では、第2ベアチップ(11)のチップ面積が第1ベアチップ(10)の面積よりも小さく形成されており、第1ベアチップ(10)に第2ベアチップ(11)を積層した状態で、上アーム側パワーデバイス(130)のゲート(134)が、第1ベアチップ(10)上面の露出部分に位置するようになっている。ゲート用ワイヤ配線(71)は、このゲート(134)と、駆動回路(150)の所定のノードとを電気的に接続している。なお、図示は省略しているが、下アーム側パワーデバイス(140)のゲート(144)は、第2ベアチップ(11)の上面に露出しており、ゲート用ワイヤ配線(71)は、このゲート(144)も駆動回路(150)と接続している。
《パワーデバイスの選定条件》
一般的に半導体素子は、その熱抵抗が小さいほど発生した熱を放熱させやすく、この熱抵抗は、半導体素子を構成する材料の熱伝導率(λ)に反比例する。そのため、例えば、熱伝導率(λ)の値が、シリコンよりも大きな半導体で半導体素子を形成すれば熱抵抗を小さくできて、シリコンを主材料とする半導体素子よりも放熱性が向上するとも考えられる。
しかしながら、このように熱伝導率(λ)が大きな半導体材料で半導体素子を形成したとしても、例えば使用電圧(耐圧)等の要件から半導体素子を形成するベアチップの厚さが大きくなって、結果的に熱抵抗が大きくなる可能性もある。つまり、半導体素子の使用条件等によっては、十分に熱抵抗を下げる設計ができるとは限らないのである。したがって、単に熱伝導率(λ)が大きな半導体材料を選択して半導体素子を形成するだけでは、半導体素子の放熱性向上を十分に図れない場合がある。
一方、縦型構造の半導体素子の耐圧は、一般的には絶縁破壊電界(Eb)と空乏層幅との積に比例する。すなわち、絶縁破壊電界(Eb)の値が十分大きければ、空乏層幅を小さくできる。つまり、絶縁破壊電界(Eb)の値が大きければ大きいほど、同耐圧の半導体素子と比べ、半導体素子を形成するベアチップの厚みを薄くすることができるのである。そして、半導体素子の熱抵抗はベアチップの厚みに比例するので、ベアチップを薄くできれば熱抵抗を小さくすることが可能になる。すなわち、縦型構造の半導体素子の熱抵抗は、実質的には、絶縁破壊電界(Eb)に反比例すると考えてよい。
しかしながら、例えば、絶縁破壊電界(Eb)の値がシリコンより大きな半導体を選択しても、その材料の熱伝導率(λ)が小さいと、やはり熱抵抗を十分に下げることができるとは限らない。すなわち、単に絶縁破壊電界(Eb)が大きな半導体材料を選択して半導体素子を形成するだけでは、半導体素子の放熱性向上を十分に図れない場合がある。
《本実施形態における効果》
上記の点を見出した本願発明者は、絶縁破壊電界(Eb)×熱伝導率(λ)という新たな指標を導入し、その指標がシリコンよりも大きな半導体で、上アーム側及び下アーム側パワーデバイス(130,140)を形成した。
このようにすることで、本実施形態の電力変換装置では、熱伝導率(λ)の値が小さくても絶縁破壊電界(Eb)の値が所定以上の材料が第1ベアチップ(10)に採用されることになるので、該第1ベアチップ(10)を十分に薄くすることができる。それゆえ、Siベアチップよりも熱抵抗を小さくすることが可能になる。逆に絶縁破壊電界(Eb)の値が小さくても熱伝導率(λ)の値が所定以上の材料が第1ベアチップ(10)に採用されることになる。そのため、例えば耐圧を確保するために第1ベアチップ(10)を厚くしても、やはり、Siベアチップよりも熱抵抗を小さくすることが可能になる。
したがって、本実施形態によれば、Siベアチップと比べて、熱抵抗を低減させたパワーデバイス(ベアチップ)を構成することが可能になる。すなわち、本実施形態では、上アーム側パワーデバイス(130)を構成した第1ベアチップ(10)と第2ベアチップ(11)とを積層し、該上アーム側パワーデバイス(130)において所定の放熱(排熱)性能を確保することが可能になる。
これにより、本実施形態の第1ベアチップ(10)は、電流によって生じた熱を効果的に放熱させることができ、その結果、Siベアチップよりもより大きな電流を流すことが可能になる。また、熱によるパワーデバイス(130,140)等の破損も防止できる。
そして、このようにベアチップ(10,11)同士を積層することで、小型化、高集積化が実現可能になるとともに、パワーデバイス(130,140)間のインダクタンスを低減できるので、電力変換装置としての性能向上(例えば高周波ノイズの低減やサージ電圧の低減等)を図ることができる。
また、本実施形態では、積層した2つのベアチップ(10,11)(パワーデバイス)の間にリードフレーム(60)を挟んで、そのリードフレーム(60)を電力出力端子(30)として両ベアチップ(10,11)の合わせ面から引き出している。そのため、本実施形態では両ベアチップ(10,11)の熱をリードフレーム(60)から放熱させることが可能になる。
また、第2ベアチップ(11)として下アーム側パワーデバイス(140)を積層した場合、第1ベアチップ(10)の熱抵抗が低いため、下アーム側パワーデバイス(140)のヒートスプレッダが不要となり、部品点数や工数の削減およびコストダウンが可能となる。
《本実施形態の変形例1》
図5は、実施形態の変形例1にかかる電力変換装置の構成を模式的に示す斜視図である。この例では、上記実施形態のようにグランド側ワイヤ配線(70)と負側パターン配線(40)を用いて下アーム側パワーデバイス(140)同士を並列接続する代わりに、リードフレーム(80)を用いて、各下アーム側パワーデバイス(140)のソース(142)同士を並列接続している。このリードフレーム(80)は、例えばボンディングワイヤ(図示は省略)により、コンバータ回路(110)の負側ノード(N)に接続されている。
このようにすることで、負側パターン配線(40)が不要になり、さらなる小型化、高集積化を図ることができる。
《本実施形態の変形例2》
第1ベアチップ(10)上に積層する素子は、パワーデバイスに限らない。例えば、図6は、実施形態の変形例2に係る電力変換装置の構成を模式的に示す側面図である。この例では、第1ベアチップ(10)の上に、第2ベアチップ(11)として駆動回路(150)を積層している。
図6の例では、駆動回路(150)が第1ベアチップ(10)に直接接するように積層されており、この接触部分で駆動回路(150)の所定のノード(151)と、上アーム側パワーデバイス(130)のソース(132)とが電気的に接続されている。また、この例では、駆動回路(150)の上面側(第1ベアチップ(10)とは反対側の面)にはゲート用ワイヤ配線(71)が接続されており、このゲート用ワイヤ配線(71)は、上アーム側パワーデバイス(130)のゲート(134)に接続されている。
また、図7は、駆動回路(150)の別の搭載例を示す側面図である。図7の例では、絶縁部材(81)を挟んで、第1ベアチップ(10)と駆動回路(150)とを積層している。この例では、上アーム側パワーデバイス(130)のソース(132)と駆動回路(150)のノード(151)とは、ソース用ワイヤ配線(82)によって接続されている。
なお、これらの搭載例は、駆動回路(150)以外の回路(素子)が形成されたベアチップにも応用できる。例えば、第2ベアチップ(11)にパワーデバイス(例えば下アーム側パワーデバイス(140))が形成されている場合にも適用できる。
《その他の実施形態》
〈1〉なお、上記のパワーデバイス(130,140)には、SiCを主材料とした半導体の他にも、窒化ガリウム(GaN)、あるいはダイヤモンド(C)等を主材料とした半導体で形成されたものを用いることが可能である。これらの材料も、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、シリコンよりも大きな半導体である。
〈2〉また、第1ベアチップ(10)のみを、絶縁破壊電界(Eb)×熱伝導率(λ)の値がシリコンよりも大きな半導体で構成し、第2ベアチップ(11)は、この指標を満たさない材料(例えばシリコン)で構成することも可能である。これは、第2ベアチップ(11)はその上面が開放されていて、放熱の点では第1ベアチップ(10)よりも有利だからである。例えば、上記変形例2の例のように、駆動回路(150)のような発熱量が比較的小さい回路が第2ベアチップ(11)に形成されている場合などには、第2ベアチップ(11)をSiベアチップで構成できる可能性が大きい。
〈3〉また、第1ベアチップ(10)には、複数の第2ベアチップ(11)を搭載してもよい。
〈4〉また、上記の実施形態や変形例は、インバータ回路以外の電力変換装置、例えばマトリクスコンバータやチョッパなどにも応用することが可能である。
〈5〉また、上アーム側パワーデバイス(130)のゲート(134)は、必ずしも、ワイヤ配線が接続できるように露出していなくてもよい。例えば、第1ベアチップ(10)と第2ベアチップ(11)が同じ大きさで、上アーム側パワーデバイス(130)のゲート(134)が第2ベアチップ(11)の下側に隠れるような場合には、このゲート(134)への接続は、前記リードフレーム(60)とは別のリードフレームを、第1ベアチップ(10)と第2ベアチップ(11)の間に設けてゲート(134)との接続を行うとよい。
〈6〉また、上記の電力変換装置(1)では、交流電源(2)を単相交流としているが、三相交流電源を用いてもよい。
本発明は、直流電力又は交流電力から所望の直流電力又は交流電力への変換を行う電力変換装置として有用である。
1 電力変換装置
10 第1ベアチップ
11 第2ベアチップ
20 絶縁基板(基板)
40 負側パターン配線
41 正側パターン配線(配線部材)
50 ヒートスプレッダ
60 リードフレーム
70 グランド側ワイヤ配線(ボンディングワイヤ)
80 リードフレーム
110 コンバータ回路(直流電源)
130 上アーム側パワーデバイス(パワーデバイス)
140 下アーム側パワーデバイス(パワーデバイス)

Claims (9)

  1. 縦型構造で形成された1つのパワーデバイス(130)を有した第1ベアチップ(10)と、
    少なくとも1つの素子が形成された1つ又は複数の第2ベアチップ(11)と、
    を備え、
    前記第2ベアチップ(11)は、前記第1ベアチップ(10)上に積層され、
    前記第1ベアチップ(10)は、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、シリコンよりも大きな半導体を主材料としていることを特徴とする電力変換装置。
  2. 請求項1の電力変換装置において、
    それぞれの第2ベアチップ(11)は、リードフレーム(60)を挟んで前記第1ベアチップ(10)上に積層されていることを特徴とする電力変換装置。
  3. 請求項1の電力変換装置において、
    基板(20)上に形成され、複数の前記第1ベアチップ(10)を、直接又はヒートスプレッダ(50)を介して搭載し、搭載した第1ベアチップ(10)のパワーデバイス(130)同士を互いに電気的に並列接続する配線部材(41)を備え、
    それぞれの第2ベアチップ(11)には、積層相手のパワーデバイス(130)に電気的に直列接続されるパワーデバイス(140)が1つずつ形成されていることを特徴とする電力変換装置。
  4. 請求項3の電力変換装置において、
    前記第2ベアチップ(11)同士を橋渡しして接続するリードフレーム(80)をさらに備えていることを特徴とする電力変換装置。
  5. 請求項3の電力変換装置において、さらに、
    前記基板(20)上に設けられて、直流電源(110)の負側ノード(N)に繋がる負側パターン配線(40)と、
    それぞれの第2ベアチップ(11)を前記負側パターン配線(40)に電気的に接続する複数のボンディングワイヤ(70)と、
    を備えていることを特徴とする電力変換装置。
  6. 請求項1から請求項5のうちの何れか1つの電力変換装置において、
    前記第2ベアチップ(11)のチップ面積は、前記第1ベアチップ(10)の面積よりも小さいことを特徴とする電力変換装置。
  7. 請求項1から請求項6のうちの何れか1つの電力変換装置において、
    前記第1ベアチップ(10)は、窒化ガリウム、炭化ケイ素、及びダイヤモンドのうちの何れかを主材料としていることを特徴とする電力変換装置。
  8. 請求項1から請求項7のうちの何れか1つの電力変換装置において、
    前記第2ベアチップ(11)は、絶縁破壊電界(Eb)×熱伝導率(λ)の値が、シリコンよりも大きな半導体を主材料としていることを特徴とする電力変換装置。
  9. 請求項8の電力変換装置において、
    前記第2ベアチップ(11)は、窒化ガリウム、炭化ケイ素、及びダイヤモンドのうちの何れかを主材料としていることを特徴とする電力変換装置。
JP2009178957A 2009-07-31 2009-07-31 電力変換装置 Pending JP2011036017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009178957A JP2011036017A (ja) 2009-07-31 2009-07-31 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009178957A JP2011036017A (ja) 2009-07-31 2009-07-31 電力変換装置

Publications (1)

Publication Number Publication Date
JP2011036017A true JP2011036017A (ja) 2011-02-17

Family

ID=43764528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009178957A Pending JP2011036017A (ja) 2009-07-31 2009-07-31 電力変換装置

Country Status (1)

Country Link
JP (1) JP2011036017A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012249470A (ja) * 2011-05-30 2012-12-13 Mitsubishi Electric Corp ファン駆動用電動機
JP2013055278A (ja) * 2011-09-06 2013-03-21 Mitsubishi Electric Corp 電力用半導体スイッチおよび電力変換装置
JP2015509665A (ja) * 2012-02-24 2015-03-30 トランスフォーム インコーポレーテッド 半導体パワーモジュール及びデバイス
JPWO2017126086A1 (ja) * 2016-01-21 2018-05-10 三菱電機株式会社 電力変換装置
JP2020174151A (ja) * 2019-04-12 2020-10-22 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002095268A (ja) * 2000-09-19 2002-03-29 Hitachi Ltd 電力変換装置
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP2009141150A (ja) * 2007-12-06 2009-06-25 Denso Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002095268A (ja) * 2000-09-19 2002-03-29 Hitachi Ltd 電力変換装置
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP2009141150A (ja) * 2007-12-06 2009-06-25 Denso Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012249470A (ja) * 2011-05-30 2012-12-13 Mitsubishi Electric Corp ファン駆動用電動機
JP2013055278A (ja) * 2011-09-06 2013-03-21 Mitsubishi Electric Corp 電力用半導体スイッチおよび電力変換装置
JP2015509665A (ja) * 2012-02-24 2015-03-30 トランスフォーム インコーポレーテッド 半導体パワーモジュール及びデバイス
US9741702B2 (en) 2012-02-24 2017-08-22 Transphorm Inc. Semiconductor power modules and devices
JPWO2017126086A1 (ja) * 2016-01-21 2018-05-10 三菱電機株式会社 電力変換装置
US10432106B2 (en) 2016-01-21 2019-10-01 Mitsubishi Electric Corporation Power conversion device
JP2020174151A (ja) * 2019-04-12 2020-10-22 三菱電機株式会社 半導体装置
JP7076398B2 (ja) 2019-04-12 2022-05-27 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US10638633B2 (en) Power module, power converter and manufacturing method of power module
CN103782380B (zh) 半导体模块
JP5259016B2 (ja) パワー半導体モジュール
JP4988784B2 (ja) パワー半導体装置
JP2022079670A (ja) 半導体パワーモジュール
WO2013172291A1 (ja) パワーモジュール半導体装置
JP5813781B2 (ja) 半導体装置および電子機器
JP2011029262A (ja) 電力変換装置
JP2012175070A (ja) 半導体パッケージ
WO2013018811A1 (ja) パワー半導体モジュール
JP2009105389A (ja) パワーモジュール
JP2010283053A (ja) 半導体装置及びその製造方法
JP2014183078A (ja) 半導体装置
JP2021141222A (ja) 半導体モジュール
JP2011036017A (ja) 電力変換装置
JP2007157835A (ja) 実装基板
JP5581724B2 (ja) 電力変換装置
JP2011036015A (ja) 電力変換装置
JP2010010434A (ja) 半導体装置および半導体モジュール
US10855196B2 (en) Semiconductor device
JP2010129768A (ja) 半導体装置
JP6690252B2 (ja) 半導体装置
JP2011229262A (ja) 電力変換装置
JP7142784B2 (ja) 電気回路装置
JP3226512U (ja) 放熱機能付きパワー制御器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120327

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401