JP4409380B2 - 電子回路装置 - Google Patents

電子回路装置 Download PDF

Info

Publication number
JP4409380B2
JP4409380B2 JP2004214093A JP2004214093A JP4409380B2 JP 4409380 B2 JP4409380 B2 JP 4409380B2 JP 2004214093 A JP2004214093 A JP 2004214093A JP 2004214093 A JP2004214093 A JP 2004214093A JP 4409380 B2 JP4409380 B2 JP 4409380B2
Authority
JP
Japan
Prior art keywords
bus bar
electronic circuit
circuit device
minus
plus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004214093A
Other languages
English (en)
Other versions
JP2006040926A (ja
JP2006040926A5 (ja
Inventor
圭輔 漆原
敦史 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2004214093A priority Critical patent/JP4409380B2/ja
Publication of JP2006040926A publication Critical patent/JP2006040926A/ja
Publication of JP2006040926A5 publication Critical patent/JP2006040926A5/ja
Application granted granted Critical
Publication of JP4409380B2 publication Critical patent/JP4409380B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、インバータ制御装置に用いる電子回路装置に関するものである。
従来、図18に示すように、プラスバスバー132とマイナスバスバー133との間に平滑コンデンサ131を設けるとともに、IGBT等のトランジスタ122や転流ダイオード123を組み合わせてなるスイッチング回路121を設けて、三相の出力バスバー134(134U、134V、134W)に接続する構成のものが知られている。
図19は従来におけるスイッチング回路を構成する電子回路装置の要部断面図である。同図に示すように、従来においては、三相の出力バスバー134の両側にダイオード123やトランジスタ122を配置し、その両側にプラスバスバー132またはマイナスバスバー133を配置した構成の電子回路装置121a、121bが提案されている。なお、プラスバスバー132とマイナスバスバー133との間には平滑コンデンサ131が介装されている。
具体的には、電子回路装置121aは、図19(a)に示すように、トランジスタ122のエミッタ126と、ダイオード123のアノード127とを出力バスバー134に接続している。また、トランジスタ122のコレクタ125と、ダイオード123のカソード128とをプラスバスバー132に接続している。
一方、電子回路装置121bは、図19(b)に示すように、トランジスタ122のコレクタ125と、ダイオード123のカソード128とを出力バスバー134に接続している。また、トランジスタ122のエミッタ126と、ダイオード123のアノード127とをマイナスバスバー133に接続している。また、トランジスタ122のゲート124は図示しない制御回路に接続している。
このように構成すると、ワイヤボンディングを必要とすることなくトランジスタ122とダイオード123とを並列接続することで、電子回路装置121a、121bの小型化や素子(トランジスタ122、ダイオード123等)の放熱性の向上を図っている。
この種の技術が、例えば特許文献1に提案されている。
特開2001−394883号公報
しかしながら、従来の技術においては、電子回路装置を、プラスバスバーに接続されるものとマイナスバスバーに接続されるものとを別体で製作する必要がある。従って、通常の3相インバータに適用する場合には、電子回路装置が6つ必要となり、作業負担が大きくなるとともに小型化の障害となってしまう。加えて、マイナスバスバーとプラスバスバーの厚さが異なる場合には、各電子回路装置の大きさが異なってしまい、レイアウト性の点で不具合が生じてしまう。
従って、本発明は、プラスバスバーまたはマイナスバスバーに接続されるそれぞれの素子をユニット化して、小型化することができるとともに、レイアウト性やハンドリング性を向上することができる電子回路装置を提供することを目的とする。
請求項1に係る発明は、インバータ制御装置に用いる電子回路装置(例えば、実施の形態における電子回路装置1)において、出力バスバー(例えば、実施の形態における出力バスバー15)と、該出力バスバーに少なくとも一部が対向するようにそれぞれ配置されるプラスバスバー(例えば、実施の形態におけるプラスバスバー13)およびマイナスバスバー(例えば、実施の形態におけるマイナスバスバー14)と、前記出力バスバーと前記プラスバスバーとの間、および、前記マイナスバスバーと前記出力バスバーとの間にそれぞれ介装されるトランジスタとダイオードとからなるスイッチング素子(例えば、実施の形態におけるIGBT3、転流ダイオード4)とでユニットを構成し、前記ユニット内の前記プラスバスバーと前記マイナスバスバーとの間には、両者を接続するコンデンサと仕切り部材と温度調整流体を流通可能な流通部(例えば、実施の形態における流通部72)とが設けられ、該流通部は、前記プラスバスバー、前記マイナスバスバー、前記コンデンサ、および、前記仕切り部材により構成されていることを特徴とする。
この発明によれば、前記プラスバスバーおよびマイナスバスバーを、前記出力バスバーに対向するように配置して、それぞれの素子を介装する構成であるので、プラスバスバーまたはマイナスバスバーに接続されるそれぞれの素子をユニット化することができる。このように、前記出力バスバーの両側にプラスバスバーおよびマイナスバスバーを配置して素子を介装しているので、積層方向に対する面積を維持しつつプラスバスバーおよびマイナスバスバーに接続される素子を設けることができる。従って、電子回路装置を小型化することができ、レイアウト性を向上することができる。
また、プラスバスバーとマイナスバスバーの厚さが異なる場合であっても、各電子回路装置のサイズを略一定に保持することができるので、この点でもレイアウト性を向上することができる。さらに、プラスバスバーおよびマイナスバスバーに接続されるそれぞれの素子を一括して製作することができるので、ハンドリング性を向上することができる。加えて、ワイヤボンディングを行う必要がなくなるため、ワイヤボンディングを行う際の接触箇所の不良等を気にする必要がなく、信頼性を向上できるとともに、部品点数やコストを低減することができる。
また、プラスバスバーおよびマイナスバスバーに接続されるそれぞれの素子を同一ユニット内に収容することができるので、それぞれの素子同士の温度ムラを低減することができ、これにより、温度特性によるバラツキを防止することができる。
さらに、前記素子を構成する前記トランジスタまたは前記ダイオードにより多相インバータに用いられるスイッチング回路を容易に構成することができるとともに、プラスバスバーに接続されるものと前記マイナスバスバーに接続されるものとをユニット化できるので、多相インバータに好適に用いることができる電子回路装置を小型化でき、レイアウト性やハンドリング性を向上することができる。
そして、前記プラスバスバーと前記マイナスバスバーとに接続されるコンデンサもユニットに組み込むことができるため、小型化やレイアウト性、ハンドリングを向上することができる。また、同一ユニット内にコンデンサを組み込むことができるので、前記素子に近接するように前記コンデンサを配置することができるため、前記コンデンサと前記素子間の配線インダクタンスを低減できるとともに、サージ電圧低減が可能となり、素子の電圧に対する耐久性を高めることができる。従って、素子の長寿命化を図ることができる。
また、前記流通部に温度調整流体を流通させることにより、前記素子や前記コンデンサの温度を調整することができるので、温度調整に複雑な構成を用いる必要がなくなり、ハンドリング性を向上することができる。
請求項に係る発明は、請求項1に記載のものであって、前記コンデンサは、前記プラスバスバーと前記マイナスバスバーとの間に介装される誘電体(例えば、実施の形態における誘電体111)であることを特徴とする。
この発明によれば、前記誘電体を前記コンデンサとして機能させることで、コンデンサ自体を介装する場合よりもサージ電圧をさらに低減することができるとともに、コストの低減を図ることができる。
請求項に係る発明は、請求項1または請求項2に記載のものであって、前記コンデンサ(例えば、実施の形態におけるコンデンサ11、21)は、前記素子の両側にそれぞれ配置されることを特徴とする。
この発明によれば、それぞれのコンデンサを前記素子に近接するように配設することで、素子とコンデンサとの間のインピーダンスをさらに低減することができ、サージ電圧を低減することができる。
請求項1に係る発明によれば、電子回路装置を小型化することができ、レイアウト性を向上することができる。
また、多相インバータに好適に用いることができる電子回路装置を小型化でき、レイアウト性やハンドリング性を向上することができる。
さらに、前記コンデンサと前記素子間の配線インダクタンスを低減できるとともに、サージ電圧低減が可能となり、素子の電圧に対する耐久性を高めることができる。従って、素子の長寿命化を図ることができる。
また、温度調整に複雑な構成を用いる必要がなくなり、ハンドリング性を向上することができる。
請求項に係る発明によれば、コンデンサ自体を介装する場合よりもサージ電圧をさらに低減することができるとともに、コストの低減を図ることができる。
請求項3に係る発明によれば、素子とコンデンサとの間のインピーダンスをさらに低減することができ、サージ電圧を低減することができる。
以下、この発明の実施の形態における電子回路装置を図面と共に説明する。図1は本発明の第1の実施の形態における電子回路装置の要部断面図である。図2は図1に示す電子回路装置の回路図である。これらの図に示すように、電子回路装置1は、プラスバスバー13とマイナスバスバー14とにそれぞれ接続されるスイッチング素子2(2a、2b)を備えている。各スイッチング素子2は、IGBT3と転流ダイオード(Free Wheeling Diode)4とを備え、IGBT3のコレクタ6をダイオード4のカソード9に、IGBT3のエミッタ7をダイオード4のアノード8にそれぞれ接続した構成となっている。
スイッチング素子2aは、IGBT3のコレクタ6と、ダイオード4のカソード9とをプラスバスバー13に接続している。
一方、スイッチング素子2bは、IGBT3のエミッタ7と、ダイオード4のアノード8とをマイナスバスバー14に接続している。
そして、スイッチング素子2a、2b同士は、出力バスバー15(15U、15V、15W)を介して互いに接続される。具体的には、スイッチング素子2aは、IGBT3のエミッタ7と、ダイオード4のアノード8とを出力バスバー15に接続している。また、スイッチング素子2bは、IGBT3のコレクタ6と、ダイオード4のカソード9とを出力バスバー15に接続している。
なお、IGBT3のゲートには、駆動指令回路(図示せず)が接続され、駆動指令回路からの駆動信号及び制御信号により、各IGBT3のON・OFF制御がなされる。
プラスバスバー13、マイナスバスバー14は、電源(図示せず)のプラス端子、マイナス端子にそれぞれ接続されている。一方、出力バスバー15(15U、15V、15W)は、モータのU相、V相、W相を構成するコイル(図示せず)にそれぞれ接続されている。
また、プラスバスバー13と、マイナスバスバー14との間には、電源電圧を安定させるための平滑コンデンサ11が配設されている。
本実施の形態における電子回路装置1は、図1に示すように、出力バスバー15に対向するように、プラスバスバー13およびマイナスバスバー14をそれぞれ配置している。そして、前記出力バスバー15と前記プラスバスバー13との間、および、前記マイナスバスバー14と前記出力バスバー15との間には、スイッチング素子2a、2bを構成するIGBT3や転流ダイオード4がそれぞれ介装されている。さらに、その両外側には、絶縁基板16、17が設けられている。
このように、前記プラスバスバー13およびマイナスバスバー14を、前記出力バスバー15に対向するように配置して、それぞれのスイッチング素子2a、2bを介装する構成であるので、プラスバスバー13またはマイナスバスバー14に接続されるそれぞれのスイッチング素子2a、2bをユニット化することができる。その結果、前記出力バスバー15の両側にプラスバスバー13およびマイナスバスバー14を配置してスイッチング素子2a、2bを介装しているので、積層方向に対する面積を維持しつつ(出力バスバー15の積層方向の面積を増大させることなく)、それぞれのスイッチング素子2a、2bを設けることができる。従って、電子回路装置1を小型化することができ、レイアウト性を向上することができる。
また、プラスバスバー13とマイナスバスバー14の厚さが異なる場合であっても、各電子回路装置1のサイズを略一定に保持することができるので、この点でもレイアウト性を向上することができる。さらに、プラスバスバー13およびマイナスバスバー14に接続されるそれぞれのスイッチング素子2a、2bを一括して製作することができるので、ハンドリング性を向上することができる。加えて、ワイヤボンディングを行う必要がなくなるため、ワイヤボンディングを行う際の接触箇所の不良等を気にする必要がなく、信頼性を向上できるとともに、部品点数やコストを低減することができる。
また、プラスバスバー13およびマイナスバスバー14に接続されるそれぞれのスイッチング素子2a、2bを同一ユニット内に収容することができるので、それぞれのスイッチング素子2a、2b同士の温度ムラを低減することができ、これにより、それぞれのスイッチング素子2a、2bの温度特性によるバラツキを防止することができる。
また、本実施の形態における電子回路装置1は、前記プラスバスバー13と前記マイナスバスバー14とに接続される平滑コンデンサ11もユニットに組み込むことができるため、小型化やレイアウト性、ハンドリングを向上することができる。また、スイッチング素子2a、2bに近接するように前記コンデンサ11を配置することができるため、前記コンデンサ11と前記素子2a、2b間の配線インダクタンスを低減できる。加えて、サージ電圧低減が可能となり、素子の電圧に対する耐久性を高めることができる。従って、素子2a、2bの長寿命化を図ることができる。
以下、本発明の他の実施の形態について説明する。以下の実施の形態において、前述の実施の形態と同様の構成部材については、同一の番号を付してその説明を適宜省略する。
図3は本発明の第2の実施の形態における電子回路装置の要部断面図である。図4は図3に示す電子回路装置の回路図である。これらの図に示す電子回路装置20は、プラスバスバー13とマイナスバスバー14との間であって、スイッチング素子2a、2bの両側に平滑コンデンサ11、21をそれぞれ配置している。この点が上述の実施の形態と異なっている。
このようにすると、それぞれのコンデンサ11、21を前記スイッチング素子2a、2bに近接するように配設することができる。よって、スイッチング素子2a、2bとコンデンサ11との間のインピーダンスを前述の実施の形態よりもさらに低減することができるため、サージ電圧をさらに低減することができる。
図5は本発明の第3の実施の形態における電子回路装置の要部断面図である。この図に示す電子回路装置30は、前記プラスバスバー13と前記マイナスバスバー14との間であって、平滑コンデンサ11の外側に、仕切り部材31が配設されている。そして、仕切り部材31と平滑コンデンサ11との間には、エア等の温度調整流体を流通可能な流通部32が形成されている。これらの点が上述の実施の形態と異なっている。
このようにすると、前記流通部32に温度調整流体を流通させることにより、前記スイッチング素子2a、2bや前記コンデンサ11の温度を調整することができるので、温度調整に複雑な構成を用いる必要がなくなり、ハンドリング性を向上することができる。
図6は本発明の第4の実施の形態における電子回路装置の要部断面図である。図7は図6に示す電子回路装置の回路図である。これらの図に示す電子回路装置20は、出力バスバー15U、15V、15Wの表面側にそれぞれ接続されたスイッチング素子2a、2a、2aをシート状に形成したプラスバスバー41で覆うとともに、出力バスバー15U、15V、15Wの裏面側にそれぞれ接続されたスイッチング素子2b、2b、2bをシート状に形成したマイナスバスバー42で覆う構成を有している。さらに、その両外側に、シート状に形成した絶縁基板43、44が設けられている。これらの点が上述の実施の形態と異なっている。
このように、三相インバータ10を構成する各スイッチング素子2を1ユニットで構成することができるので、さらなる小型化を図ることができ、レイアウト性やハンドリング性を向上することができる。また、それぞれのプラスバスバー41、マイナスバスバー42をシート状に形成することで、上下からの圧接化が可能となる。これにより、はんだを用いずに各スイッチング素子2同士の接続を行うことができるので、信頼性を向上できるとともにコストを低減することができる。
図8は本発明の第5の実施の形態における電子回路装置の要部断面図である。図9は図8に示す電子回路装置の回路図である。これらの図に示す電子回路装置50は、素子として、MOSFET(絶縁ゲート電界効果トランジスタ)51(51a、51b)を用いている。そして、MOSFET51aのソース53は出力バスバー15に接続され、ドレイン54はプラスバスバー13に接続される。一方、MOSFET51bのドレイン54は出力バスバー15に接続され、ソース53はマイナスバスバー14に接続される。また、MOSFET51(51a、51b)のゲート52は、駆動指令回路(図示せず)に接続されている。これらの点が上述の実施の形態と異なっている。
このようにすると、MOSFET51に寄生する寄生ダイオード(図示せず)を転流ダイオードとして機能させることができるので、転流ダイオードを設ける必要がなくなり、部品点数を低減することができる。
図10は本発明の第6の実施の形態における電子回路装置の要部断面図である。図11は図10に示す電子回路装置の回路図である。これらの図に示す電子回路装置60は、プラスバスバー13とマイナスバスバー14との間であって、MOSFET51a、51bの両側に平滑コンデンサ11、61をそれぞれ配置している。この点が上述の実施の形態と異なっている。
このようにすると、それぞれのコンデンサ11、61を前記MOSFET51a、51bに近接するように配設することができる。よって、MOSFET51a、51bとコンデンサ11、61との間のインピーダンスを前述の実施の形態よりもさらに低減することができるため、サージ電圧をさらに低減することができる。
図12は本発明の第7の実施の形態における電子回路装置の要部断面図である。この図に示す電子回路装置70は、前記プラスバスバー13と前記マイナスバスバー14との間であって、平滑コンデンサ11の外側に、仕切り部材71が配設されている。そして、仕切り部材71と平滑コンデンサ11との間には、エア等の温度調整流体を流通可能な流通部72が形成されている。これらの点が上述の実施の形態と異なっている。
このようにすると、前記流通部72に温度調整流体を流通させることにより、前記MOSFET51a、51bや前記コンデンサ11の温度を調整することができるので、温度調整に複雑な構成を用いる必要がなくなり、ハンドリング性を向上することができる。
図13は本発明の第8の実施の形態における電子回路装置の要部断面図である。図14は図13に示す電子回路装置の回路図である。これらの図に示す電子回路装置80は、出力バスバー15U、15V、15Wの表面側にそれぞれ接続されたMOSFET51a、51a、51aをシート状に形成したプラスバスバー81で覆うとともに、出力バスバー15U、15V、15Wの裏面側にそれぞれ接続されたMOSFET51b、51b、51bをシート状に形成したマイナスバスバー82で覆う構成を有している。さらに、その両外側に、シート状に形成した絶縁基板83、84が設けられている。これらの点が上述の実施の形態と異なっている。
このように、三相インバータ10を構成する各MOSFET51を1ユニットで構成することができるので、さらなる小型化を図ることができ、レイアウト性やハンドリング性を向上することができる。また、それぞれのプラスバスバー81、マイナスバスバー82をシート状に形成することで、上下からの圧接化が可能となる。これにより、はんだを用いずに各スイッチング素子2同士の接続を行うことができるので、信頼性を向上できるとともにコストを低減することができる。
図15は本発明の第9の実施の形態における電子回路装置の要部断面図である。同図に示す電子回路装置90は、絶縁基板16、17の両外側にグラファイト等の高熱伝導シート(放熱シート)91、92を配設している。この点が上述の実施の形態と異なっている。このように、放熱シート91、92を設けることによって、電子回路装置90の熱を外部に放出することができるので、電子回路装置90を構成する素子(この場合はスイッチング素子2a、2b)の耐熱性を向上することができ、素子の長寿命化を図ることができる。なお、素子として、MOSFET51を用いても良い。
図16は本発明の第10の実施の形態における電子回路装置の要部断面図である。この図に示す電子回路装置110は、プラスバスバー13とマイナスバスバーとの間に、誘電体111を介装して、この誘電体111をコンデンサとして機能させている。これにより、コンデンサ自体を介装する場合よりもサージ電圧をさらに低減することができるとともに、コストの低減を図ることができる。
図18は本発明の電子回路装置の適用可能な例を示す回路図である。
同図(a)のように、IGBT3同士を対称に接続することができる。すなわち、出力バスバー15とプラスバスバー13、出力バスバー15とマイナスバスバー14との間に、コレクタ同士、エミッタ同士を接続したユニットをそれぞれ介装する構成としてもよい。
同図(b)のように、IGBT3同士を非対称に接続することができる。すなわち、出力バスバー15とプラスバスバー13、出力バスバー15とマイナスバスバー14との間に、コレクタとエミッタ、エミッタとコレクタを接続したユニットをそれぞれ介装してもよい。
同図(c)のように、ダイオード4同士を対称に接続することができる。すなわち、出力バスバー15とプラスバスバー13、出力バスバー15とマイナスバスバー14との間に、アノード同士、カソード同士を接続したユニットをそれぞれ介装してもよい。
同図(d)のように、ダイオード4同士を非対称に接続することができる。すなわち、出力バスバー15とプラスバスバー13、出力バスバー15とマイナスバスバー14との間に、アノードとカソード、カソードとアノードを接続したユニットをそれぞれ介装してもよい。
なお、本発明の内容は上述の実施の形態のみに限られるものでないことはもちろんである。例えば、スイッチング素子として用いる素子は、IGBT、MOSFETに限らず、逆阻止サイリスタ、GTO(Gate Turn Off thyristor)等を用いても良い。
本発明の第1の実施の形態における電子回路装置の要部断面図である。 図1に示す電子回路装置の回路図である。 本発明の第2の実施の形態における電子回路装置の要部断面図である。 図3に示す電子回路装置の回路図である。 本発明の第3の実施の形態における電子回路装置の要部断面図である。 本発明の第4の実施の形態における電子回路装置の要部断面図である。 図6に示す電子回路装置の回路図である。 本発明の第5の実施の形態における電子回路装置の要部断面図である。 図8に示す電子回路装置の回路図である。 本発明の第6の実施の形態における電子回路装置の要部断面図である。 図10に示す電子回路装置の回路図である。 本発明の第7の実施の形態における電子回路装置の要部断面図である。 本発明の第8の実施の形態における電子回路装置の要部断面図である。 図13に示す電子回路装置の回路図である。 本発明の第9の実施の形態における電子回路装置の要部断面図である。 本発明の第10の実施の形態における電子回路装置の要部断面図である。 本発明の電子回路装置の適用可能な例を示す回路図である。 従来における電子回路装置の回路図である。 図18に示す電子回路装置の要部断面図である。
符号の説明
1、20、30、40、50、60、70、80、90、110…電子回路装置
3…IGBT(絶縁ゲートバイポーラトランジスタ、素子)
4…転流ダイオード(素子)
10…インバータ
11、21、61…平滑コンデンサ
13、41、81…プラスバスバー
14、42、82…マイナスバスバー
15(15U、15V、15W)…出力バスバー
51…MOSFET(絶縁ゲート電界効果トランジスタ)
72…流通部
111…誘電体

Claims (3)

  1. インバータ制御装置に用いる電子回路装置において、
    出力バスバーと、
    該出力バスバーに少なくとも一部が対向するようにそれぞれ配置されるプラスバスバーおよびマイナスバスバーと、
    前記出力バスバーと前記プラスバスバーとの間、および、前記マイナスバスバーと前記出力バスバーとの間にそれぞれ介装されるトランジスタとダイオードとからなるスイッチング素子とでユニットを構成し、
    前記ユニット内の前記プラスバスバーと前記マイナスバスバーとの間には、両者を接続するコンデンサと仕切り部材と温度調整流体を流通可能な流通部とが設けられ、
    該流通部は、前記プラスバスバー、前記マイナスバスバー、前記コンデンサ、および、前記仕切り部材により構成されていることを特徴とする電子回路装置。
  2. 前記コンデンサは、前記プラスバスバーと前記マイナスバスバーとの間に介装される誘電体であることを特徴とする請求項1に記載の電子回路装置。
  3. 前記コンデンサは、前記素子の両側にそれぞれ配置されることを特徴とする請求項1または請求項2に記載の電子回路装置。
JP2004214093A 2004-07-22 2004-07-22 電子回路装置 Expired - Fee Related JP4409380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004214093A JP4409380B2 (ja) 2004-07-22 2004-07-22 電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004214093A JP4409380B2 (ja) 2004-07-22 2004-07-22 電子回路装置

Publications (3)

Publication Number Publication Date
JP2006040926A JP2006040926A (ja) 2006-02-09
JP2006040926A5 JP2006040926A5 (ja) 2006-11-30
JP4409380B2 true JP4409380B2 (ja) 2010-02-03

Family

ID=35905651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004214093A Expired - Fee Related JP4409380B2 (ja) 2004-07-22 2004-07-22 電子回路装置

Country Status (1)

Country Link
JP (1) JP4409380B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5231880B2 (ja) * 2008-07-01 2013-07-10 株式会社東芝 電力半導体モジュールおよびこれを備えた半導体電力変換装置
JP5407198B2 (ja) * 2008-07-02 2014-02-05 富士電機株式会社 電力変換装置のパワーモジュール
JP5303251B2 (ja) * 2008-12-08 2013-10-02 株式会社小糸製作所 給電部材および車両用灯具
JP5287359B2 (ja) * 2009-03-04 2013-09-11 株式会社デンソー 半導体モジュール
JP5581724B2 (ja) * 2010-02-22 2014-09-03 ダイキン工業株式会社 電力変換装置
JP5525917B2 (ja) 2010-05-27 2014-06-18 ローム株式会社 電子回路
DE102012202765B3 (de) * 2012-02-23 2013-04-18 Semikron Elektronik Gmbh & Co. Kg Halbleitermodul
JP5776588B2 (ja) * 2012-02-27 2015-09-09 株式会社豊田自動織機 半導体装置
JP5895826B2 (ja) * 2012-11-26 2016-03-30 トヨタ自動車株式会社 半導体モジュール
JP5865422B2 (ja) * 2014-04-14 2016-02-17 ローム株式会社 電子回路
JP6500563B2 (ja) * 2015-03-31 2019-04-17 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
EP3104411A4 (en) 2015-04-28 2017-12-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
US9681568B1 (en) * 2015-12-02 2017-06-13 Ge Energy Power Conversion Technology Ltd Compact stacked power modules for minimizing commutating inductance and methods for making the same
JP6545117B2 (ja) * 2016-03-25 2019-07-17 東芝三菱電機産業システム株式会社 電力変換装置
JP6604926B2 (ja) * 2016-09-27 2019-11-13 三菱電機株式会社 半導体モジュール
JP2018064362A (ja) * 2016-10-12 2018-04-19 学校法人早稲田大学 半導体装置
DE102017203420A1 (de) * 2017-03-02 2018-09-06 Siemens Aktiengesellschaft Halbbrücke für leistungselektronische Schaltungen
CN107195623B (zh) * 2017-06-14 2023-10-27 扬州国扬电子有限公司 一种双面散热高可靠功率模块
DE102017219674A1 (de) * 2017-11-06 2019-05-09 Audi Ag Halbleiter-Leistungsmodul mit integriertem Kondensator
JP6701240B2 (ja) * 2018-02-09 2020-05-27 本田技研工業株式会社 素子ユニット
EP3547367A1 (en) * 2018-03-30 2019-10-02 Mitsubishi Electric R&D Centre Europe B.V. Power module incorporating pre-packed power cells
JP7290420B2 (ja) * 2019-01-22 2023-06-13 株式会社日立製作所 パワー半導体装置
US20230136604A1 (en) * 2020-03-31 2023-05-04 Sumitomo Electric Industries, Ltd. Semiconductor device
WO2023171768A1 (ja) * 2022-03-11 2023-09-14 ニデック株式会社 半導体モジュール、電力変換装置、および半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP2006040926A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP4409380B2 (ja) 電子回路装置
JP5407198B2 (ja) 電力変換装置のパワーモジュール
JP6047423B2 (ja) 半導体モジュール
JP6750620B2 (ja) 半導体モジュール
JP2012115128A (ja) スイッチングモジュール
WO2013018811A1 (ja) パワー半導体モジュール
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
WO2018131276A1 (ja) 半導体装置
JP6196853B2 (ja) 3レベルコンバータハーフブリッジ
JP6583072B2 (ja) 半導体モジュール
JP2002359329A (ja) 半導体装置
JP2014183078A (ja) 半導体装置
JP2002034268A (ja) 電力変換装置
US9373560B2 (en) Drive circuit device
JP2010016924A (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置
US11450647B2 (en) Semiconductor module and semiconductor device including the same
JP4479365B2 (ja) 半導体装置
US10855196B2 (en) Semiconductor device
JP2005198443A (ja) 半導体装置及びその製造方法
JP2006271131A (ja) 電力変換装置
WO2023243169A1 (ja) 電力変換装置
JP7098025B1 (ja) 電力変換装置
US11222879B2 (en) Semiconductor module structure
WO2024013857A1 (ja) 半導体装置および電力変換装置
JP6680393B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091111

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees