JP5895826B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP5895826B2
JP5895826B2 JP2012257592A JP2012257592A JP5895826B2 JP 5895826 B2 JP5895826 B2 JP 5895826B2 JP 2012257592 A JP2012257592 A JP 2012257592A JP 2012257592 A JP2012257592 A JP 2012257592A JP 5895826 B2 JP5895826 B2 JP 5895826B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor module
positive electrode
package
negative electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012257592A
Other languages
English (en)
Other versions
JP2014107341A (ja
Inventor
未浩 中川
未浩 中川
佐々木　悟
悟 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012257592A priority Critical patent/JP5895826B2/ja
Publication of JP2014107341A publication Critical patent/JP2014107341A/ja
Application granted granted Critical
Publication of JP5895826B2 publication Critical patent/JP5895826B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体モジュールに関する。
一対の導電部材間に半導体チップを備え、この半導体チップと一対の導電部材とが各々電気的に接続された半導体装置が知られている（例えば、特許文献１参照）。２つの導電部材間には、半導体チップに形成された素子に対して並列に接続されたコンデンサが配置されている。一対の導電部材間に配置された半導体チップ及びコンデンサは、モールド樹脂によって封止されている。この半導体装置では、モールド樹脂によって封止された装置内に、コンデンサを設置することで、サージ電圧の発生を抑制している。
特開２００３−２８９１２９号公報
しかしながら、上記特許文献１に記載の従来技術では、モールド樹脂によって封止された装置内に、コンデンサが配置されているため、部品点数が多くなり、モールド樹脂の充填が困難であった。
本発明は、モールド樹脂によって封止される領域内に配置される部品を増やすことなく、サージ電圧の発生を抑制することが可能な半導体モジュールを提供することを目的とする。
本発明の半導体モジュールは、半導体素子が樹脂によって封止されたパッケージと、当該パッケージを挟んで対向して配置され、半導体素子と電気的に接続された正電極及び負電極と、を備え、正電極には、負電極側へ張出す正電極張出部が平面視において半導体素子よりも外側に形成され、負電極には、正電極張出部と対向し、正電極側へ張出す負電極張出部が平面視において半導体素子よりも外側に形成され、正電極張出部と負電極張出部との間は、その領域に樹脂が介在することにより、電荷を蓄積可能な蓄電部が形成されていることを特徴としている。
この半導体モジュールによれば、正電極には、負電極側に張出す正電極張出部が設けられ、負電極には、正電極張出部に対向し、正電極側に張出す負電極張出部が設けられ、正電極張出部と負電極張出部との間に、電荷を蓄積可能な蓄電部が形成されているので、パッケージ内の半導体素子をスイッチングした際に発生するサージ電圧を抑制することができる。また、半導体素子が封止されたパッケージの外側に、正電極張出部及び負電極張出部を設けることで、サージ電圧を抑制することができるので、モールド樹脂によって封止される領域内に配置される部品点数を増やす必要がない。
また、蓄電部には、モールド樹脂が充填されていてもよい。また、蓄電部には、パッケージの樹脂材料と異なる樹脂材料が充填されていてもよい。また、蓄電部には、高誘電材料が充填されていてもよい。
また、正電極張出部及び負電極張出部は、パッケージを囲んで全周に設けられている構成でもよい。
正電極張出部と負電極張出部との間隔が１ｍｍ以下であることが好ましい。
本発明によれば、モールド樹脂によって封止される領域内に配置される部品を増やすことなく、サージ電圧の発生を抑制することが可能な半導体モジュールを提供することができる。
本発明の一実施形態に係る半導体モジュールを示す平面図である。 図１に示す半導体モジュールの断面図である。 半導体モジュールの製造方法の手順を斜視図である。
以下、本発明による半導体モジュールの好適な実施形態について図面を参照しながら説明する。なお、図面の説明において同一または相当要素には同一の符号を付し、重複する説明は省略する。
図１及び図２に示す半導体モジュール１は、例えばインバータ装置として適用可能なものである。半導体モジュール１は、半導体素子２を有するパッケージ部１０（モジュール本体）を備えている。半導体素子２として、スイッチング素子（パワー素子）が用いられている。スイッチング素子として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を使用することができる。
半導体素子２の一方の面には、はんだ層３が接合され、半導体素子２の他方の面には、はんだ層４が接合されている。はんだ層４の半導体素子２とは反対側の面には、スペーサー６が接合されている。スペーサー６のはんだ層４とは反対側の面には、はんだ層５が接合されている。これらの半導体素子２、はんだ層３〜５、及びスペーサー６によって積層体１１が構成されている。パッケージ部１０は、積層体１１及びこの積層体１１を封止するモールド樹脂１２によって構成されている。パッケージ部１０は、例えば直方体として形成されている。
半導体モジュール１は、パッケージ部１０を挟んで対向して配置されたＰ電極（正電極）２１及びＮ電極（負電極）２２を備えている。Ｐ電極２１及びＮ電極２２は、積層体１１の積層方向の両側に配置されている。Ｐ電極２１は、はんだ層３の半導体素子２とは反対側の面に接合されている。Ｎ電極２２は、はんだ層５のスペーサー６とは反対側の面に接合されている。Ｐ電極２１及びＮ電極２２は、例えば銅によって形成されている。Ｐ電極２１及びＮ電極２２は、積層体１１からの熱を放熱する放熱部としても機能し、積層体１１を冷却することができる。Ｐ電極２１及びＮ電極２２は、半導体素子２と電気的に接続されている。
Ｐ電極２１は、板状を成すＰ電極本体２１ａ、及びＰ電極本体２１ａから張出すＰ電極張出部２１ｂを備えている。Ｐ電極張出部２１ｂは、Ｎ電極２２側へ張出している。Ｐ電極張出部２１ｂは、平面視において、パッケージ部１０を囲むように矩形に形成されている。Ｐ電極張出部２１ｂは、例えばＰ電極本体２１ａの周縁部に沿って配置されている。
Ｎ電極２２は、板状を成すＮ電極本体２２ａ、及びＮ電極本体２２ａから張出すＮ電極張出部２２ｂを備えている。Ｎ電極張出部２２ｂは、Ｐ電極２１側へ張出している。Ｎ電極張出部２２ｂは、平面視において、パッケージ部１０を囲むように矩形に形成されている。Ｎ電極張出部２２ｂは、例えばＮ電極本体２２ａの周縁部に沿って配置されている。
Ｐ電極張出部２１ｂ及びＮ電極張出部２２ｂは、平面視において同じ位置に配置されている。Ｐ電極張出部２１ｂ及びＮ電極張出部２２ｂは、互いに対向して配置されている。Ｐ電極張出部２１ｂのＮ電極張出部２２ｂ側には、先端面２１ｃが形成されている。Ｎ電極張出部２２ｂのＰ電極張出部２１ｂ側には、先端面２２ｃが形成されている。先端面２１ｃ及び先端面２２ｃは、互いに対面している。先端面２１ｃ及び先端面２２ｃの間隔は、例えば１ｍｍ以下であることが好ましい。
半導体モジュール１は、Ｐ電極張出部２１ｂとＮ電極張出部２２ｂとの間に、蓄電部３０（コンデンサ領域）が形成されている。蓄電部３０は、Ｐ電極張出部２１ｂの先端面２１ｃとＮ電極張出部２２ｂの先端面２２ｃとの間に電荷を蓄えることができる。蓄電部３０に蓄積された電荷は、適宜放電される。この蓄電部３０は、平面視において、パッケージ部１０を囲んで全周に設けられている。
蓄電部３０は、モールド樹脂が充填されていてもよい。また、蓄電部に充填されるモールド樹脂の材料は、パッケージ部１０のモールド樹脂１２の材料と同一のものでもよく、異なる材料でもよい。蓄電部３０には、高誘電材料が充填されていてもよい。
半導体モジュール１は、モールド樹脂４０によって封止されている。平面視においてＰ電極２１及びＮ電極２２の外側には、モールド樹脂４０が配置されている。Ｐ電極２１のパッケージ部１０とは反対側の面は、外面側に露出している。Ｎ電極２２のパッケージ部１０とは反対側の面は、外面側に露出している。
半導体モジュール１は、Ｐ電極２１と電気的に接続されたＰ端子５１、Ｎ電極２２と電気的に接続されたＮ端子５２、及び半導体素子２（ＩＧＢＴ）と電気的に接続されたゲートターミナル５３を備えている。Ｐ端子５１、Ｎ端子５２、及びゲートターミナル５３は、モールド樹脂４０よりも外側へ張出している。Ｐ端子５１及びＮ端子５２は、同一の方向に張出している。ゲートターミナル５３は、Ｐ端子５１及びＮ端子５２とは、反対方向に張出している。図１に示すように、Ｐ電極張出部２１ｂ及びＮ電極張出部２２ｂには、ゲートターミナル５３が通過する隙間が形成されている。
次に、図３を参照して、半導体モジュール１の製造方法について説明する。まず、Ｐ電極２１及びＮ電極２２を準備する。図３（ａ）では、Ｐ電極２１のみが示されている。Ｐ電極２１及びＮ電極２２は、例えば縦２３ｍｍ×横２３ｍｍの矩形の平板によって形成する。Ｐ電極２１の外周部に、幅４ｍｍのＰ電極張出部２１ｂを形成する。Ｎ電極２２の外周部に、幅４ｍｍのＮ電極張出部２２ｂを形成する。Ｐ電極張出部２１ｂの内側には、パッケージ部１０の一部（下半分）を収容する凹部が形成されている。Ｎ電極張出部２２ｂの内側には、パッケージ部１０の一部（上半分）を収容する凹部が形成されている。
次に、図３（ｂ）に示すように、Ｐ電極２１のＰ電極張出部２１ｂの先端面２１ｃ上のＴｉ２Ｏ２膜を成膜する。Ｔｉ２Ｏ２膜の厚さは、例えば１２μｍとすることができる。ＣＶＤ法（化学気相蒸着：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、Ｔｉ２Ｏ２膜を成膜することができる。Ｔｉ２Ｏ２は、比誘電率が２５程度の高誘電材料であり、耐圧性能が１ＭＶ／ｃｍ程度の高耐圧材料である。
次に、図３（ｃ）に示すように、Ｔｉ２Ｏ２膜が成膜されたＰ電極２１と、Ｔｉ２Ｏ２膜が成膜されていないＮ電極２２とを組み合わせて半導体モジュール１を得る。Ｔｉ２Ｏ２膜は、Ｐ電極張出部２１ｂとＮ電極張出部２２ｂとの間に配置されて蓄電部３０を形成する。
次に、図３（ｄ）に示すように、蓄電部３０が形成された後に、モールド樹脂４０で半導体モジュール１を封止する。このとき、沿面における短絡を防止するため、放熱板（Ｐ電極２１及びＮ電極２２）の端面（積層体の積層方向に沿う面）が、モールド樹脂４０から露出しないようにする。
次に、このように製造された半導体モジュール１の特性について説明する。蓄電部３０の静電容量Ｃ（単位：μＦ）は、下記式（１）によって表現することができる。式（１）において、Ｓは、蓄電部３０の面積であり、ｄは、蓄電部３０の距離である。
Figure 0005895826
システム電圧が６５０Ｖ、定格電流が２００Ａ、許容サージ電圧が１２００Ｖ、システム寄生インダクタンスが５０ｎＨである場合、インダクタンスによって蓄えられたエネルギーＷ１は、下記式（２）によって表現することができる。このエネルギーＷ１がサージ電圧となる。
Figure 0005895826
蓄電部３０（コンデンサ領域）に蓄えることが可能なエネルギーＷ２は、下記式（３）によって表現することができる。
Figure 0005895826
式（２）によって算出されたエネルギーＷ１と式（３）によって算出されたエネルギーＷ２とを等式で結び必要コンデンサ容量Ｃ１（単位：μＦ）を算出する。
Figure 0005895826
式（４）によって算出された必要コンデンサ容量Ｃ１と式（１）によって算出された蓄電部３０の静電容量Ｃとを比較すると、下記式（５）となり、サージ電圧の抑制に必要なコンデンサ容量が確保されていることがわかる。
Figure 0005895826
このような本実施形態の半導体モジュール１によれば、Ｐ電極２１には、Ｎ電極２２側に張出すＰ電極張出部２１ｂが設けられ、Ｎ電極２２には、Ｐ電極張出部２１ｂに対向し、Ｐ電極側に張出すＮ電極張出部２２ｂが設けられ、Ｐ電極張出部２１ｂとＮ電極張出部２２ｂとの間に、電荷を蓄積可能な蓄電部３０が形成されているので、パッケージ部１０内の半導体素子２をスイッチングした際に発生するサージ電圧を抑制することができる。また、半導体素子１が封止されたパッケージ部１０の外側に、Ｐ電極張出部２１ｂ及びＮ電極張出部２２ｂを設けることで、サージ電圧を抑制することができるので、モールド樹脂１２によって封止されたパッケージ部１０内に配置される部品点数を増やす必要がない。
以上、本発明をその実施形態に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、蓄電部３０が、パッケージ部１０を囲んで全周に形成されているが、蓄電部が部分的に形成されていてもよい。また、張出部２１ｂ，２２ｂは、平面視において矩形状に形成されているが、その他の形状でもよい。また、半導体素子２は、スイッチング素子に限定されず、その個数は１個でもよく、複数でもよい。また、半導体モジュール１の用途は、インバータに限定されず、その他の半導体装置に、半導体モジュール１を使用することができる。
１…半導体モジュール、２…半導体素子、３〜５…はんだ層、６…スペーサー、１０…パッケージ部、１１…積層体、１２…モールド樹脂、２１…Ｐ電極（正電極）、２１ａ…Ｐ電極本体、２１ｂ…Ｐ電極張出部、２１ｃ…先端面、２２…Ｎ電極（負電極）、２２ａ…Ｎ電極本体、２２ｂ…Ｎ電極張出部、２２ｃ…先端面、３０…蓄電部、４０…モールド樹脂。

Claims (5)

  1. 半導体素子が樹脂によって封止されたパッケージと、
    前記パッケージを挟んで対向して配置され、前記半導体素子と電気的に接続された正電極及び負電極と、を備え、
    前記正電極には、前記負電極側へ張出す正電極張出部が平面視において前記半導体素子よりも外側に形成され、
    前記負電極には、前記正電極張出部と対向し、前記正電極側へ張出す負電極張出部が平面視において前記半導体素子よりも外側に形成され、
    前記正電極張出部と前記負電極張出部との間は、その領域に樹脂が介在することにより、電荷を蓄積可能な蓄電部が形成されていることを特徴とする半導体モジュール。
  2. 前記蓄電部には、前記パッケージの樹脂材料と異なる樹脂材料が充填されている請求項１に記載の半導体モジュール。
  3. 前記蓄電部には、高誘電材料が充填されている請求項１又は２に記載の半導体モジュール。
  4. 前記正電極張出部及び前記負電極張出部は、前記パッケージを囲んで全周に設けられている請求項１〜３の何れか一項に記載の半導体モジュール。
  5. 前記正電極張出部と前記負電極張出部との間隔が１ｍｍ以下である請求項１〜４の何れか一項に記載の半導体モジュール。
JP2012257592A 2012-11-26 2012-11-26 半導体モジュール Expired - Fee Related JP5895826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012257592A JP5895826B2 (ja) 2012-11-26 2012-11-26 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012257592A JP5895826B2 (ja) 2012-11-26 2012-11-26 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2014107341A JP2014107341A (ja) 2014-06-09
JP5895826B2 true JP5895826B2 (ja) 2016-03-30

Family

ID=51028594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012257592A Expired - Fee Related JP5895826B2 (ja) 2012-11-26 2012-11-26 半導体モジュール

Country Status (1)

Country Link
JP (1) JP5895826B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9681568B1 (en) * 2015-12-02 2017-06-13 Ge Energy Power Conversion Technology Ltd Compact stacked power modules for minimizing commutating inductance and methods for making the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075734B2 (ja) * 2003-08-21 2008-04-16 株式会社デンソー 半導体装置の実装構造
JP4409380B2 (ja) * 2004-07-22 2010-02-03 本田技研工業株式会社 電子回路装置
US7514780B2 (en) * 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
JP5029078B2 (ja) * 2006-03-15 2012-09-19 株式会社日立製作所 電力用半導体装置
JP5253430B2 (ja) * 2009-03-23 2013-07-31 株式会社豊田中央研究所 パワーモジュール
JP5581724B2 (ja) * 2010-02-22 2014-09-03 ダイキン工業株式会社 電力変換装置
JP5629485B2 (ja) * 2010-04-09 2014-11-19 トヨタ自動車株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2014107341A (ja) 2014-06-09

Similar Documents

Publication Publication Date Title
JP6344215B2 (ja) 半導体装置及びパワーモジュール
US9478362B2 (en) Electrical storage unit
JP5860784B2 (ja) パワー半導体モジュール
KR20130105596A (ko) 축전 모듈
KR101719657B1 (ko) 축전 디바이스
JP6075227B2 (ja) 電力変換装置
US9748046B2 (en) Power storage device
JP2014235990A (ja) 全固体電池、及び全固体電池の製造方法
JPWO2017056407A1 (ja) 電池モジュール
JP2012204305A (ja) 電池セル
JP2022551238A (ja) 電池モジュールおよびこれを含む電池パック
JP6422592B2 (ja) 電力変換装置
KR102510891B1 (ko) 이차전지
JP6954571B2 (ja) 電極組立体
JP5029293B2 (ja) ケース入りコンデンサ
JP2015026424A (ja) 蓄電モジュール
JPWO2015002094A1 (ja) 電池セル
JP5895826B2 (ja) 半導体モジュール
JP2016039206A (ja) 半導体装置の製造方法及び同半導体装置
JP2014127691A (ja) 半導体積層ユニット
KR102167431B1 (ko) 두께가 상이한 단일 전극리드로 결합된 전지셀 어셈블리
US10320035B2 (en) Battery pack
JP7163542B2 (ja) コンデンサ
JP7246889B2 (ja) 組電池およびその製造方法
JP5959285B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R151 Written notification of patent or utility model registration

Ref document number: 5895826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees