JP2019514216A - ロバストな低インダクタンスパワーモジュールパッケージ - Google Patents

ロバストな低インダクタンスパワーモジュールパッケージ Download PDF

Info

Publication number
JP2019514216A
JP2019514216A JP2018553476A JP2018553476A JP2019514216A JP 2019514216 A JP2019514216 A JP 2019514216A JP 2018553476 A JP2018553476 A JP 2018553476A JP 2018553476 A JP2018553476 A JP 2018553476A JP 2019514216 A JP2019514216 A JP 2019514216A
Authority
JP
Japan
Prior art keywords
conductive substrate
terminal
substrate
power module
semiconductor switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018553476A
Other languages
English (en)
Inventor
ロウデン，ブライアン・リン
ステヴァノヴィック，ユビシャ・ドラグリュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2019514216A publication Critical patent/JP2019514216A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

パワーモジュールのための方法およびシステムが提供される。パワーモジュールは、その上に配置された第１の複数のパワー半導体スイッチ（１２２）を有する第１の導電性基板（１１４）と、第１の導電性基板に電気結合された少なくとも１つの第２の導電性基板（１１６）とを含む第１の基板（１０２）を含む。第１の端子（１０８）は、第１の導電性基板に電気結合される。パワーモジュールはまた、その上に配置された第２の複数のパワー半導体スイッチ（１３６）を有する第３の導電性基板（１３０）と、第３の導電性基板に電気結合された少なくとも１つの第４の導電性基板（１３２）とを含む第２の基板（１１０）を含む。第３の導電性基板は、第２の導電性基板に電気結合される。第２の端子（１１２）は、第４の導電性基板に電気結合される。【選択図】図１

Description

本開示の分野は、一般に、パワースイッチングモジュールアセンブリに関し、より具体的には、低回路インダクタンスを提供するパワースイッチングモジュールアセンブリ構造に関する。
本開示の分野は、一般に、パワースイッチングモジュールアセンブリに関し、より具体的には、低回路インダクタンスを提供するパワースイッチングモジュールアセンブリ構造に関する。
少なくともいくつかの既知の半導体パワーモジュールパッケージは、パワー基板を介して、または壁ジオメトリの金属トレースを介して信号をルーティングする。パワー基板の場合、信号経路は、典型的には、単一層であり、トレースが平面上で互いに隣接していることを必要とするセラミック基板上のダイレクトボンドまたは活性金属ろう付け銅またはアルミニウムである。そして半導体デバイスは、モジュールにわたって延び、出力端子にワイヤ、リボン、または平面相互接続ボンディングされる平面金属トレースにワイヤ、リボン、または平面相互接続ボンディングされる。
パワー半導体デバイスの効率および信頼性を改善するために、パワーデバイスをパワーシステムに接続する周囲のパッケージは、寄生インダクタンスを最小限にしなければならず、これはパワーシステムの損失に寄与したり、または電気的、熱的、または機械的なデバイスの能力に有害な影響を及ぼし得る。パワーモジュールの場合、デバイスからの相互接続は、典型的には、ダイレクトボンド銅（ＤＢＣ）と呼ばれる絶縁基板にルーティングされた銅トレースへのワイヤ、リボン、または平面相互接続ボンディングで実装される。パワーモジュールの場合、主または整流パワーループが、正ＤＣ端子と負ＤＣ端子との間に流れる電流に主に関連する経路である。
米国特許出願第２０１１／０５１３７１号明細書
一実施形態では、パワーモジュールが提供される。パワーモジュールは、その上に配置された第１の複数のパワー半導体スイッチを有する第１の導電性基板と、第１の導電性基板に電気結合された少なくとも１つの第２の導電性基板とを含む第１の基板を含む。第１の端子は、第１の導電性基板に電気結合される。パワーモジュールはまた、その上に配置された第２の複数のパワー半導体スイッチを有する第３の導電性基板と、第３の導電性基板に電気結合された少なくとも１つの第４の導電性基板とを含む第２の基板を含む。第３の導電性基板は、第２の導電性基板に電気結合される。第２の端子は、第４の導電性基板に電気結合される。
別の実施形態では、パワーモジュールを形成する方法が提供される。方法は、第１の導電性基板を第１の基板に設けることと、第１の複数のパワー半導体スイッチを第１の導電性基板に配置することと、第１の導電性基板を第１の端子および少なくとも１つの第２の導電性基板に電気結合することとを含む。方法はまた、第３の導電性基板を第２の基板に設けることと、第２の複数のパワー半導体スイッチを第３の導電性基板に配置することと、第３の導電性基板を第２の導電性基板および少なくとも１つの第４の導電性基板に電気結合することとを含む。方法は、第４の導電性基板を第２の端子に電気結合することをさらに含む。
本開示のこれらの、ならびに他の特徴、態様、および利点は、添付の図面を参照しつつ以下の詳細な説明を読めば、よりよく理解されよう。添付の図面では、図面の全体にわたって、類似する符号は類似する部分を表す。
例示的なパワーモジュールの斜視図である。 図１に示すパワーモジュールの上面図である。 図１および図２に示すパワーモジュールの側面図である。 例示的なパワーモジュールの斜視図である。 図４に示すパワーモジュールの上面図である。 図４および図５に示すパワーモジュールの側面図である。 例示的なパワーモジュールの斜視図である。 図７に示すパワーモジュールの上面図である。 図７および図８に示すパワーモジュールの側面図である。 本開示の例示的な実施形態による図１〜図３、図４〜図６、および図７〜図９に示すパワーモジュールを形成する例示的な方法のフローチャートである。 例示的なパワーモジュールの斜視図である。 パワーモジュールの上面図である。 パワーモジュールの側面図である。
特に明記のない限り、本明細書で提供する図面は、本開示の実施形態の特徴を例示することを意味する。これらの特徴は、本開示の１つまたは複数の実施形態を含む多種多様なシステムで適用できると考えられる。したがって、図面は、本明細書に開示される実施形態の実施のために必要とされる当業者に知られているすべての従来の特徴を含むものではない。
以下の明細書および特許請求の範囲において、いくつかの用語に言及するが、それらは以下の意味を有すると規定する。
単数形「１つの（ａ、ａｎ）」、および「この（ｔｈｅ）」は、文脈が特に明確に指示しない限り、複数の言及を含む。
「任意の」または「任意に」は、後で述べられる事象または状況が、起こる場合も起こらない場合もあることを意味し、この記述は、その事象が起こる事例と、起こらない事例とを含むことを意味する。
本明細書および特許請求の範囲を通してここで使用される、近似する文言は、関連する基本的機能に変化をもたらすことなく、差し支えない程度に変動できる任意の量的表現を修飾するために適用することができる。したがって、「およそ」、「約」、および「実質的に」などの用語で修飾された値は、明記された厳密な値に限定されるものではない。少なくともいくつかの例では、近似する文言は、値を測定するための機器の精度に対応することができる。ここで、ならびに本明細書および特許請求の範囲を通して、範囲の限定は組み合わせおよび／または置き換えが可能であり、文脈および文言が特に指示しない限り、このような範囲は識別され、それに包含されるすべての部分範囲を含む。
図１は、例示的なパワーモジュール１００の斜視図である。図２は、パワーモジュール１００の上面図である。図３は、パワーモジュール１００の側面図である。例示的な実施形態では、パワーモジュール１００は、第１の側１０２および第２の側１０４を含む。第１の側１０２は、第１の端子１０８に電気結合された第１の基板１０６を含む。第２の側１０４は、第２の端子１１２に電気結合された第２の基板１１０を含む。
第１の基板１０６は、第１の導電性基板１１４および第２の導電性基板１１６を含む。第１および第２の導電性基板１１４、１１６は、誘電体層１１８に配置されるパターニングされた銅層である。誘電体層１１８は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）などのセラミック材料で作製することができる。誘電体層１１８に結合された第１および第２の導電性基板１１４、１１６を含む第１の基板１０６は、ダイレクトボンド銅（ＤＢＣ）基板のようなパワー電子基板を形成する。第１の基板１０６は、実質的に平坦なベースプレート１２０に配置される。
第１の導電性基板１１４は、その上に配置された第１の複数のパワー半導体スイッチ１２２を含む。例えば、例示的な実施形態では、第１の複数のパワー半導体スイッチ１２２は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む。あるいは、第１の複数のパワー半導体スイッチ１２２は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）を含むことができる。前述のパワースイッチに加えて、基板はまた、ＰｉＮダイオード、ショットキーバリアダイオード（ＳＢＤ）、またはジャンクションバリアショットキー（ＪＢＳ）ダイオードなどの逆並列整流ダイオードを含むことができる。第１の複数のパワー半導体スイッチ１２２は、例えば、ケイ素、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、または窒化ホウ素（ＢＮ）のような半導体材料で形成することができる。例示的な実施形態では、第１の導電性基板１１４は、その上に配置された４つのパワー半導体スイッチ１２２を含むが、第１の導電性基板１１４は、パワーモジュール１００が本明細書で説明されるように機能することを可能にする任意の数のパワー半導体スイッチを含むことができる。
第１の複数のパワー半導体スイッチ１２２の各々は、第１の導電性基板１１４を介して第１の端子１０８に電気結合されたドレイン端子を含む。すなわち、第１の複数のパワー半導体スイッチ１２２の各々は、スイッチの底側にドレイン接続を有する。第１の端子１０８は、第１の導電性基板１１４にはんだ付けまたは超音波溶接され、それらの間に電気的接続を形成する。第１の端子１０８は、そこから延びる第１の脚部１２４を含み、第１の脚部１２４を第１の導電性基板１１４に電気結合する。
第１の複数のパワー半導体スイッチ１２２の各々はまた、第１のワイヤボンド１２６を使用して第２の導電性基板１１６に電気結合されたソース端子を含む。すなわち、第１の複数のパワー半導体スイッチ１２２の各々は、スイッチの上側にソース接続を有する。第１のワイヤボンド１２６は、スイッチの上側に結合され、ソース端子を第２の導電性基板１１６に結合する。したがって、第１の導電性基板１１４は、第１の複数のパワー半導体スイッチ１２２および第１のワイヤボンド１２６を介して第２の導電性基板１１６に電気結合される。
第２の導電性基板１１６は、第１のワイヤボンド１２６に電気結合され、第１の導電性基板１１４との電気的接続を形成する。第２の導電性基板１１６はまた、第２のワイヤボンド１２８に電気結合され、パワーモジュール１００の第２の側１０４との電気的接続を形成する。
第１の端子１０８から流れる電流は、第１の脚部１２４を通って第１の導電性基板１１４に流れ、第１の複数のパワー半導体スイッチ１２２の各々のドレイン端子を通り、次に第１の複数のパワー半導体スイッチ１２２の各々のソース端子を通り、第１のワイヤボンド１２６を通って第２の導電性基板１１６に流れる。
第２の基板１１０は、第３の導電性基板１３０および第４の導電性基板１３２を含む。第３および第４の導電性基板１３０、１３２は、誘電体層１３４に配置されるパターニングされた銅層である。誘電体層１３４は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）などのセラミック材料で作製することができる。誘電体層１３４に結合された第３および第４の導電性基板１３０、１３２を含む第２の基板１１０は、ダイレクトボンド銅（ＤＢＣ）基板のようなパワー電子基板を形成する。第２の基板１１０は、実質的に平坦なベースプレート１２０に配置される。
第３の導電性基板１３０は、その上に配置された第２の複数のパワー半導体スイッチ１３６を含む。例えば、例示的な実施形態では、第２の複数のパワー半導体スイッチ１３６は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む。あるいは、第２の複数のパワー半導体スイッチ１３６は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）を含むことができる。前述のパワースイッチに加えて、基板はまた、ＰｉＮダイオード、ショットキーバリアダイオード（ＳＢＤ）、またはジャンクションバリアショットキー（ＪＢＳ）ダイオードなどの逆並列整流ダイオードを含むことができる。第２の複数のパワー半導体スイッチ１３６は、例えば、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、または窒化ホウ素（ＢＮ）のような半導体材料で形成することができる。例示的な実施形態では、第３の導電性基板１３０は、その上に配置された４つのパワー半導体スイッチ１３６を含むが、第３の導電性基板１３０は、パワーモジュール１００が本明細書で説明されるように機能することを可能にする任意の数のパワー半導体スイッチを含むことができる。
第２の複数のパワー半導体スイッチ１３６の各々は、第３の導電性基板１３０を介して第２の導電性基板１１６に電気結合されたドレイン端子を含む。すなわち、第２の複数のパワー半導体スイッチ１３６の各々は、スイッチの底側にドレイン接続を有する。ドレイン端子と第３の導電性基板１３０との電気的接続により、第２の複数のパワー半導体スイッチ１３６の各々は、第２の導電性基板１１６から第２のワイヤボンド１２８を介して第３の導電性基板１３０に流れる電流を受け取ることができる。
第２の複数のパワー半導体スイッチ１３６の各々はまた、第３のワイヤボンド１３８を使用して第４の導電性基板１３２に電気結合されたソース端子を含む。すなわち、第２の複数のパワー半導体スイッチ１３６の各々は、スイッチの上側にソース接続を有する。第３のワイヤボンド１３８は、スイッチの上側に結合され、ソース端子を第４の導電性基板１３２に結合する。したがって、第４の導電性基板１３２は、第２の複数のパワー半導体スイッチ１３６および第３のワイヤボンド１３８を介して第３の導電性基板１３０に電気結合される。
第４の導電性基板１３２は、第３の導電性基板１３０ならびに第２の端子１１２に電気結合される。第２の端子１１２は、第４の導電性基板１３２にはんだ付けまたは超音波溶接され、それらの間に電気的接続を形成する。第２の端子１１２は、そこから延びる第１の脚部１４０を含み、第１の脚部１４０を第４の導電性基板１３２に電気結合する。
第２の導電性基板１１６から流れる電流は、第２のワイヤボンド１２８を通って第３の導電性基板１３０に流れ、第２の複数のパワー半導体スイッチ１３６の各々のドレイン端子を通り、次に第２の複数のパワー半導体スイッチ１３６の各々のソース端子を通り、第３のワイヤボンド１３８を通って第４の導電性基板１３２に、および第１の脚部１４０を介して第２の端子に流れる。
例示的な実施形態では、第１の端子１０８は、正ＤＣ端子であり、第２の端子１１２は、負ＤＣ端子である。第１の端子１０８および第２の端子１１２は、正および負外部ＤＣバスバー（図示せず）にそれぞれ結合されるように構成される。「正」および「負」ＤＣ端子および／または外部ＤＣバスバーは、動作中に互いに異なる電位にあるが、特定の極性に限定されない。例示的な実施形態では、第１の端子１０８および第２の端子１１２は、端子が端子の実質的に全体にわたって相対的に近接するように、互いに実質的に対向している。例えば、第１の端子１０８および第２の端子１１２は、第１の側１０２と第２の側１０４との間に、より具体的には、第１の基板１０６と第２の基板１１０との間に配置される。さらに、第１の端子１０８および第２の端子１１２は、互いに隣接してパワーモジュール１００の幅に沿って延びる。いくつかの実施形態では、第１の端子１０８および第２の端子１１２は、ベースプレート１２０、第１の基板１０６、および第２の基板１１０から実質的に垂直に離れるように延びる。第１の端子１０８および第２の端子１１２はまた、外部ＤＣバスバーを取り付けるための領域を提供するそれぞれのフランジ１４２を含むことができる。
パワーモジュール１００は、電気負荷（図示せず）に結合されパワーを提供するように構成された出力端子１４４をさらに含む。例示的な実施形態では、出力端子１４４は、ＡＣ出力端子である。出力端子１４４は、第１の端子１０８および第２の端子１１２に相対的に近接して配置される。例えば、出力端子１４４は、第１の端子１０８が出力端子１４４と第２の端子１１２との間にあるように、パワーモジュール１００の第１の側１０２の第１の端子１０８に隣接して配置される。出力端子１４４は、第２の導電性基板１１６に電気結合される。より具体的には、出力端子１４４は、第２の導電性基板１１６にはんだ付けまたは超音波溶接される。さらに、出力端子１４４は、ＤＣバス（すなわち、第１の端子１０８または第２の端子１１２のいずれか）に隣接して配置されてもよいし、ＤＣバスの間に配置されてもよい（すなわち、第１の端子１０８と第２の端子１１２との間に挟まれる）。そのような位置決めは、ＡＣ対ＤＣ結合および対称的な経路長さの調整を可能にする。出力端子１４４は、第２の導電性基板１１６に電気結合された第１の脚部１４６を含む。出力端子１４４は、電気負荷が物理的にボルト締めされ得るフランジ１４８を含む。
例示的な実施形態では、パワーモジュール１００は、第３の基板１５０および第４の基板１５２をさらに含むことができる。第３の基板１５０は、パワーモジュール１００の幅に沿って第１の基板１０６に隣接してパワーモジュール１００の第１の側１０２に配置される。第４の基板１５２は、パワーモジュール１００の幅に沿って第２の基板１１０に隣接してパワーモジュール１００の第２の側１０４に配置される。第３の基板１５０は、第１の基板１０６と同一の構成要素および機能を含み、第４の基板１５２は、第２の基板１１０と同一の構成要素および機能を含むので、その説明はここでは詳細には説明しない。さらに、第１の端子１０８が第３の基板１５０に結合された第２の脚部１５４を含み、第２の端子１１２が第４の基板１５２に結合された第２の脚部１５６を含み、出力端子１４４が第３の基板１５０に結合された第２の脚部１５８を含むので、各端子は、スイッチ構造当たり２つの基板を有する第２の脚部を特徴とする。
第１の端子１０８、第１の基板１０６および第３の基板１５０、第２の基板１１０および第４の基板１５２、ならびに第２の端子１１２の相互接続は、パワーモジュール１００内のループインダクタンスを最小にするように構成された整流パワーループ経路を形成する。より具体的には、第１の端子１０８、第１の導電性基板１１４、第１の複数のパワー半導体スイッチ１２２、第２の導電性基板１１６、第３の導電性基板１３０、第２の複数のパワー半導体スイッチ１３６、および第４の導電性基板１３２、第２の端子１１２、および出力端子１４４の相互接続は、整流パワーループ経路を形成する。整流パワーループ経路は、第１の端子１０８から第１の基板１０６および第３の基板１５０を通して画定されたソース電流経路と、第２の基板１１０および第４の基板１５２から第２の端子１１２を通して画定されたリターン電流経路とを含む。
第１の基板１０６および第３の基板１５０の第１の複数のパワー半導体スイッチ１２２は、第１のスイッチ構造を形成し、第２の基板１１０および第４の基板１５２の第２の複数のパワー半導体スイッチ１３６は、第２のスイッチ構造を形成する。動作中、第１の端子１０８、第２の端子１１２、および出力端子１４４は、正ＤＣバスバー、負ＤＣバスバー、およびバスバーによって提供されるものとは異なる電圧を必要とする電気負荷にそれぞれ結合されるように構成される。第１および第２の複数のパワー半導体スイッチ１２２、１３６は、導通状態と非導通状態との間で切り替わる（「調節される」）ように構成される。第１および第２の複数のパワー半導体スイッチ１２２、１３６の調節速度を制御することによって、負荷に供給する適切な出力電圧を出力端子１４４に提供することができる。
第１および第２のスイッチ構造の導通状態（すなわち、第１および第２の複数のパワー半導体スイッチ１２２、１３６の導通状態）では、パワーモジュール１００の電流は、（第１の端子１０８と電気的に接触した外部ＤＣバスバーから）第１の端子１０８に、第１の基板１０６および第３の基板１５０の第１の導電性基板１１４に（第１の端子１０８の第１の脚部１２４および第２の脚部１５４を介して）、次いで第１のスイッチ構造の第１の複数のパワー半導体スイッチ１２２のドレインに、次に第１のワイヤボンド１２６を介して第１の基板１０６および第３の基板１５０の第２の導電性基板１１６に順に流れる。電流は次いで、第２のワイヤボンド１２８を通って第２の基板１１０および第４の基板１５２の第３の導電性基板１３０に、第２のスイッチ構造の第２の複数のパワー半導体スイッチ１３６のドレインに、第３のワイヤボンド１３８を介して第４の導電性基板１３２に流れる。次に、電流は、第１の脚部１４０および第２の脚部１５６を通って第２の端子１１２に流れる（最終的には、第２の端子１１２と電気的に接触した別の外部ＤＣバスバーに流れる）。
動作中、第１の基板１０６および第３の基板１５０の第１の複数のパワー半導体スイッチ１２２の各々ならびに第２の基板１１０および第４の基板１５２の第２の複数のパワー半導体スイッチ１３６の各々を通して形成された個々の電流ループを流れる電流は、ほぼ均等に分配させることが望ましい。第１および第２の複数のパワー半導体スイッチ１２２、１３６の間のこのようなバランスは、第１および第２の複数のパワー半導体スイッチ１２２、１３６を通るインピーダンスが、第１および第２の複数のパワー半導体スイッチ１２２、１３６の互いに対してほぼ等しいときに達成される。例示的な実施形態では、ボンドワイヤは、導電性基板の間にのみ形成され、第１の端子１０８および第２の端子１１２は、導電性基板に超音波溶接、はんだ付け、ろう付け、または焼結されてボンドワイヤ接続を排除する。さらに、導電性基板、第１の端子１０８、および第２の端子１１２は、物理的に近接して配置され、反対方向に向けられた隣接する導体を流れる電流と位置合わせされる。このように、電流の流れによって各導体に生成される電磁場は、反対の電流の流れを有する隣接する導体に生成される電磁場を打ち消す傾向がある。電磁場の打ち消しは、それらの導体のインダクタンスを減少させ、それによって各個々の電流ループのインピーダンスを減少させる。パワースイッチング回路４００のインダクタンスを減少させることはまた、非常に高い周波数動作でもパワースイッチング回路４００の性能を改善する。
例示的な実施形態では、パワーモジュール１００は、個々のパワー半導体スイッチデバイス１２２から整流パワーループ経路の寄生インダクタンスを減少させるように構成される。インダクタンスを減少させるために、モジュール内外の電流経路が互いに近接して維持され、それにより電流がモジュールを流れるときに各経路に生成される誘起磁束は等しく、かつ反対であり、したがって互いに打ち消し合い、整流パワーループに見られる全体的な寄生インダクタンスを減少させる。間隔および分離の必要条件を避けるために、積層バス構造のボンドワイヤは、導電性基板の間にのみ形成され、第１の端子１０８および第２の端子１１２は、導電性基板に超音波溶接、はんだ付け、ろう付け、または焼結されてボンドワイヤ接続を排除する。さらに、導電性基板、第１の端子１０８、および第２の端子１１２は、物理的に近接して配置され、反対方向に向けられた隣接する導体を流れる電流と位置合わせされる。積層バス構造はまた、パワー半導体スイッチの間の比較的短くかつ非常に一貫したワイヤボンド長さを可能にし、パワーモジュール１００への相互接続のインダクタンスおよび抵抗をさらに減少させる。
パワーモジュール１００は、このタイプの設計で従来から利用可能なインダクタンスより３０％〜７０％低いインダクタンスを提供する。個々の基板１０６、１１０、１５０、１５２の各々は、システムに実装される前に個々に試験可能である。目標は、第１の端子１０８と第２の端子１１２との間に非常に短い整流ループを設けることによって達成される、寄生インダクタンスを最小にすることである。さらに、パワーモジュール１００は、第１の端子１０８と出力端子１４４との間、ならびに第２の端子１１２と出力端子１４４との間の減少させた寄生インダクタンスを提供する。
図４は、例示的なパワーモジュール４００の斜視図である。図５は、パワーモジュール４００の上面図である。図６は、パワーモジュール４００の側面図である。例示的な実施形態では、パワーモジュール４００は、第１の側４０２および第２の側４０４を含む。第１の側４０２は、第１の端子４０８に電気結合された第１の基板４０６を含む。第２の側４０４は、第２の端子４１２に電気結合された第２の基板４１０を含む。
第１の基板４０６は、第１の導電性基板４１４および第２の導電性基板４１６を含む。第１および第２の導電性基板４１４、４１６は、誘電体層４１８に配置されるパターニングされた銅層である。誘電体層４１８は、セラミックタイルを含むことができる。誘電体層４１８に結合された第１および第２の導電性基板４１４、４１６を含む第１の基板４０６は、ダイレクトボンド銅（ＤＢＣ）基板のようなパワー電子基板を形成する。第１の基板４０６は、実質的に平坦なベースプレート４２０に配置される。
第１の導電性基板４１４は、その上に配置された第１の複数のパワー半導体スイッチ４２２を含む。例えば、例示的な実施形態では、第１の複数のパワー半導体スイッチ４２２は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む。あるいは、第１の複数のパワー半導体スイッチ４２２は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、またはダイオードを含むことができる。第１の複数のパワー半導体スイッチ４２２は、例えば、ケイ素、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、または窒化ホウ素（ＢＮ）のような半導体材料で形成することができる。例示的な実施形態では、第１の導電性基板４１４は、その上に配置された４つのパワー半導体スイッチ４２２を含むが、第１の導電性基板４１４は、パワーモジュール４００が本明細書で説明されるように機能することを可能にする任意の数のパワー半導体スイッチを含むことができる。
第１の導電性基板４１４は、基部４２４および頂部４２６を有するＴ字形の第１の導電性基板を含む。第１の複数のパワー半導体スイッチ４２２の各々は、頂部４２６に配置される。より具体的には、第１の複数のパワー半導体スイッチ４２２の各々は、頂部４２６に電気結合されたドレイン端子を含み、第１の導電性基板４１４を介して第１の端子４０８に結合される。第１の端子４０８は、基部４２４に電気結合される。第１の端子４０８は、第１の導電性基板４１４にはんだ付けまたは超音波溶接される１つであり、それらの間に電気的接続を形成する。第１の端子４０８は、第１の導電性基板４１４に電気結合される、そこから延びる第１の脚部４２８を含む。
第１の複数のパワー半導体スイッチ４２２の各々はまた、第１のワイヤボンド４３０を使用して第２の導電性基板４１６に電気結合されたソース端子を含む。すなわち、第１の複数のパワー半導体スイッチ４２２の各々は、スイッチの上側にソース接続を有する。第１のワイヤボンド４３０は、スイッチの上側に結合され、ソース端子を第２の導電性基板４１６に結合する。したがって、第１の導電性基板４１４は、第１の複数のパワー半導体スイッチ４２２および第１のワイヤボンド４３０を介して第２の導電性基板４１６に電気結合される。
第２の導電性基板４１６は、第１のワイヤボンド４３０に電気結合され、第１の導電性基板４１４との電気的接続を形成する。第２の導電性基板４１６はまた、第２のワイヤボンド４３２に電気結合され、パワーモジュール４００の第２の側４０４との電気的接続を形成する。
例示的な実施形態では、第２の導電性基板４１６は、基部４２４の内側に配置された内側第２の導電性基板４３４と、基部４２４の第２の側４０４に配置された外側第２の導電性基板４３６とを含む。内側第２の導電性基板４３４および外側第２の導電性基板４３６は、同数の第１の複数のパワー半導体スイッチ４２２に結合され、第１の複数のパワー半導体スイッチ４２２にわたって対称的で動的な電流分配を提供する。
第１の端子４０８から流れる電流は、第１の導電性基板４１４に流れ、第１の複数のパワー半導体スイッチ４２２の各々のドレイン端子を通り、第１の複数のパワー半導体スイッチ４２２の各々のソース端子を通り、第１のワイヤボンド４３０を通って内側第２の導電性基板４３４および外側第２の導電性基板４３６に、および次に第２のワイヤボンド４３２を介して第２の側４０４に流れる。
第２の基板４１０は、第３の導電性基板４３８および第４の導電性基板４４０を含む。第３および第４の導電性基板４３８、４４０は、誘電体層４４２に配置されるパターニングされた銅層である。誘電体層４４２は、セラミックタイルを含むことができる。誘電体層４４２に結合された第３および第４の導電性基板４３８、４４０を含む第２の基板４１０は、ダイレクトボンド銅（ＤＢＣ）基板のようなパワー電子基板を形成する。第２の基板４１０は、実質的に平坦なベースプレート４２０に配置される。
第３の導電性基板４３８は、その上に配置された第２の複数のパワー半導体スイッチ４４４を含む。例えば、例示的な実施形態では、第２の複数のパワー半導体スイッチ４４４は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む。あるいは、第２の複数のパワー半導体スイッチ４４４は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、またはダイオードを含むことができる。第２の複数のパワー半導体スイッチ４４４は、例えば、ケイ素、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、または窒化ホウ素（ＢＮ）のような半導体材料で形成することができる。例示的な実施形態では、第３の導電性基板４３８は、その上に配置された４つのパワー半導体スイッチ４４４を含むが、第３の導電性基板４３８は、パワーモジュール４００が本明細書で説明されるように機能することを可能にする任意の数のパワー半導体スイッチを含むことができる。
第３の導電性基板４３８は、基部４４６および頂部４４８を有するＴ字形の第３の導電性基板を含む。第２の複数のパワー半導体スイッチ４４４の各々は、頂部４４８に配置される。より具体的には、第２の複数のパワー半導体スイッチ４４４の各々は、頂部４４８に電気結合されたドレイン端子を含み、第３の導電性基板４３８を介して第２の導電性基板４１６に結合される。ドレイン端子と第３の導電性基板４３８との電気的接続により、第２の複数のパワー半導体スイッチ４４４の各々は、第２の導電性基板４１６から第２のワイヤボンド４３２を介して第３の導電性基板４３８に流れる電流を受け取ることができる。
第２の複数のパワー半導体スイッチ４４４の各々はまた、第３のワイヤボンド４４８を使用して第４の導電性基板４４０に電気結合されたソース端子を含む。すなわち、第２の複数のパワー半導体スイッチ４４４の各々は、スイッチの上側にソース接続を有する。第３のワイヤボンド４４８は、スイッチの上側に結合され、ソース端子を第４の導電性基板４４０に結合する。したがって、第４の導電性基板４４０は、第２の複数のパワー半導体スイッチ４４４および第３のワイヤボンド４４８を介して第３の導電性基板４３８に電気結合される。
第４の導電性基板４４０は、第３の導電性基板４３８ならびに第２の端子４１２に電気結合される。第２の端子４１２は、第４の導電性基板４４０にはんだ付けまたは超音波溶接される１つであり、それらの間に電気的接続を形成する。第２の端子４１２は、第４の導電性基板４４０に電気結合される、そこから延びる第１の脚部４５０および第２の脚部４５２を含む。
例示的な実施形態では、第４の導電性基板４４０は、基部４４６の内側に配置された内側第４の導電性基板４５４と、基部４４６の外側に配置された外側第４の導電性基板４５６とを含む。内側第４の導電性基板４５４および外側第４の導電性基板４５６は、同数の第２の複数のパワー半導体スイッチ４４４に結合され、第２の複数のパワー半導体スイッチ４４４にわたって対称的で動的な電流分配を提供する。
第２の導電性基板４１６から流れる電流は、第２のワイヤボンド４３２を通って第３の導電性基板４３８に流れ、第２の複数のパワー半導体スイッチ４４４の各々のドレイン端子を通り、次に第２の複数のパワー半導体スイッチ４４４の各々のソース端子を通り、第３のワイヤボンド４４８を通って内側第４の導電性基板４５４および外側第４の導電性基板４５６に、および第１の脚部４５０および第２の脚部４５２を介して第２の端子に流れる。
例示的な実施形態では、第１の端子４０８は、正ＤＣ端子であり、第２の端子４１２は、負ＤＣ端子である。第１の端子４０８および第２の端子４１２は、正および負バスバー（図示せず）にそれぞれ結合されるように構成される。「正」および「負」ＤＣ端子および／またはバスバーは、動作中に互いに異なる電位にあるが、特定の極性に限定されない。例示的な実施形態では、第１の端子４０８および第２の端子４１２は、端子が端子の実質的に全体にわたって相対的に近接するように、互いに実質的に対向している。例えば、第１の端子４０８および第２の端子４１２は、第１の側４０２と第２の側４０４との間に、より具体的には、第１の基板４０６と第２の基板４１０との間に配置される。さらに、第１の端子４０８および第２の端子４１２は、互いに隣接してパワーモジュール４００の幅に沿って延びる。いくつかの実施形態では、第１の端子４０８および第２の端子４１２は、ベースプレート４２０、第１の基板４０６、および第２の基板４１０から実質的に垂直に離れるように延びる。第１の端子４０８および第２の端子４１２はまた、ボンディングするための領域を提供するそれぞれのフランジ４５８を含むことができる。
パワーモジュール４００は、電気負荷（図示せず）に結合されパワーを提供するように構成された出力端子４６０をさらに含む。例示的な実施形態では、出力端子４６０は、ＡＣ出力端子４６０である。出力端子４６０は、第１の端子４０８および第２の端子４１２に相対的に近接して配置される。例えば、出力端子４６０は、第１の端子４０８が出力端子４６０と第２の端子４１２との間にあるように、パワーモジュール４００の第１の側４０２の第１の端子４０８に隣接して配置される。出力端子４６０は、第２の導電性基板４１６に電気結合される。より具体的には、出力端子４６０は、第３の導電性基板４３８にはんだ付けまたは超音波溶接される１つであり、第２のワイヤボンド４３２を介して第２の導電性基板４１６に電気結合される。さらに、出力端子４６０は、単一のＤＣバス（すなわち、第１の端子４０８または第２の端子４１２のいずれか）に隣接して配置されてもよいし、ＤＣバスの間に配置されてもよい（すなわち、第１の端子４０８と第２の端子４１２との間）。そのような位置決めは、ＡＣ対ＤＣ結合および対称的な経路長さの調整を可能にする。出力端子４６０は、第３の導電性基板４３８に電気結合された第１の脚部４６２を含む。出力端子４６０は、電気負荷のポートが物理的にボルト締めされ得るフランジ４６４を含む。
例示的な実施形態では、パワーモジュール４００は、第３の基板４６６および第４の基板４６８をさらに含むことができる。第３の基板４６６は、パワーモジュール４００の幅に沿って第１の基板４０６に隣接してパワーモジュール４００の第１の側４０２に配置される。第４の基板４６８は、パワーモジュール４００の幅に沿って第２の基板４１０に隣接してパワーモジュール４００の第２の側４０４に配置される。第３の基板４６６は、第１の基板４０６と同一の構成要素および機能を含み、第４の基板４６８は、第２の基板４１０と同一の構成要素および機能を含むので、その説明はここでは詳細には説明しない。
パワーモジュール４００は、パワーモジュール１００（図１に示す）によって提供されるものと同様の利点を提供する。さらに、パワーモジュール４００は、スイッチの各々を流れる電流が実質的に同じ距離を移動し、かつ実質的に同じ個々の電流経路に沿って移動するように、第１および第２の複数のパワー半導体スイッチ４２２、４４４の改善された対称性を提供する。このような対称性は、スイッチ間の等しい電流分配、ならびにスイッチのタイミングの同時制御を可能にする。
図７は、例示的なパワーモジュール７００の斜視図である。図８は、パワーモジュール７００の上面図である。図９は、パワーモジュール７００の側面図である。パワーモジュール７００は、パワーモジュール１００（図１〜図３に示す）と同様である。したがって、パワーモジュール１００と同じであるパワーモジュール７００の構成要素は、図１〜図３で使用される同じ参照符号を使用して図７〜図９で識別され、それらの説明は繰り返されない。
例示的な実施形態では、パワーモジュール７００は、第１の端子１０８および第２の端子１１２を含み、さらに、２つの出力端子、第１の出力端子７０２および第２の出力端子７０４を含む。第１および第２の端子１０８、１１２は、互いに隣接して配置され、第１の出力端子７０２は、第２の端子１１２に隣接する側とは反対の第１の端子１０８の側に隣接して配置され、第２の出力端子７０４は、第１の端子１０８に隣接する側とは反対の第２の端子１１２の側に隣接して配置される。
一実施形態では、第１の出力端子７０２および第２の出力端子７０４は、パワーモジュール７００の内部またはパワーモジュール７００の外部で構成されるか、または共に「結束される」。第１および第２の出力端子７０２、７０４を結束することは、図１〜図３に関して上述したものと同様のハーフブリッジ構成を形成する。さらに、ハーフブリッジ構成は、近接してＤＣ＋ＤＣループ（すなわち、第１の端子１０８から第２の端子１１２まで）のインダクタンスを減少させるのを容易にする。
別の実施形態では、これらを共に結束するのではなく、第１の出力端子７０２および第２の出力端子７０４を分離して、パワーモジュール７００が２つの独立した低インダクタンススイッチを収容できるようにする。例えば、第１の低インダクタンススイッチが、第１の端子１０８と第１の出力端子７０２とを密接に結合することによって形成され、第２の低インダクタンススイッチが、第２の端子１１２と第２の出力端子７０４とを密接に結合することによって形成される。第１および第２の低インダクタンススイッチの両方に対するＡＣとＤＣの密接結合は、より複雑な電気トポロジのインダクタンスを減少させるのを容易にし、このインダクタンスもまた、重要である。
代替の実施形態では、図１〜図３と同様に、パワーモジュール７００は、単一の出力端子１４６のみを含むことができる。このような実施形態では、基板は、共にワイヤボンディングまたはリボンボンディングされる。
例示的な実施形態では、第１の端子１０８、第２の端子１１２、第１の出力端子７０２、および第２の出力端子７０４は、それぞれの導電性基板に共にワイヤボンディングまたはリボンボンディングされる。ワイヤボンディングまたはリボンボンディングは、設計における柔軟性の増大と、製造および機械的応力軽減のための追加オプションを提供することを容易にする。
例示的な実施形態では、パワーモジュール７００は、第１の複数の半導体スイッチ１２２および第２の複数の半導体スイッチ１３６を含む。パワーモジュール７００はまた、各第１の半導体スイッチ１２２および各第２の半導体スイッチ１３６と直列に結合されたダイオード７０６を含む。具体的には、ダイオード７０６は、各第１の半導体スイッチ１２２と第１の出力端子７０２との間に直列に結合される。さらに、ダイオード７０６は、第２の出力端子７０４と第２の端子１１２との間に直列に結合される。例示的な実施形態では、第１および第２の半導体スイッチ１２２、１３６は、ＭＯＳＦＥＴであり、ダイオード７０６は、フリーホイーリングダイオードであるが、第１および第２の半導体スイッチ１２２、１３６ならびにダイオード７０６は、パワーモジュール７００が本明細書で説明されるように機能することを可能にする任意の他の同様のデバイスであってもよい。第１および第２の半導体スイッチ１２２、１３６と直列にダイオード７０６を結合することで、より大きなフットプリントを形成し、このスタイルの手法のスケーラビリティをより高める共に、完全に組み立てる前に独立して試験可能な基板を維持する。
図１０は、パワーモジュールデバイス１００、４００、および７００（図１〜３、図４〜図６、および図７〜図９にそれぞれ示す）を形成する例示的な方法１０００のフローチャートである。例示的な実施形態では、方法１０００は、第１の導電性基板を第１の基板に設けること１００２と、第１の複数のパワー半導体スイッチを第１の導電性基板に配置すること１００４と、第１の導電性基板を第１の端子および少なくとも１つの第２の導電性基板に電気結合すること１００６とを含む。方法１０００はまた、第３の導電性基板を第２の基板に設けること１００８と、第２の複数のパワー半導体スイッチを第３の導電性基板に配置すること１０１０と、第３の導電性基板を第２の導電性基板および少なくとも１つの第４の導電性基板に電気結合すること１０１２とを含む。方法１０００はさらに、第４の導電性基板を第２の端子に電気結合すること１０１４を含む。
図１１は、例示的なパワーモジュール１１００の斜視図である。図１２は、パワーモジュール１１００の上面図である。図１３は、パワーモジュール１１００の側面図である。パワーモジュール１１００は、パワーモジュール１００（図１〜図３に示す）と同様である。したがって、パワーモジュール１００と同じであるパワーモジュール１１００の構成要素は、図１〜図３で使用される同じ参照符号を使用して図１１〜図１３で識別され、それらの説明は繰り返されない。図１１〜図１３のパワーモジュール１１００と図１〜図３のパワーモジュール１００との間の唯一の違いは、第１の端子１０８、第２の端子１４４、および出力端子１１２の構成である。
例示的な実施形態では、第１の端子１０８および第２の端子１４４は、密接に結合され、パワーモジュール１００の幅に沿って延びる。第１の端子１０８および第２の端子１４４は、パワーモジュール１１００の第１の側１０２に向かって付勢され、したがって、第１の基板１０６および第３の基板１５０から実質的に垂直に離れるように延びる。
出力端子１１２は、第１の端子１０８または第２の端子１４４に隣接して配置されず、または第１の端子１０８または第２の端子１４４と密接に結合されない。むしろ、出力端子１１２は、パワーモジュール１１００の幅の一部のみにわたって延びる。さらに、出力端子１１２は、パワーモジュール１１００の第２の側１０４に向かって付勢され、したがって、第２の基板１１０および第４の基板１５２から実質的に垂直に離れるように延びる。
第１の端子１０８、第２の端子１４４、および出力端子１１２の向きは、パワーモジュール１１００と同じであり、標準的な業界のフットプリントと一致し、パワーモジュール１００と同じ低インダクタンスの利点も達成するようなものである。
パワーモジュール１００、４００の技術的利点は、より高い動作周波数能力、損失の低減、およびより高い電圧マージンをもたらすより低い寄生インダクタンスである。いずれのワイヤボンディングも導電性基板にのみ位置し、パワー端子への接続が超音波溶接を使用して達成される。これは、各基板の個々の試験を可能にするだけでなく、より短い整流ループを提供し、パワーモジュール１００、４００内の効率を高め、インダクタンスを減少させる。
パワースイッチング回路のループインダクタンスを減少させるための方法、システム、および装置の例示的な実施形態は、本明細書に記載した特定の実施形態に限定されるものではなく、むしろ、システムの構成要素および／または方法のステップは、本明細書に記載した他の構成要素および／またはステップから独立に、かつ別個に利用することができる。例えば、方法は、回路インダクタンスの減少を必要とする他のシステムおよび関連する方法と組み合わせて使用することもでき、本明細書に記載したパワーインバータ、スイッチングモジュール、および方法のみで実施することに限定されない。むしろ、例示的な実施形態は、減少した回路リアクタンスから利益を得ることができる多くの他の用途、機器、およびシステムに関連して実施および利用することができる。
本開示の様々な実施形態の具体的な特徴を一部の図面には示してあって、他の図面には示していないが、これは単に便宜上のためである。本開示の原理によれば、図面の任意の特徴は、任意の他の図面の任意の特徴と組み合わせて参照および／または特許請求することができる。
本明細書は、実施形態を開示するために実施例を用いており、最良の形態を含んでいる。また、いかなる当業者も実施形態を実施することができるように実施例を用いており、任意のデバイスまたはシステムを製作し使用し、任意の組み込まれた方法を実行することを含んでいる。本開示の特許可能な範囲は、特許請求の範囲によって定義され、当業者が想到する他の実施例を含むことができる。そのような他の実施例は、特許請求の範囲の文言から相違しない構造要素を有しており、あるいは特許請求の範囲の文言から実質的に相違しない同等な構造要素を含むならば、特許請求の範囲の技術的範囲に包含される。
１００ パワーモジュール、パワーモジュールデバイス
１０２ 第１の側
１０４ 第２の側
１０６ 第１の基板
１０８ 第１の端子
１１０ 第２の基板
１１２ 第２の端子
１１４ 第１の導電性基板
１１６ 第２の導電性基板
１１８ 誘電体層
１２０ ベースプレート
１２２ 第１の複数のパワー半導体スイッチ
１２４ 第１の脚部
１２６ 第１のワイヤボンド
１２８ 第２のワイヤボンド
１３０ 第３の導電性基板
１３２ 第４の導電性基板
１３４ 誘電体層
１３６ 第２の複数のパワー半導体スイッチ
１３８ 第３のワイヤボンド
１４０ 第１の脚部
１４２ フランジ
１４４ 出力端子、第２の端子
１４６ 第１の脚部、出力端子
１４８ フランジ
１５０ 第３の基板
１５２ 第４の基板
１５４ 第２の脚部
１５６ 第２の脚部
１５８ 第２の脚部
４００ パワースイッチング回路、パワーモジュール、パワーモジュールデバイス
４０２ 第１の側
４０４ 第２の側
４０６ 第１の基板
４０８ 第１の端子
４１０ 第２の基板
４１２ 第２の端子
４１４ 第１の導電性基板
４１６ 第２の導電性基板
４１８ 誘電体層
４２０ ベースプレート
４２２ 第１の複数のパワー半導体スイッチ
４２４ 基部
４２６ 頂部
４２８ 第１の脚部
４３０ 第１のワイヤボンド
４３２ 第２のワイヤボンド
４３４ 内側第２の導電性基板
４３６ 外側第２の導電性基板
４３８ 第３の導電性基板
４４０ 第４の導電性基板
４４２ 誘電体層
４４４ 第２の複数のパワー半導体スイッチ
４４６ 基部
４４８ 頂部、第３のワイヤボンド
４５０ 第１の脚部
４５２ 第２の脚部
４５４ 内側第４の導電性基板
４５６ 外側第４の導電性基板
４５８ フランジ
４６０ ＡＣ出力端子
４６２ 第１の脚部
４６４ フランジ
４６６ 第３の基板
４６８ 第４の基板
７００ パワーモジュール、パワーモジュールデバイス
７０２ 第１の出力端子
７０４ 第２の出力端子
７０６ ダイオード
１０００ 方法
１１００ パワーモジュール

Claims (20)

  1. その上に配置された第１の複数のパワー半導体スイッチ（１２２、４２２）を有する第１の導電性基板（１１４、４１４）と、
    前記第１の導電性基板（１１４、４１４）に電気結合された少なくとも１つの第２の導電性基板（１１６、４１６）と
    を備える第１の基板（１０６、４０６）と、
    前記第１の導電性基板（１１４、４１４）に電気結合された第１の端子（１０８、４０８）と、
    その上に配置された第２の複数のパワー半導体スイッチ（１３６、４４４）を有し、前記第２の導電性基板（１１６、４１６）に電気結合された第３の導電性基板（１３０、４３８）と、
    前記第３の導電性基板（１３０、４３８）に電気結合された少なくとも１つの第４の導電性基板（１３２、４４０）と
    を備える第２の基板（１１０、４１０）と、
    前記第４の導電性基板（１３２、４４０）に電気結合された第２の端子（１１２、４１２）と
    を備える、パワーモジュール（１００、４００、７００、１１００）。
  2. 前記第１の端子（１０８、４０８）、前記第１の基板（１０６、４０６）、前記第２の基板（１１０、４１０）、および前記第２の端子（１１２、４１２）が、前記パワーモジュール（１００、４００、７００、１１００）内の整流ループインダクタンスを最小にするように構成された共通の回路ループを形成する、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  3. 前記第１の端子（１０８、４０８）が、前記第１の導電性基板（１１４、４１４）にはんだ付け、ろう付け、焼結、超音波溶接、リボンボンディング、および平面相互接続される１つである、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  4. 前記第２の端子（１１２、４１２）が、前記第４の導電性基板（１３２、４４０）にはんだ付け、ろう付け、焼結、超音波溶接、リボンボンディング、および平面相互接続される１つである、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  5. 前記第１の複数のパワー半導体スイッチ（１２２、４２２）の各々が、前記第１の導電性基板（１１４、４１４）を介して前記第１の端子（１０８、４０８）に電気結合されたドレイン端子を備える、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  6. 前記第２の複数のパワー半導体スイッチ（１３６、４４４）の各々が、前記第３の導電性基板（１３０、４３８）を介して前記第２の導電性基板（１１６、４１６）に電気結合されたドレイン端子を備える、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  7. 前記第１の複数のパワー半導体スイッチ（１２２、４２２）の各々が、ワイヤボンド（１２６、４３０）を使用して前記第２の導電性基板（１１６、４１６）に電気結合されたソース端子を備える、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  8. 前記第２の複数のパワー半導体スイッチ（１３６、４４４）の各々が、ワイヤボンド（１３８、４４８）を使用して前記第４の導電性基板（１３２、４４０）に電気結合されたソース端子を備える、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  9. 前記第１の端子（１０８、４０８）が、正ＤＣ端子を備え、前記第２の端子（１１２、４１２）が、負ＤＣ端子を備える、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  10. 前記第２の導電性基板（１１６、４１６）に電気結合された出力端子（１４４、４６０）をさらに備える、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  11. 前記出力端子（１４４、４６０）が、前記第３の導電性基板（１３０、４３８）にはんだ付け、ろう付け、焼結、超音波溶接、リボンボンディング、および平面相互接続される１つであり、ボンドワイヤおよびリボンボンドの１つを使用して前記第２の導電性基板（１１６、４１６）に電気結合される、請求項１０に記載のパワーモジュール（１００、４００、７００、１１００）。
  12. 前記出力端子（１４４、４６０）が、前記第２の導電性基板（１１６、４１６）にはんだ付け、ろう付け、焼結、超音波溶接、リボンボンディング、および平面相互接続される１つである、請求項１０に記載のパワーモジュール（１００、４００、７００、１１００）。
  13. 前記出力端子（１４４、４６０）が、
    前記第２の導電性基板（１１６、４１６）に結合された第１の出力端子（７０２）と、
    前記第３の導電性基板（１３０、４３８）に結合された第２の出力端子（７０４）と
    を備え、
    前記第１の端子（１０８、４０８）および前記第２の端子（１１２、４１２）が、前記第１の出力端子（７０２）と前記第２の出力端子（７０４）との間に配置される、
    請求項１０に記載のパワーモジュール（１００、４００、７００、１１００）。
  14. 前記第１の導電性基板（１１４、４１４）および前記第３の導電性基板（１３０、４３８）が各々、基部（４２４、４４６）および頂部（４２６、４４８）を有するＴ字形の導電性基板を備える、請求項１に記載のパワーモジュール（１００、４００、７００、１１００）。
  15. 前記第１の複数のパワー半導体スイッチ（１２２、４２２）が、前記第１の導電性基板（１１４、４１４）の前記頂部（４２６、４４８）に配置され、
    前記第１の端子（１０８、４０８）が、前記第１の導電性基板（１１４、４１４）の前記基部（４２４、４４６）に電気結合され、
    前記第２の導電性基板（１１６、４１６）が、前記第３の導電性基板（１３０、４３８）の前記基部（４２４、４４６）に電気結合され、
    前記第２の複数のパワー半導体スイッチ（１３６、４４４）が、前記第３の導電性基板（１３０、４３８）の前記頂部（４２６、４４８）に配置される、
    請求項１４に記載のパワーモジュール（１００、４００、７００、１１００）。
  16. 前記第２の導電性基板（１１６、４１６）および前記第４の導電性基板（１３２、４４０）が各々、
    前記基部（４２４、４４６）の第１の側に配置された内側第２の導電性基板（４３４）と、
    前記第１の側とは反対の前記基部（４２４、４４６）の第２の側に配置された外側第２の導電性基板（４３６）と
    を備える、請求項１５に記載のパワーモジュール（１００、４００、７００、１１００）。
  17. パワーモジュール（１００、４００、７００、１１００）を形成する方法（１０００）であって、
    第１の導電性基板（１１４、４１４）を第１の基板（１０６、４０６）に設けることと、
    第１の複数のパワー半導体スイッチ（１２２、４２２）を前記第１の導電性基板（１１４、４１４）に配置することと、
    前記第１の導電性基板（１１４、４１４）を第１の端子（１０８、４０８）および少なくとも１つの第２の導電性基板（１１６、４１６）に電気結合することと、
    第３の導電性基板（１３０、４３８）を第２の基板（１１０、４１０）に設けることと、
    第２の複数のパワー半導体スイッチ（１３６、４４４）を前記第３の導電性基板（１３０、４３８）に配置することと、
    前記第３の導電性基板（１３０、４３８）を前記第２の導電性基板（１１６、４１６）および少なくとも１つの第４の導電性基板（１３２、４４０）に電気結合することと、
    前記第４の導電性基板（１３２、４４０）を第２の端子（１１２、４１２）に電気結合することと
    を含む、方法（１０００）。
  18. 前記第１の導電性基板（１１４、４１４）を前記第１の端子（１０８、４０８）に電気結合することが、前記第１の導電性基板（１１４、４１４）を前記第１の端子（１０８、４０８）にはんだ付け、ろう付け、焼結、超音波溶接、リボンボンディング、および平面相互接続することの１つを含み、
    前記第４の導電性基板（１３２、４４０）を前記第２の端子（１１２、４１２）に電気結合することが、前記第４の導電性基板（１３２、４４０）を前記第２の端子（１１２、４１２）にはんだ付け、ろう付け、焼結、超音波溶接、リボンボンディング、および平面相互接続することの１つを含む、
    請求項１７に記載の方法（１０００）。
  19. 出力端子（１４４、４６０）を前記第２の導電性基板（１１６、４１６）に電気結合することをさらに含む、請求項１６に記載の方法（１０００）。
  20. 前記第１の導電性基板（１１４、４１４）および前記第３の導電性基板（１３０、４３８）が各々、基部（４２４、４４６）および頂部（４２６、４４８）を有するＴ字形の導電性基板を備える、請求項１６に記載の方法（１０００）。
JP2018553476A 2016-04-12 2017-04-12 ロバストな低インダクタンスパワーモジュールパッケージ Pending JP2019514216A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662321421P 2016-04-12 2016-04-12
US62/321,421 2016-04-12
US15/482,228 2017-04-07
US15/482,228 US9972569B2 (en) 2016-04-12 2017-04-07 Robust low inductance power module package
PCT/US2017/027137 WO2017180703A1 (en) 2016-04-12 2017-04-12 Robust low inductance power module package

Publications (1)

Publication Number Publication Date
JP2019514216A true JP2019514216A (ja) 2019-05-30

Family

ID=59998846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018553476A Pending JP2019514216A (ja) 2016-04-12 2017-04-12 ロバストな低インダクタンスパワーモジュールパッケージ

Country Status (5)

Country Link
US (1) US9972569B2 (ja)
EP (1) EP3443588B1 (ja)
JP (1) JP2019514216A (ja)
CN (1) CN109417051B (ja)
WO (1) WO2017180703A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3226294B1 (en) 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method for manufacturing same
EP3258491A4 (en) * 2015-02-13 2018-03-14 Nissan Arc, Ltd. Half-bridge power semiconductor module, and method for manufacturing same
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
US10985537B2 (en) * 2018-09-14 2021-04-20 Ge Aviation Systems Llc Power overlay architecture
DE102019204889A1 (de) * 2019-04-05 2020-10-08 Robert Bosch Gmbh Elektronische Schaltungseinheit
EP3748675A1 (de) * 2019-06-04 2020-12-09 Siemens Aktiengesellschaft Leistungshalbleitermodul mit gestaffelten anschlussflächen
CN114846600A (zh) * 2019-12-28 2022-08-02 丹佛斯硅动力有限责任公司 具有改进的电气特性和热特性的功率模块
DE102022200622B4 (de) * 2022-01-20 2023-09-07 Magna powertrain gmbh & co kg Leistungselektronik

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172310A (en) 1991-07-10 1992-12-15 U.S. Windpower, Inc. Low impedance bus for power electronics
US6845017B2 (en) 2000-09-20 2005-01-18 Ballard Power Systems Corporation Substrate-level DC bus design to reduce module inductance
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
DE102005016650B4 (de) * 2005-04-12 2009-11-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
US7916480B2 (en) 2007-12-19 2011-03-29 GM Global Technology Operations LLC Busbar assembly with integrated cooling
JP4988665B2 (ja) 2008-08-06 2012-08-01 日立オートモティブシステムズ株式会社 半導体装置および半導体装置を用いた電力変換装置
US8193449B2 (en) 2008-10-13 2012-06-05 GM Global Technology Operations LLC Low inductance busbar
US8480419B2 (en) 2009-01-06 2013-07-09 GM Global Technology Operations LLC Low inductance connector assembly
US7798833B2 (en) 2009-01-13 2010-09-21 Gm Global Technology Operations, Inc. Low inductance busbar assembly
US8279620B2 (en) 2009-09-21 2012-10-02 GM Global Technology Operations LLC Low inductance power electronics assembly
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
DE102009046258B3 (de) * 2009-10-30 2011-07-07 Infineon Technologies AG, 85579 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102010030317B4 (de) * 2010-06-21 2016-09-01 Infineon Technologies Ag Schaltungsanordnung mit Shuntwiderstand

Also Published As

Publication number Publication date
US20170294373A1 (en) 2017-10-12
CN109417051B (zh) 2022-08-23
CN109417051A (zh) 2019-03-01
EP3443588A1 (en) 2019-02-20
US9972569B2 (en) 2018-05-15
EP3443588B1 (en) 2021-06-02
WO2017180703A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
US9972569B2 (en) Robust low inductance power module package
JP5259016B2 (ja) パワー半導体モジュール
US10756057B2 (en) Half-bridge power semiconductor module and method of manufacturing same
US9941255B2 (en) Power semiconductor module
US9893646B2 (en) System for a low profile, low inductance power switching module
US10283454B2 (en) Power semiconductor module
US11398448B2 (en) Semiconductor module
US11398450B2 (en) Semiconductor module
EP3113223A1 (en) Power semiconductor module
JP7183594B2 (ja) 半導体装置
US20230056722A1 (en) Power module with improved electrical and thermal characteristics
JP2015018943A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP7428017B2 (ja) 半導体モジュール
US11335660B2 (en) Semiconductor module
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
US11935875B2 (en) Power module layout for symmetric switching and temperature sensing
US10186986B2 (en) Semiconductor arrangement with controllable semiconductor elements
JP2017079307A (ja) 半導体装置および半導体装置の製造方法
CN112447614A (zh) 功率器件封装结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190326

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190402