DE102010030317B4 - Schaltungsanordnung mit Shuntwiderstand - Google Patents
Schaltungsanordnung mit Shuntwiderstand Download PDFInfo
- Publication number
- DE102010030317B4 DE102010030317B4 DE102010030317.8A DE102010030317A DE102010030317B4 DE 102010030317 B4 DE102010030317 B4 DE 102010030317B4 DE 102010030317 A DE102010030317 A DE 102010030317A DE 102010030317 B4 DE102010030317 B4 DE 102010030317B4
- Authority
- DE
- Germany
- Prior art keywords
- section
- metallization layer
- circuit arrangement
- bottleneck
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
Schaltungsanordnung mit einem bestückten Schaltungsträger (2) umfassend einen flachen Isolationsträger (5), der eine Oberseite (5a) aufweist, sowie eine auf die Oberseite (5a) aufgebrachte, strukturierte Metallisierungsschicht (6); einen ersten Leistungshalbleiterchip (1), der auf einem ersten Abschnitt (61) der Metallisierungsschicht (6) angeordnet ist, und der einen ersten unteren Chip-Lastanschluss (11) aufweist, welcher mit dem ersten Abschnitt (61) elektrisch leitend verbunden ist; einen Shuntwiderstand (3), der auf einem zweiten Abschnitt (62) der Metallisierungsschicht (6) angeordnet ist, und der einen unteren Hauptanschluss (31) aufweist, welcher mit dem zweiten Abschnitt (62) elektrisch leitend verbunden ist; wobei zwischen dem ersten Abschnitt (61) und dem zweiten Abschnitt (62) eine elektrisch leitende Verbindung (4) ausgebildet ist, die eine zwischen dem ersten Abschnitt und dem zweiten Abschnitt ausgebildete Engstelle (40) umfasst, welche ein beim Betrieb der Schaltungsanordnung zwischen dem ersten unteren Chip-Lastanschluss (11) und dem unterem Hauptanschluss (31) fließender Strom passieren musswobei der der erste Abschnitt (61) und der zweite Abschnitt (62) Bestandteile eines zusammenhängenden Abschnitts (65) der strukturierten Metallisierungsschicht (6) sind; und wobei der der zusammenhängende Abschnitt (65) an der Engstelle (40) eine Breite (b40) aufweist, die sowohl kleiner ist als die kleinste Breite (b11) des ersten unteren Chip-Lastanschlusses (11), als auch kleiner als die kleinste Breite (b31) des unteren Hauptanschlusses (31), wobei die Breiten (b40, b11, b31) jeweils parallel zur Oberseite (5a) des Isolationsträgers (5) bestimmt werden.
Description
- Die Erfindung betrifft die Widerstandsmessung mittels eines Shuntwiderstands. Shuntwiderstände weisen zwei nachfolgend als Hauptanschlüsse bezeichnete Anschlüsse auf, mittels denen ein Widerstandselement mit einem zu messenden Strom in Reihe geschaltet wird. Durch Ermittlung der über dem Widerstandselement abfallenden Spannung kann in Verbindung mit dem bekannten Widerstandswert des Widerstandselements der zwischen den Hauptanschlüssen fließende Laststrom bestimmt werden. Um dabei eine möglichst hohe Messgenauigkeit zu erhalten, ist grundsätzlich eine möglichst hohe Messspannung wünschenswert, was einen hohen Widerstandswert erfordert. Andererseits soll jedoch der Widerstandswert möglichst gering gehalten werden, da die Verlustleistung proportional zum Widerstand des Widerstandselements ansteigt. Abgesehen davon, dass hohe Verlustleistungen allein schon wegen der damit verbundenen Wärmeentwicklung an sich unterwünscht sind, verändert eine solche Wärmeentwicklung auch die Strom-Spannungs-Kennlinie des Widerstandselementes. Somit muss in der Praxis stets ein Mittelweg zwischen einer gerade noch zulässigen Verlustleistung und der erforderlichen Messgenauigkeit gefunden werden. Es lässt sich jedoch nicht immer ein Kompromiss finden, in dem sämtliche konkurrierenden Randbedingungen zufrieden stellend erfüllt sind.
- Erschwerend kommt hinzu, dass die bei einer Schaltungsanordnung mit einem Shuntwiderstand zu messenden Ströme, beispielsweise wenn diese in der Leiterebene einer Leiterplatte fließen, hinsichtlich ihrer Stromverteilung über die Leiterebene in Abhängigkeit vom jeweiligen Schaltungszustand variieren können, so dass das Ergebnis einer Strommessung stark von der Stromverteilung im jeweiligen Schaltungszustand der Schaltungsanordnung abhängt. So wurden bei Schaltungsanordnungen in Leistungshalbleitermodulen mit einer Brückenschaltung von der Stromrichtung abhängige Abweichungen des gemessenen Stromwertes vom tatsächlichen Stromwert von bis zu 2% ermittelt. Wünschenswert wäre es jedoch, Abweichungen von 1% oder weniger zu erreichen.
- Bei der Fertigung mehrerer identischer Schaltungsanordnungen, die insbesondere Baugruppen zur Strommessung mit einem Shuntwiderstand aufweisen, können ebenfalls Messungenauigkeiten auftreten. Im Idealfall werden die Abgriffe, mit denen die über dem Shuntwiderstand abfallende Spannung abgegriffen wird, bei den verschiedenen Schaltungsanordnungen exakt an entsprechend gleichen Stellen angebracht. In der Praxis ergeben sich jedoch aufgrund unvermeidlicher Fertigungstoleranzen Abweichungen vom Idealfall, so dass bei den verschiedenen Schaltungsanordnungen der sinngemäß jeweils gleiche Potentialangriff bei sonst gleichem Aufbau und gleichen Bestromungsverhältnissen der verschiedenen Schaltungsanordnungen unterschiedliche Potentiale abgegriffen werden.
- Weiterhin weisen herkömmliche Shuntwiderstände typischer Weise zwei Hauptanschlüsse auf, die beide über die Metallisierung eines Schaltungsträgers gelötet sind. Ein solcher Aufbau erfordert viel Platz auf dem Schaltungsträger, was sich in den Kosten niederschlägt. Dies ist vor allem dann relevant, wenn als Schaltungsträger ein teueres Keramiksubstrat verwendet wird. Außerdem erfordert die Montage eines solchen Shuntwiderstandes auf dem Schaltungsträger eine eigene Prozesstechnologie, was den Fertigungsaufwand und die Herstellungskosten ebenfalls erhöht. Außerdem erfordern diese Shuntwiderstände aufgrund ihrer Bauweise eine längere Bestromungsstrecke, wodurch sich die Induktivität signifikant erhöht. Hierdurch kann es jedoch insbesondere bei schnellen Schaltvorgängen zu hohen Induktionsspannungen kommen, durch die die das am Shuntwiderstand abgegriffene Mess-Signal verfälscht werden kann.
- Die
DE 10 2008 035 993 A1 und dieDE 102 30 156 A1 beschreiben jeweils Leistungshalbleitermodule mit einer Anordnung, bei der ein Leistungshalbleiter und ein in dessen Laststromkreis geschalteter Shunt auf einem gemeinsamen Substrat angeordnet sind. Aus derDE 102 30 156 A1 geht außerdem hervor, dass ein Leistungshalbleitermodul auch mehrere derartiger Anordnungen umfassen kann. - Aus der
US 2003/0 038 706 A1 - Die Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltungsanordnung mit einem Shuntwiderstand bereitzustellen, die eine präzise Strommessung mit dem Shuntwiderstand ermöglicht, bei der der Shuntwiderstand möglichst wenig Platz beansprucht und die mit wenig Aufwand zu fertigen ist. Eine weitere Aufgabe der Erfindung besteht darin, ein Leistungshalbleitermodul mit einer derartigen Schaltungsanordnung bereitzustellen. Diese Aufgaben werden durch eine Schaltungsanordnung gemäß Patentanspruch 1 bzw. durch ein Leistungshalbleitermodul gemäß Patentanspruch 15 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
- Die vorliegende Erfindung sieht eine Schaltungsanordnung mit einem bestückten Schaltungsträger vor, der einen flachen Isolationsträger mit einer Oberseite aufweist und eine auf die Oberseite aufgebrachte, strukturierte Metallisierungsschicht. Außerdem umfasst die Schaltungsanordnung einen ersten Leistungshalbleiterchip, der auf einem ersten Abschnitt der Metallisierungsschicht angeordnet ist, und der einen ersten unteren Chip-Lastanschluss aufweist, welcher mit dem ersten Abschnitt elektrisch leitend verbunden ist. Weiterhin ist ein Shuntwiderstand vorgesehen, der auf einem zweiten Abschnitt der Metallisierungsschicht angeordnet ist und der einen unteren Hauptanschluss aufweist, welcher mit dem zweiten Abschnitt elektrisch leitend verbunden ist. Der erste Abschnitt und der zweite Abschnitt sind Bestandteile eines zusammenhängenden Abschnitts der strukturierten Metallisierungsschicht. Zwischen dem ersten Abschnitt und dem zweiten Abschnitt ist eine elektrisch leitende Verbindung ausgebildet, die eine zwischen dem ersten Abschnitt und dem zweiten Abschnitt ausgebildete Engstelle umfasst, welche ein beim Betrieb der Schaltungsanordnung zwischen dem ersten unteren Chip-Lastanschluss und dem ersten Hauptanschluss des Shuntwiderstands fließender Strom passieren muss. An der Engstelle weist der zusammenhängende Abschnitt eine Breite auf, die sowohl kleiner ist als die kleinste Breite des ersten unteren Chip-Lastanschlusses, als auch kleiner als die kleinste Breite des unteren Hauptanschlusses. Hierbei werden die Breiten jeweils parallel zur Oberseite des Isolationsträgers bestimmt. Mit einem oder mehreren derartigen Schaltungsträgern lässt sich ein Leistungshalbleitermodul realisieren.
- Die Erfindung wird nachfolgend unter Bezugnahme auf Figuren anhand von mehreren Ausführungsbeispielen erläutert. Es zeigen:
-
1 ein Prinzipschaltbild einer Schaltungsanordnung mit einem Shuntwiderstand, die verschiedene Schaltzustände einnehmen kann, in denen der Shuntwiderstand in unterschiedlichen Richtungen von Strom durchflossen wird; -
2A einen Schaltungsträger mit einer strukturierten Metallisierungsschicht, die zwei über eine Engstelle der Metallisierungsschicht elektrisch leitend miteinander verbundene Abschnitte aufweist, von denen einer mit einem Leistungshalbleiterchip und der andere mit einem Shuntwiderstand bestückt wird; -
2B eine Schaltungsanordnung mit dem in2A gezeigten Schaltungsträger nach dessen Bestückung mit zwei Leistungshalbleiterchips und einem Shuntwiderstand; -
2C einen Vertikalschnitt durch den in2B gezeigten, bestückten Schaltungsträger in einer Schnittebene E1; -
2D den unbestückten Schaltungsträger gemäß2A in einer Darstellung, aus der ersichtlich wird, dass die Engstelle den Strom, der in der Metallisierungsschicht zwischen deren über die Engstelle miteinander verbundenen Abschnitte fließt, kanalisiert und dadurch für eine vom Schaltungszustand weitestgehend unabhängige Stromverteilung im Bereich des Shuntwiderstands sorgt; -
3 den unbestückten Schaltungsträger gemäß den2A und2D , bei dem sich die zur Montage des Shuntwiderstands vorgesehene Montagefläche an einer anderen Position befindet als bei den Schaltungsträgern gemäß den2A und2D ; -
4 einen weiteren Schaltungsträger, der sich von den Schaltungsträgern gemäß den2A ,2D und3 von einer anderen Lage der Engstelle unterscheidet; -
5 einen unbestückten Schaltungsträger, der identisch ist mit dem Schaltungsträger gemäß4 , bei dem jedoch eine andere Position zur Montage des Shuntwiderstands vorgesehen ist; -
6 einen unbestückten Schaltungsträger, bei dem die Montagefläche für den Shuntwiderstand von einem Schlitz umgeben ist, der diese Montagefläche mit Ausnahme der Engstelle vollständig umschließt; -
7 einen unbestückten Schaltungsträger, der sich von dem unbestückten Schaltungsträger gemäß6 dadurch unterscheidet, dass auf einem zusammenhängenden Abschnitt der Metallisierungsschicht Montageflächen zur Montage von zwei Leistungshalbleiterchips vorgesehen sind; -
8 einen unbestückten Schaltungsträger, bei dem der Abschnitt der Metallisierung, auf dem der Shuntwiderstand angeordnet werden soll, durch zwei aufeinander zulaufende, längliche Schlitze, zwischen deren Enden die Engstelle ausgebildet ist, gegenüber einem anderen Abschnitt der Metallisierungsschicht, auf dem Montageflächen für zwei Leistungshalbleiterchips vorgesehen sind, separiert ist; -
9 einen unbestückten Schaltungsträger, bei dem sich die Engstelle zwischen einem Ende eines länglichen Schlitz in der oberen Metallisierung und einem seitlichen Rand des zusammenhängenden Abschnitts befindet; -
10 einen bestückten Schaltungsträger, bei dem der Shuntwiderstand zwischen zwei Leistungshalbleiterchips angeordnet ist, von denen jeder über eine Engstelle der Metallisierungsschicht mit dem Shuntwiderstand verbunden ist; -
11A den bestückten Schaltungsträger gemäß den2A und2D nach dessen Bestückung mit einem Shuntwiderstand und zwei Leistungshalbleiterchips, wobei die Engstelle zur Verringerung des elektrischen Widerstandes mit Hilfe von Bonddrähten überbrückt ist; -
11B eine vergrößerte Darstellung der Engstelle mit den sie überbrückenden Bonddrähten; -
11C einen Vertikalschnitt durch den bestückten Schaltungsträger im Bereich der Engstelle in einer in den11A und11B dargestellten Schnittebene E2; -
12A eine alternative Ausgestaltung der Anordnung gemäß den11A bis11C , bei der die Überbrückung der Engstelle mittels eines Lotes erfolgt; -
12B einen Vertikalschnitt durch die Schaltungsanordnung gemäß12A in einer Schnittebene E3; -
13A eine alternative Ausgestaltung der Anordnung gemäß den11A bis11C , bei der die Überbrückung durch ein die Engstelle hinweg gelötetes Metallplättchen überbrückt wird; -
13B einen Vertikalschnitt durch die Schaltungsanordnung gemäß13A in einer Schnittebene E4; -
14 eine Draufsicht auf ein Leistungshalbleitermodul, das drei Schaltungsanordnungen aufweist, von denen jede mit einer Halbbrücke bestückt ist, wobei das Layout der Metallisierung bei den drei Schaltungsträgern identisch ist, wobei sich jedoch jeweils ein Shuntwiderstand an unterschiedlichen Positionen auf dem entsprechenden Layout befindet; und -
15 eine Draufsicht auf ein anderes Leistungshalbleitermodul, das als Umrichtermodul ausgebildet ist und das drei Schaltungsanordnungen aufweist, von denen jeweils die ersten, die zweiten und die dritten Abschnitte der oberen Metallisierung identisch ausgebildet sind, und wobei jeweils der zweite Abschnitt mit einem Shuntwiderstand bestückt ist, der sich bei den drei Schaltungsanordnungen an unterschiedlichen Positionen auf dem zweiten Abschnitt befindet. - Sofern nicht anders angegeben, bezeichnen gleiche Bezugzeichen gleiche Elemente mit gleicher Funktion.
-
1 zeigt ein Prinzipschaltbild einer Schaltungsanordnung mit einem Shuntwiderstand, die verschiedene Schaltzustände annehmen kann, am Beispiel einer Halbbrücke, wie sie beispielsweise bei Umrichtern eingesetzt wird. Die Halbbrücke umfast zwei elektrisch in Reihe geschaltete Schaltelemente1 und2 , bei denen es sich beispielsweise um steuerbare Leistungshalbleiterschalter wie MOSFETs, IGBTs, J-FETs, Thyristoren, Dioden oder beliebige andere Schaltelemente handeln kann. Am Schaltungsknoten K zwischen den in Reihe geschalteten Schaltelementen1 und2 stellt die Halbbrücke ein elektrisches Potential zum Betrieb einer an einen Phasenausgang P anzuschließenden Last bereit. Dieses Potential hängt insbesondere von den Schaltzuständen der Schaltelemente1 und2 ab. Die Halbbrücke mit den Schaltelementen1 und2 wird mit einem positiven Versorgungspotential V+ und mit einem negativen Potential V– versorgt. Im Normalbetrieb derartiger Halbbrücken ist immer höchstens eines der Schaltelemente1 und2 geschlossen, um einen Kurzschluss zu vermeiden, d. h. wenn eines der Schaltelemente1 ,2 geschlossen ist, ist das andere Schaltelement2 ,1 geöffnet. - Zur Messung des Laststromes ist ein Shuntwiderstand
3 vorgesehen, der einerseits an den Schaltungsknoten K und andererseits an den Phasenanschluss P angeschlossen ist. Zur Ermittlung der an dem Shuntwiderstand3 abfallenden Spannung sind außerdem ein erster Potentialanschluss V31 und zweiter Potentialanschluss V32 vorgesehen. - Bei geschlossenem ersten Schaltelement
1 und geöffnetem zweiten Schaltelement2 liegt am Schaltungsknoten K das Potential V+ an, was zwischen dem Schaltungsknoten K und dem Phasenanschluss P einen Strom I1 bewirkt, der vom Schaltungsknoten K in Richtung des Phasenanschlusses P gerichtet ist. Bei geöffnetem Schaltelement1 und geschlossenem Schaltelement2 hingegen liegt am Schaltungsknoten K das Potential V– an, was einen Strom I2 zur Folge hat, der vom Phasenanschluss P zum Schaltungsknoten K gerichtet ist. Der Strom I2 ist damit dem Strom I1 entgegengerichtet. - In Abhängigkeit von der Geometrie des Schaltungslayouts hängt die Stromverteilung von der Richtung des jeweiligen Stromes I1 bzw. I2 ab, so dass der Betrag des Spannungsabfalls über dem Shuntwiderstand
3 , d. h. der Betrag der Potentialdifferenz zwischen dem ersten Potentialanschluss V31 und dem zweiten Potentialanschluss V32, für die Ströme I1 und I2 unterschiedlich sein kann, selbst wenn deren Beträge identisch sind. - Die stromrichtungsabhängige Abweichung des Spannungsabfalls über dem Shuntwiderstand ist vor allem dann ausgeprägt, wenn die Schaltung auf einer Leiterplatte mit großflächigen Leiterbahnen aufgebaut ist, die eine stromrichtungsabhängig unterschiedliche Verteilung der Beträge der Ströme zulassen. Um bei einer Strommessung mit einem Shuntwiderstand
3 die Messge4nauigkeit zu erhöhen, ist für eine Schaltung, wie sie beispielhaft in den2A bis2D gezeigt ist, eine Schaltungsanordnung dargestellt, mit der sich die stromrichtungsabhängige Messungenauigkeit bei der Erfassung des Stromes durch den Shuntwiderstand verringern lässt. -
2A zeigt in Draufsicht einen unbestückten Schaltungsträger8 , der einen dielektrischen Isolationsträger5 mit einer Oberseite5a aufweist, auf die eine obere, strukturierte Metallisierungsschicht6 aufgebracht ist. Der Schaltungsträger8 bildet somit eine Leiterplatte. Die obere Metallisierungsschicht6 weist einen ersten Abschnitt61 , einen zweiten Abschnitt62 und einen dritten Abschnitt63 auf. Die Abschnitte61 und62 sind mittels einer elektrisch leitenden Verbindung4 miteinander verbunden. Bei dem gezeigten Beispiel ist die elektrische Verbindung4 innerhalb der oberen Metallisierungsschicht6 realisiert, so dass die Abschnitte61 und62 Bestandteile eines zusammenhängenden Abschnittes65 der oberen Metallisierungsschicht6 bilden. - Die elektrisch leitende Verbindung
4 verläuft bei diesem Beispiel vollständig auf Höhe der der leitenden Verbindung4 zugewandten Seite des Shuntwiderstandes3 . Anders ausgedrückt befindet sich der Shuntwiderstand3 zwischen den beiden Verlängerungen der lateralen Seiten des Shuntwiderstandes3 , die sich an die (ebenfalls laterale), der Engstelle40 zugewandte Seite des Shuntwiderstandes3 anschließen. - Auf den Abschnitten
61 ,62 ,63 sind – gestrichelt dargestellt – Montageflächen11' ,13' bzw.12' gekennzeichnet. Die Montageflächen11' und12' sind, wie in Verbindung mit2B ersichtlich ist, dazu vorgesehen, dass auf ihnen ein erster Leistungshalbleiterchip1 bzw. ein zweiter Leistungshalbleiterchip2 montiert werden. Entsprechend ist die dritte Montagefläche13' zur Montage eines Shuntwiderstandes3 vorgesehen. Die elektrisch leitende Verbindung4 ist nun so ausgestaltet, dass sie eine Engstelle40 zwischen den Abschnitten61 und62 des zusammenhängenden Abschnitts65 bildet. Aufgrund dieser Engstelle40 muss ein elektrischer Strom zwischen einem auf der Montagefläche11' montierten ersten Leistungshalbleiterchip1 und einem auf der dritten Montagefläche13' montierten Shuntwiderstand3 zwingend die elektrische leitende Verbindung4 an der Engstelle40 passieren, und zwar unabhängig von der Stromrichtung. Somit ist die Potentialanbindung des Shuntwiderstandes3 und damit einhergehend die Stromverteilung innerhalb des zweiten Abschnitts62 im Vergleich zu herkömmlichen Schaltungsanordnungen in einem wesentlich geringeren Maße von der Stromrichtung abhängig als bei entsprechenden herkömmlichen Anordnungen ohne derartige Engstelle. Die Engstelle40 kann eine minimale Breite b40 aufweisen, die beispielsweise im Bereich von weniger als 90% der Länge l3 des Shuntwiderstandes3 liegen kann. Die Länge l3 des Shuntwiderstandes3 und dessen Breite b3 werden jeweils parallel zur Oberseite5a des Isolationsträgers5 und in zueinander senkrechten Richtungen gemessen, wobei die Länge l3 größer ist als die Breite b3. Optional kann die Breite b40 größer als 650 μm gewählt werden, um eine gewisse Mindeststromtragfähigkeit zu erreichen. - Alternativ oder zusätzlich kann die Breite b40 der Engstelle
40 sowohl kleiner gewählt werden als die kleinste Breite b11 des ersten unteren Chip-Lastanschlusses11 , als auch kleiner als die kleinste Breite b31 des unteren Hauptanschlusses31 , wobei die Breiten b40, b11 und b31 jeweils parallel zur Oberseite5a des Isolationsträgers5 bestimmt werden. -
2B zeigt den in2A dargestellten Schaltungsträger8 nach dessen Bestückung mit einem ersten Leistungshalbleiterchip1 auf der ersten Montagefläche11' , einen optionalen zweiten Leistungshalbleiterchip2 auf der zweiten Montagefläche12' , sowie einen Shuntwiderstand3 auf der dritten Montagefläche13' . - Außerdem ist die Schaltung mit Bonddrähten
81 ,82 ,83 ,85 ,86 schaltungsgerecht verdrahtet. Die Bonddrähte81 sind elektrisch parallel geschaltet und an einem Phasenanschluss P angeschlossen, wie in1 gezeigt ist. Die Bonddrähte82 dienen dazu, die Laststrecken der Leistungshalbleiterchips1 und2 zu einer Halbbrücke in Reihe zu schalten und die Halbbrücke an ein positives Versorgungspotential V+ bzw. an ein negatives Versorgungspotential V– entsprechend des Schaltbildes gemäß1 anzuschließen. Die Bonddrähte83 sind jeweils mit einem nicht im Detail dargestellten Steueranschluss des ersten bzw. zweiten Leistungshalbleiterchips1 bzw.2 verbunden. - Weiterhin sind noch Bonddrähte
85 ,86 vorgesehen, die dazu dienen, eine an dem Shuntwiderstand3 abfallende Potentialdifferenz zu ermitteln und dazu wie in1 gezeigt elektrische Potentiale V31 bzw. V32 abzugreifen. Aus dieser Potentialdifferenz lassen sich die Stärke und die Richtung des den Shuntwiderstand3 durchfließenden Stromes I1, I2 ermitteln. Hierzu ist der Bonddraht85 in der Nähe des Shuntwiderstandes3 neben die Montagefläche13' an den zweiten Abschnitt62 gebondet. Der andere Bonddraht86 hingegen ist an die obere Metallisierung32 des Shuntwiderstandes3 gebondet. - Wie in den
2A und2B deutlich zu erkennen ist, kann die Engstelle40 zwischen den Enden zweier aufeinander zulaufender Schlitze51 bzw.52 erzeugt werden, welche in die obere Metallisierungsschicht6 eingebracht sind diese in vertikaler Richtung, d. h. senkrecht zur Oberseite5a des Isolationsträgers5 , vollständig durchtrennen. -
2C zeigt einen Vertikalschnitt durch die Anordnung gemäß2B in einer Schnittebene E1. In dieser Schnittansicht ist zu erkennen, dass der Schaltungsträger8 ergänzend zu der oberen Metallisierungsschicht6 noch eine optionale, auf die Unterseite5b des Isolationsträgers5 aufgebrachte untere Metallisierungsschicht7 aufweisen kann. Diese untere Metallisierungsschicht7 kann wahlweise strukturiert oder unstrukturiert sein. - Die obere Metallisierungsschicht
6 und die optionale untere Metallisierungsschicht7 sind fest mit der Oberseite5a bzw. der Unterseite5b des Isolationsträgers5 verbunden. Bei dem Isolationsträger5 kann es sich z. B. um eine Keramik handeln. Als Keramikmaterialien hierfür eignen sich beispielsweise Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC), oder Berylliumoxid (BeO). - Die obere Metallisierungsschicht
6 und die optionale untere Metallisierungsschicht7 können ganz oder zumindest überwiegend aus Kupfer oder aus Aluminium bestehen. Bei dem Schaltungsträger8 kann es sich beispielsweise um ein DCB-Substrat (DCB = Direct Copper Bonding), um ein AMB-Substrat (AMB = Active Metal Brazing) oder um ein DAB-Substrat (DAB = Direct Aluminum Bonding) handeln. Optional können die Metallisierungsschichten6 und/oder7 noch dünn mit einem oder mehreren der Materialien Silber, NiAu, NiPd, NiPdAu beschichtet werden, um lötfähige Oberflächen herzustellen oder die Verbindung der Chips mittels einer Niedertemperaturdrucksinterverbindungstechnik zu erleichtern. - Bei dem ersten Leistungshalbleiterchip
1 handelt es sich um ein vertikales Leistungshalbleiterbauelement mit einem Halbleiterkörper10 , welcher mit einem unteren Lastanschluss11 und mit einem oberen Lastanschluss12 versehen ist. Über die Lastanschlüsse11 ,12 fließt der Laststrom des ersten Leistungshalbleiterchips1 . Bei den Lastanschlüssen11 ,12 kann es sich beispielsweise um Drain/Source, Emitter/Kollektor oder um Anode/Kathode handeln. - Um den unteren Lastanschluss
11 elektrisch leitend mit der zugehörigen Montagefläche11' (siehe2A ) zu verbinden, ist eine Lotschicht15 vorgesehen. Entsprechend weist der in2C verdeckte zweite Leistungshalbleiterchip2 einen Halbleiterkörper20 auf, der mit einem unteren Lastanschluss21 und mit einem oberen Lastanschluss22 versehen ist. Auch hier ist der untere Lastanschluss21 mit einer Lotschicht25 mit der zugehörigen Montagefläche12' verbunden. - Der Shuntwiderstand
3 ist ebenfalls als vertikales Bauelement ausgebildet und weist einen dotierten Halbleiterkörper30 auf, der das Widerstandselement des Shuntwiderstands3 darstellt. Der Halbleiterkörper30 kann beispielsweise aus dem Grundmaterial Silizium, aber auch aus jedem beliebigen anderen Halbleitermaterial wie beispielsweise Siliziumkarbid, Germanium, Galliumarsenid usw. hergestellt sein. Grundsätzlich kann jedoch auch jedes beliebige andere Material zur Herstellung des Widerstandselementes30 verwendet werden. - Zwar ist die Widerstandskennlinie von Halbleitermaterial temperaturabhängig, allerdings weisen beispielsweise Leistungshalbleitermodule in vielen Fällen ohnehin eine Temperaturmessung beispielsweise mit einem NTC-Widerstandssensor, beispielsweise einem Siliziumtemperatursensor, auf, so dass eine Temperaturdrift bei der Widerstandsmessung ohne weiteres kompensiert werden kann.
- Der Shuntwiderstand
3 weist außerdem auf der dem Schaltungsträger8 zugewandten Unterseite des Widerstandselementes30 einen unteren Hauptanschluss31 auf, sowie einen oberen Hauptanschluss32 , der sich auf der dem Schaltungsträger8 abgewandten Oberseite des Halbleiterkörpers30 befindet. Der untere Hauptanschluss31 ist mittels eines Lotes35 mit der zugehörigen Montagefläche13' elektrisch leitend verbunden. - Ein solcher Shuntwiderstand
3 besitzt also ebenso wie die Leistungshalbleiterchips1 ,2 jeweils einen oberen und einen unteren Anschluss, sowie einen Halbleiterkörper. Dies hat den Vorteil, dass der Shuntwiderstand3 mit derselben Prozesstechnologie und in demselben Bestückungsschritt auf dem Schaltungsträger8 montiert und verschaltet werden kann wie die Leistungshalbleiterchips1 ,2 . Im Unterschied zu herkömmlichen Shuntwiderständen, welche mit einer herkömmlichen Technologie wie beispielsweise durch einfaches Löten mit dem Schaltungsträger8 verbunden sind, sind die erläuterten Shuntwiderstände3 kompatibel mit modernen Prozesstechnologien, die hohe Temperaturen erfordern wie beispielsweise Diffusionslöten oder Niedertemperaturdrucksintern (NTV; engl: LTJT). - Bei den Lastanschlüssen
11 ,12 ,21 ,22 der Leistungshalbleiterchips1 ,2 sowie bei den Hauptanschlüssen31 ,32 des Shuntwiderstandes3 kann es sich um Metallisierungen des jeweiligen Halbleiterkörpers10 ,20 bzw.30 handeln. Anstelle der Lotschichten15 ,25 bzw.35 können auch beliebige andere elektrisch leitende Verbindungsmittel wie beispielsweise ein elektrisch leitender Kleber eingesetzt werden, oder Drucksinterschichten, welche mit einer ein Silberpulver und ein Lösungsmittel enthaltenden Paste hergestellt wurden. -
2D zeigt nochmals den unbestückten Schaltungsträger8 aus den2A bis2C in Draufsicht. Gemäß einer möglichen Ausgestaltung der Erfindung sind die Position und die Breite b40, welche die Engstelle40 aufweist, so gewählt, dass zu jedem der Schlitze51 ,52 , zwischen deren Enden die Engstelle40 ausgebildet ist, eine Gerade g1 bzw. g2 existiert, die sich von der Montagefläche11' bzw.12' zu der Montagefläche13' erstreckt und die den ersten bzw. zweiten Schlitz51 bzw.52 schneidet. -
3 zeigt in Draufsicht einen anderen Schaltungsträger8 , der sich von dem Schaltungsträger8 gemäß den2A bis2D durch die Lage der Engstelle40 und damit durch die Lage der elektrisch leitenden Verbindung4 zwischen den Abschnitten61 und62 unterscheidet, sowie durch die Position der Montagefläche13' auf dem zweiten Abschnitt62 . Bei diesem Layout lässt sich keine Gerade festlegen, die sich von der ersten Montagefläche11' zu der Montagefläche13' erstreckt und dabei die Engstelle40 schneidet. Die Montagefläche13' befindet sich also von der Montagefläche11' aus gesehen quasi ”im toten Winkel”. - Die in den
4 und5 gezeigten Schaltungsträger8 weisen die gleiche Strukturierung der oberen Metallisierungsschicht6 auf. Sie unterscheiden sich lediglich durch die Position der Montagefläche13' auf dem zweiten Abschnitt62 . Es hat sich herausgestellt, dass aufgrund einer Engstelle40 , wie sie die vorliegende Erfindung vorsieht, der von der Stromflussrichtung abhängige Messfehler bei der Ermittlung des Widerstandswerts des Shuntwiderstands3 weitgehend unabhängig von der Position von dessen Montagefläche13' auf dem Abschnitt62 der oberen Metallisierungsschicht6 ist. - Bei der Anordnung gemäß
5 erstreckt sich der Schlitz51 über die volle Länge der dem Schlitz51 zugewandten lateralen Seitenfläche des Shuntwiderstandes3 . Entsprechendes gilt bei der Anordnung gemäß6 in Bezug auf den Schlitz52 . - Bei dem in
6 gezeigten Beispiel ist die Montagefläche13' zur Montage des Shuntwiderstandes3 auf vier Seiten ringförmig von einem Schlitz51 umgeben, der mit Ausnahme der Engstelle40 einen geschlossenen Ring um die Montagefläche13' bildet. - Bei allen bisher gezeigten Layouts ist die dritte Montagefläche
63 , welche zur Montage eines optionalen zweiten Leistungshalbleiterchips2 vorgesehen ist, von dem zusammenhängenden Abschnitt65 und damit von dessen Abschnitten61 und62 beabstandet. Dies ist, wie beispielhaft in7 gezeigt, jedoch nicht zwingend erforderlich. Bei diesem Beispiel sind beide Montageflächen11' und12' für den ersten bzw. zweiten Leistungshalbleiterchip1 bzw.2 auf dem ersten Abschnitt61 der Metallisierungsschicht6 vorgesehen. Auch bei diesem Beispiel ist die Montagefläche13' von einem Schlitz51 umgeben, der die Metallisierungsschicht6 in einer zur Oberseite5a des Isolationsträgers5 senkrechten vertikalen Richtung über seine gesamte Länge vollständig durchtrennt, und der, abgesehen von der Engstelle40 , die Montagefläche13' ringförmig umschließt. - In den
8 und9 sind weitere Ausgestaltungen gezeigt, in denen die Montageflächen11' und12' zur Montage des ersten bzw. zweiten Leistungshalbleiterchips1 bzw.2 auf demselben Abschnitt61 der oberen Metallisierungsschicht6 angeordnet sind, während sich die zur Montage eines Shuntwiderstands3 vorgesehene Montagefläche13' auf einem zweiten Abschnitt62 der oberen Metallisierungsschicht6 befindet, die mit dem ersten Abschnitt61 lediglich über die elektrisch leitende Verbindung4 an der Engstelle40 verbunden ist. Bei den Layouts gemäß den8 und9 befinden sich die Montageflächen11' ,12' ,13' relativ zueinander an den gleichen Positionen. Der Unterschied zwischen den beiden Anordnungen besteht lediglich darin, dass sich die Engstelle40 an unterschiedlichen Positionen befindet, und dass sie bei der Anordnung gemäß8 zwischen den Enden zweier aufeinander zulaufender Schlitze51 und52 in der oberen Metallisierungsschicht6 gebildet ist, während sie sich bei der Anordnung gemäß9 zwischen dem Ende eines Schlitzes51 in der oberen Metallisierungsschicht6 und einer Seitenkante des zusammenhängenden Abschnitts65 befindet. - Eine weitere Ausgestaltung der Erfindung ist in
10 gezeigt. Hier ist der Shuntwiderstand3 zwischen zwei Leistungshalbleiterchips1 und2 auf einer Montagefläche13' eines zweiten Abschnitts62 der oberen Metallisierungsschicht6 angeordnet. Dieser zweite Abschnitt62 ist lediglich mittels zweier Engstellen40 und40' mit einem ersten Abschnitt61 der oberen Metallisierungsschicht6 verbunden. Die Montageflächen11' und12' für den ersten bzw. zweiten Leistungshalbleiterchip1 bzw.2 befinden sich jeweils auf dem ersten Abschnitt61 , so dass sich die erste Engstelle40 zwischen den Montageflächen12' und13' befindet, die zweite Engstelle40' hingegen zwischen den Montageflächen11' und13' . - Ein Aspekt der vorliegenden Anmeldung besteht darin, die Stromverteilung dadurch genau zu definieren, dass der Strom auf einem bestimmten, möglichst engen Bereich konzentriert wird. Um gleichwohl im Bereich der Engstelle einen ausreichend geringen Leitungswiderstand zu erreichen, kann es optional vorgesehen sein, über die Engstelle
40 hinweg den Leitungswiderstand durch Aufbringen von einem oder mehreren Bonddrähten88 oder flachen Bondbändchen (letztere sind nicht dargestellt), welche sich über die Engstelle40 hinweg erstrecken und welche jeweils zu beiden Seiten der Engstelle4 elektrisch leitend mit dem zusammenhängenden Abschnitt65 verbunden sind. Ein Beispiel hierfür zeigt11A , bei dem sich beispielhaft drei Bonddrähte88 über die Engstelle40 hinweg erstrecken und von denen jeder zu beiden Seite der Engstelle40 an den zusammenhängenden Abschnitt65 der oberen Metallisierungsschicht6 gebondet ist. Anders ausgedrückt ist jeder der Bonddrähte88 sowohl an den ersten Abschnitt61 als auch an den zweiten Abschnitt62 gebondet. - Einen vergrößerten Ausschnitt aus dem Bereich der Engstelle
40 zeigt11B .11C ist eine Schnittansicht durch den vergrößerten Abschnitt gemäß11B in einer Schnittebene E2 im Bereich der Engstelle40 . Die gesamte elektrische Verbindung4 zwischen dem ersten Abschnitt61 und dem zweiten Abschnitt62 erfolgt ausschließlich im Bereich der Engstelle40 , wodurch sich eine maximale Konzentration des Stromes auf den Bereich der Engstelle40 realisieren lässt. Die elektrisch leitende Verbindung4 umfasst bei dieser Anordnung sowohl den zwischen dem ersten Abschnitt61 und dem zweiten Abschnitt62 ausgebildeten Verbindungssteg in der oberen Metallisierungsschicht6 , als auch die Bonddrähte88 . - Demgemäß existiert für die gesamte elektrisch leitende Verbindung zwischen dem ersten Abschnitt
61 und dem zweiten Abschnitt62 zumindest eine Schnittebene E2, in der die gesamte Querschnittsfläche der elektrisch leitenden Verbindung4 sich innerhalb eines Kreis mit vorgegebenen Durchmesser D40 anordnen lässt. Der Durchmesser D40 kann beispielsweise im Bereich von 650 μm bis 90% der Länge l3 des Shuntwiderstandes3 liegen. - Ein anderes Beispiel hierzu zeigt
12A , welche wiederum einen vergrößerten Ausschnitt einer Schaltungsanordnung zeigt, der dem Ausschnitt gemäß11B entspricht. Im Unterschied zu dieser ist eine Lotschicht89 über die Engstelle40 hinweg auf die obere Metallisierungsschicht6 aufgebracht, welche den zusammenhängenden Abschnitt65 zu beiden Seiten der Engstelle40 kontaktiert.12B zeigt einen Vertikalschnitt durch die Engstelle mit dem auf diese aufgebrachten Lot89 in einer Schnittebene E3. Die Lotschicht89 ist also auf jeder Seite der Engstelle40 elektrisch leitend mit dem zusammenhängenden Abschnitt65 verbunden. Anders ausgedrückt kontaktiert die Lotschicht89 sowohl den ersten Abschnitt61 als auch den zweiten Abschnitt62 . - Noch ein anderes Beispiel zeigt
13A . Bei dieser ist ein elektrisch leitendes Metallplättchen90 vorgesehen, das sich über die Engstelle40 hinweg erstreckt und welches zu beiden Seiten der Engstelle40 mit dem zusammenhängenden Abschnitt65 elektrisch leitend verbunden ist. Die elektrisch leitende Verbindung kann beispielsweise mittels eines Lotes89 erfolgen.13B zeigt eine Schnittansicht der Anordnung gemäß13A in einer Schnittebene E4. In dieser Schnittansicht ist zu sehen, dass sich das Lot89 zwischen dem Metallplättchen90 und der oberen Metallisierungsschicht6 befindet. Anstelle eines Lotes89 kann beispielsweise auch eine Drucksinterschicht oder ein elektrisch leitender Kleber zur Herstellung der elektrisch leitenden Verbindung zwischen dem Metallplättchen90 und der oberen Metallisierungsschicht6 verwendet werden. Anders ausgedrückt ist das Metallplättchen90 sowohl auf den ersten Abschnitt61 als auch auf den zweiten Abschnitt62 gelötet. - Entsprechend der Anordnung gemäß
11C ist auch bei den Anordnungen gemäß den12B und13B jeweils ein Umkreis dargestellt, der einen Durchmesser D40 aufweist und in dem sich jeweils die gesamte Querschnittsfläche der gesamten elektrischen Verbindung4 zwischen dem ersten Abschnitt61 und dem zweiten Abschnitt62 befindet. Die für die Anordnung gemäß11C angegebenen Abmessungen für den Durchmesser D40 gelten in gleicher Weise für die Anordnungen gemäß den12B und13B . -
14 zeigt ein Leistungshalbleitermodul mit einem Gehäuse101 , welches Montagelöcher102 aufweist, und bei welchem der Deckel entfernt ist. In dem Modul befinden sich untereinander drei Schaltungsanordnungen, die jeweils eine identische Strukturierung der oberen Metallisierungsschicht6 aufweisen. Für die obere dieser Schaltungsanordnungen werden dieselben Bezugszeichen verwendet wie in den bisherigen Figuren, bei der mittleren und der unteren Schaltungsanordnung ebenfalls, allerdings sind diese zur Unterscheidung ergänzend mit einem einfachen bzw. mit einem doppelten hochgestellten Strich versehen. In dem gezeigten Beispiel sind die oberen Metallisierungsschichten6 ,6' und6'' für die verschiedenen Schaltungsanordnungen auf demselben Isolationsträger5 angeordnet. Alternativ dazu wäre es jedoch auch möglich, für jeden der drei Schaltungsträger einen separaten Isolationsträger5 ,5' bzw.5'' vorzusehen. - Bei diesem Ausführungsbeispiel bezeichnen die Bezugszeichen
1 ,1' bzw.1'' jeweils Leistungshalbleiterchips, die auf einem ersten Abschnitt61 ,61' bzw.61'' angeordnet sind, während die Bezugszeichen2 ,2' und2'' Leistungshalbleiterchips bezeichnen, welche sich auf dem dritten Abschnitt63 ,63' bzw.63'' befinden. Entsprechend sind mit dem Bezugszeichen3 ,3' und3'' Shuntwiderstände bezeichnet, welche sich auf zweiten Abschnitten62 ,62' bzw.62'' der oberen Metallisierungsschicht6 ,6' bzw.6'' befinden. - Bei den größeren der mit den Bezugszeichen
1 ,1' ,1'' ,2 ,2' und2'' bezeichneten Leistungshalbleiterchips handelt es sich jeweils um einen steuerbaren Leistungshalbleiterchip (z. B. MOSFETs, IGBT, J-FET, SiC J-FET), was auch an dem in der Mitte von deren Oberseite jeweils dargestellten Steueranschluss erkennbar ist, der sich bei diesem Beispiel innerhalb des jeweiligen oberen Lastanschlusses befindet. Bei den kleineren der mit den Bezugszeichen1 ,1' ,1'' ,2 ,2' und2'' bezeichneten Leistungshalbleiterchips hingegen handelt es sich jeweils um Freilaufdioden, die zu dem betreffenden, ihr nächstgelegenen größeren der Leistungshalbleiterchips1 ,1' ,1'' ,2 ,2' ,2'' geschaltet ist. - Alternativ können anstelle von Parallelschaltungen von jeweils eines steuerbaren Leistungshalbleiterchips und einer Freilaufdiode z. B. auch jeweils ein SiC J-FET und ein MOSFET, insbesondere ein SiC J-FET und ein Si-MOSFET parallel geschaltet sein.
- Wie erwähnt sind die oberen Metallisierungen
6 ,6' und6'' identisch strukturiert und optional identisch mit Leistungshalbleiterchips1 /2 ,1' /2' ,1'' /2'' bestückt. Bei dem gezeigten Beispiel unterscheiden sich die drei Schaltungsanordnungen nicht hinsichtlich Anordnung der jeweiligen Leistungshalbleiterchips1 /2 ,1' /2' ,1'' /2'' relativ zueinander. Ein Unterschied besteht allerdings in den Positionen der betreffenden Shuntwiderstände3 ,3' und3'' auf dem jeweiligen zweiten Abschnitt62 ,62' bzw.62'' der betreffenden oberen Metallisierungsschicht6 ,6' bzw.6'' . - Zur elektrischen Verschaltung der Shuntwiderstände
3 ,3' ,3'' in dem Leistungshalbleitermodul sind außer der jeweiligen oberen Metallisierungsschicht6 ,6' bzw.6'' Bonddrähte81 ,81' ,81'' ,85 ,85' ,85'' ,86 ,86' ,86'' vorgesehen, die schaltungsträgerseitig entsprechend der Anordnung gemäß2B an die Oberseite des jeweiligen Shuntwiderstandes3 ,3' ,3'' sowie neben den betreffenden Shuntwiderstand3 ,3' ,3'' an den zweiten Abschnitt62 ,62' ,62'' der zugehörigen oberen Metallisierung6 ,6' ,6'' gebondet sind. Die anderen Seiten der Bonddrähte81 ,81' ,81'' ,85 ,85' ,85'' ,86 ,86' ,86'' sind zum Zwecke der modulexternen Kontaktierbarkeit an Fußbereiche von Anschlusslaschen gebondet, die in einen Gehäuserahmen des Moduls eingesetzt sind. Weitere in dem Modul enthaltene Bonddrähte sind aus Gründen der Übersichtlichkeit nicht dargestellt. Als Materialien für Bonddrähte, die bei der vorliegenden Erfindung eingesetzt werden, eignen sich insbesondere Aluminium und/oder Kupfer. - An Stelle von Bonddrähten können bei der Anordnung gemäß
14 ebenso wie bei allen anderen Anordnungen Bonddrähte durch andere elektrische Verbindungsleitungen ersetzt werden. Beispielhaft seien flache Bändchen oder Bleche genannt, die gelötet, diffusionsgelötet, gebondet, ultraschallgeschweisst, oder mittels einer Niedertemperaturdrucksinterverbindung angeschlossen werden. - Bei einem Leistungshalbleitermodul können außerdem Anschlüsse wie beispielsweise die erwähnten Anschlusslaschen vorgesehen sein, die zur externen Kontaktierung des Moduls dienen. Diese Anschlüsse können an den Seiten, die zur modulexternen Kontaktierung vorgesehen sind, als Löt-, oder Schraubanschlüsse, oder als Einpress- oder Federkontakte ausgebildet sind.
- Als Folge der bei den Schaltungsanordnungen gemäß der vorliegenden Erfindung vorgesehenen Engstellen
40 kommt es zu einem sehr flachen Gradienten des elektrischen Potentials im Bereich des Shuntwiderstandes3 , so dass eine fertigungstechnisch bedingte Positionsungenauigkeit bei der Anbringung der Abgriffe85 /86 ,85' /86' ,85'' /86'' zur Erfassung der über dem Shuntwiderstand abfallenden Spannung nicht zu signifikanten Streuungen in der Spannungs- und damit einhergehend der Strommessung führt. - Abschließend wird darauf hingewiesen, dass bei allen vorangehend erläuterten Schaltungsanordnungen die gesamte elektrisch leitende Verbindung
4 zwischen dem ersten Abschnitt61 und dem zweiten Abschnitt62 diese Abschnitte61 und62 dauerhaft elektrisch leitend miteinander verbindet. - Ebenso wird darauf hingewiesen, dass die elektrisch leitende Verbindung
4 nicht notwendiger Weise einen Abschnitt der oberen Metallisierungsschicht6 umfassen muss. Grundsätzlich kann eine Engstelle40 auch mit Hilfe eines oder mehrerer der anhand der11A bis13B erläuterten, elektrisch leitenden Verbindungsmittel (Bonddrähte oder -bändchen88 , Lot-, Klebe- oder Sinterschichten89 , Metallplättchen90 ) realisiert werden. -
15 zeigt eine Draufsicht auf ein anderes Leistungshalbleitermodul. Es unterscheidet sich von dem Leistungshalbleitermodul gemäß14 dadurch, dass drei separate Schaltungsträger8 ,8' und8'' mit jeweils einem Isolationsträger5 ,5' bzw.5'' vorgesehen sind, sowie durch die Anzahl der Leistungshalbleiterchips1 ,2 ,1' ,2' ,1'' ,2'' . Alle Leistungshalbleiterchips, die auf demselben ersten oder dritten Abschnitt61 ,61' ,61'' bzw.63 ,63' ,63'' der oberen Metallisierungen6 ,6' ,6'' angeordnet und mit ihren Laststrecken elektrisch parallel geschaltet sind, sind jeweils durch ein gestricheltes Oval gekennzeichnet, das mit dem Bezugszeichen1 ,2 ,1' ,2' ,1'' bzw.2'' für die betreffenden Leistungshalbleiterchips gekennzeichnet ist. - Das Modul weist insgesamt drei Halbbrücken auf, von denen jede einen Phasenausgang P, P' bzw. P'' aufweist, von denen jeder zugleich einen Hauptanschluss des gesamten Leistungshalbleitermoduls bildet. Die Spannungsversorgung der drei Halbbrücken weisen wird über weitere Hauptanschlüsse V+ und V– des Leistungshalbleitermoduls zugeführt und über weitere Abschnitte der oberen Metallisierungen
6 ,6' ,6'' an die einzelnen Halbbrücken angeschlossen. - Während die Hauptanschlüsse V+, V–, P, P', P'' als Schraubanschlüsse ausgeführt sind, sind alle anderen elektrischen Anschlüsse des Moduls mit Hilfe einer Vielzahl von Einpresskontakten
104 realisiert, die in den Gehäuserahmen101 bei dessen Herstellung eingespritzt wurden, und die umlaufend entlang des Gehäuserahmens101 um die Gesamtheit der Schaltungsträger8 ,8' ,8'' herum verteilt angeordnet sind. Diese Einpresskontakte können z. B. gasdicht in Kontaktlöcher einer Leiterplatte eingepresst werden, die beispielsweise eine Steuerungs- und/oder Regelungs- und/oder Überwachungselektronik und/oder Schutzschaltung für das Modul enthält. - Das Leistungshalbleitermodul gemäß
15 weist außerdem eine metallische Bodenplatte103 auf, die ganz oder zumindest im Wesentlichen aus Kupfer besteht und über die die im Modul anfallende Wärme an einen Kühlkörper abgeführt werden kann. Um das Leistungshalbleitermodul mit einem solchen Kühlkörper zu verschrauben, sind Montagelöcher102 vorgesehen. - Ebenso wie bei dem Leistungshalbleitermodul gemäß
14 sind auch bei dem Leistungshalbleitermodul gemäß15 die einzelnen Shuntwiderstände3 ,3' ,3'' auf identisch geformten zweiten Abschnitten62 ,62' ,62'' angeordnet, sowie relativ zu diesen an unterschiedlichen Positionen. An ihren Oberseiten sind die Shuntwiderstände3 ,3' ,3'' mit jeweils mehreren elektrisch parallel geschalteten Bonddrähten81 ,81' bzw.81'' an Fußbereiche der die Phasenausgänge P, P' bzw. P'' bildenden Hauptanschlüsse angeschlossen. Hierzu erstrecken sich die von der Modulaußenseite zugänglichen Hauptanschlüsse durch den Gehäuserahmen101 hindurch bis in den Innenraum des Moduls, wo zumindest ihre Fußbereiche frei liegen und damit für die Anbondung der Bonddrähte81 ,81' ,81'' zugänglich sind.
Claims (16)
- Schaltungsanordnung mit einem bestückten Schaltungsträger (
2 ) umfassend einen flachen Isolationsträger (5 ), der eine Oberseite (5a ) aufweist, sowie eine auf die Oberseite (5a ) aufgebrachte, strukturierte Metallisierungsschicht (6 ); einen ersten Leistungshalbleiterchip (1 ), der auf einem ersten Abschnitt (61 ) der Metallisierungsschicht (6 ) angeordnet ist, und der einen ersten unteren Chip-Lastanschluss (11 ) aufweist, welcher mit dem ersten Abschnitt (61 ) elektrisch leitend verbunden ist; einen Shuntwiderstand (3 ), der auf einem zweiten Abschnitt (62 ) der Metallisierungsschicht (6 ) angeordnet ist, und der einen unteren Hauptanschluss (31 ) aufweist, welcher mit dem zweiten Abschnitt (62 ) elektrisch leitend verbunden ist; wobei zwischen dem ersten Abschnitt (61 ) und dem zweiten Abschnitt (62 ) eine elektrisch leitende Verbindung (4 ) ausgebildet ist, die eine zwischen dem ersten Abschnitt und dem zweiten Abschnitt ausgebildete Engstelle (40 ) umfasst, welche ein beim Betrieb der Schaltungsanordnung zwischen dem ersten unteren Chip-Lastanschluss (11 ) und dem unterem Hauptanschluss (31 ) fließender Strom passieren musswobei der der erste Abschnitt (61 ) und der zweite Abschnitt (62 ) Bestandteile eines zusammenhängenden Abschnitts (65 ) der strukturierten Metallisierungsschicht (6 ) sind; und wobei der der zusammenhängende Abschnitt (65 ) an der Engstelle (40 ) eine Breite (b40) aufweist, die sowohl kleiner ist als die kleinste Breite (b11) des ersten unteren Chip-Lastanschlusses (11 ), als auch kleiner als die kleinste Breite (b31) des unteren Hauptanschlusses (31 ), wobei die Breiten (b40, b11, b31) jeweils parallel zur Oberseite (5a ) des Isolationsträgers (5 ) bestimmt werden. - Schaltungsanordnung gemäß Anspruch 1, bei der die Breite (b40) des zusammenhängenden Abschnitts (
65 ) an der Engstelle (40 ) größer ist als 650 μm. - Schaltungsanordnung gemäß Anspruch 1, bei der in den zusammenhängenden Abschnitt (
65 ) ein länglicher erster Schlitz (51 ) eingebracht ist, der sich bis zu der Engstelle (40 ) erstreckt und der den zusammenhängenden Abschnitt (65 ) über die gesamte Länge (l51) des ersten Schlitzes (51 ) in einer Richtung (v) senkrecht zur Oberseite (5a ) vollständig durchtrennt. - Schaltungsanordnung gemäß Anspruch 2 oder 3, bei der sich eine Gerade (g1, g2) festlegen lässt, die sich vom ersten Abschnitt (
61 ) zum zweiten Abschnitt (62 ) erstreckt und die den ersten Schlitz (51 ) schneidet. - Schaltungsanordnung gemäß einem der vorangehenden Ansprüche, bei der sich keine Gerade festlegen lässt, die sich vom ersten Abschnitt (
61 ) zum zweiten Abschnitt (62 ) erstreckt und dabei die Engstelle (40 ) schneidet. - Schaltungsanordnung gemäß einem der Ansprüche 3 bis 5, bei der der erste Schlitz (
51 ) entlang von einer, zwei, drei oder vier Seiten des Shuntwiderstandes (3 ) verläuft. - Schaltungsanordnung gemäß einem der Ansprüche 3 bis 6, bei dem der erste Schlitz (
51 ) um den zweiten Abschnitt (62 ) herum verläuft, so dass die Engstelle (40 ) zwischen den beiden sich gegenüberliegenden Enden des ersten Schlitzes (51 ) angeordnet ist. - Schaltungsanordnung gemäß einem der Ansprüche 2 bis 6, bei der in den zusammenhängenden Abschnitt (
65 ) ein länglicher zweiter Schlitz (52 ) eingebracht ist, der sich bis zu der Engstelle (40 ) erstreckt, und der den zusammenhängenden Abschnitt (65 ) über die gesamte Länge (l52) des zweiten Schlitzes (52 ) in einer Richtung (v) senkrecht zur Oberseite (5a ) vollständig durchtrennt. - Schaltungsanordnung gemäß einem der vorangehenden Ansprüche, bei der die elektrisch leitende Verbindung (
4 ) zwischen dem ersten Abschnitt (61 ) und dem zweiten Abschnitt (62 ) allein durch den zusammenhängenden Abschnitt (65 ) gebildet ist. - Schaltungsanordnung gemäß einem der vorangehenden Ansprüche, bei der die elektrisch leitende Verbindung (
4 ) zumindest ein elektrisch leitendes Element (88 ,89 ,90 ) umfasst, von denen jedes auf der einen Seite der Engstelle (40 ) elektrisch leitend auf die Metallisierungsschicht (6 ) aufgebracht und dort elektrisch leitend mit dem ersten Abschnitt (61 ) verbunden ist; und auf der anderen Seite der Engstelle (40 ) elektrisch leitend auf die Metallisierungsschicht (6 ) aufgebracht und dort elektrisch leitend mit dem zweiten Abschnitt (62 ) verbunden ist. - Schaltungsanordnung gemäß Anspruch 10, bei der zumindest ein elektrisch leitendes Element (
41 ) ausgebildet ist als: Bonddraht- oder flaches Bändchen (88 ), der bzw. das auf die Metallisierungsschicht (6 ) gebondet ist; Lotschicht (89 ), die auf die Metallisierungsschicht (6 ) aufgebracht ist; Metallplättchen (89 ), das auf die Metallisierungsschicht (6 ) aufgebracht und elektrisch leitend mit dieser verlötet, verklebt oder versintert ist. - Schaltungsanordnung gemäß einem der vorangehenden Ansprüche mit einem zweiten Leistungshalbleiterchip (
2 ), der auf einem dritten Abschnitt (63 ) der Metallisierungsschicht (6 ) angeordnet ist, wobei der dritte Abschnitt (63 ) von dem ersten Abschnitt (61 ) beabstandet ist; der einen zweiten unteren Chip-Lastanschluss (21 ) aufweist, welcher mit dem dritten Abschnitt (61 ) elektrisch leitend verbunden ist; mit dem ersten Leistungshalbleiterchip (1 ) zu einer Halbbrücke in Reihe geschaltet ist. - Schaltungsanordnung gemäß einem der vorangehenden Ansprüche, bei der der der Shuntwiderstand (
3 ) eine Breite (b3) aufweist, sowie eine Länge (l3), die größer ist als die Breite (b3); die gesamte elektrisch leitende Verbindung (4) zwischen dem ersten Abschnitt (61 ) und dem zweiten Abschnitt (62 ) an der Engstelle (40 ) in zumindest einer Schnittebene (E2, E3, E4) eine Querschnittsfläche mit einem Umkreisdurchmesser (D40) von weniger als 90% der Länge (l3) und/oder von mehr als 650 μm aufweist. - Schaltungsanordnung gemäß einem der vorangehenden Ansprüche, bei der der Shuntwiderstand (
3 ) einen dotierten Halbleiterkörper (30 ) aufweist, auf den der untere Hauptanschluss (31 ) aufgebracht ist, sowie einen oberen Hauptanschluss (32 ), der auf der dem unteren Hauptanschluss (31 ) abgewandten Seite des dotierten Halbleiterkörpers (30 ) auf den Halbleiterkörper (30 ) aufgebracht ist. - Leistungshalbleitermodul mit wenigstens zwei jeweils gemäß einem der Ansprüche 1 bis 14 ausgebildeten Schaltungsanordnungen, die hinsichtlich des jeweiligen flachen Isolationsträgers und der jeweiligen strukturierten Metallisierungsschicht identisch aufgebaut sind, mit der Maßgabe, dass die Shuntwiderstände (
3 ,3' ,3'' ) in Bezug auf den jeweiligen zweiten Abschnitt (62 ,62' ,62'' ) an unterschiedlichen Stellen angeordnet sind. - Leistungshalbleitermodul gemäß Anspruch 15 bei dem im Fall von wenigstens zwei Schaltungsanordnungen gilt, dass die Isolationsträger (
8 ) einer jeden dieser wenigstens zwei Schaltungsanordnungen einstückig ausgebildet sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010030317.8A DE102010030317B4 (de) | 2010-06-21 | 2010-06-21 | Schaltungsanordnung mit Shuntwiderstand |
US13/163,200 US9661752B2 (en) | 2010-06-21 | 2011-06-17 | Circuit arrangement with shunt resistor |
CN201110167479.4A CN102364345B (zh) | 2010-06-21 | 2011-06-21 | 具有所装配的电路载体的电路装置及相应功率半导体模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010030317.8A DE102010030317B4 (de) | 2010-06-21 | 2010-06-21 | Schaltungsanordnung mit Shuntwiderstand |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102010030317A1 DE102010030317A1 (de) | 2011-12-22 |
DE102010030317B4 true DE102010030317B4 (de) | 2016-09-01 |
Family
ID=45091306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102010030317.8A Expired - Fee Related DE102010030317B4 (de) | 2010-06-21 | 2010-06-21 | Schaltungsanordnung mit Shuntwiderstand |
Country Status (3)
Country | Link |
---|---|
US (1) | US9661752B2 (de) |
CN (1) | CN102364345B (de) |
DE (1) | DE102010030317B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022207977A1 (de) | 2022-08-02 | 2023-08-10 | Vitesco Technologies GmbH | Schaltungsträger für ein Leistungselektronikmodul, Leistungselektronikmodul mit einem Schaltungsträger |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5840527B2 (ja) * | 2012-02-21 | 2016-01-06 | 本田技研工業株式会社 | 回路基板 |
US8581660B1 (en) * | 2012-04-24 | 2013-11-12 | Texas Instruments Incorporated | Power transistor partial current sensing for high precision applications |
DE102012211924B4 (de) * | 2012-07-09 | 2014-02-13 | Infineon Technologies Ag | Halbleitermodul mit einem in einer Anschlusslasche integrierten Shunt-Widerstand und Verfahren zur Ermittlung eines durch einen Lastanschluss eines Halbleitermoduls fließenden Stromes |
DE102013104522B3 (de) * | 2013-05-03 | 2014-06-26 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit |
DE102013219571B4 (de) * | 2013-09-27 | 2019-05-23 | Infineon Technologies Ag | Leistungshalbleitermodul mit vertikalem Shunt-Widerstand |
DE102014102018B3 (de) * | 2014-02-18 | 2015-02-19 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen |
JP6395530B2 (ja) | 2014-09-11 | 2018-09-26 | 三菱電機株式会社 | 半導体装置 |
DE102015102759A1 (de) * | 2015-02-26 | 2016-09-01 | Heraeus Deutschland GmbH & Co. KG | Leistungselektronik-Modul und Verfahren zur Herstellung eines Leistungselektronik-Moduls |
EP3154079A1 (de) | 2015-10-08 | 2017-04-12 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen |
US9972569B2 (en) * | 2016-04-12 | 2018-05-15 | General Electric Company | Robust low inductance power module package |
JP2018166083A (ja) * | 2017-03-28 | 2018-10-25 | アイシン精機株式会社 | 電子部品モジュール、及び電子部品モジュールの製造方法 |
WO2018202620A1 (en) * | 2017-05-02 | 2018-11-08 | Abb Schweiz Ag | Half-bridge module with coaxial arrangement of the dc terminals |
RU2696369C1 (ru) * | 2018-11-27 | 2019-08-01 | Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") | Коммутационная плата на нитриде алюминия для силовых и мощных СВЧ полупроводниковых устройств, монтируемая на основании корпуса прибора |
CN109702315A (zh) * | 2018-12-27 | 2019-05-03 | 东莞市鸿振超声波设备有限公司 | 一种利用位置与压力触发的超声波控制电路及焊接方法 |
JP7136355B2 (ja) | 2019-07-03 | 2022-09-13 | 富士電機株式会社 | 半導体モジュールの回路構造 |
JP2022032542A (ja) * | 2020-08-12 | 2022-02-25 | 富士電機株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030038706A1 (en) * | 2001-08-22 | 2003-02-27 | Kinya Nakatsu | Power converter with shunt resistor |
DE10230156A1 (de) * | 2002-07-04 | 2004-01-22 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungshalbleitermodul und Schaltungsanordnung |
DE102008035993A1 (de) * | 2008-08-01 | 2010-02-18 | Infineon Technologies Ag | Leistungshalbleitermodul |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4740485A (en) * | 1986-07-22 | 1988-04-26 | Monolithic Memories, Inc. | Method for forming a fuse |
US5214407A (en) * | 1991-11-06 | 1993-05-25 | Hewlett-Packard Company | High performance current shunt |
US5451818A (en) * | 1994-03-18 | 1995-09-19 | Trw Inc. | Millimeter wave ceramic package |
JP3480771B2 (ja) * | 1995-12-20 | 2003-12-22 | 三菱電機株式会社 | 半導体装置 |
US5668408A (en) * | 1996-04-12 | 1997-09-16 | Hewlett-Packard Company | Pin grid array solution for microwave multi-chip modules |
US6359331B1 (en) * | 1997-12-23 | 2002-03-19 | Ford Global Technologies, Inc. | High power switching module |
US5953811A (en) * | 1998-01-20 | 1999-09-21 | Emc Technology Llc | Trimming temperature variable resistor |
TW466508B (en) * | 1999-07-22 | 2001-12-01 | Rohm Co Ltd | Resistor and method of adjusting resistance of the same |
DE10316357B4 (de) * | 2002-10-25 | 2005-02-10 | Semikron Elektronik Gmbh | Verfahren zur Überwachung von Leistungshalbleiterbauelementen |
JP2004319550A (ja) * | 2003-04-11 | 2004-11-11 | Hitachi Ltd | 半導体装置 |
JP3859617B2 (ja) * | 2003-05-12 | 2006-12-20 | 沖電気工業株式会社 | 半導体装置 |
US7102484B2 (en) * | 2003-05-20 | 2006-09-05 | Vishay Dale Electronics, Inc. | High power resistor having an improved operating temperature range |
US6933593B2 (en) * | 2003-08-14 | 2005-08-23 | International Rectifier Corporation | Power module having a heat sink |
JP5041798B2 (ja) * | 2006-12-15 | 2012-10-03 | 三菱電機株式会社 | 半導体装置 |
US7570008B2 (en) * | 2007-07-30 | 2009-08-04 | Hitachi, Ltd. | Power module, power converter, and electric machine system for mounting in vehicle |
US8031043B2 (en) * | 2008-01-08 | 2011-10-04 | Infineon Technologies Ag | Arrangement comprising a shunt resistor and method for producing an arrangement comprising a shunt resistor |
US7816907B2 (en) * | 2008-04-23 | 2010-10-19 | Lantiq Deutschland Gmbh | Integrated circuit with a measuring circuit and method of configuring an integrated circuit with a measuring circuit |
US7772694B2 (en) * | 2008-11-26 | 2010-08-10 | Freescale Semiconductor, Inc. | Integrated circuit module and method of packaging same |
DE102009002993B4 (de) * | 2009-05-11 | 2012-10-04 | Infineon Technologies Ag | Leistungshalbleitermodul mit beabstandeten Schaltungsträgern |
US9117835B2 (en) * | 2009-08-31 | 2015-08-25 | Stalix Llc | Highly integrated miniature radio frequency module |
-
2010
- 2010-06-21 DE DE102010030317.8A patent/DE102010030317B4/de not_active Expired - Fee Related
-
2011
- 2011-06-17 US US13/163,200 patent/US9661752B2/en active Active
- 2011-06-21 CN CN201110167479.4A patent/CN102364345B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030038706A1 (en) * | 2001-08-22 | 2003-02-27 | Kinya Nakatsu | Power converter with shunt resistor |
DE10230156A1 (de) * | 2002-07-04 | 2004-01-22 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungshalbleitermodul und Schaltungsanordnung |
DE102008035993A1 (de) * | 2008-08-01 | 2010-02-18 | Infineon Technologies Ag | Leistungshalbleitermodul |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022207977A1 (de) | 2022-08-02 | 2023-08-10 | Vitesco Technologies GmbH | Schaltungsträger für ein Leistungselektronikmodul, Leistungselektronikmodul mit einem Schaltungsträger |
Also Published As
Publication number | Publication date |
---|---|
US9661752B2 (en) | 2017-05-23 |
DE102010030317A1 (de) | 2011-12-22 |
CN102364345B (zh) | 2015-07-01 |
US20110310568A1 (en) | 2011-12-22 |
CN102364345A (zh) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102010030317B4 (de) | Schaltungsanordnung mit Shuntwiderstand | |
DE102006060768B4 (de) | Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte | |
EP3942603B1 (de) | Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises | |
DE102013207804B4 (de) | Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen | |
DE112007001249B4 (de) | Kühlbares Halbleitergehäuse | |
DE102012200329B4 (de) | Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102009009874B4 (de) | Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen | |
EP0111659B1 (de) | Leistungstransistor-Modul | |
DE102014109816B4 (de) | Leistungshalbleitermodul und System mit mindestens zwei Leistungshalbleitermodulen | |
DE102013219571B4 (de) | Leistungshalbleitermodul mit vertikalem Shunt-Widerstand | |
DE102015101086B4 (de) | Leistungshalbleitermodulanordnung | |
DE102014106133A1 (de) | Leistungsmodul mit integriertem Stromsensor | |
DE102015105821A1 (de) | Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern | |
DE102019112935B4 (de) | Halbleitermodul | |
DE102013210146A1 (de) | Leistungshalbleitermodulanordnung | |
DE102015104996B4 (de) | Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung | |
DE112020006374T5 (de) | Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken | |
DE102015108909A1 (de) | Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben | |
DE112021000605T5 (de) | Halbleiterbauteil | |
DE102017120747A1 (de) | SMD-Gehäuse mit Oberseitenkühlung | |
DE102015108253B4 (de) | Elektronisches Modul und Verfahren zum Herstellen desselben | |
DE102006002381B3 (de) | Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung | |
DE102014107084A1 (de) | Hybridhalbleiterpackage | |
EP2704194B1 (de) | Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls | |
DE102018107094B4 (de) | Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |