DE102014107084A1 - Hybridhalbleiterpackage - Google Patents

Hybridhalbleiterpackage Download PDF

Info

Publication number
DE102014107084A1
DE102014107084A1 DE102014107084.4A DE102014107084A DE102014107084A1 DE 102014107084 A1 DE102014107084 A1 DE 102014107084A1 DE 102014107084 A DE102014107084 A DE 102014107084A DE 102014107084 A1 DE102014107084 A1 DE 102014107084A1
Authority
DE
Germany
Prior art keywords
terminal
tapes
output
semiconductor chip
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014107084.4A
Other languages
English (en)
Other versions
DE102014107084B4 (de
Inventor
Brian Condie
Alexander Komposch
Erwin Orejola
Michael Real
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014107084A1 publication Critical patent/DE102014107084A1/de
Application granted granted Critical
Publication of DE102014107084B4 publication Critical patent/DE102014107084B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterpackage enthält ein Substrat, einen HF-Halbleiterchip, der auf einer ersten Seite des Substrats angebracht ist, einen Kondensator, der auf der ersten Seite des Substrats angebracht ist, und einen ersten Anschluss auf der ersten Seite des Substrats. Das Halbleiterpackage enthält des Weiteren Kupfer- oder Aluminium-Bonddrähte oder -bänder, die den ersten Anschluss mit einem Ausgang des HF-Halbleiterchips verbinden, und Gold-Bonddrähte oder -bänder, die den Kondensator mit dem Ausgang des HF-Halbleiterchips verbinden. Die Gold-Bonddrähte oder -bänder sind dafür ausgelegt, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips aufzunehmen als die Kupfer- oder Aluminium-Bonddrähte oder -bänder. Entsprechende Verfahren zur Herstellung sind auch beschrieben.

Description

  • TECHNISCHES GEBIET
  • Diese Anmeldung betrifft Halbleiterpackages, und betrifft insbesondere Halbleiterpackages mit Bonddrähten oder -bändern, die für verschiedene maximale Betriebstemperaturen ausgelegt sind.
  • HINTERGRUND
  • Für HF-Halbleiterpackages sind Bonddrähte von hoher Zuverlässigkeit und geringen Kosten wünschenswert. Bonddrähte für solche Packages bestehen in der Regel aus Gold, Aluminium oder Kupfer. Einige dieser Bonddrähte fungieren als Abstimmdrähte für ein Ausgangsanpassungsnetz, das mit dem HF-Leistungsbauelement verbunden ist. Die Abstimmdrähte werden signifikant höheren Temperaturen als die in dem Package enthaltenen anderen Bonddrähte für Eingangs- und Ausgangsverbindungen ausgesetzt. Zum Beispiel übersteigt die Temperatur der Abstimmdrähte oft etwa 150°C bis 160°C und in bestimmten Anwendungen sogar 200°C aufgrund der HF-Joule-Erwärmung, d. h. einer ohmschen Erwärmung und einer resistiven Erwärmung, wobei die Abstimmdrähte infolge von elektrischem Strom, der bei HF-Frequenzen durch die Drähte fließt, Wärme abgeben.
  • Gold-Bonddrähte können höhere Temperaturen ertragen, die durch HF-Joule-Erwärmung erzeugt werden, als Aluminium- und Kupfer-Bonddrähte, aber Gold ist signifikant teurer. Ungeschützte Kupfer-Bonddrähte oxidieren rasch in Gegenwart von Sauerstoff. Das Wachstum von Kupferoxid ist eine Funktion von Temperatur und Zeit. Die Lebensdauer eines HF-Leistungsbauelements kann darum vorhergesagt werden und Mindestanforderungen erfüllen. Die kritische (maximale) Temperatur für Kupfer-Abstimmdrähte richtet sich nach verschiedenen Bedingungen, wie zum Beispiel der elektrischen Empfindlichkeit, dem Element, der Legierung, der Zeit und der Temperatur des Bauelements, und beträgt in der Regel etwa 150°C; darunter ist das Oxidwachstum für die Grenznutzungsdauer der meisten Bauelemente, zum Beispiel 20 Jahre, nicht problematisch. Kupfer-Bonddrähte können mit einer Oxidationsschutzschicht, wie zum Beispiel Palladium, beschichtet sein, aber dennoch bei Temperaturen oberhalb 150°C bis 160°C über längere Zeiträume oxidieren. Aluminium-Bonddrähte reagieren weniger empfindlich auf die oben beschriebenen Temperaturprobleme als Kupfer-Bonddrähte und haben eine selbstpassivierende Oxidschicht, die eine weitere Oxidation begrenzt. Jedoch haben Aluminium-Bonddrähte eine geringere elektrische und thermische Leitfähigkeit als Kupfer- und Gold-Bonddrähte. Der Schmelzstrom ist ebenfalls signifikant niedriger.
  • Das Problem der hohen Bonddrahttemperaturen ist im Fall der HF-Leistungspackages auf andere Weise angegangen worden. Zum Beispiel kann die Entwicklungszeit so verlängert werden, dass genügend Simulationen ausgeführt werden können, um verringerte Abstimmdrahttemperaturen zu erreichen. Integrierte passive Bauelemente können dem Package hinzugefügt werden, um die bevorzugte Anpassung zu realisieren, wodurch die Notwendigkeit der Anpassung an Abstimmdrähte verringert wird. Das Produkt kann auf eine niedrigere Nennleistung herabgestuft werden, um den Strom innerhalb der Abstimmdrähte zu senken. Die Anzahl der Bonddrähte kann vergrößert werden. Außerdem kann der Bonddrahtdurchmesser vergrößert werden. In jedem Fall ist ein besserer Weg zum Lösen des Problems der Erwärmung bestimmter Bonddrähte innerhalb eines HF-Leistungspackages wünschenswert.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Es besteht Bedarf an einem Konzept für ein verbessertes Halbleiterpackage.
  • Ein solcher Bedarf kann durch die Gegenstände der Ansprüche erfüllt werden.
  • Einige Ausführungsformen betreffen ein Halbleiterpackage, das Folgendes umfasst: ein Substrat, einen HF-Halbleiterchip, der auf einer ersten Seite des Substrats angebracht ist, einen Kondensator, der auf der ersten Seite des Substrats angebracht ist, einen ersten Anschluss auf der ersten Seite des Substrats, Kupfer- oder Aluminium-Bonddrähte oder -bänder, die den ersten Anschluss mit einem Ausgang des HF-Halbleiterchips verbinden, und Gold-Bonddrähte oder -bänder, die den Kondensator mit dem Ausgang des HF-Halbleiterchips verbinden, wobei die Gold-Bonddrähte oder -bänder dafür ausgelegt sind, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips aufzunehmen als die Kupfer- oder Aluminium-Bonddrähte oder -bänder.
  • Optional ist der HF-Halbleiterchip ein GaN-, SiC- oder LDMOS-Chip mit einem Source-Anschluss, der auf der ersten Seite des Substrats angebracht ist, und einem Drain-Anschluss und einem Gate-Anschluss, die von dem Substrat abgewandt sind, wobei die Kupfer- oder Aluminium-Bonddrähte oder -bänder den ersten Anschluss mit dem Drain-Anschluss des Chips verbinden, und wobei die Gold-Bonddrähte oder -bänder den Kondensator mit dem Drain-Anschluss des Chips verbinden.
  • Das Halbleiterpackage kann des Weiteren einen zweiten Anschluss auf der ersten Seite des Substrats umfassen, wobei die Kupfer- oder Aluminium-Bonddrähte oder -bänder an dem ersten Anschluss an einem ersten Ende und an dem Ausgang des HF-Halbleiterchips an einem zweiten Ende angebracht sind, und wobei die Gold-Bonddrähte oder -bänder an dem zweiten Anschluss an einem ersten Ende, an dem Ausgang des HF-Halbleiterchips an einem zweiten Ende und an dem Kondensator an einer Zwischenregion zwischen dem ersten und dem zweiten Ende angebracht sind.
  • Optional sind die Gold-Bonddrähte oder -bänder zwischen dem Punkt der Befestigung an dem Kondensator und dem Punkt der Befestigung an dem Ausgang des HF-Halbleiterchips geknickt.
  • Des Weiteren sind die Kupfer- oder Aluminium-Bonddrähte oder -bänder optional an dem ersten Anschluss über eine oder mehrere Aluminium-Bondinseln und an dem Ausgang des HF-Halbleiterchips über eine oder mehrere Aluminium- oder Gold-Bondinseln angebracht, wobei die Gold-Bonddrähte oder -bänder an dem ersten Anschluss oder einem anderen Anschluss an dem Substrat, dem Ausgang des HF-Halbleiterchips und dem Kondensator über Gold-Bondinseln angebracht sind.
  • Gemäß einem Aspekt sind die Kupfer- oder Aluminium-Bonddrähte oder -bänder und die Gold-Bonddrähte oder -bänder an dem Ausgang des HF-Halbleiterchips über eine oder mehrere gemeinsam genutzte Bondinseln angebracht.
  • Optional umfassen die eine oder die mehreren gemeinsam genutzten Bondinseln Ti, Pt und Au.
  • Gemäß einem Aspekt liegt eine maximale Temperatur der Kupfer- oder Aluminium-Bonddrähte oder -bänder während des Betriebes des HF-Halbleiterchips unterhalb 160°C, und eine maximale Temperatur der Gold-Bonddrähte oder -bänder liegt während des Betriebes des HF-Halbleiterchips oberhalb 160°C.
  • Optional haben die Kupfer- oder Aluminium-Bonddrähte oder -bänder eine größere Querschnittsfläche als die Gold-Bonddrähte oder -bänder.
  • Des Weiteren ist das Halbleiterpackage optional ein Lufthohlraum-Package.
  • Gemäß einem Aspekt sind die Gold-Bonddrähte oder -bänder Abstimmdrähte eines Ausgangsanpassungsnetzes.
  • Optional sind die Gold-Bonddrähte oder -bänder an dem ersten Anschluss an einem ersten Ende, an dem Ausgang des HF-Halbleiterchips an einem zweiten Ende und an dem Kondensator an einer Zwischenregion zwischen dem ersten und dem zweiten Ende angebracht.
  • Des Weiteren verbinden die Gold-Bonddrähte oder -bänder optional den Ausgang des HF-Halbleiterchips mit dem Kondensator, und zusätzliche Kupfer- oder Aluminium-Bonddrähte oder -bänder verbinden den Kondensator mit dem ersten Anschluss.
  • Das Halbleiterpackage kann des Weiteren zusätzliche Gold-Bonddrähte oder -bänder umfassen, die eine Gruppierung mit den Kupfer- oder Aluminium-Bonddrähten oder -bändern bilden, und die außerdem den ersten Anschluss mit dem Ausgang des HF-Halbleiterchips verbinden, wobei die Kupfer- oder Aluminium-Bonddrähte oder -bänder an einem inneren Teil der Gruppierung angeordnet sind und die zusätzlichen Gold-Bonddrähte oder -bänder an einem äußeren Teil der Gruppierung angeordnet sind.
  • Einige Ausführungsformen betreffen ein Verfahren zur Herstellung eines Halbleiterpackage, wobei das Verfahren Folgendes umfasst: Anbringen eines HF-Halbleiterchips auf einer ersten Seite eines Substrats, Anbringen eines Kondensators auf der ersten Seite des Substrats, Anordnen eines ersten Anschlusses auf der ersten Seite des Substrats, Verbinden des ersten Anschlusses mit einem Ausgang des HF-Halbleiterchips über Kupfer- oder Aluminium-Bonddrähte oder -bänder und Verbinden des Kondensators mit dem Ausgang des HF-Halbleiterchips über Gold-Bonddrähte oder -bänder, wobei die Gold-Bonddrähte oder -bänder dafür ausgelegt sind, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips aufzunehmen als die Kupfer- oder Aluminium-Bonddrähte oder -bänder.
  • Optional umfasst das Verbinden des Kondensators mit dem Ausgang des HF-Halbleiterchips über die Gold-Bonddrähte oder -bänder das Anbringen eines ersten Endes der Gold-Bonddrähte oder -bänder an dem ersten Anschluss oder einem anderen Anschluss an dem Substrat, das Anbringen eines zweiten Endes der Gold-Bonddrähte oder -bänder an dem Ausgang des HF-Halbleiterchips, und das Anbringen einer Zwischenregion der Gold-Bonddrähte oder -bänder zwischen dem ersten und dem zweiten Ende an dem Kondensator.
  • Das Verfahren kann des Weiteren das Knicken der Gold-Bonddrähte oder -bänder zwischen dem Punkt der Befestigung an dem Kondensator und dem Punkt der Befestigung an dem Ausgang des HF-Halbleiterchips umfassen.
  • Optional sind die Kupfer- oder Aluminium-Bonddrähte oder -bänder und die Gold-Bonddrähte oder -bänder an dem Ausgang des HF-Halbleiterchips über eine oder mehrere gemeinsam genutzte Bondinseln angebracht.
  • Des Weiteren liegt optional eine maximale Temperatur der Kupfer- oder Aluminium-Bonddrähte oder -bänder während des Betriebes des HF-Halbleiterchips unterhalb 160°C, und eine maximale Temperatur der Gold-Bonddrähte oder -bänder liegt während des Betriebes des HF-Halbleiterchips oberhalb 160°C.
  • Einige Ausführungsformen betreffen ein Halbleiterpackage, das Folgendes umfasst: ein Metallsubstrat, ein elektrisch isolierendes Element, das an dem Metallsubstrat angebracht ist, einen HF-Halbleiterchip mit einem Source-Anschluss, der an dem Metallsubstrat angebracht ist, und einem Gate-Anschluss und einem Drain-Anschluss, die von dem Metallsubstrat fort weisen, einen Eingangskondensator mit einem ersten Anschluss, der an dem Metallsubstrat angebracht ist, und einem zweiten Anschluss, der von dem Metallsubstrat fort weist, einen Ausgangskondensator mit einem ersten Anschluss, der an dem Metallsubstrat angebracht ist, und einem zweiten Anschluss, der von dem Metallsubstrat fort weist, einen Eingangsanschluss, der an dem elektrisch isolierenden Element angebracht ist, einen Ausgangsanschluss, der an dem elektrisch isolierenden Element angebracht ist, eine erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern, die den Ausgangsanschluss mit dem Drain-Anschluss des HF-Halbleiterchips verbinden, Gold-Bonddrähte oder -bänder, die den zweiten Anschluss des Ausgangskondensators mit dem Drain-Anschluss des HF-Halbleiterchips verbinden, wobei die Gold-Bonddrähte oder -bänder dafür ausgelegt sind, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips aufzunehmen als die erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern, und eine zweite Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern, die den Eingangsanschluss mit dem zweiten Anschluss des Eingangskondensators und den zweiten Anschluss des Eingangskondensators mit dem Gate-Anschluss des HF-Halbleiterchips verbinden.
  • Das Halbleiterpackage kann des Weiteren einen Gleichvorspannungsanschluss umfassen, der an dem elektrisch isolierenden Element angebracht ist, wobei die Gold-Bonddrähte oder -bänder den Gleichvorspannungsanschluss mit dem zweiten Anschluss des Ausgangskondensators und den zweiten Anschluss des Ausgangskondensators mit dem Drain-Anschluss des HF-Halbleiterchips verbinden.
  • Optional verbinden die Gold-Bonddrähte oder -bänder den Drain-Anschluss des HF-Halbleiterchips mit dem zweiten Anschluss des Kondensators, und zusätzliche Kupfer- oder Aluminium-Bonddrähte oder -bänder verbinden den zweiten Anschluss des Kondensators mit dem Ausgangsanschluss oder einem anderen Anschluss, der an dem elektrisch isolierenden Element angebracht ist.
  • Gemäß einer Ausführungsform eines Halbleiterpackage umfasst das Package ein Substrat, einen HF-Halbleiterchip, der auf einer ersten Seite des Substrats angebracht ist, einen Kondensator, der auf der ersten Seite des Substrats angebracht ist, und einen ersten Anschluss auf der ersten Seite des Substrats. Das Package umfasst des Weiteren Kupfer- oder Aluminium-Bonddrähte oder -bänder, die den ersten Anschluss mit einem Ausgang des HF-Halbleiterchips verbinden, und Gold-Bonddrähte oder -bänder, die den Kondensator mit dem Ausgang des HF-Halbleiterchips verbinden. Die Gold-Bonddrähte oder -bänder sind dafür ausgelegt, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips aufzunehmen als die Kupfer- oder Aluminium-Bonddrähte oder -bänder.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterpackage umfasst das Verfahren Folgendes: Anbringen eines HF-Halbleiterchips auf einer ersten Seite eines Substrats; Anbringen eines Kondensators auf der ersten Seite des Substrats; Anordnen eines ersten Anschlusses auf der ersten Seite des Substrats; Verbinden des ersten Anschlusses mit einem Ausgang des HF-Halbleiterchips über Kupfer- oder Aluminium-Bonddrähte oder -bänder; und Verbinden des Kondensators mit dem Ausgang des HF-Halbleiterchips über Gold-Bonddrähte oder -bänder, wobei die Gold-Bonddrähte oder -bänder dafür ausgelegt sind, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips aufzunehmen als die Kupfer- oder Aluminium-Bonddrähte oder -bänder.
  • Gemäß einer Ausführungsform eines Halbleiterpackage umfasst das Package ein Metallsubstrat, ein elektrisch isolierendes Element, das an dem Metallsubstrat angebracht ist, einen HF-Halbleiterchip mit einem Source-Anschluss, der an dem Metallsubstrat angebracht ist, und einem Gate-Anschluss und einem Drain-Anschluss, die von dem Metallsubstrat fort weisen, einen Eingangskondensator mit einem ersten Anschluss, der an dem Metallsubstrat angebracht ist, und einem zweiten Anschluss, der von dem Metallsubstrat fort weist, und einen Ausgangskondensator mit einem ersten Anschluss, der an dem Metallsubstrat angebracht ist, und einem zweiten Anschluss, der von dem Metallsubstrat fort weist. Das Package umfasst des Weiteren einen Eingangsanschluss, der an dem elektrisch isolierenden Element angebracht ist, und einen Ausgangsanschluss, der an dem elektrisch isolierenden Element angebracht ist. Eine erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern verbindet den Ausgangsanschluss mit dem Drain-Anschluss des HF-Halbleiterchips. Gold-Bonddrähte oder -bänder verbinden den zweiten Anschluss des Ausgangskondensators mit dem Drain-Anschluss des HF-Halbleiterchips. Die Gold-Bonddrähte oder -bänder sind dafür ausgelegt, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips aufzunehmen als die erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern. Eine zweite Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern verbindet den Eingangsanschluss mit dem zweiten Anschluss des Eingangskondensators und den zweiten Anschluss des Eingangskondensators mit dem Gate-Anschluss des HF-Halbleiterchips.
  • Der Fachmann erkennt beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beiliegenden Zeichnungen weitere Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabsgetreu; vielmehr wurde Wert auf die Veranschaulichung der Prinzipien der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. In den Zeichnungen ist Folgendes dargestellt:
  • 1 veranschaulicht eine Draufsicht einer Ausführungsform eines Hybrid-Halbleiterpackage in der Richtung von oben nach unten;
  • 2 veranschaulicht ein Schaltbild eines beispielhaften HF-Leistungsschaltkreises, der in dem Hybrid-Halbleiterpackage von 1 enthalten ist; und
  • 3 veranschaulicht eine perspektivische Seitenansicht eines Teils des Hybrid-Halbleiterpackage von 1 gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Gemäß den im vorliegenden Text beschriebenen Ausführungsformen enthält ein Halbleiterpackage Bonddrähte oder -bänder, von denen erwartet wird, dass sie eine bestimmte Temperatur während des Betriebes eines in dem Package enthaltenen Transistors übersteigen. Diese Bonddrähte oder -bänder bestehen aus Gold. Andere Bonddrähte oder -bänder, die in dem Package enthalten sind und von denen erwartet wird, dass sie auf niedrigeren Temperaturen bleiben, bestehen aus einem anderen Material als Gold, wie zum Beispiel Aluminium oder Kupfer. Auf diese Weise können die Bonddrähte oder -bänder, die dafür ausgelegt sind, während des Betriebes des Bauelements die heißesten zu sein, relativ hohen Betriebstemperaturen über die Lebensdauer des Bauelements ohne Ausfall und/oder Oxidation widerstehen. Die übrigen Bonddrähte oder -bänder bestehen aus weniger kostenintensivem Material, das über die Lebensdauer des Bauelements bei niedrigeren Temperaturen zuverlässig funktionieren kann.
  • Bonddrähte haben in der Regel einen (allgemein) kreisförmigen Querschnitt, und Bondbänder haben in der Regel einen (allgemein) rechteckigen Querschnitt. Verschiedene Standard-Bondungstechniken, wie zum Beispiel Kugelbondung, Keilbondung usw., können verwendet werden, um Bonddrähte oder -bänder an Anschlüssen oder Substraten eines Halbleiterpackage anzubringen. Im Allgemeinen wird eine intermetallische Grenzfläche, Bondung oder Schweißnaht zwischen jedem Bonddraht oder -band und einem Anschluss oder Substrat des Package erzeugt. Einige der Bonddrähte oder -bänder werden während des Betriebes des Bauelements oder der Bauelemente, die in dem Package enthalten sind, höheren Temperaturen ausgesetzt als die übrigen Bonddrähte oder -bänder. Zum Beispiel können einige der Bonddrähte oder -bänder als Abstimmdrähte in einem Eingabe- oder Ausgangsanpassungsnetz eines HF-Leistungsbauelements verwendet werden. Strom fließt in diesen Bonddrähten oder -bändern bei HF-Frequenzen, wodurch die Bonddrähte oder -bänder auf Temperaturen erwärmt werden, die 160°C oder sogar 200°C oder mehr übersteigen können. In einigen Anwendungen kann eine solche HF-Joule-Erwärmung in den Bonddrähten oder -bändern an die 300°C heranreichen oder sogar übersteigen. Diese Bonddrähte oder -bänder umfassen überwiegend Gold, zum Beispiel 99,99 % reines Au oder Au-Legierung. Die übrigen Bonddrähte oder -bänder umfassen überwiegend ein anderes Material als Gold, wie zum Beispiel Aluminium (zum Beispiel reines Al oder Al-Legierungen) oder Kupfer (zum Beispiel reines Cu oder Cu-Legierungen mit oder ohne Passivierungsschicht, wie zum Beispiel Palladium). Auf diese Weise können die Gold-Bonddrähte oder -bänder zuverlässig relativ hohen Temperaturen widerstehen, und die übrigen (Nicht-Gold)-Bonddrähte oder -bänder können zuverlässig niedrigeren Temperaturen bei verringerten Kosten widerstehen.
  • 1 veranschaulicht eine Draufsicht einer Ausführungsform eines Halbleiterpackage 100 in der Richtung von oben nach unten, und 2 veranschaulicht ein Schaltbild eines HF-Leistungsschaltkreises 200, der in dem Package 100 untergebracht ist. In einer Ausführungsform ist das Halbleiterpackage 100 ein HF-Lufthohlraum-Leistungspackage. Der Package-Deckel ist in 1 der Einfachheit halber nicht gezeigt. In anderen Ausführungsformen ist der Inhalt des Package 100 in einer Vergussmasse, wie zum Beispiel einem Epoxidharz, verkapselt.
  • In jedem Fall enthält das Package 100 ein Substrat 102, wie zum Beispiel einen Metallflansch, und ein elektrisch isolierendes Fenster 104, wie zum Beispiel ein Keramikfenster, das im Fall eines elektrisch leitfähigen Substrats 102 an dem Substrat 102 angebracht ist. Alternativ kann das Substrat 102 auch elektrisch isolierend sein. Ein Transistorchip 106 ist an einem inneren Teil des Metallsubstrats 102 angebracht, der durch das isolierende Fenster 104 freigelegt wird. Der Transistorchip 106 kann einen beliebigen Typ von Leistungstransistor enthalten, wie zum Beispiel einen LDMOS (Laterally Diffused Metal Oxide Semiconductor)-, DMOS (Double-diffused MOS)-, SiC- oder GaN-Transistor. In einer Ausführungsform ist der Transistorchip 106 ein HF-Halbleiterchip mit einem Source-Anschluss (S), der an dem Metallsubstrat 102 angebracht ist. Der Source-Anschluss kann durch das Substrat 102 geerdet sein, falls das Substrat 102 aus Metall besteht. Der Gate-Anschluss (G) und der Drain-Anschluss (D) des Chips 106 weisen von dem Metallsubstrat 102 fort. Im Fall eines elektrisch isolierenden Substrats 102 sind alle Anschlüsse des Transistorchips 106 auf einer Seite des Chips 106 angeordnet, die von dem Substrat 102 abgewandt ist. Die gegenüberliegende Seite des Transistorchips 106 kann an das elektrisch isolierende Substrat 102 des Package 100 geleimt oder auf sonstige Weise daran angebracht sein.
  • Das Package 100 enthält des Weiteren einen Eingangsanschluss 108, einen Ausgangsanschluss 110 und einen Gleichvorspannungsanschluss 112, der an dem elektrisch isolierenden Element 104 angebracht ist. Im Fall eines elektrisch isolierenden Substrats 102 kann das isolierende Element 104 weggelassen werden, und die Anschlüsse 108, 110, 112 können direkt an dem Substrat 102 angebracht werden. Der Gleichvorspannungsanschluss 112 ist optional und kann von dem Package 100 weggelassen werden, falls eine Gleichvorspannung über den Ausgangsanschluss 110 angelegt wird.
  • Das Package 100 enthält außerdem ein Eingangsanpassungsnetz 114, das zwischen dem Eingangsanschluss 108 des Package 100 und dem Gate-Anschluss (G) des Transistorchips 106 gekoppelt ist. Das Eingangsanpassungsnetz 114 enthält einen Gleichspannungssperrkondensator CIN mit einem ersten Anschluss 116, der von einem zweiten Anschluss 118 durch einen Isolator 120 getrennt ist. Ein erster leitfähiger Abzweig LIN1 des Eingangsanpassungsnetzes 114 verbindet den Eingangsanschluss 108 des Package 100 mit dem zweiten Anschluss 118 des Eingangskondensators CIN. Ein zweiter leitfähiger Abzweig LIN2 des Eingangsanpassungsnetzes 114 verbindet den zweiten Anschluss 118 des Eingangskondensators CIN mit dem Gate-Anschluss des Transistorchips 106. Der erste Anschluss 116 des Eingangskondensators CIN ist mit einem Erdungsknoten (GND) gekoppelt, zum Beispiel über die Befestigung an dem Substrat 102, falls das Substrat 102 aus Metall besteht.
  • Ein Ausgangsanpassungsnetz 122 ist zwischen dem Drain-Anschluss (D) des Transistorchips 106 und den Ausgangs- und Gleichvorspannungsanschlüssen 110, 112 des Package 100 gekoppelt. Das Ausgangsanpassungsnetz 122 enthält einen Gleichspannungssperrkondensator COUT mit einem ersten Anschluss 124, der von einem zweiten Anschluss 126 durch einen Isolator 128 getrennt ist. Ein erster leitfähiger Abzweig LOUT1 des Ausgangsanpassungsnetzes 122 verbindet den Drain-Anschluss des Transistorchips 106 mit dem zweiten Anschluss 126 des Gleichspannungssperrkondensators COUT. Ein zweiter leitfähiger Abzweig LOUT2 des Ausgangsanpassungsnetzes 122 verbindet den zweiten Anschluss 126 des Gleichspannungssperrkondensators COUT mit dem Gleichvorspannungsanschluss 112 des Package 100. Der erste Anschluss 124 des Gleichspannungssperrkondensators COUT ist mit einem Erdungsknoten (GND) gekoppelt, zum Beispiel über eine Befestigung an dem Substrat 102, falls das Substrat 102 aus Metall besteht, so dass ein HF/Basisband-„Kaltpunkt“-Pfad zu Erde zwischen dem ersten und dem zweiten leitfähigen Abzweig LOUT1 und LOUT2 des Ausgangsanpassungsnetzes 122 gebildet wird. Ein dritter leitfähiger Abzweig LOUT3 des Ausgangsanpassungsnetzes 122 verbindet den Drain-Anschluss des Transistorchips 106 mit dem Ausgangsanschluss 110 des Package 100. Der Source-Anschluss (S) des Transistorchips 106 ist mit einem Erdungsknoten (GND) gekoppelt.
  • Die Kondensatoren des Eingangs- und des Ausgangsanpassungsnetzes 114, 122 können als diskrete Komponenten separat von dem Transistorchip 106 implementiert werden, oder können mit dem Transistor auf demselben Chip integriert werden. Das Eingangs- und das Ausgangsanpassungsnetz 114, 122 können auch andere Konfigurationen haben, wie dem Fachmann natürlich bekannt ist, so dass auf jede weitere diesbezügliche Erläuterung verzichtet wird. Externe Anschlüsse und Kondensatoren (nicht gezeigt) können mit dem Ausgangsanschluss 110 des Package 100 zum Koppeln mit dem Ausgang des Transistorchips 106 gekoppelt sein. Das Package 100 kann mehr als einen einzigen Chip 106 enthalten, zum Beispiel mehrere Chips 106, die parallel geschaltet sind. Eine Gleichvorspannung (VDD) kann an den Gleichvorspannungsanschluss 112 des Package 100 angelegt werden, um eine ordnungsgemäße Vorspannung des Transistorchips 106 sicherzustellen. Gleichspannungssperrkondensatoren (nicht gezeigt) können extern mit dem Gleichvorspannungsanschluss 112 des Package 100 gekoppelt sein. In einigen Ausführungsformen stellt der Gleichvorspannungsanschluss 112 einen Punkt bereit, der „kalt“ ist, d. h. der bei Basisband- und HF über den Ausgangskondensator COUT terminiert oder praktisch geerdet ist.
  • Die leitfähigen Abzweigungen LIN1, LIN2, LOUT1, LOUT2, LOUT3 des Eingangs- und des Ausgangsanpassungsnetzes 114, 122 sind als Bonddrähte oder -bänder implementiert. In einer Ausführungsform verbindet eine erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern 130 den Ausgangsanschluss 110 von Package 100 mit dem Ausgang (zum Beispiel dem Drain-Anschluss) des Transistorchips 106. Mit Bezug auf das Schaltbild von 2 entspricht die erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern 130 dem leitfähigen Abzweig LOUT3 des Ausgangsanpassungsnetzes 122. Falls erwartet wird, dass die äußersten Bonddrähte oder -bänder, die den Ausgangsanschluss 110 von Package 100 mit dem Ausgang des Transistorchips 106 verbinden, aufgrund von gegenseitiger Induktanz heißer werden als die inneren, zum Beispiel oberhalb 160°C, so können die äußersten dieser Bonddrähte oder -bänder aus Gold bestehen, und die Bonddrähte oder -bänder im inneren Teil der Gruppierung können Kupfer oder Aluminium sein.
  • Gold-Bonddrähte oder -bänder 132 verbinden den Gleichvorspannungsanschluss 112 (oder Ausgangsanschluss 110, falls der Gleichvorspannungsanschluss 112 weggelassen wird) des Package 100 mit dem zweiten Anschluss 126 des Ausgangskondensators COUT, und den zweiten Anschluss 126 des Ausgangskondensators COUT mit dem Ausgang des Transistorchips 106. Alternativ kann ein erster Teil 132’ dieser Verbindung durch Gold-Bonddrähte oder -bänder gebildet werden, die den zweiten Anschluss 126 des Ausgangskondensators COUT mit dem Ausgang des Transistorchips 106 verbinden. Ein zweiter Teil 132’’ dieser Verbindung kann durch Kupfer- oder Aluminium-Bonddrähte oder -bänder gebildet werden, die den Gleichvorspannungsanschluss 112 (oder Ausgangsanschluss 110, falls der Gleichvorspannungsanschluss 112 weggelassen wird) des Package 100 mit dem zweiten Anschluss 126 des Ausgangskondensators COUT verbinden.
  • Mit Bezug auf das Schaltbild von 2 entsprechen die Gold-Bonddrähte oder -bänder 132 mindestens dem leitfähigen Abzweig LOUT1 und möglicherweise auch dem leitfähigen Abzweig LOUT2 des Ausgangsanpassungsnetzes 122, je nachdem, ob LOUT2 mit Gold-, Kupfer- oder Aluminium-Bonddrähten oder -bändern implementiert ist. In einem Fall ist der leitfähige Abzweig LOUT1 (Abschnitt 132’ in 1) mit Gold-Bonddrähten oder -bändern implementiert, und der leitfähige Abzweig LOUT2 (Abschnitt 132’’ in 1) ist mit Kupfer- oder Aluminium-Bonddrähten oder -bändern implementiert. In einem anderen Fall sind beide leitfähige Abzweigungen LOUT1 und LOUT2 mit Gold-Bonddrähten oder -bändern implementiert. In jedem Fall sind die Gold-Bonddrähte oder -bänder 132 dafür ausgelegt, eine größere HF-Joule-Erwärmung während des Betriebes des Transistorchips 106 aufzunehmen als die erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern 130.
  • Eine zweite Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern 134 verbindet den Eingangsanschluss 108 des Package 100 mit dem zweiten Anschluss 118 des Eingangskondensators CIN und den zweiten Anschluss 118 des Eingangskondensators CIN mit dem Gate-Anschluss (G) des Transistorchips 106. Der Begriff „Gold-Bonddrähte oder -bänder“ meint im Sinne des vorliegenden Textes Bonddrähte oder -bänder, die überwiegend Gold umfassen, zum Beispiel 99,99 % reines Au oder Gold-Legierung. Der Begriff „Kupfer- oder Aluminium-Bonddrähte oder -bänder“ meint im Sinne des vorliegenden Textes Bonddrähte oder -bänder, die überwiegend Aluminium (zum Beispiel reines Al oder Al-Legierungen) oder Kupfer (zum Beispiel reines Cu oder Cu-Legierungen mit oder ohne Passivierungsschicht, wie zum Beispiel Palladium) umfassen.
  • 3 veranschaulicht eine seitliche Perspektive eines Teils des Halbleiterpackage 100 gemäß einer Ausführungsform. Die erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern 130 ist an dem Ausgangsanschluss 110 des Package 100 an einem ersten Ende 129 und an dem Ausgang (zum Beispiel dem Drain-Anschluss) des Transistorchips 106 an einem zweiten Ende 131 angebracht. Die Gold-Bonddrähte oder -bänder 132 sind an dem Gleichvorspannungsanschluss 112 (oder dem Ausgangsanschluss 110, falls der Gleichvorspannungsanschluss 112 weggelassen wird) des Package 100 an einem ersten Ende 133, mit dem Ausgang des Transistorchips 106 an einem zweiten Ende 135 und mit dem zweiten Anschluss 126 des Gleichspannungssperrkondensators COUT an einer Zwischenregion 137 zwischen dem ersten und dem zweiten Ende 133, 135 angebracht. In einer weiteren Ausführungsform bilden die Gold-Bonddrähte oder -bänder 132 den ersten Teil 132’ dieser Verbindung und verbinden nur den Ausgang des Transistorchips 106 mit dem zweiten Anschluss 126 des Gleichspannungssperrkondensators COUT. Kupfer- oder Aluminium-Bonddrähte oder -bänder bilden den zweiten Teil 132’’ der Verbindung von dem zweiten Anschluss 126 des Gleichspannungssperrkondensators COUT zu dem Gleichvorspannungsanschluss 112 (oder Ausgangsanschluss 110, falls der Gleichvorspannungsanschluss 112 weggelassen wird) des Package 100. In jedem Fall können die Gold-Bonddrähte oder -bänder 132 geknickt werden, d. h. sie können eine eng gerollte, verdrehte oder gebogene Region 140 zwischen dem Punkt der Befestigung an dem Gleichspannungssperrkondensator COUT und dem Punkt der Befestigung an dem Transistorchip 106 haben.
  • Jeder Anschluss 108, 110, 112 des Package 100 ist in den beiliegenden Figuren als ein einzelner kontinuierlicher Bondungsstreifen oder -fleck veranschaulicht, an dem alle entsprechenden Bonddrähte oder -bänder 130/132/134 angebracht sind. Alternativ können einer oder mehrere der Package-Anschlüsse 108, 110, 112 durch mehrere Bondinseln realisiert werden. In jedem Fall kann die erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern 132 an dem Ausgangsanschluss 110 des Package 100 über eine oder mehrere Aluminium-Bondinseln und an dem Ausgang des Transistorchips 106 über eine oder mehrere Aluminium- oder Gold-Bondinseln angebracht sein. Die Gold-Bonddrähte oder -bänder 132 können an dem Gleichvorspannungsanschluss 112 (oder Ausgangsanschluss 110, falls der Gleichvorspannungsanschluss 112 weggelassen wird) des Package 100, dem Ausgang des Transistorchips 106 und dem Gleichspannungssperrkondensator COUT über eine oder mehrere Gold-Bondinseln angebracht sein. In einer Ausführungsform sind die erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern 130 und die Gold-Bonddrähte oder -bänder 132 an dem Ausgang des Transistorchips 106 über einen oder mehrere gemeinsam genutzte (gemeinsame) Bondinseln angebracht, die durch den Drain-Anschluss (D) des Chips 106 in den 1 und 3 dargestellt sind. Bei einer solchen Konfiguration bestehen die eine oder die mehreren gemeinsam genutzten Bondinseln aus einem Material, das hinreichend ist, um zuverlässig Bonddrähte oder -bänder aus ungleichen Materialien aufzunehmen. Zum Beispiel können die eine oder die mehreren gemeinsam genutzten Bondinseln Ti, Pt und Au umfassen.
  • Im Allgemeinen sind die Gold-Bonddrähte oder -bänder dafür ausgelegt, bei signifikant höheren Temperaturen als die Aluminium- oder Kupfer-Bonddrähte oder -bänder, die im selben Package enthalten sind, zu funktionieren. Im Fall eines HF-Leistungsbauelements können die Gold-Bonddrähte oder -bänder als Abstimmdrähte fungieren. Jedoch können die im vorliegenden Text beschriebenen Ausführungsformen von Gold- und Aluminium/Kupfer-Bonddrähten oder -bändern für jede Anwendung verwendet werden, wo Joule-Erwärmung dazu führt, dass bestimmte der Bonddrähte oder -bänder eine größere Wärme erzeugen als andere der Bonddrähte oder -bänder. Im Allgemeinen verbinden die Kupfer- oder Aluminium-Bonddrähte oder -bänder einen Anschluss eines Halbleiterpackage mit einem Ausgang (zum Beispiel einem Drain-Anschluss) eines Transistorchips. Die Gold-Bonddrähte oder -bänder verbinden einen Kondensator mit dem Ausgang des Transistorchips und sind dafür ausgelegt, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips aufzunehmen als die Kupfer- oder Aluminium-Bonddrähte oder -bänder. In einer Ausführungsform liegt die maximale Temperatur der Kupfer- oder Aluminium-Bonddrähte oder -bänder unterhalb etwa 150°C bis 160°C während des Betriebes des Transistorchips, und die maximale Temperatur der Gold-Bonddrähte oder -bänder liegt oberhalb 160°C während des Betriebes des Transistorchips, zum Beispiel oberhalb 200°C, oder sogar in der Nähe von – oder über – 300°C. Die Kupfer- oder Aluminium-Bonddrähte oder -bänder können die gleiche Querschnittsfläche haben wie die Gold-Bonddrähte oder -bänder. Alternativ können die Kupfer- oder Aluminium-Bonddrähte oder -bänder eine größere Querschnittsfläche haben als die Gold-Bonddrähte oder -bänder.
  • Räumlich relative Begriffe, wie zum Beispiel „unter“, „unterhalb“, „unterer“, „über“, „oberhalb“ und dergleichen, werden zur Vereinfachung der Beschreibung zum Erläutern der Positionierung eines Elements relativ zu einem zweiten Element verwendet. Diese Begriffe sind so zu verstehen, dass sie auch andere Ausrichtungen des Bauelements umfassen als die Ausrichtungen, die in den Figuren gezeigt sind. Des Weiteren werden auch Begriffe wie zum Beispiel „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und sind ebenfalls nicht in einem einschränkenden Sinn zu verstehen. Gleiche Begriffe bezeichnen in der Beschreibung stets gleiche Elemente.
  • Im Sinne des vorliegenden Textes sind die Begriffe „mit“, „aufweisen“, „enthalten“, „umfassen“ und dergleichen offene Begriffe, die das Vorhandensein von genannten Elementen oder Merkmalen anzeigen, aber nicht das Vorhandensein weiterer Elemente oder Merkmale ausschließen. Die Artikel „ein/eine/einer“ oder „der/die/das“ sind so zu verstehen, dass sie die Mehrzahlbedeutung und die Einzahlbedeutung beinhalten, sofern der Kontext nicht eindeutig ein anderes Verständnis nahelegt.
  • Vor dem Hintergrund der oben angesprochenen Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die obige Beschreibung noch durch die begleitenden Zeichnungen eingeschränkt wird. Vielmehr wird die vorliegende Erfindung allein durch die folgenden Ansprüche und ihre rechtlichen Äquivalente beschränkt.

Claims (16)

  1. Halbleiterpackage (100), das Folgendes umfasst: ein Substrat (102); einen HF-Halbleiterchip (106), der auf einer ersten Seite des Substrats (102) angebracht ist; einen Kondensator, der auf der ersten Seite des Substrats (102) angebracht ist; einen ersten Anschluss auf der ersten Seite des Substrats (102); Kupfer- oder Aluminium-Bonddrähte oder -bänder, die den ersten Anschluss mit einem Ausgang des HF-Halbleiterchips (106) verbinden; und Gold-Bonddrähte oder -bänder, die den Kondensator mit dem Ausgang des HF-Halbleiterchips (106) verbinden, wobei die Gold-Bonddrähte oder -bänder dafür ausgelegt sind, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips (106) aufzunehmen als die Kupfer- oder Aluminium-Bonddrähte oder -bänder.
  2. Halbleiterpackage nach Anspruch 1, wobei der HF-Halbleiterchip (106) ein GaN-, SiC- oder LDMOS-Chip mit einem Source-Anschluss, der auf der ersten Seite des Substrats (102) angebracht ist, und einem Drain-Anschluss und einem Gate-Anschluss, die von dem Substrat (102) abgewandt sind, ist, wobei die Kupfer- oder Aluminium-Bonddrähte oder -bänder den ersten Anschluss mit dem Drain-Anschluss des Chips verbinden, und wobei die Gold-Bonddrähte oder -bänder den Kondensator mit dem Drain-Anschluss des Chips verbinden.
  3. Halbleiterpackage nach Anspruch 1 oder 2, das des Weiteren einen zweiten Anschluss auf der ersten Seite des Substrats (102) umfasst, wobei die Kupfer- oder Aluminium-Bonddrähte oder -bänder an dem ersten Anschluss an einem ersten Ende und an dem Ausgang des HF-Halbleiterchips (106) an einem zweiten Ende angebracht sind, und wobei die Gold-Bonddrähte oder -bänder an dem zweiten Anschluss an einem ersten Ende, an dem Ausgang des HF-Halbleiterchips (106) an einem zweiten Ende und an dem Kondensator an einer Zwischenregion zwischen dem ersten und dem zweiten Ende angebracht sind.
  4. Halbleiterpackage nach einem der vorangehenden Ansprüche, wobei die Gold-Bonddrähte oder -bänder zwischen dem Punkt der Befestigung an dem Kondensator und dem Punkt der Befestigung an dem Ausgang des HF-Halbleiterchips (106) geknickt sind.
  5. Halbleiterpackage nach Anspruch 3 oder 4, wobei die Kupfer- oder Aluminium-Bonddrähte oder -bänder an dem ersten Anschluss über eine oder mehrere Aluminium-Bondinseln und an dem Ausgang des HF-Halbleiterchips (106) über eine oder mehrere Aluminium- oder Gold-Bondinseln angebracht sind, und wobei die Gold-Bonddrähte oder -bänder an dem ersten Anschluss oder einem anderen Anschluss an dem Substrat (102), dem Ausgang des HF-Halbleiterchips (106) und dem Kondensator über Gold-Bondinseln angebracht sind.
  6. Halbleiterpackage nach einem der vorangehenden Ansprüche, wobei die Kupfer- oder Aluminium-Bonddrähte oder -bänder und die Gold-Bonddrähte oder -bänder an dem Ausgang des HF-Halbleiterchips (106) über eine oder mehrere gemeinsam genutzte Bondinseln angebracht sind.
  7. Halbleiterpackage nach Anspruch 6, wobei die eine oder mehreren gemeinsam genutzten Bondinseln Ti, Pt und Au umfassen.
  8. Halbleiterpackage nach einem der vorangehenden Ansprüche, wobei eine maximale Temperatur der Kupfer- oder Aluminium-Bonddrähte oder -bänder während des Betriebes des HF-Halbleiterchips (106) unterhalb von 160°C liegt und eine maximale Temperatur der Gold-Bonddrähte oder -bänder während des Betriebes des HF-Halbleiterchips (106) oberhalb von 160°C liegt.
  9. Halbleiterpackage nach einem der vorangehenden Ansprüche, wobei die Kupfer- oder Aluminium-Bonddrähte oder -bänder eine größere Querschnittsfläche als die Gold-Bonddrähte oder -bänder haben.
  10. Halbleiterpackage nach einem der vorangehenden Ansprüche, wobei das Halbleiterpackage ein Lufthohlraum-Package ist.
  11. Halbleiterpackage nach einem der vorangehenden Ansprüche, wobei die Gold-Bonddrähte oder -bänder Abstimmdrähte eines Ausgangsanpassungsnetzes sind.
  12. Halbleiterpackage nach einem der vorangehenden Ansprüche, wobei die Gold-Bonddrähte oder -bänder an dem ersten Anschluss an einem ersten Ende, an dem Ausgang des HF-Halbleiterchips (106) an einem zweiten Ende und an dem Kondensator an einer Zwischenregion zwischen dem ersten und dem zweiten Ende angebracht sind.
  13. Verfahren zur Herstellung eines Halbleiterpackage, wobei das Verfahren Folgendes umfasst: Anbringen eines HF-Halbleiterchips (106) auf einer ersten Seite eines Substrats (102); Anbringen eines Kondensators auf der ersten Seite des Substrats (102); Anordnen eines ersten Anschlusses auf der ersten Seite des Substrats (102); Verbinden des ersten Anschlusses mit einem Ausgang des HF-Halbleiterchips (106) über Kupfer- oder Aluminium-Bonddrähte oder -bänder; und Verbinden des Kondensators mit dem Ausgang des HF-Halbleiterchips (106) über Gold-Bonddrähte oder -bänder, wobei die Gold-Bonddrähte oder -bänder dafür ausgelegt sind, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips (106) aufzunehmen als die Kupfer- oder Aluminium-Bonddrähte oder -bänder.
  14. Verfahren nach Anspruch 13, wobei das Verbinden des Kondensators mit dem Ausgang des HF-Halbleiterchips (106) über die Gold-Bonddrähte oder -bänder Folgendes umfasst: Anbringen eines ersten Endes der Gold-Bonddrähte oder -bänder an dem ersten Anschluss oder einem anderen Anschluss an dem Substrat (102); Anbringen eines zweiten Endes der Gold-Bonddrähte oder -bänder an dem Ausgang des HF-Halbleiterchips (106); und Anbringen einer Zwischenregion der Gold-Bonddrähte oder -bänder zwischen dem ersten und dem zweiten Ende an dem Kondensator.
  15. Verfahren nach Anspruch 14, das des Weiteren das Knicken der Gold-Bonddrähte oder -bänder zwischen dem Punkt der Befestigung an dem Kondensator und dem Punkt der Befestigung an dem Ausgang des HF-Halbleiterchips (106) umfasst.
  16. Halbleiterpackage, das Folgendes umfasst: ein Metallsubstrat (102); ein elektrisch isolierendes Element, das an dem Metallsubstrat (102) angebracht ist; einen HF-Halbleiterchip (106) mit einem Source-Anschluss, der an dem Metallsubstrat (102) angebracht ist, und einem Gate-Anschluss und einem Drain-Anschluss, die von dem Metallsubstrat (102) abgewandt sind; einen Eingangskondensator mit einem ersten Anschluss, der an dem Metallsubstrat (102) angebracht ist, und einem zweiten Anschluss, der von dem Metallsubstrat (102) abgewandt ist; einen Ausgangskondensator mit einem ersten Anschluss, der an dem Metallsubstrat (102) angebracht ist, und einem zweiten Anschluss, der von dem Metallsubstrat (102) abgewandt ist; einen Eingangsanschluss, der an dem elektrisch isolierenden Element angebracht ist; einen Ausgangsanschluss, der an dem elektrisch isolierenden Element angebracht ist; eine erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern, die den Ausgangsanschluss mit dem Drain-Anschluss des HF-Halbleiterchips (106) verbinden; Gold-Bonddrähte oder -bänder, die den zweiten Anschluss des Ausgangskondensators mit dem Drain-Anschluss des HF-Halbleiterchips (106) verbinden, wobei die Gold-Bonddrähte oder -bänder dafür ausgelegt sind, eine größere HF-Joule-Erwärmung während des Betriebes des HF-Halbleiterchips (106) aufzunehmen als die erste Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern; und eine zweite Gruppe von Kupfer- oder Aluminium-Bonddrähten oder -bändern, die den Eingangsanschluss mit dem zweiten Anschluss des Eingangskondensators und den zweiten Anschluss des Eingangskondensators mit dem Gate-Anschluss des HF-Halbleiterchips verbinden (106).
DE102014107084.4A 2013-05-21 2014-05-20 Hybridhalbleiterpackage und Verfahren Active DE102014107084B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/899,048 2013-05-21
US13/899,048 US9373577B2 (en) 2013-05-21 2013-05-21 Hybrid semiconductor package

Publications (2)

Publication Number Publication Date
DE102014107084A1 true DE102014107084A1 (de) 2014-11-27
DE102014107084B4 DE102014107084B4 (de) 2019-02-21

Family

ID=51863336

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014019946.0A Active DE102014019946B3 (de) 2013-05-21 2014-05-20 Hybridhalbleiterpackage und verfahren zur herstellung eines hybridhalbleiterpackage
DE102014107084.4A Active DE102014107084B4 (de) 2013-05-21 2014-05-20 Hybridhalbleiterpackage und Verfahren

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102014019946.0A Active DE102014019946B3 (de) 2013-05-21 2014-05-20 Hybridhalbleiterpackage und verfahren zur herstellung eines hybridhalbleiterpackage

Country Status (4)

Country Link
US (1) US9373577B2 (de)
KR (2) KR20140136896A (de)
CN (1) CN104183558B (de)
DE (2) DE102014019946B3 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935066B2 (en) * 2015-08-06 2018-04-03 Qorvo Us, Inc. Semiconductor package having a substrate structure with selective surface finishes
US10283480B2 (en) * 2015-08-06 2019-05-07 Qorvo Us, Inc. Substrate structure with selective surface finishes for flip chip assembly
TWI622137B (zh) * 2017-03-08 2018-04-21 瑞昱半導體股份有限公司 半導體封裝結構
US11444588B2 (en) * 2018-11-19 2022-09-13 Illinois Tool Works Inc. Copper wire bond solution for reducing thermal stress on an intermittently operable chipset controlling RF application for cooking

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075759A (en) 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
US6177834B1 (en) * 1998-12-02 2001-01-23 Ericsson, Inc. Output matched LDMOS power transistor device
JP2001308137A (ja) 2000-04-26 2001-11-02 Matsushita Electric Works Ltd 半導体装置及びその製造方法
KR100996823B1 (ko) * 2003-07-14 2010-11-26 알파 앤드 오메가 세미컨덕터, 인코포레이티드 향상된 전기저항과 인덕턴스를 갖는 반도체 장치를 위한집적회로 패키지
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE102004030042B4 (de) * 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
US7372334B2 (en) * 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
US7994630B2 (en) 2009-02-09 2011-08-09 Infineon Technologies Ag Power transistor package with integrated bus bar
EP2509105A1 (de) 2011-04-04 2012-10-10 Nxp B.V. Halbleiterbauelement mit verbesserter Leistung für hohe HF-Ausgangsleistungen

Also Published As

Publication number Publication date
CN104183558B (zh) 2017-11-24
KR102068385B1 (ko) 2020-01-20
US20140346637A1 (en) 2014-11-27
KR20140136896A (ko) 2014-12-01
CN104183558A (zh) 2014-12-03
KR20160029780A (ko) 2016-03-15
DE102014019946B3 (de) 2022-02-17
US9373577B2 (en) 2016-06-21
DE102014107084B4 (de) 2019-02-21

Similar Documents

Publication Publication Date Title
DE102014212376B4 (de) Halbleitervorrichtung
DE112006002488B4 (de) Halbleiter-Baueinheit
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10048377B4 (de) Halbleiter-Leistungsmodul mit elektrisch isolierender Wärmesenke und Verfahren zu seiner Herstellung
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102010030317B4 (de) Schaltungsanordnung mit Shuntwiderstand
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE112018002152T5 (de) Halbleiterbauelement
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102014102364A1 (de) Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE102014107084B4 (de) Hybridhalbleiterpackage und Verfahren
DE102005039165A1 (de) Halbleiterleistungsbauteil mit vertikalem Strompfad durch einen Halbleiterleistungschip und Verfahren zu dessen Herstellung
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102015103555B4 (de) Elektronisches Bauteil
DE102014109662B4 (de) Halbleiterchip und Gehäuse mit Source-Down- und Sensorkonfiguration
DE102014104497A1 (de) Halbleitergehäuse mit mehreren Ebenen
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE102017108172A1 (de) SMD-Package
DE19902462B4 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau
DE102013110404A1 (de) Chipanordnungen, ein Chip Package und ein Verfahren zum Herstellen einer Chipanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: WOLFSPEED, INC., DURHAM, US

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Owner name: CREE, INC., DURHAM, US

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102014019946

Country of ref document: DE

R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: WOLFSPEED, INC., DURHAM, US

Free format text: FORMER OWNER: CREE, INC., DURHAM, N.C., US