KR102068385B1 - 하이브리드 반도체 패키지 - Google Patents
하이브리드 반도체 패키지 Download PDFInfo
- Publication number
- KR102068385B1 KR102068385B1 KR1020160023693A KR20160023693A KR102068385B1 KR 102068385 B1 KR102068385 B1 KR 102068385B1 KR 1020160023693 A KR1020160023693 A KR 1020160023693A KR 20160023693 A KR20160023693 A KR 20160023693A KR 102068385 B1 KR102068385 B1 KR 102068385B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- ribbon
- bonding wire
- output
- semiconductor die
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/4909—Loop shape arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/495—Material
- H01L2224/49505—Connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1205—Capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/142—HF devices
- H01L2924/1421—RF devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 패키지는 기판과, 기판의 제 1 측에 부착된 RF 반도체 다이와, 기판의 제 1 측에 부착된 커패시터와, 기판의 제 1 측 상의 제 1 단자를 포함한다. 반도체 패키지는 제 1 단자를 RF 반도체 다이의 출력에 접속하는 구리 또는 알루미늄 본딩 와이어 또는 리본과, 커패시터를 RF 반도체 다이의 출력에 접속하는 금 본딩 와이어 또는 리본을 더 포함한다. 금 본딩 와이어 또는 리본은 RF 반도체 다이의 동작 동안, 구리 또는 알루미늄 본딩 와이어 또는 리본보다 큰 RF 주울 발열을 수용하도록 설계되어 있다. 대응하는 제조 방법이 또한 기술되어 있다.
Description
본 출원은 반도체 패키지에 관한 것이며, 보다 상세하게는, 상이한 최대 동작 온도에 맞게 설계된 본딩 와이어 또는 리본을 구비한 반도체 패키지에 관한 것이다.
RF 반도체 패키지에 있어 높은 신뢰성 및 저가의 본딩 와이어가 바람직하다. 전형적으로, 이러한 패키지에 있어서의 본딩 와이어는 금, 알루미늄, 또는 구리로 구성된다. 이들 본딩 와이어의 몇몇은 RF 파워 장치에 접속된 출력 매치 네트워크에 있어서 튜닝 와이어(tuning wires)로서 작용한다. 튜닝 와이어는, 입력 및 출력 접속을 위해 패키지에 포함된 다른 본딩 와이어보다 상당히 높은 온도에 영향을 받는다. 예컨대, 튜닝 와이어의 온도가, RF 주울 발열, 즉, 오옴 발열 및 저항 발열로 인해, 특정 응용예에서 종종 150℃~160℃ 및 심지어 200℃를 초과하여, 튜닝 와이어가 RF 주파수에서 전류가 그 와이어를 흐르는 결과로서 발열한다.
금 본딩 와이어는 알루미늄 및 구리 본딩 와이어보다 높은 RF 주울 발열의 온도를 수용할 수 있지만, 금은 상당히 고가이다. 보호되지 않은 구리 본딩 와이어는 산소로 인해 쉽게 산화된다. 구리 산화물의 성장은 온도와 시간의 함수이다. 따라서, RF 파워 장치의 수명은 예상될 수 있어 최소한의 요건을 충족시킬 수 있다. 구리 튜닝 와이어의 임계(최대) 온도는 장치의 전기 감도, 구성 요소, 합금, 시간 및 온도 등의 여러 조건에 따라 다르며, 전형적으로 대략 150℃이며, 그 아래의 온도에서는 산화물 성장이 대부분의 장치 유효 수명, 예컨대 20년 동안 문제가 되지 않는다. 구리 본딩 와이어는 팔라디움 등의 산화방지층(anti-oxidation layer)으로 코팅될 수 있지만, 장기간에 걸쳐 150℃~160℃ 이상의 온도에서 여전히 산화될 수 있다. 알루미늄 본딩 와이어는 구리 본딩 와이어에 비해 상술한 온도 문제에 있어서 덜 민감하며, 추가의 산화를 제한하는 자체 패시베이팅 산화물을 가지고 있다. 그러나, 알루미늄 본딩 와이어는 구리 및 금 본딩 와이어보다 전기 전도성 및 열 전도성이 감소된다. 또한, 퓨즈 전류도 상당히 낮다.
RF 파워 패키지에 있어서 다른 방식으로 높은 본딩 와이어 온도를 해결해 왔다. 예컨대, 감소된 튜닝 와이어 온도를 산출하기 위해 충분한 시뮬레이션을 진행할 수 있도록, 설계 시간이 증가될 수 있다. 튜닝 와이어와의 매칭에 대한 요구를 감소시키는, 바람직한 매칭을 실현하기 위해, 집적 수동 장치(integrated passive device)가 그 패키지에 추가될 수 있다. 그 산출물은 튜닝 와이어 내의 전류를 낮추도록 속도가 저하(de-rate)될 수 있다. 본딩 와이어의 수가 증가될 수 있다. 또한, 본딩 와이어의 직경이 증가될 수 있다. 각각의 경우에, RF 파워 패키지 내의 특정 본딩 와이어의 발열을 해결하는 더 좋은 방법이 바람직하다.
반도체 패키지의 실시예에 따르면, 본 패키지는, 기판과, 이 기판의 제 1 측에 부착된 RF 반도체 다이와, 이 기판의 제 1 측에 부착된 커패시터와, 기판의 제 1 측 상의 제 1 단자를 포함한다. 이 패키지는, 제 1 단자를 RF 반도체 다이의 출력에 접속하는 구리 또는 알루미늄 본딩 와이어 또는 리본과, 커패시터를 RF 반도체 다이의 출력에 접속하는 금 본딩 와이어 또는 리본을 더 포함한다. 금 본딩 와이어 또는 리본은, RF 반도체 다이의 동작 동안, 구리 또는 알루미늄 본딩 와이어 또는 리본보다 큰 RF 주울 발열을 수용하도록 설계되어 있다.
반도체 패키지의 제조 방법의 실시예에 따르면, 본 방법은, RF 반도체 다이를 기판의 제 1 측에 부착하는 단계와, 커패시터를 기판의 제 1 측에 부착하는 단계와, 제 1 단자를 기판의 제 1 측 상에 배치하는 단계와, 구리 또는 알루미늄 본딩 와이어 또는 리본을 통해 제 1 단자를 RF 반도체 다이의 출력에 접속하는 단계와, RF 반도체 다이의 동작 동안, 구리 또는 알루미늄 본딩 와이어 또는 리본보다 높은 RF 주울 발열을 수용하도록 설계된 금 본딩 와이어 또는 리본을 통해, 커패시터를 RF 반도체 다이의 출력에 접속하는 단계를 포함한다.
반도체 패키지의 다른 실시예에 따르면, 본 패키지는, 금속 기판과, 이 금속 기판에 부착된 전기 절연 부재와, 이 금속 기판에 부착된 소스 단자와 금속 기판과 대면하지 않는(face away) 게이트 단자 및 드레인 단자를 구비한 RF 반도체 다이와, 금속 기판에 부착된 제 1 단자와 금속 기판과 대면하지 않는 제 2 단자를 갖는 입력 커패시터와, 금속 기판에 부착된 제 1 단자와 금속 기판과 대면하지 않는 제 2 단자를 갖는 출력 커패시터를 포함한다. 본 패키지는 전기 절연 부재에 부착된 입력 단자와, 전기 절연 부재에 부착된 출력 단자를 더 포함한다. 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본은 그 출력 단자를 RF 반도체 다이의 드레인 단자에 접속시킨다. 금 본딩 와이어 또는 리본은 출력 커패시터의 제 2 단자를 RF 반도체 다이의 드레인 단자에 접속시킨다. 금 본딩 와이어 또는 리본은, RF 반도체 다이의 동작 동안에, 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본보다 높은 RF 주울 발열을 수용하도록 설계되어 있다. 제 2 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본은 입력 단자를 입력 커패시터의 제 2 단자에 접속시키고, 입력 커패시터의 제 2 단자를 RF 반도체 다이의 게이트 단자에 접속시킨다.
당업자라면 추가의 특징 및 장점을 이하의 상세한 설명 및 첨부의 도면으로부터 알 수 있다.
본 명세서에 기재된 실시예에 따르면, 반도체 패키지는 본 패키지에 포함되는 트랜지스터 다이의 동작 동안에 특정 온도를 초과할 것으로 예상되는 본딩 와이어 또는 리본을 포함한다. 이들 본딩 와이어 또는 리본은 금으로 구성되어 있다. 본 패키지에 포함되어 더 낮은 온도에서 유지될 것으로 예상되는 다른 본딩 와이어 또는 리본은 알루미늄 또는 구리 등의 금 이외의 물질로 구성되어 있다. 이와 같이, 장치 동작 동안에 가장 뜨겁도록 설계된 본딩 와이어 또는 리본은 고장 및/또는 산화 없이 장치의 수명 동안에 상대적으로 높은 동작 온도를 처리할 수 있다. 나머지 본딩 와이어 또는 리본은 더 낮은 온도에서 장치의 수명 동안에 신뢰성있게 작용할 수 있는 덜 비싼 물질로 구성되어 있다.
전형적으로, 본딩 와이어는 (일반적인) 원형 단면을 가지며, 본딩 리본은 (일반적인) 직사각형 단면을 가진다. 볼 본딩, 웨지(wedge) 본딩 등의 다양한 표준 본딩 기술이 사용되어, 본딩 와이어 또는 리본을 반도체 패키지의 단자 또는 기판에 부착할 수 있다. 일반적으로, 각 본딩 와이어 또는 리본과 패키지의 단자 또는 기판 사이에 금속간 계면(intermetallic interface), 본드 또는 용접(weld)이 생성된다. 본딩 와이어/리본의 몇몇은, 패키지에 포함되어 있는 장치의 동작 동안에, 본딩 와이어/리본의 나머지보다 높은 온도의 영향을 받는다. 예컨대, 본딩 와이어/리본의 몇몇은 RF 파워 장치의 입력 또는 출력 매치 네트워크 내에서 튜닝 와이어로서 사용될 수 있다. RF 주파수에서 이들 본딩 와이어/리본에 전류가 흐르면, 160℃ 또는 심지어 200℃ 이상을 초과할 수 있는 온도까지 본딩 와이어/리본을 발열시킨다. 몇몇 응용예에서, 본딩 와이어/리본에서의 이러한 RF 주울 발열은 300℃에 근접하거나 초과할 수 있다. 이들 본딩 와이어/리본은 대부분 금, 예컨대, 99.99% 순금 또는 금 합금을 포함한다. 나머지 본딩 와이어/리본은 알루미늄(예컨대, 순수 알루미늄 또는 알루미늄 합금) 또는 구리(예컨대, 팔라디움 등의 패시베이션 층을 구비하거나 구비하지 않은 순수 구리 또는 구리 합금) 등의 금 이외의 물질을 대부분 포함한다. 이와 같이, 금 본딩 와이어/리본은 상대적으로 높은 온도를 신뢰성있게 수용하고 나머지(금이 아닌) 본딩 와이어/리본은 감소된 비용으로 보다 낮은 온도를 신뢰성있게 수용할 수 있다.
도면 내의 구성 요소는 반드시 실제 축척일 필요는 없으며, 대신에 본 발명의 이론을 설명함에 있어 강조될 수 있다. 또한, 도면에서, 동일 참조 번호는 대응하는 부품을 지칭한다.
도 1은 하이브리드 반도체 패키지의 실시예에 대한 하향식 평면도이다.
도 2는 도 1의 하이브리드 반도체 패키지에 포함되는 예시적인 RF 파워 회로의 개략도이다.
도 3은 본 실시예에 따른 도 1의 하이브리드 반도체 패키지의 일부에 대한 측면 사시도이다.
도 1은 하이브리드 반도체 패키지의 실시예에 대한 하향식 평면도이다.
도 2는 도 1의 하이브리드 반도체 패키지에 포함되는 예시적인 RF 파워 회로의 개략도이다.
도 3은 본 실시예에 따른 도 1의 하이브리드 반도체 패키지의 일부에 대한 측면 사시도이다.
도 1은 반도체 패키지(100)의 실시예에 대한 하향식 평면도이며, 도 2는 패키지(100)에 수용된 RF 파워 회로(200)의 개략 회로도이다. 일 실시예에서, 반도체 패키지(100)는 RF 파워 에어 캐비티 패키지이다. 패키지 덮개는 설명을 쉽게 하기 위해 도 1에 도시되어 있지 않다. 다른 실시예에서, 패키지(100)의 내용물은 에폭시 등의 몰드 화합물로 둘러싸여 있다.
어느 경우든, 패키지(100)는 금속 플랜지 등의 기판(102)과, 전기 전도성 기판(102)의 경우에는 기판(102)에 부착된 세라믹 윈도우 등의 전기 절연 윈도우(104)를 포함한다. 이와 달리, 기판(102)은 전기적으로 절연성일 수 있다. 트랜지스터 다이(106)는 절연 윈도우(104)에 의해 커버되지 않은 금속 기판(102)의 내측 부분에 부착되어 있다. 트랜지스터 다이(106)는 LDMOS(laterally diffused metal oxide semiconductor), DMOS(double-diffused MOS), SiC 또는 GaN 트랜지스터 등의 임의 유형의 파워 트랜지스터를 포함할 수 있다. 일 실시예에서, 트랜지스터 다이(106)는 소스 단자(S)가 금속 기판(102)에 부착된 RF 반도체 다이이다. 기판(102)이 금속으로 구성된 경우에, 소스 단자는 기판(102)에 의해 접지될 수 있다. 다이(106)의 게이트 단자(G)와 드레인 단자(D)는 금속 기판(102)과 대면하지 않는다. 전기 절연 기판(102)의 경우에, 트랜지스터 다이(106)의 모든 단자는 기판(102)과 대면하지 않는 다이(106)의 일측에 배치되어 있다. 트랜지스터 다이(106)의 대향하는 측은 패키지(100)의 전기 절연 기판(102)에 접착되거나 이와 다른 방식으로 부착될 수 있다.
패키지(100)는 입력 단자(108), 출력 단자(110), 및 전기 절연 부재(104)에 부착된 DC 바이어스 단자(112)를 더 포함한다. 전기 절연 기판(102)의 경우에, 절연 부재(104)는 생략될 수 있으며, 단자(108, 110, 112)는 기판(102)에 직접 부착될 수 있다. DC 바이어스 단자(112)는 선택 사항이며, DC 바이어스가 출력 단자(110)를 통해 인가되는 경우에 패키지(100)로부터 생략될 수 있다.
또한, 패키지(100)는 패키지(100)의 입력 단자(108)와 트랜지스터 다이(106)의 게이트 단자(G) 사이에 결합된 입력 매치 네트워크(114)를 포함한다. 입력 매치 네트워크(114)는 제 1 단자가 절연체(120)에 의해 제 2 단자(118)로부터 이격된 DC 블로킹 커패시터(CIN)를 포함한다. 입력 매치 네트워크(114)의 제 1 전도성 브랜치(LIN1)는 패키지(100)의 입력 단자(108)를 입력 커패시터(CIN)의 제 2 단자(118)에 접속한다. 입력 매치 네트워크(114)의 제 2 전도성 브랜치(LIN2)는 입력 커패시터(CIN)의 제 2 단자(118)를 트랜지스터 다이(106)의 게이트 단자에 접속한다. 입력 커패시터(CIN)의 제 1 단자(116)는, 예컨대, 기판(102)이 금속으로 구성되어 있는 경우에, 기판(102)에의 부착을 통해 접지 노드(GND)에 결합되어 있다.
출력 매치 네트워크(122)는 트랜지스터 다이(106)의 드레인 단자(D)와 패키지(100)의 출력 및 DC 바이어스 단자(110, 112) 사이에 결합되어 있다. 출력 매치 네트워크(122)는 제 1 단자(124)가 절연체(128)에 의해 제 2 단자(126)로부터 이격된 DC 블로킹 커패시터(COUT)를 포함한다. 출력 매치 네트워크(122)의 제 1 전도성 브랜치(LOUT1)는 트랜지스터 다이(106)의 드레인 단자를 DC 블로킹 커패시터(COUT)의 제 2 단자(126)에 접속한다. 출력 매치 네트워크(122)의 제 2 전도성 브랜치(LOUT2)는 DC 블로킹 커패시터(COUT)의 제 2 단자(126)를 패키지(100)의 DC 바이어스 단자(112)에 접속한다. DC 블로킹 커패시터(COUT)의 제 1 단자(124)는, 예컨대, 기판(102)이 금속으로 구성되어 있는 경우에, 기판(102)에의 부착을 통해 접지 노드(GND)에 결합되어 있어서, 출력 매치 네트워크(122)의 제 1 전도성 브랜치(LOUT1)와 제 2 전도성 브랜치(LOUT2) 사이에 접지로의 RF/베이스밴드 '콜드 포인트(cold point)' 경로를 제공한다. 출력 매치 네트워크(122)의 제 3 전도성 브랜치(LOUT3)는 트랜지스터 다이(106)의 드레인 단자를 패키지(100)의 출력 단자(110)에 접속한다. 트랜지스터 다이(106)의 소스 단자(S)는 접지 노드(GND)에 결합되어 있다.
입력 매치 네트워크(114)의 커패시터와 출력 매치 네트워크(122)의 커패시터는 트랜지스터 다이(106)와는 별개의 이산 구성 요소로서 구현될 수 있거나, 동일 다이 상에서 트랜지스터와 통합될 수 있다. 입력 매치 네트워크(114)와 출력 매치 네트워크(122)는 본 기술 분야에 잘 알려진 기타의 구성을 가지고 있으며, 따라서, 이와 관련하여 추가의 설명이 주어지지 않는다. 외부 단자 및 커패시터(도시 생략)는 트랜지스터 다이(106)의 출력에의 결합을 위해 패키지(100)의 출력 단자(110)에 결합될 수 있다. 패키지(100)는 하나 이상의 다이(106), 예컨대, 병렬로 결합된 복수의 다이(106)를 포함할 수 있다. 트랜지스터 다이(106)의 적절한 바이어싱을 확보하기 위해, DC 바이어스(VDD)가 패키지(100)의 DC 바이어스 단자(112)에 인가될 수 있다. DC 블로킹 커패시터(도시 생략)가 패키지(100)의 DC 바이어스 단자(112)에 외부적으로 결합될 수 있다. 몇몇 실시예에서, DC 바이어스 단자(112)는 "콜드", 즉, 출력 커패시터(COUT)를 통해 베이스밴드 및 RF에서 종단/가상 접지되는 포인트를 제공한다.
입력 매치 네트워크(114)와 출력 매치 네트워크(122)의 전도성 브랜치(LIN1, LIN2, LOUT1, LOUT2, LOUT3)는 본딩 와이어 또는 리본으로서 구현된다. 일 실시예에서, 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본(130)은 패키지(100)의 출력 단자(110)를 트랜지스터 다이(106)의 출력(예컨대, 드레인 단자)에 접속한다. 도 2의 개략 회로도를 참조하여, 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본(130)은 출력 매치 네트워크(122)의 전도성 브랜치(LOUT3)에 대응한다. 패키지(100)의 출력 단자(110)를 트랜지스터 다이(106)의 출력에 접속하는 최외측 본딩 와이어 또는 리본이 상호 인덕턴스로 인해 내측의 본딩 와이어 또는 리본보다 뜨겁게 되는, 예컨대, 160℃ 이상으로 될 것으로 예상되는 경우에, 이들 본딩 와이어 또는 리본 중 최외측 본딩 와이어 또는 리본은 금일 수 있고, 어레이의 내측 부분의 본딩 와이어 또는 리본은 구리 또는 알루미늄일 수 있다.
금 본딩 와이어 또는 리본(132)은 패키지(100)의 DC 바이어스 단자(112)(또는 DC 바이어스 단자(112)가 생략되면, 출력 단자(110))를 출력 커패시터(COUT)의 제 2 단자(126)에 접속하고, 출력 커패시터(COUT)의 제 2 단자(126)를 트랜지스터 다이(106)의 출력에 접속한다. 이와 달리, 이러한 접속의 제 1 부분(132')은, 출력 커패시터(COUT)의 제 2 단자(126)를 트랜지스터 다이(106)의 출력에 접속하는 금 본딩 와이어 또는 리본에 의해 제공될 수 있다. 이러한 접속의 제 2 부분(132")은 패키지(100)의 DC 바이어스 단자(112)(또는 DC 바이어스 단자(112)가 생략되면, 출력 단자(110))를 출력 커패시터(COUT)의 제 2 단자(126)에 접속하는 구리 또는 알루미늄 본딩 와이어 또는 리본에 의해 제공될 수 있다.
도 2의 개략 회로도를 참조하면, 금 본딩 와이어 또는 리본(132)은 적어도 도전성 브랜치(LOUT1)에 대응하며, LOUT2가 금, 구리, 또는 알루미늄 본딩 와이어 또는 리본으로 구현되는지에 따라서, 가능하게는 또한 출력 매치 네트워크(122)의 전도성 브랜치(LOUT2)에 대응한다. 하나의 경우에, 전도성 브랜치(LOUT1)(도 1의 섹션 132')는 금 본딩 와이어 또는 리본으로 구현되며, 전도성 브랜치(LOUT2)(도 1의 섹션 132")는 구리 또는 알루미늄 본딩 와이어 또는 리본으로 구현된다. 다른 경우에, 양 전도성 브랜치(LOUT1, LOUT2)는 금 본딩 와이어 또는 리본으로 구현된다. 어느 경우든, 금 본딩 와이어 또는 리본(132)은 트랜지스터 다이(106)의 동작 동안에, 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본(130)보다 큰 RF 주울 발열을 수용하도록 설계된다.
제 2 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본(134)은 패키지(100)의 입력 단자(108)를 입력 커패시터(CIN)의 제 2 단자(118)에 접속하고, 입력 커패시터(CIN)의 제 2 단자(118)를 트랜지스터 다이(106)의 게이트 단자(G)에 접속한다. 본 명세서에 사용된 용어 '금 본딩 와이어 또는 리본'은 주로 금, 예컨대, 99.99% 순금 또는 금 합금을 포함하는 본딩 와이어 또는 리본을 말한다. 본 명세서에 사용된 용어 '구리 또는 알루미늄 본딩 와이어 또는 리본'은 주로 알루미늄(예컨대, 순수 알루미늄 또는 알루미늄 합금) 또는 구리(예컨대, 팔라디움 등의 패시베이션 층을 갖거나 갖지 않는 순수 구리 또는 구리 합금)을 포함하는 본딩 와이어 또는 리본을 말한다.
도 3은 본 실시예에 따른 반도체 패키지(100)의 일부의 측면 사시도이다. 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본(130)은 제 1 단부(129)에서 패키지(100)의 출력 단자(110)에 부착되고, 제 2 단부(131)에서 트랜지스터 다이(106)의 출력(예컨대, 드레인 단자)에 부착된다. 금 본딩 와이어 또는 리본(132)은 제 1 단부(133)에서 패키지(100)의 DC 바이어스 단자(또는 DC 바이어스 단자(112)가 생략되면, 출력 단자(110))에, 제 2 단부(135)에서 트랜지스터 다이(106)의 출력에, 제 1 단부(133)와 제 2 단부(135) 사이의 중간 영역(137)에서 DC 블로킹 커패시터(COUT)의 제 2 단자(126)에 부착된다. 다른 실시예에서, 금 본딩 와이어 또는 리본(132)은 이러한 접속의 제 1 부분(132')을 제공하며, 단지 트랜지스터 다이(106)의 출력을 DC 블로킹 커패시터(COUT)의 제 2 단자(126)에 접속한다. 구리 또는 알루미늄 본딩 와이어 또는 리본은 DC 블로킹 커패시터(COUT)의 제 2 단자로부터 패키지(100)의 DC 바이어스 단자(112)(또는 DC 바이어스 단자(112)가 생략되면, 출력 단자(110))까지의 접속의 제 2 부분(132")을 제공한다. 어느 경우든, 금 본딩 와이어 또는 리본(132)은 구부러진, 즉, DC 블로킹 커패시터(COUT)에의 부착 포인트와 트랜지스터 다이(106)에의 부착 포인트 사이에서, 빽빽히 돌돌 말린, 꼬인, 또는 접힌 영역(140)을 가질 수 있다.
패키지(100)의 단자(108, 110, 112) 각각은, 첨부의 도면에서, 대응하는 본딩 와이어 또는 리본(130/132/134) 모두가 부착되는 단일의 연속된 본드 스트립 또는 패드로서 예시되어 있다. 이와 달리, 하나 이상의 패키지 단자(108, 110, 112)는 복수의 본드 패드에 의해 실현될 수 있다. 어느 경우든, 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본(132)은 하나 이상의 알루미늄 본드 패드를 통해 패키지(100)의 출력 단자(110)에, 또한 하나 이상의 알루미늄 또는 금 본드 패드를 통해 트랜지스터 다이(106)의 출력에 부착될 수 있다. 금 본딩 와이어 또는 리본(132)은, 금 본드 패드를 통해, 패키지(100)의 DC 바이어스 단자(112)(또는 DC 바이어스 단자(112)가 생략되면, 출력 단자(110)), 트랜지스터 다이(106)의 출력, 및 DC 블로킹 커패시터(COUT)에 부착될 수 있다. 일 실시예에서, 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본(130) 및 금 본딩 와이어 또는 리본(132)은, 도 1 및 도 3에서 다이(106)의 드레인 단자(D)로 표현되는 하나 이상의 공용(공통) 본드 패드를 통해 트랜지스터 다이(106)의 출력에 부착되어 있다. 이러한 구성으로, 공용 본드 패드는 같지 않은 물질의 본딩 와이어 또는 리본을 신뢰성있게 수용하기에 충분한 물질로 구성되어 있다. 예컨대, 하나 이상의 공용 본드 패드는 Ti, Pt 및 Au을 포함할 수 있다.
일반적으로, 금 본딩 와이어 또는 리본은 동일 패키지에 포함되는 알루미늄 또는 구리 본딩 와이어 또는 리본보다 상당히 높은 온도에서 동작하도록 설계되어 있다. RF 파워 장치의 경우에, 금 본딩 와이어 또는 리본은 튜닝 와이어로서 동작할 수 있다. 그러나, 본 명세서에 기재된 금 및 알루미늄/구리 본딩 와이어 또는 리본의 실시예는, 주울 발열에 의해 특정의 본딩 와이어 또는 리본이 다른 본딩 와이어 또는 리본보다 큰 열을 생성하는 임의의 응용예에 사용될 수 있다. 일반적으로, 구리 또는 알루미늄 본딩 와이어 또는 리본은 반도체 패키지의 단자를 트랜지스터 다이의 출력(예컨대, 드레인 단자)에 접속한다. 금 본딩 와이어 또는 리본은 커패시터를 트랜지스터 다이의 출력에 접속하며, RF 반도체 다이의 동작 동안에, 구리 또는 알루미늄 본딩 와이어 또는 리본보다 큰 RF 주울 발열을 수용하도록 설계되어 있다. 일 실시예에서, 구리 또는 알루미늄 본딩 와이어 또는 리본의 최대 온도는 트랜지스터 다이의 동작 동안에 대략 150℃~160℃ 이하이며, 금 본딩 와이어 또는 리본의 최대 온도는 트랜지스터 다이의 동작 동안에 160℃ 이상, 예컨대, 200℃ 이상 또는 300℃에 근접하거나 초과한다. 구리 또는 알루미늄 본딩 와이어 또는 리본은 금 본딩 와이어 또는 리본과 동일한 단면적을 가질 수 있다. 이와 달리, 구리 또는 알루미늄 본딩 와이어 또는 리본은 금 본딩 와이어 또는 리본보다 큰 단면적을 가질 수 있다.
제 2 요소에 대한 하나의 요소의 위치 설정을 용이하게 설명하기 위해서, "아래", "이하", "이상", "위" 등의 공간적인 관련 용어가 사용된다. 이들 용어는 도면에 도시된 것과는 상이한 방향에 더하여, 장치의 상이한 방향을 망라하고자 한다. 추가로, 다양한 요소, 영역, 섹션 등을 기술하기 위해 "제 1", "제 2" 등의 용어가 또한 사용되며, 제한하고자 하는 것은 아니다. 명세서 전반에 걸쳐서, 동일 용어는 동일 요소를 지칭한다.
본 명세서에 사용된 바와 같이, "구비하는", "내장하는", "포함하는", "구성하는"의 용어는 언급된 요소의 존재를 나타내는 개방형 용어이지만, 추가의 요소 또는 특징을 배제하지 않는다. 문맥이 명확히 나타내고 있지 않는 한, "a", "an", 및 "the"의 관사는 단수뿐만 아니라 복수를 포함하고자 한다.
상술한 범위의 변경 및 응용으로, 본 발명은 상술한 설명에 의해 제한되지 않고, 첨부의 도면에 의해 제한되지 않는다는 것을 알아야 한다. 대신에, 본 발명은 이하의 청구범위 및 그들의 법적 등가물에 의해서만 제한된다.
100 : 반도체 패키지 102 : 전기 절연 기판
104 : 전기 절연 부재 108 : 입력 단자
110 : 출력 단자 112 : DC 바이어스 단자
104 : 전기 절연 부재 108 : 입력 단자
110 : 출력 단자 112 : DC 바이어스 단자
Claims (22)
- 기판과,
상기 기판의 제 1 측에 부착된 RF 반도체 다이와,
상기 기판의 상기 제 1 측에 부착된 커패시터와,
상기 기판의 상기 제 1 측 상의 제 1 단자와,
상기 제 1 단자를 상기 RF 반도체 다이의 출력에 접속하는 구리 또는 알루미늄 본딩 와이어 또는 리본과,
상기 커패시터를 상기 RF 반도체 다이의 출력에 접속하며, 상기 RF 반도체 다이의 동작 동안, 상기 구리 또는 알루미늄 본딩 와이어 또는 리본보다 큰 RF 주울 발열을 수용하도록 설계되어 있는 금 본딩 와이어 또는 리본을 포함하며,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본 및 상기 금 본딩 와이어 또는 리본은 하나 이상의 공용 본드 패드를 통해 상기 RF 반도체 다이의 출력에 부착되는
반도체 패키지.
- 제 1 항에 있어서,
상기 RF 반도체 다이는, 상기 기판의 상기 제 1 측에 부착된 소스 단자와, 상기 기판과 대면하지 않는 게이트 단자 및 드레인 단자를 갖는 GaN, SiC, 또는 LDMOS 다이이며,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본은 상기 제 1 단자를 상기 다이의 상기 드레인 단자에 접속하고,
상기 금 본딩 와이어 또는 리본은 상기 커패시터를 상기 다이의 상기 드레인 단자에 접속하는
반도체 패키지.
- 제 1 항에 있어서,
상기 기판의 상기 제 1 측 상에 제 2 단자를 더 포함하며,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본은 제 1 단부에서 상기 제 1 단자에, 제 2 단부에서 상기 RF 반도체 다이의 출력에 부착되며,
상기 금 본딩 와이어 또는 리본은 제 1 단부에서 상기 제 2 단자에, 제 2 단부에서 상기 RF 반도체 다이의 출력에, 상기 제 1 단부와 상기 제 2 단부 사이의 중간 영역에서 상기 커패시터에 부착되어 있는
반도체 패키지.
- 제 1 항에 있어서,
상기 금 본딩 와이어 또는 리본은 상기 커패시터에의 부착 포인트와 상기 RF 반도체 다이의 출력에의 부착 포인트 사이에서 구부러져 있는
반도체 패키지.
- 제 3 항에 있어서,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본은 하나 이상의 알루미늄 본드 패드를 통해 상기 제 1 단자에, 하나 이상의 알루미늄 또는 금 본드 패드를 통해 상기 RF 반도체 다이의 출력에 부착되어 있으며,
상기 금 본딩 와이어 또는 리본은 금 본드 패드를 통해 상기 기판상의 상기 제 1 단자 또는 다른 단자, 상기 RF 반도체 다이의 출력, 및 상기 커패시터에 부착되어 있는
반도체 패키지.
- 삭제
- 제 1 항에 있어서,
상기 하나 이상의 공용 본드 패드는 Ti, Pt, 및 Au를 포함하는
반도체 패키지.
- 제 1 항에 있어서,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본의 최대 온도는 상기 RF 반도체 다이의 동작 동안에 160℃ 이하이며,
상기 금 본딩 와이어 또는 리본의 최대 온도는 상기 RF 반도체 다이의 동작 동안에 160℃ 이상인
반도체 패키지.
- 제 1 항에 있어서,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본은 상기 금 본딩 와이어 또는 리본보다 큰 단면적을 가진
반도체 패키지.
- 제 1 항에 있어서,
상기 반도체 패키지는 에어 캐비티 패키지(a air cavity package)인
반도체 패키지. - 제 1 항에 있어서,
상기 금 본딩 와이어 또는 리본은 출력 매치 네트워크의 튜닝 와이어인
반도체 패키지.
- 제 1 항에 있어서,
상기 금 본딩 와이어 또는 리본은 제 1 단부에서 상기 제 1 단자에, 제 2 단부에서 상기 RF 반도체 다이의 출력에, 상기 제 1 단부와 상기 제 2 단부 사이의 중간 영역에서 상기 커패시터에 부착되어 있는
반도체 패키지.
- 제 1 항에 있어서,
상기 금 본딩 와이어 또는 리본은 상기 RF 반도체 다이의 출력을 상기 커패시터에 접속하고,
추가의 구리 또는 알루미늄 본딩 와이어 또는 리본은 상기 커패시터를 상기 제 1 단자에 접속하는
반도체 패키지.
- 제 1 항에 있어서,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본와 함께 어레이를 형성하고, 또한 상기 제 1 단자를 상기 RF 반도체 다이의 출력에 접속하는 추가의 금 본딩 와이어 또는 리본을 더 포함하되,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본은 상기 어레이의 내측 부분에 배치되고,
상기 추가의 금 본딩 와이어 또는 리본은 상기 어레이의 외측 부분에 배치되어 있는
반도체 패키지.
- RF 반도체 다이를 기판의 제 1 측에 부착하는 단계와,
커패시터를 상기 기판의 상기 제 1 측에 부착하는 단계와,
제 1 단자를 상기 기판의 상기 제 1 측에 배치하는 단계와,
구리 또는 알루미늄 본딩 와이어 또는 리본을 통해, 상기 제 1 단자를 상기 RF 반도체 다이의 출력에 접속하는 단계와,
상기 RF 반도체 다이의 동작 동안에 상기 구리 또는 알루미늄 본딩 와이어 또는 리본보다 큰 RF 주울 발열을 수용하도록 설계된 금 본딩 와이어 또는 리본을 통해, 상기 커패시터를 상기 RF 반도체 다이의 출력에 접속하는 단계를 포함하며,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본 및 상기 금 본딩 와이어 또는 리본은 하나 이상의 공용 본드 패드를 통해 상기 RF 반도체 다이의 출력에 부착되는
반도체 패키지의 제조 방법.
- 제 15 항에 있어서,
상기 금 본딩 와이어 또는 리본을 통해, 상기 커패시터를 상기 RF 반도체 다이의 출력에 접속하는 상기 단계는,
상기 금 본딩 와이어 또는 리본의 제 1 단부를 상기 기판상의 상기 제 1 단자 또는 다른 단자에 부착하는 단계와,
상기 금 본딩 와이어 또는 리본의 제 2 단부를 상기 RF 반도체 다이의 출력에 부착하는 단계와,
상기 제 1 단부와 상기 제 2 단부 사이의 상기 금 본딩 와이어 또는 리본의 중간 영역을 상기 커패시터에 부착하는 단계를 포함하는
반도체 패키지의 제조 방법.
- 제 16 항에 있어서,
상기 커패시터로의 부착 포인트와 상기 RF 반도체 다이의 출력으로의 부착 포인트 사이에서 상기 금 본딩 와이어 또는 리본을 구부리는 단계를 더 포함하는
반도체 패키지의 제조 방법.
- 삭제
- 제 15 항에 있어서,
상기 구리 또는 알루미늄 본딩 와이어 또는 리본의 최대 온도는 상기 RF 반도체 다이의 동작 동안에 160℃ 이하이며,
상기 금 본딩 와이어 또는 리본의 최대 온도는 상기 RF 반도체 다이의 동작 동안에 160℃ 이상인
반도체 패키지의 제조 방법.
- 금속 기판과,
상기 금속 기판에 부착된 전기 절연 부재와,
상기 금속 기판에 부착된 소스 단자와, 상기 금속 기판과 대면하지 않는 게이트 단자 및 드레인 단자를 구비한 RF 반도체 다이와,
상기 금속 기판에 부착된 제 1 단자와, 상기 금속 기판과 대면하지 않는 제 2 단자를 구비한 입력 커패시터와,
상기 금속 기판에 부착된 제 1 단자와, 상기 금속 기판과 대면하지 않는 제 2 단자를 구비한 출력 커패시터와,
상기 전기 절연 부재에 부착된 입력 단자와,
상기 전기 절연 부재에 부착된 출력 단자와,
상기 출력 단자를 상기 RF 반도체 다이의 드레인 단자에 접속하는 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본과,
상기 출력 커패시터의 제 2 단자를 상기 RF 반도체 다이의 드레인 단자에 접속하며, 상기 RF 반도체 다이의 동작 동안에, 상기 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본보다 큰 RF 주울 발열을 수용하도록 설계된 금 본딩 와이어 또는 리본과,
상기 입력 단자를 상기 입력 커패시터의 제 2 단자에 접속하고, 상기 입력 커패시터의 상기 제 2 단자를 상기 RF 반도체 다이의 게이트 단자에 접속하는 제 2 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본을 포함하며,
상기 제 1 그룹의 구리 또는 알루미늄 본딩 와이어 또는 리본 및 상기 금 본딩 와이어 또는 리본은 하나 이상의 공용 본드 패드를 통해 상기 RF 반도체 다이의 출력에 부착되는
반도체 패키지.
- 제 20 항에 있어서,
상기 전기 절연 부재에 부착된 DC 바이어스 단자를 더 포함하되,
상기 금 본딩 와이어 또는 리본은 상기 DC 바이어스 단자를 상기 출력 커패시터의 제 2 단자에, 상기 출력 커패시터의 제 2 단자를 상기 RF 반도체 다이의 드레인 단자에 접속하는
반도체 패키지.
- 제 20 항에 있어서,
상기 금 본딩 와이어 또는 리본은 상기 RF 반도체 다이의 드레인 단자를 상기 출력 커패시터의 제 2 단자에 접속하고,
추가의 구리 또는 알루미늄 본딩 와이어 또는 리본은 상기 출력 커패시터의 제 2 단자를, 상기 전기 절연 부재에 부착된 상기 출력 단자 또는 다른 단자에 접속하는
반도체 패키지.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/899,048 US9373577B2 (en) | 2013-05-21 | 2013-05-21 | Hybrid semiconductor package |
US13/899,048 | 2013-05-21 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140060504A Division KR20140136896A (ko) | 2013-05-21 | 2014-05-20 | 하이브리드 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160029780A KR20160029780A (ko) | 2016-03-15 |
KR102068385B1 true KR102068385B1 (ko) | 2020-01-20 |
Family
ID=51863336
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140060504A KR20140136896A (ko) | 2013-05-21 | 2014-05-20 | 하이브리드 반도체 패키지 |
KR1020160023693A KR102068385B1 (ko) | 2013-05-21 | 2016-02-26 | 하이브리드 반도체 패키지 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140060504A KR20140136896A (ko) | 2013-05-21 | 2014-05-20 | 하이브리드 반도체 패키지 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9373577B2 (ko) |
KR (2) | KR20140136896A (ko) |
CN (1) | CN104183558B (ko) |
DE (2) | DE102014019946B3 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9935066B2 (en) * | 2015-08-06 | 2018-04-03 | Qorvo Us, Inc. | Semiconductor package having a substrate structure with selective surface finishes |
US10283480B2 (en) * | 2015-08-06 | 2019-05-07 | Qorvo Us, Inc. | Substrate structure with selective surface finishes for flip chip assembly |
TWI622137B (zh) * | 2017-03-08 | 2018-04-21 | 瑞昱半導體股份有限公司 | 半導體封裝結構 |
US11444588B2 (en) * | 2018-11-19 | 2022-09-13 | Illinois Tool Works Inc. | Copper wire bond solution for reducing thermal stress on an intermittently operable chipset controlling RF application for cooking |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308137A (ja) | 2000-04-26 | 2001-11-02 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5075759A (en) | 1989-07-21 | 1991-12-24 | Motorola, Inc. | Surface mounting semiconductor device and method |
US6177834B1 (en) | 1998-12-02 | 2001-01-23 | Ericsson, Inc. | Output matched LDMOS power transistor device |
AU2003252015A1 (en) * | 2003-07-14 | 2005-03-07 | Alpha And Omega Semiconductor, Inc. | Integrated circuit package for semiconductor devices with improved electric resistance and inductance |
JP2005109100A (ja) * | 2003-09-30 | 2005-04-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
DE102004030042B4 (de) * | 2004-06-22 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes |
US7372334B2 (en) * | 2005-07-26 | 2008-05-13 | Infineon Technologies Ag | Output match transistor |
US7994630B2 (en) | 2009-02-09 | 2011-08-09 | Infineon Technologies Ag | Power transistor package with integrated bus bar |
EP2509105A1 (en) | 2011-04-04 | 2012-10-10 | Nxp B.V. | Semiconductor device having improved performance for high RF output powers |
-
2013
- 2013-05-21 US US13/899,048 patent/US9373577B2/en active Active
-
2014
- 2014-05-16 CN CN201410208488.7A patent/CN104183558B/zh active Active
- 2014-05-20 DE DE102014019946.0A patent/DE102014019946B3/de active Active
- 2014-05-20 DE DE102014107084.4A patent/DE102014107084B4/de active Active
- 2014-05-20 KR KR1020140060504A patent/KR20140136896A/ko active Application Filing
-
2016
- 2016-02-26 KR KR1020160023693A patent/KR102068385B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308137A (ja) | 2000-04-26 | 2001-11-02 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20160029780A (ko) | 2016-03-15 |
CN104183558A (zh) | 2014-12-03 |
DE102014107084A1 (de) | 2014-11-27 |
KR20140136896A (ko) | 2014-12-01 |
DE102014019946B3 (de) | 2022-02-17 |
US9373577B2 (en) | 2016-06-21 |
US20140346637A1 (en) | 2014-11-27 |
DE102014107084B4 (de) | 2019-02-21 |
CN104183558B (zh) | 2017-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7659611B2 (en) | Vertical power semiconductor component, semiconductor device and methods for the production thereof | |
US8519532B2 (en) | Semiconductor device including cladded base plate | |
US9171773B2 (en) | Semiconductor device | |
KR102068385B1 (ko) | 하이브리드 반도체 패키지 | |
US10698021B2 (en) | Device including a compound semiconductor chip | |
US10861833B2 (en) | Semiconductor device | |
US9679833B2 (en) | Semiconductor package with small gate clip and assembly method | |
JP2011243839A (ja) | 電力用半導体装置 | |
JP2010283053A (ja) | 半導体装置及びその製造方法 | |
US10586755B2 (en) | Semiconductor device, and method for manufacturing semiconductor device | |
US20160315033A1 (en) | Device Including a Logic Semiconductor Chip Having a Contact Electrode for Clip Bonding | |
US9754862B2 (en) | Compound semiconductor device including a multilevel carrier | |
US20140312477A1 (en) | Lead And Lead Frame For Power Package | |
JP5083294B2 (ja) | 電力用半導体装置 | |
EP2309538A2 (en) | Package for semiconductor devices | |
US20240170375A1 (en) | Semiconductor device | |
US11881524B2 (en) | Semiconductor device | |
US11538795B2 (en) | Cascode semiconductor device and method of manufacture | |
EP1443554A1 (en) | Package for semiconductor devices | |
JP2010251556A (ja) | 半導体装置及び放熱体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |