JP2005109100A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005109100A
JP2005109100A JP2003339730A JP2003339730A JP2005109100A JP 2005109100 A JP2005109100 A JP 2005109100A JP 2003339730 A JP2003339730 A JP 2003339730A JP 2003339730 A JP2003339730 A JP 2003339730A JP 2005109100 A JP2005109100 A JP 2005109100A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
resin sheet
mold
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003339730A
Other languages
English (en)
Inventor
Kenichi Hayashi
建一 林
Hisashi Kawato
寿 川藤
Tatsuyuki Takeshita
竜征 竹下
Nobuhito Funakoshi
信仁 船越
Hiroyuki Ozaki
弘幸 尾崎
Kazuhiro Tada
和弘 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003339730A priority Critical patent/JP2005109100A/ja
Priority to KR1020040072392A priority patent/KR20050031877A/ko
Priority to US10/946,470 priority patent/US7671453B2/en
Priority to CNB2004100120014A priority patent/CN100446246C/zh
Publication of JP2005109100A publication Critical patent/JP2005109100A/ja
Priority to KR1020060085906A priority patent/KR100806479B1/ko
Priority to KR1020070098008A priority patent/KR20070104497A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 放熱特性に優れ、かつ絶縁性が高く、更に小型化が可能な、電力用の半導体装置を提供する。
【解決手段】 チップが樹脂モールドされた半導体装置が、表面と裏面を備えダイパッドを含むフレームと、ダイパッドの表面に載置されたパワーチップと、対向する第１面と第２面とを備えダイパッドの裏面がその第１面と接するように配置された絶縁性の樹脂シートと、樹脂シートの第１面上にパワーチップを封止するように設けられたモールド樹脂とを含む。樹脂シートの熱伝導率は、モールド樹脂の熱伝導率より大きい。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、パワーチップを含む電力用の半導体装置に関する。
従来の電力用の半導体装置では、パワーチップやＩＣチップが、それぞれフレーム上にダイボンドされ、更に、これらのチップは樹脂により封止されている。パワーチップは放熱量が大きいため、例えば、半導体装置の裏面に冷却フィンを取り付けて、放熱効率を高めている。パワーチップを載置するフレームは樹脂に覆われて、裏面に取り付けられる冷却フィンから絶縁される（例えば、特許文献１）。
また、半導体装置の放熱特性を向上させるために、半導体装置の裏面にアルミナ等からなる薄板の絶縁体を取り付けた半導体装置も提案されている（例えば、特許文献２）。
特開２０００−１３８３４３号公報 特開２００１−１５６２５３号公報
しかしながら、前者の半導体装置では、放熱特性を向上させるには、パワーチップを載置したフレームを覆う樹脂、具体的には、パワーチップを載置したフレームの裏面と半導体装置の裏面との間の樹脂を薄くする必要があるが、この部分の樹脂を薄くすると絶縁特性が逆に低下するという問題があった。
一方、後者の半導体装置では、絶縁体と樹脂との熱膨張係数が大きく異なるため、パワーチップの発熱により樹脂から絶縁体が剥離するという問題があった。また、絶縁体と樹脂との間に界面ができるため、かかる界面での沿面絶縁を確保するためには沿面絶縁距離を確保しなければならず、半導体装置が大型化するという問題もあった。
そこで、本発明は、放熱特性に優れ、かつ絶縁性が高く、更に小型化が可能な半導体装置の提供を目的とする。
本発明は、チップが樹脂モールドされた半導体装置において、表面と裏面を備えダイパッドを含むフレームと、ダイパッドの表面に載置されたパワーチップと、対向する第１面と第２面とを備えダイパッドの裏面がその第１面と接するように配置された絶縁性の樹脂シートと、樹脂シートの第１面上にパワーチップを封止するように設けられたモールド樹脂とを含むものである。かかる半導体装置において、樹脂シートの熱伝導率は、モールド樹脂の熱伝導率より大きい。
また、本発明は、チップを樹脂モールドした半導体装置の製造方法であって、表面と裏面を備えダイパッドを有するフレームを準備するフレーム準備工程と、第１面と第２面を有する絶縁性の樹脂シートを準備する工程と、ダイパッドの表面上にパワーチップを載置する工程と、ダイパッドの裏面が樹脂シートの第１面に接するように樹脂シートの第１面上にフレームを配置する工程と、樹脂シートの第１面上に、パワーチップを埋め込むように封止用樹脂を充填する樹脂モールド工程とを含む。樹脂シートには、封止用樹脂より熱伝導率の大きな樹脂を用いる。
本発明にかかる半導体装置では、樹脂シートを用いることにより、放熱特性に優れ、かつ、絶縁性を高くすることができる。更には、半導体装置の小型化も可能となる。
実施の形態１．
図１は、全体が１００で表される、本実施の形態にかかる半導体装置の斜視図である。また、図２は、図１の半導体装置１００の裏面図、図３は、図１の半導体装置１００の、Ｉ−Ｉ方向に見た断面図である。更に、図４は、図１の半導体装置１００の内部の一部分を示す斜視図である。
図１に示すように、半導体装置１００は、樹脂モールド型パッケージ構造からなり、複数の金属製のフレーム１が両側に設けられたモールド樹脂２を含む。モールド樹脂２は、好適にはエポキシ樹脂からなる。
図２に示すように、モールド樹脂２の裏面には、例えば銅からなる金属箔４が裏面に取り付けられた絶縁性の樹脂シート３が設けられている。樹脂シート３は、好適には、フィラーを含むエポキシ樹脂からなる。フィラーは、好適には、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、及びＢＮから選択される１又は複数の材料からなる。樹脂シート３の熱伝導率は、モールド樹脂２の熱伝導率より大きくなっている。
図３に示すように、半導体装置１００は、複数のフレーム１を含む。図４に、更に詳しく示すように、一のフレーム１には、ロジックチップのようなＩＣチップ７が載置されている。また、他方のフレーム１は、ダイパッド部１ａと段差部１ｂとを含み、ダイパッド部１ａの上に、ＩＧＢＴ５ａやＦＷDiode５ｂのようなパワーチップ５が載置されている。パワーチップ５、ＩＣチップ７、及びフレーム１の間は、例えば金やアルミニウムからなるボンディボンディングワイヤ６、８で接続され、ＩＣチップ７により、パワーチップ５の動作が制御される。
一般に、パワーチップ５やＩＣチップ７は、はんだや銀ペーストを用いてフレーム１に固定される。また、パワーチップ５の接続にはアルミニウムのボンディングワイヤ８が用いられ、ＩＣチップ７の接続には、これより直径の小さな金のボンディングワイヤ６が用いられる。
なお、パワーチップ５やＩＣチップ７は、半導体装置１００の機能に応じて複数個設けても構わない。
上述のように、モールド樹脂２は、金属箔４が取り付けられた絶縁性の樹脂シート３を含み、モールド樹脂２の裏面から金属箔４が露出している。かかる金属箔４は、樹脂シート３をダメージから保護するため、樹脂シート３は高い絶縁性を維持できる。かかるダメージとしては、例えば、半導体装置１００を外部ヒートシンク（図示せず）に、ねじ止めする際に、半導体装置１００と外部ヒートシンクとの間に異物を噛み込んだままでねじ止めを行なった場合に発生するダメージが考えられる。なお、ダメージが発生しにくい場合は、金属箔４を設けない構造を採用してもよい。この場合、モールド樹脂２の裏面からは、樹脂シート３が露出することとなる。
樹脂シート３の上には、ダイパッド部１ａの裏面が直接接するように、フレーム１が載置されている。樹脂シート３の面積は、ダイパッド部１ａの面積よりも大きくなっている。更に、パワーチップ５、ＩＣチップ７等は、モールド樹脂２で封止されている。
樹脂シート３とモールド樹脂２とが接触する領域には、両方の樹脂が混合した混合層９が形成されている。このように、混合層９を介して樹脂シート３とモールド樹脂２とが接続されるため、混合層９のない場合に比較して、樹脂シート３とモールド樹脂２との間の熱伝導性が高くなり、放熱特性が向上する。混合層９の形成方法については後述する。
樹脂シート３の熱伝導率は、モールド樹脂２の熱伝導率より大きく、特に、２倍以上であることが好ましい。これにより、放熱特性に優れた半導体装置１００を得ることができる。
次に、図５、６を参照しながら、半導体装置１００の製造方法について説明する。かかる製造方法は、以下の工程１〜８を含む。なお、図５、６は、図１のＩ−Ｉと同じ方向に見た断面図である。
工程１：図５（ａ）に示すように、例えば銅からなるフレーム１を準備する。続いて、一のフレーム１の上にＩＣチップ７を、他方のフレーム１のダイパッド部１ａの上にパワーチップ６を、それぞれ、はんだや銀ペースト等を用いて固定する。
工程２：図５（ｂ）に示すように、アルミニウムのボンディングワイヤ６を用いて、パワーチップ５同士、パワーチップ５とフレーム１、フレーム１同士を接続する（アルミワイヤボンド工程）。なお、ボンディングワイヤ６には、アルミニウムを主成分とする合金や、他の金属を用いても構わない。
工程３：図５（ｃ）に示すように、金のボンディングワイヤ７を用いて、ＩＣチップ７とフレーム１を接続する（金ワイヤボンド工程）。なお、ボンディングワイヤ７には、金を主成分とする合金や、他の金属を用いても構わない。
工程４：図５（ｄ）に示すように、樹脂封止用金型２０を準備する。樹脂封止用金型２０は、上部金型２１と下部金型２２に分かれるようになっている。続いて、裏面に金属箔４を取り付けた絶縁性の樹脂シート３を準備し、樹脂封止用金型２０の内部の所定の位置に配置する。この場合、金属箔４の裏面が下部金型２２の内部底面に接するように、樹脂シート３が配置される。ここで、樹脂シート３には、半硬化状態の樹脂が用いられる。樹脂シート３は、例えばエポキシ樹脂からなり、上述のように、フィラーを含むことが好ましい。
なお、半硬化状態の樹脂とは、常温では固体であるが、高温では一旦溶融した後に完全硬化に向かう、硬化が未完全状態な熱硬化樹脂をいう。
工程５：図６（ｅ）に示すように、パワーチップ５等を実装したフレーム１を、樹脂封止用金型２０中の所定の位置に配置する。この場合、フレーム１のダイパッド部の裏面が樹脂シート３の上面に接するように、フレーム１を配置する。
工程６：図６（ｆ）に示すように、下部金型２２に上部金型２１を取り付けて固定する。続いて、トランスファモールド成形法により、例えばエポキシ樹脂からなる封止用樹脂１２を樹脂封止用金型２０内に充填する。図６（ｆ）では、左方から充填する。
かかる工程で、樹脂封止用金型２０内に設置された半硬化状態の樹脂シート３は、まず、高温の樹脂封止用金型２０から熱をもらい、一旦溶融する。更に、溶融した樹脂シート３と、ダイパッド１ａとが、加圧状態で注入される封止用樹脂１２により加圧され、固着される。
工程７：図６（ｇ）に示すように、封止用樹脂２、樹脂シート３を加熱硬化させる。かかる工程で、樹脂シート３と封止用樹脂１２とは、共に溶融した状態で接触するため、混合し、その接触部分に混合層９が形成される。
工程４〜７は、いわゆるトランスファモールド工程となる。かかる工程では、樹脂シート３が溶融時に加圧されるが、樹脂封止用金型２０内全体が封止用樹脂１２により加圧されているため、樹脂シート３の厚さはほとんど変化しない。一方、樹脂封止用金型２０内の各部が封止用樹脂１２により同時に充填されるわけではなく、各部に圧力が均等にかかるまでの時間には、僅かであるが時間のずれが生じる。従って、樹脂シート３の特性としては、溶融時の流動性が小さい方が望ましい。
工程８：樹脂封止用金型２０から取り出した後、モールド樹脂を完全硬化させるためのポストキュア、タイバーなどのフレーム余分部の切断等を行なう。更に、フレーム（外部端子）１の成形を行なうことにより、図１に示すような半導体装置１００が完成する。
なお、樹脂シート３は、エポキシ樹脂を主成分とし、主に熱伝導性を高める目的から、上述のようにＳｉＯ２等の絶縁性フィラーが充填されていることが好ましい。これらのフィラーは、また、絶縁シート３の線膨張係数を小さくする効果を持つため、ダイパッド１ａや金属箔４との熱膨張係数の差が小さくなる。このため、温度変化に起因する剥離が発生しにくい、信頼性に優れたものとすることができる。
また、封止用樹脂１２も、樹脂シート３と同様に、エポキシ樹脂を主成分とする材料とすると、混合層９を安定して形成できる。かかる場合、封止用樹脂１２と樹脂シート３との明確な界面が無くなり、その間での沿面絶縁を考慮する必要がなくなり、結果として半導体装置の小型化が可能となる。
更に、樹脂シート３では、フィラーの形状を鱗片状にすることで、粒状とする場合に比べ、絶縁性を安定的に確保できることが、後述のように実験により明らかになっている。
かかる実験では、鱗片状フィラーを充填した樹脂シートと、同量の粒状フィラーを充填した樹脂シートを用いて、半導体装置１００を製作し、絶縁試験を行った。絶縁試験の結果を表１に示す。
（表１）
鱗片状 ｒ／Ｎ ＝ ０／１０
粒状 ｒ／Ｎ ＝ ３／１０
ここで、ｒは不合格となったサンプルの数量、Ｎは試験に投入したサンプルの数量を示す。
更に、鱗片状フィラーでは、粒状フィラーに比べ、フィラーの比表面積が大きいため、シート樹脂との接触面積も大きくなり、溶融時の流動性を小さくすることができる。
また、フィラーのサイズについては、大きいサイズの（最大直径の大きな）フィラーと、小さいサイズの（最大直径の小さな）フィラーとを、混ぜて用いても良い。図７は、２種のサイズのフィラーを含む樹脂シート３の断面の拡大図である。樹脂シート３は、大きいサイズのフィラー３１と、小さいサイズのフィラー３２とが、エポキシ樹脂等の樹脂層３３に含まれた構造となっている。
図７のように、大きいサイズのフィラー３１間の間隙に、小さなサイズのフィラー３２を充填することが出来るため、樹脂シート３の熱伝導性を更に向上できる。
以上のように、本実施の形態にかかる半導体装置１００では、絶縁層の厚みを予め規定できる絶縁性の樹脂シート３を用いる。このため、樹脂シート３の膜厚を調整することにより、絶縁特性と放熱特性が両立するように制御できる。
また、必要な領域にのみ樹脂シート３を設けるため、無駄なコストの削減が可能となる。
更に、半導体装置１００では、樹脂シート３とモールド樹脂２との界面に混合層９が形成されるため、沿面絶縁を考慮する必要がなくなり、結果として半導体装置の小型化が可能となる。
なお、本実施の形態１では、ＩＣチップ７等をボンディングワイヤにて接続しているが、例えば、金属薄板等の他の部材を用いても良い。更には、ＩＣチップ７とパワーチップ５の間の接続は、一旦中継フレームを介して接続する例を示したが、直接接続してもかまわない。
実施の形態２．
図８は、全体が２００で表される、本実施の形態にかかる半導体装置の断面図である。図８は、図１のＩ−Ｉと同じ方向に見た断面図である。図８中、図１〜３と同一符号は、同一又は相当箇所を示す。
本実施の形態２にかかる半導体装置２００では、金属箔４が取り付けられた樹脂シート３が、モールド樹脂２の裏面全面を覆う大きさとなっている。他の構造は、上述の半導体装置１００と同じである。
半導体装置２００では、放熱特性が向上するとともに、製造工程（上述の工程４）において、樹脂シート３の配置決めが不要となる。即ち、樹脂シート３は、樹脂封止用金型２０の内部底面の大きさに等しいため、配置位置を正確に制御する必要が無くなる。これにより、製造工程が簡略化される。
実施の形態３．
図９は、全体が３００で表される、本実施の形態にかかる半導体装置の裏面図である。また、図１０は、図９をIIIV―IIIV方向に見た断面図である。図９、１０中、図１〜３と同一符号は、同一又は相当箇所を示す。
半導体装置３００は、シート樹脂３の周囲に沿って、複数の凹部４０を有する。また、冷却用フィン（図示せず）を取り付けるためのねじ穴３５を備える。
かかる凹部４０は、上述の工程４（図５（ｄ））において、樹脂シート３に位置合わせを容易にするために、樹脂封止用金型２０の内部底面に、複数の突起部（図示せず）を設けたために形成されたものである。樹脂封止用金型２０の内部底面には、樹脂シート３の配置領域に沿って突起部が設けられている。
このように、樹脂封止用金型２０の内部底面に突起部を設けることにより、樹脂シート３の位置合わせが容易になり、製造工程の簡略化が可能となる。
なお、図９、１０では、凹部４０の形状を略円柱形状としたが、かかる機能を有する形状であれば、他の形状であっても構わない。また、凹部４０の数も、かかる機能を有する限り、いくつであってもかまわない。
更に、凹部４０の深さは、金属箔４の厚さよりも薄いことが望ましい。これは、凹部４０が誤って金属箔４に重なっても、その先端は樹脂シート３には到達せず、樹脂シート３が損傷を受けないためである。
本発明の実施の形態１にかかる半導体装置の斜視図である。 本発明の実施の形態１にかかる半導体装置の裏面図である。 本発明の実施の形態１にかかる半導体装置の断面図である。 本発明の実施の形態にかかる半導体装置の内部の一部分を示す斜視図である。 本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。 本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。 樹脂シートの拡大断面図である。 本発明の実施の形態２にかかる半導体装置の断面図である。 本発明の実施の形態３にかかる半導体装置の裏面図である。 本発明の実施の形態３にかかる半導体装置の断面図である。
符号の説明
１ フレーム、２ モールド樹脂、３ 樹脂シート、４ 金属箔、５ パワーチップ、６、８ ボンディングワイヤ、７ ＩＣチップ、９ 混合層、１００ 半導体装置。

Claims (17)

  1. チップが樹脂モールドされた半導体装置であって、
    表面と裏面を備え、ダイパッドを含むフレームと、
    該ダイパッドの該表面に載置されたパワーチップと、
    対向する第１面と第２面とを備え、該ダイパッドの該裏面がその第１面と接するように配置された絶縁性の樹脂シートと、
    該樹脂シートの該第１面上に、該パワーチップを封止するように設けられたモールド樹脂とを含み、
    該樹脂シートの熱伝導率が、該モールド樹脂の熱伝導率より大きいことを特徴とする半導体装置。
  2. 上記樹脂シートと上記モールド樹脂とが、共に、エポキシ樹脂からなることを特徴とする請求項１に記載の半導体装置。
  3. 上記樹脂シートと、上記モールド樹脂との間に、これらを構成する樹脂が混合した混合層を有することを特徴とする請求項１に記載の半導体装置。
  4. 上記樹脂シートの面積が、その上に配置された上記ダイパッドの面積より大きいことを特徴とする請求項１に記載の半導体装置。
  5. 上記樹脂シートと上記ダイパッドとが、直接接していることを特徴とする請求項１に記載の半導体装置。
  6. 上記フレームが、上記ダイパッドと、該ダイパッドと略平行に設けられたリード部と、該ダイパッドと該リード部とを段差ができるように接続する段差部とを含むことを特徴とする請求項１に記載の半導体装置。
  7. 上記樹脂シートの熱伝導率が、上記モールド樹脂の熱伝導率の２倍又はそれ以上であることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  8. 上記樹脂シートが、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、及びＢＮからなる群から選択される少なくとも１つのフィラーを含む樹脂からなることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  9. 上記フィラーが、鱗片状の形状であることを特徴とする請求項８に記載の半導体装置。
  10. 上記フィラーが、最大粒径の異なる２種類以上のフィラーからなることを特徴とする請求項９に記載の半導体装置。
  11. 上記樹脂シートの上記第２面上に、金属箔が設けられたことを特徴とする請求項１に記載の半導体装置。
  12. チップを樹脂モールドした半導体装置の製造方法であって、
    表面と裏面を備え、ダイパッドを有するフレームを準備するフレーム準備工程と、
    第１面と第２面を有する絶縁性の樹脂シートを準備する工程と、
    該ダイパッドの該表面上にパワーチップを載置する工程と、
    該ダイパッドの該裏面が該樹脂シートの該第１面に接するように、該樹脂シートの該第１面上に該フレームを配置する工程と、
    該樹脂シートの該第１面上に、該パワーチップを埋め込むように封止用樹脂を充填する樹脂モールド工程とを含み、
    該樹脂シートに、該封止用樹脂より熱伝導率の大きな樹脂を用いることを特徴とする半導体装置の製造方法。
  13. 更に、樹脂封止用金型を準備する工程と、
    該樹脂封止用金型の内部底面に上記樹脂シートの第２面が接するように、該樹脂封止用金型内に該樹脂シートを載置する工程とを含み、
    上記樹脂モールド工程が、
    該樹脂封止用金型内に、上記封止用樹脂を充填し、硬化させる工程と、
    該樹脂封止用金型から、上記パワーチップが該封止用樹脂でモールドされた半導体装置を取り出す工程とを含むことを特徴とする請求項１２に記載の製造方法。
  14. 更に、フレーム準備工程に先立って、上記絶縁シートの上記第２面を金属箔で覆う工程を含むことを特徴とする請求項１２に記載の製造方法。
  15. 上記樹脂封止用金型の上記内部底面が、上記樹脂シートの配置位置に沿って設けられた複数の突起部を有することを特徴とする請求項１３に記載の製造方法。
  16. 上記樹脂封止用金型の上記内部底面が、上記樹脂シートの配置位置に沿って設けられ、上記金属箔の膜厚より高さの低い複数の突起部を有することを特徴とする請求項１４に記載の製造方法。
  17. 上記封止用樹脂と上記樹脂シートとが、共に、エポキシ樹脂からなることを特徴とする請求項１２〜１６のいずれかに記載の製造方法。

JP2003339730A 2003-09-30 2003-09-30 半導体装置およびその製造方法 Pending JP2005109100A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003339730A JP2005109100A (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法
KR1020040072392A KR20050031877A (ko) 2003-09-30 2004-09-10 반도체 장치 및 그 제조 방법
US10/946,470 US7671453B2 (en) 2003-09-30 2004-09-22 Semiconductor device and method for producing the same
CNB2004100120014A CN100446246C (zh) 2003-09-30 2004-09-27 半导体器件及其制造方法
KR1020060085906A KR100806479B1 (ko) 2003-09-30 2006-09-06 반도체 장치 및 그 제조 방법
KR1020070098008A KR20070104497A (ko) 2003-09-30 2007-09-28 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003339730A JP2005109100A (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007249579A Division JP2008004971A (ja) 2007-09-26 2007-09-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005109100A true JP2005109100A (ja) 2005-04-21

Family

ID=34373366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003339730A Pending JP2005109100A (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7671453B2 (ja)
JP (1) JP2005109100A (ja)
KR (3) KR20050031877A (ja)
CN (1) CN100446246C (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102070A (ja) * 2005-10-07 2007-04-19 Jsr Corp スペーサー用感放射線性樹脂組成物、スペーサー、およびその形成方法
JP2007165426A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 半導体装置
JP2008016506A (ja) * 2006-07-03 2008-01-24 Mitsubishi Electric Corp パワーモジュールの製造方法
JP2008028006A (ja) * 2006-07-19 2008-02-07 Mitsubishi Electric Corp 半導体装置
JP2008283138A (ja) * 2007-05-14 2008-11-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
US7728424B2 (en) * 2005-08-02 2010-06-01 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
JP2012028512A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路装置の製造方法
JP2012028510A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路装置及びその製造方法
JP2012059885A (ja) * 2010-09-08 2012-03-22 Denso Corp 半導体装置の製造方法および半導体装置
WO2012137439A1 (ja) * 2011-04-05 2012-10-11 パナソニック株式会社 封止型半導体装置及びその製造方法
JP2013030670A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体装置
KR101316273B1 (ko) * 2010-07-22 2013-10-08 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 회로 장치
JP2014072304A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュールの製造方法、半導体モジュール
JP2014090103A (ja) * 2012-10-31 2014-05-15 Denso Corp モールドパッケージおよびその製造方法
WO2015012181A1 (ja) 2013-07-22 2015-01-29 ローム株式会社 パワーモジュールおよびその製造方法
WO2015012180A1 (ja) 2013-07-22 2015-01-29 ローム株式会社 パワーモジュールおよびその製造方法
JP2015026866A (ja) * 2014-10-30 2015-02-05 三菱電機株式会社 半導体装置
WO2015053219A1 (ja) 2013-10-07 2015-04-16 ローム株式会社 パワーモジュールおよびその製造方法
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2016012709A (ja) * 2014-06-30 2016-01-21 サンケン電気株式会社 半導体装置
JP2016129257A (ja) * 2016-03-11 2016-07-14 三菱電機株式会社 電力半導体装置
JP2017147442A (ja) * 2016-02-17 2017-08-24 株式会社有沢製作所 放熱板
US10483216B2 (en) 2014-06-13 2019-11-19 Rohm Co., Ltd. Power module and fabrication method for the same
US10566258B2 (en) 2017-06-30 2020-02-18 Renesas Electronics Corporation Method of packaging power semiconductor module including power transistors
US11152275B2 (en) 2016-03-07 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP4422094B2 (ja) 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
WO2009041300A1 (ja) * 2007-09-26 2009-04-02 Mitsubishi Electric Corporation 熱伝導性シート及びパワーモジュール
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102008029829B4 (de) 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
US8018051B2 (en) * 2009-02-02 2011-09-13 Maxim Integrated Products, Inc. Thermally enhanced semiconductor package
JP4947135B2 (ja) * 2009-12-04 2012-06-06 株式会社デンソー 半導体パッケージおよびその製造方法
CN103748673B (zh) * 2011-10-28 2016-12-14 积水化学工业株式会社 叠层体及功率半导体模块用部件的制造方法
CN102757712B (zh) * 2012-08-09 2014-05-28 天津经纬电材股份有限公司 高导热绝缘漆的制备方法
JP2014107519A (ja) * 2012-11-30 2014-06-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
US9397018B2 (en) 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
US9373577B2 (en) * 2013-05-21 2016-06-21 Infineon Technologies Ag Hybrid semiconductor package
DE102013223430A1 (de) * 2013-11-18 2015-05-21 BSH Hausgeräte GmbH Vorrichtung mit einem Leistungselektronikmodul zum Versorgen eines elektrischen Verbrauchers eines Haushaltsgeräts mit elektrischer Versorgungsspannung, Haushaltsgerät und Verfahren zum Herstellen einer derartigen Vorrichtung
JP6261309B2 (ja) * 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
US10217690B2 (en) * 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
JP6929788B2 (ja) * 2015-12-04 2021-09-01 ローム株式会社 パワーモジュール装置、および電気自動車またはハイブリッドカー
DE112016006381T5 (de) * 2016-02-09 2018-10-18 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und herstellungsverfahren dafür
CN107093591B (zh) * 2016-02-17 2022-07-29 株式会社有泽制作所 散热板
CN106887391A (zh) * 2017-04-12 2017-06-23 上海长园维安微电子有限公司 适用于功率mos的新型塑封结构
US10622274B2 (en) 2017-10-06 2020-04-14 Industrial Technology Research Institute Chip package

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521492A (ja) 1991-07-10 1993-01-29 Mitsubishi Kasei Corp 電気・電子部品の樹脂封止成形方法及びそれに用いる金型
JPH0766361A (ja) * 1993-08-30 1995-03-10 Hitachi Cable Ltd 電源装置
JPH08298299A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 半導体装置
JPH10125826A (ja) 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JPH11243166A (ja) 1998-02-24 1999-09-07 Fuji Electric Co Ltd 樹脂封止型半導体装置
JP4073559B2 (ja) 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP3581268B2 (ja) * 1999-03-05 2004-10-27 株式会社東芝 ヒートシンク付半導体装置およびその製造方法
JP3558548B2 (ja) 1999-04-02 2004-08-25 電気化学工業株式会社 樹脂成形体とその製造方法、及びそれを用いた電子部品の放熱部材
KR100342589B1 (ko) 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
JP3784684B2 (ja) * 2001-10-04 2006-06-14 三菱電機株式会社 樹脂パッケージ型半導体装置の製造方法
JP3846699B2 (ja) 2001-10-10 2006-11-15 富士電機ホールディングス株式会社 半導体パワーモジュールおよびその製造方法
US6791839B2 (en) * 2002-06-25 2004-09-14 Dow Corning Corporation Thermal interface materials and methods for their preparation and use
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
US6919504B2 (en) * 2002-12-19 2005-07-19 3M Innovative Properties Company Flexible heat sink
US6908170B2 (en) * 2003-06-23 2005-06-21 Fuji Xerox Co., Ltd. Devices for dissipating heat in a fluid ejector head and methods for making such devices

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728424B2 (en) * 2005-08-02 2010-06-01 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
JP2007102070A (ja) * 2005-10-07 2007-04-19 Jsr Corp スペーサー用感放射線性樹脂組成物、スペーサー、およびその形成方法
JP2007165426A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 半導体装置
JP2008016506A (ja) * 2006-07-03 2008-01-24 Mitsubishi Electric Corp パワーモジュールの製造方法
JP2008028006A (ja) * 2006-07-19 2008-02-07 Mitsubishi Electric Corp 半導体装置
JP2008283138A (ja) * 2007-05-14 2008-11-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4737138B2 (ja) * 2007-05-14 2011-07-27 三菱電機株式会社 半導体装置及びその製造方法
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
JP2012028512A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路装置の製造方法
JP2012028510A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路装置及びその製造方法
KR101316273B1 (ko) * 2010-07-22 2013-10-08 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 회로 장치
US8614397B2 (en) 2010-07-22 2013-12-24 On Semiconductor Trading, Ltd. Circuit device
JP2012059885A (ja) * 2010-09-08 2012-03-22 Denso Corp 半導体装置の製造方法および半導体装置
JP5649142B2 (ja) * 2011-04-05 2015-01-07 パナソニック株式会社 封止型半導体装置及びその製造方法
US9240369B2 (en) 2011-04-05 2016-01-19 Panasonic Intellectual Property Management Co., Ltd. Encapsulated semiconductor device and method for manufacturing the same
JPWO2012137439A1 (ja) * 2011-04-05 2014-07-28 パナソニック株式会社 封止型半導体装置及びその製造方法
WO2012137439A1 (ja) * 2011-04-05 2012-10-11 パナソニック株式会社 封止型半導体装置及びその製造方法
US9030003B2 (en) 2011-04-05 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Encapsulated semiconductor device and method for manufacturing the same
JP2013030670A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体装置
JP2014072304A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュールの製造方法、半導体モジュール
JP2014090103A (ja) * 2012-10-31 2014-05-15 Denso Corp モールドパッケージおよびその製造方法
WO2015012181A1 (ja) 2013-07-22 2015-01-29 ローム株式会社 パワーモジュールおよびその製造方法
WO2015012180A1 (ja) 2013-07-22 2015-01-29 ローム株式会社 パワーモジュールおよびその製造方法
US9721875B2 (en) 2013-07-22 2017-08-01 Rohm Co., Ltd. Power module and fabrication method for the same
US9673128B2 (en) 2013-07-22 2017-06-06 Rohm Co., Ltd Power module and fabrication method for the same
US9773720B2 (en) 2013-10-07 2017-09-26 Rohm Co., Ltd. Power module and fabrication method for the same
WO2015053219A1 (ja) 2013-10-07 2015-04-16 ローム株式会社 パワーモジュールおよびその製造方法
JPWO2015173862A1 (ja) * 2014-05-12 2017-04-20 三菱電機株式会社 電力用半導体装置及びその製造方法
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
US10483216B2 (en) 2014-06-13 2019-11-19 Rohm Co., Ltd. Power module and fabrication method for the same
DE112015002815B4 (de) 2014-06-13 2022-06-15 Rohm Co., Ltd. Leistungsmodul und Herstellungsverfahren dafür
JP2016012709A (ja) * 2014-06-30 2016-01-21 サンケン電気株式会社 半導体装置
JP2015026866A (ja) * 2014-10-30 2015-02-05 三菱電機株式会社 半導体装置
JP2017147442A (ja) * 2016-02-17 2017-08-24 株式会社有沢製作所 放熱板
US11152275B2 (en) 2016-03-07 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2016129257A (ja) * 2016-03-11 2016-07-14 三菱電機株式会社 電力半導体装置
US10566258B2 (en) 2017-06-30 2020-02-18 Renesas Electronics Corporation Method of packaging power semiconductor module including power transistors
US11037847B2 (en) 2017-06-30 2021-06-15 Renesas Electronics Corporation Method of manufacturing semiconductor module and semiconductor module

Also Published As

Publication number Publication date
KR20050031877A (ko) 2005-04-06
CN100446246C (zh) 2008-12-24
US20050067719A1 (en) 2005-03-31
CN1604324A (zh) 2005-04-06
KR20070104497A (ko) 2007-10-26
US7671453B2 (en) 2010-03-02
KR20060104964A (ko) 2006-10-09
KR100806479B1 (ko) 2008-02-21

Similar Documents

Publication Publication Date Title
JP2005109100A (ja) 半導体装置およびその製造方法
JP3854957B2 (ja) 半導体装置の製造方法および半導体装置
US8772923B2 (en) Semiconductor device having leads with cutout and method of manufacturing the same
JP4302607B2 (ja) 半導体装置
KR950009624B1 (ko) 방열부를 갖는 반도체장치 및 그 제조방법
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US20030011054A1 (en) Power module package having improved heat dissipating capability
US8624408B2 (en) Circuit device and method of manufacturing the same
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2005191071A (ja) 半導体装置
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
JP6469660B2 (ja) 半導体装置の製造方法
US20080315405A1 (en) Heat spreader in a flip chip package
KR101490751B1 (ko) 반도체장치 및 그 제조방법
US6696750B1 (en) Semiconductor package with heat dissipating structure
JP4515810B2 (ja) 半導体装置およびその製造方法
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
JP2008004971A (ja) 半導体装置およびその製造方法
US9230874B1 (en) Integrated circuit package with a heat conductor
JP5308107B2 (ja) 回路装置の製造方法
JPH06342860A (ja) 半導体装置及びその製造方法
JP5607447B2 (ja) 回路装置
JP2626619B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH07106469A (ja) 半導体装置とその製造方法
CN116705721A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070926

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071029

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071214