JPWO2012137439A1 - 封止型半導体装置及びその製造方法 - Google Patents

封止型半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2012137439A1
JPWO2012137439A1 JP2012547208A JP2012547208A JPWO2012137439A1 JP WO2012137439 A1 JPWO2012137439 A1 JP WO2012137439A1 JP 2012547208 A JP2012547208 A JP 2012547208A JP 2012547208 A JP2012547208 A JP 2012547208A JP WO2012137439 A1 JPWO2012137439 A1 JP WO2012137439A1
Authority
JP
Japan
Prior art keywords
conductive path
path forming
forming plate
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012547208A
Other languages
English (en)
Other versions
JP5649142B2 (ja
Inventor
南尾　匡紀
匡紀 南尾
笹岡　達雄
達雄 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012547208A priority Critical patent/JP5649142B2/ja
Publication of JPWO2012137439A1 publication Critical patent/JPWO2012137439A1/ja
Application granted granted Critical
Publication of JP5649142B2 publication Critical patent/JP5649142B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

封止型半導体装置は、第１導電路形成板（１）と、第１導電路形成板に接合された第２導電路形成板（５）と、第１導電路形成板に接着されたパワー素子（１２）と、第１導電路形成板に絶縁性放熱シート（１３）を介して保持された放熱板（１４）と、第１導電路形成板及び第２導電路形成板を封止する封止樹脂体（９）とを備えている。第１導電路形成板の絶縁性放熱シートと接する領域には貫通孔（３）又はリードの隙間（１ｂ）が形成されている。貫通孔又はリードの隙間に絶縁性放熱シートが圧入されている。

Description

本発明は、大電流を流すことが可能な封止型半導体装置及びその製造方法に関する。
封止型半導体装置は、大電流を流すことが要求される。この封止型半導体装置は、エアコンにおける半導体スイッチング素子と制御回路との接続、又は電気自動車における電池同士若しくはコンデンサ同士の接続等に活用されている。
図１０は、特許文献１に記載された、従来の半導体装置の一部の概略構成を示している。図１０に示すように、従来の半導体装置は、半導体素子２４を接着したアイランド２１と内部リード２３とが、放熱用の金属板２７の上に、樹脂シート２６とセラミック薄板２８とを介して搭載されている。セラミック薄板２８には、アルミナ又は低融点鉛ガラスが適している。
このように、特許文献１に記載の半導体装置は、アイランド２１及び内部リード２３の裏面に、セラミック薄板２８を貼り付け、さらにセラミック薄板２８の裏面に樹脂シート２６を介して金属板２７を貼り付ける構成を採る。特許文献１に記載の半導体装置は、樹脂シート２６とアイランド２１及び内部リード２３との間にセラミック薄板２８を設けることにより、内部リード２３のボンディング性を安定させることができるとしている。
また、特許文献２に記載の半導体装置は、電力制御用半導体素子と、金属ベースと、配線導体パターンとなるリードフレームとから構成されている。ここで、電力制御用半導体素子は、主回路部を構成する。金属ベースは、電力制御用半導体素子が発生する熱を効率良く外部に放散するためのヒートシンク効果を有する。配線導体パターンとなるリードフレームは、金属ベースとの間に絶縁接着シートを挟み、且つ電力制御用半導体素子と接続ワイヤとを接続する。
特開平５−２４３４７６号公報 特開２００１−３５８２６３号公報
しかしながら、前記従来の半導体装置では、十分な絶縁性能を発揮しない場合があることが、本願発明者らの種々の実験から見出された。
例えば、アイランドと内部リードとの隙間（電位差が発生する金属部材の隙間）に封止用樹脂材が充填されずに、空隙（マイクロボイド）が形成される場合がある。このような場合に、空隙を挟んで高電位で対向する金属部材の対向部分に電荷が集中して、ショートを起こす可能性がある。
そこで、本発明は、十分な絶縁性能が発揮できる封止型半導体装置及びその製造方法を実現することを目的とする。
前記の目的を達成するため、本発明に係る封止型半導体装置は、第１導電路形成板と、第１導電路形成板に接合された第２導電路形成板と、第１導電路形成板に接着された半導体素子と、第１導電路形成板に絶縁シートを介して保持された放熱板と、第１導電路形成板及び第２導電路形成板を封止する封止樹脂体とを備え、第１導電路形成板の絶縁シートと接する領域に貫通孔又はリードの隙間が形成され、貫通孔又はリードの隙間に絶縁シートが圧入されたことを特徴とする。
また、前記の目的を達成するため、本発明に係る封止型半導体装置の製造方法は、貫通孔又はリードの隙間を有する第１導電路形成板、及び第２導電路形成板を準備した後、第１導電路形成板に絶縁シートを介して放熱板を保持し、第１導電路形成板及び第２導電路形成板を放熱板側に押圧することにより、絶縁シートの一部を貫通孔又はリードの隙間に圧入させ、第１導電路形成板、第２導電路形成板、絶縁シート及び放熱板の一部を封止することを特徴とする。
本発明によれば、十分な絶縁性能を発揮する封止型半導体装置及びその製造方法を実現することができる。
図１は本発明の一実施形態に係る樹脂封止型半導体装置を示す模式的な断面図である。 図２（ａ）は本発明の一実施形態の一変形例に係る樹脂封止型半導体装置を示す模式的な断面図である。図２（ｂ）は本発明の一実施形態の一変形例に係る樹脂封止型半導体装置を示す模式的な底面図である。 図３は本発明の一実施形態の一変形例に係る樹脂封止型半導体装置の製造方法を示す一工程の模式的な平面図である。 図４は本発明の一実施形態の一変形例に係る樹脂封止型半導体装置の製造方法を示し、図３のIV−IV線における模式的な断面図である。 図５（ａ）〜図５（ｄ）は本発明の一実施形態の一変形例に係る樹脂封止型半導体装置の製造方法における突入部（接合部）を形成する一工程を示す拡大断面図である。 図６は本発明の一実施形態の一変形例に係る樹脂封止型半導体装置の製造方法における突入部（接合部）を示す拡大断面図である。 図７（ａ）は本発明の一実施形態の一変形例に係る樹脂封止型半導体装置の製造方法を示す一工程の模式的な平面図である。図７（ｂ）は図７（ａ）のVIIｂ−VIIｂ線における模式的な断面図である。 図８は本発明の一実施形態の一変形例に係る樹脂封止型半導体装置の製造方法を示す一工程の模式的な断面図である。 図９は本発明の一実施形態の一変形例に係る樹脂封止型半導体装置の製造方法を示すフローチャートである。 図１０は従来の半導体装置の部分を示す概略断面図である。
本発明の一実施形態について図面を参照しながら説明する。なお、以下の説明において、同一の構成部材には同一の符号を付すことにより、適宜説明を省略する。
（一実施形態）
図１は、本発明の一実施形態に係る樹脂封止型半導体装置の断面構成を示している。なお、以下の説明において、第２導電路形成板５、ワイヤ９及び制御素子１５は、この断面に存在していないが、理解を容易にするために、適宜図示して説明している。
図１に示すように、第１導電路形成板１の上面の一部には、第１接続部１ａが設けられている。第１導電路形成板１は、例えば、板状の銅（Ｃｕ）により構成される。第１接続部１ａは、第２導電路形成板５と電気的に接続される。第１接続部１ａには、後述の図５（ａ）〜図５（ｄ）で説明する貫通孔３が形成されている。
第１導電路形成板１の裏面には、絶縁性放熱シート１３によって放熱板１４が保持されている。第１導電路形成板１の裏面は、パワー素子１２を接着した第１導電路形成板１の接着面と反対側の面である。絶縁性放熱シート１３は、絶縁シートの一例である。
第１導電路形成板１の上方には、第１接続部１ａの上面と重ね合わされた第２導電路形成板５が配置されている。第２導電路形成板５は、第２接続部５ａを有し、本体が板状の銅（Ｃｕ）により構成される。但し、図６を用いて後述するように、第２導電路形成板５の表面には、ニッケルメッキ膜６が形成されている。
第２接続部５ａには、突入部７が形成されている。突入部７は、第２導電路形成板５の一部が、貫通孔３の内部に突入した部分である。
効果は後述するが、本実施形態に係る樹脂封止型半導体装置は、突入部７が突入された貫通孔３又は隙間１ｂ（図７（ａ）、（ｂ）を参照）の内部に、絶縁性放熱シート１３の一部を流入させたものである。以下、圧入されることにより、貫通孔３又は隙間１ｂに流入した絶縁性放熱シート１３の一部分を、圧入部とする。なお、樹脂封止型半導体装置は、封止型半導体装置の一例である。
また、図６に示すように、第１導電路形成板１に形成された貫通孔３の内面と、第２導電路形成板５に形成された突入部７の外面（側面）とには、傾斜接合面８が構成されている。傾斜接合面８は、貫通孔３の内部に突入部７を突入させたことによって、構成される。すなわち、傾斜接合面８は、第１導電路形成板１と第２導電路形成板５との重ね合わせ面（第１導電路形成板１の上面）に対して、傾斜した接合面である。すなわち、本実施形態においては、第１導電路形成板１と第２導電路形成板５との接合面は、水平面から傾斜した傾斜接合面８である。本実施形態では、接合面を傾斜接合面８とすることによって、接合面が傾斜しない場合と比べて、接合面の面積が大きくなるようにしている。
さらに、本実施形態においては、第２導電路形成板５の突入部７を、カシメにより形成している。このため、傾斜接合面８における貫通孔３の内面と突入部７の外面とは、共に金属流動面を形成している。これにより、貫通孔３の内面及び突入部７の外面は、単なる接触状態ではなく、銅金属同士の一体化がなされた状態になる。その結果、第１接続部１ａと第２接続部５ａとの間において、電気的な抵抗を極めて小さくすることができる。
第１導電路形成板１の上には、パワー素子１２が、ロウ材により接着されている。また、第２導電路形成板５の上には、制御素子１５が、ロウ材により接着されている。また、パワー素子１２は、ワイヤ９によって第１導電路形成板１と電気的に接続されている。また、制御素子１５は、ワイヤ９によって第２導電路形成板５と電気的に接続されている。ここで、パワー素子１２には、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）又はＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）を用いることができる。
第１導電路形成板１、第２導電路形成板５、パワー素子１２、制御素子１５、絶縁性放熱シート１３、並びに放熱板１４の上面の一部及び側面は、封止樹脂体１９によって封止されている。放熱板１４の下面は、放熱のために、封止樹脂体１９から露出している。
（一実施形態の一変形例）
図２（ａ）及び図２（ｂ）は、本実施形態の一変形例に係る樹脂封止型半導体装置を示している。
図２（ａ）及び図２（ｂ）に示すように、本変形例に係る樹脂封止型半導体装置は、封止樹脂体１９の底面Ｂにおける放熱板１４の周囲に、シート溝１９ａが形成されている。このシート溝１９ａは、樹脂封止型半導体装置の製造時に、下金型の内面と放熱板１４との間に挟まれる弾性樹脂シート２０（図４を参照）に起因して形成される。なお、シート溝１９ａの幅及び深さは、弾性樹脂シート２０の厚さの２分の１よりも大きくなる。
さらに、図２（ａ）に示すように、本変形例においては、弾性樹脂シート２０を挟んだ状態で樹脂封止を行っているため、封止樹脂体１９の底面Ｂにおける角部の曲率半径Ｒ０が、封止樹脂体１９の上面Ａにおける角部の曲率半径Ｒ１がよりも大きくなる。
詳しくは後述するが、この変形例のように、下金型と放熱板１４との間に弾性樹脂シート２０（図４を参照）を介在させると、下金型と上金型とを互いに押圧する際の押圧力を軽減することができる。
（製造方法）
以下、本実施形態の一変形例に係る樹脂封止型半導体装置の製造方法を、図３〜図８を参照しながら説明する。
まず、第１導電路形成板１の上面（例えば、ダイパッドの上面）に、パワー素子１２を予め実装しておく。同様に、第２導電路形成板５の上面（例えば、ダイパッドの上面）は、パワー素子１２の動作を制御する制御素子１５を予め実装しておく。また、第１導電路形成板１の下面には、例えば、ポリイミド樹脂よりなる絶縁性放熱シート１３を介して、放熱板１４を保持しておく。ここでの第１導電路形成板１及び第２導電路形成板５は、共にリードフレームの状態にある。また、ここでの例えば、第１導電路形成板１には、封止樹脂体１９が充填されずに、空隙（マイクロボイド）が生じるおそれがある貫通孔３及びリード同士の隙間１ｂが存在する。すなわち、貫通孔３及び隙間１ｂは、前述したように、封止樹脂体１９が充填されずに空隙（マイクロボイド）が生じる可能性がある。
次に、図４に示すように、下金型１０の内面に、弾性樹脂シート２０を載置する。弾性樹脂シート２０には、例えば、ポリエチレンテレフタレート（ＰＥＴ）を用いることができる。なお、弾性樹脂シート２０は、下金型１０の内面を覆うことが可能な寸法であれば、放熱板１４の下面に予め貼り付けておいてもよい。
次に、放熱板１４が保持された第１導電路形成板１と第２導電路形成板５とを、上金型１１と下金型１０との間に配置する。上金型１１には、３本の押さえピン１６、１７及び１８が設けられている。これらのうち、押さえピン１６は、後述する図５（ａ）〜図５（ｄ）で説明するカシメ加工を行うために設けられている。カシメ加工を行って突入部７を形成するため、図４に示すように、押さえピン１６は、その先端部が細くなるように形成されている。これに対し、他の押さえピン１７、１８は、第１導電路形成板１を均一な状態で押下して保持するため、その先端部は平面状に形成されている。
図５（ａ）〜図５（ｄ）を参照しながら、第１導電路形成板１の貫通孔３に第２導電路形成板５を突入させて、突入部７を形成する方法の詳細を説明する。
まず、図５（ａ）に示すように、第１導電路形成板１の第１接続部１ａの上面と、第２導電路形成板５の第２接続部５ａの下面とを重ね合わせた状態で、第１導電路形成板１と第２導電路形成板５とを下金型１０の中に配置する。
次に、図５（ｂ）及び図５（ｃ）に示すように、押さえピン１６により、第２接続部５ａの一部分を貫通孔３に突入させる。このとき、押さえピン１６は、ポンチとして機能する。ここで、貫通孔３に突入させる第２接続部５ａの一部分は、第２接続部５ａにおいて、貫通孔３と対向する部分である。なお、ここでは、第２導電路形成板５の反対側（図面下側）から第２導電路形成板５側（図面上側）に向けて工具を貫通させることで、第１導電路形成板１の貫通孔３を形成している。このため、図５（ａ）に示すように、貫通孔３の下端部には、上方に向かうＲ部分（いわゆる、ダレ）が形成されている。そして、本実施形態に係る一変形例では、このＲ部分によって、貫通孔３の下端部に電界が集中する可能性を軽減させている。なお、図５（ａ）に示すように、貫通孔３の上端部には、鋭角部分（いわゆる、バリ）が形成されている。
押さえピン１６の先端は、ピン突入部１６ａと、ピン押圧部１６ｂとを有する。ピン突入部１６ａは、平面状の第２接続部５ａを、貫通孔３の内部に突入させる。ピン押圧部１６ｂは、ピン突入部１６ａの外周部であって、貫通孔３の外側部分を第１導電路形成板１側に押圧する。
このような押さえピン１６を用いることで、ピン突入部１６ａによって平面状の第２接続部５ａを貫通孔３の内部に突入させる際に、ピン押圧部１６ｂによって第２接続部５ａの平面状部分を第１導電路形成板１に押下することができる。これにより、第２接続部５ａが第１導電路形成板１から浮き上がることを、防止することができる。
その結果、貫通孔３の内部には、その周囲部分が第１導電路形成板１に接触した突入部７が形成される。さらに、貫通孔３の内部に突入部７を突入させたことによって、貫通孔３の内面と突入部７の外面とには、第１導電路形成板１と第２導電路形成板５との重ね合わせ面（第１導電路形成板１の上面）に対して傾斜した傾斜接合面８（図６を参照）が形成される。なお、ここで、図５（ｄ）に示すように、突入部７が突入した貫通孔３の下部には、空間３ａが形成されている。
また、上述したように、傾斜接合面８における貫通孔３の内面及び突入部７の外面は、金属流動面となっているため、第１接続部１ａと第２接続部５ａとの間の電気的な抵抗は、極めて小さくなっている。
この点に関してさらに詳述する。
第１導電路形成板１は、銅により構成されている。通常の保管状態では、第１導電路形成板１の全表面には、酸化膜（図示せず）が形成される。また、貫通孔３の形成後直ちに、貫通孔３の内面にも、酸化膜（図示せず）が形成される。一方、第２導電路形成板５は、図６に示すように、銅の表面にニッケルメッキ膜６を形成して構成されている。
このように、表面にニッケルメッキ膜６が形成された銅板である第２導電路形成板５を、第１導電路形成板１の貫通孔３に突入させる場合、第２導電路形成板５の突入部７の表面部分のニッケルメッキ膜６が、貫通孔３の内面の酸化膜と擦れ合いながら、貫通孔３の内部に突入する。ニッケルメッキ膜６の硬度（ビッカース硬度：１５０Ｈｖ〜７００Ｈｖ）は、銅の酸化膜の硬度（ビッカース硬度：約１２０Ｈｖ）よりも高い。従って、ニッケルメッキ膜６と銅の酸化膜とが互いに擦れ合った場合に、より硬度が高いニッケルメッキ膜６によって貫通孔３の内面の銅の酸化膜が削られる。すなわち、突入部７が貫通孔３の内部に突入すると、突入部７のニッケルメッキ膜６によって、貫通孔３の内面の銅の酸化膜が削られる。
なお、本実施形態において、第２導電路形成板５の板厚は、第１導電路形成板１の板厚よりも薄くしている。これにより、押さえピン１６のピン突入部１６ａによって、第２導電路形成板５の突入部７を第１導電路形成板１の貫通孔３に、容易に突入させることができる。
次に、上金型１１を降下させて、図７（ｂ）に示すように、下金型１０の上に上金型１１を配置する。このとき、上金型１１から下金型１０に向けて、３本の押さえピン１６、１７及び１８を同時に降下させる。
図７（ａ）に示すように、各押さえピン１６、１７及び１８は、本実施形態に係る半導体装置の構成において、第１導電路形成板１及び第２導電路形成板５を均一に加圧できるように配置されている。押さえピン１６は、突入部７を形成するために位置が規定される。このため、押さえピン１７、１８は、押さえピン１６による押圧位置での押圧力とバランスが取れる位置に配置する必要がある。さらに、押さえピン１７、１８は、貫通孔３に形成される空間３ａ及び第１導電路形成板１におけるリード同士の隙間１ｂに、絶縁性放熱シート１３が圧入されて、空間３ａ及び隙間１ｂが絶縁性放熱シート１３で充填されることが可能な位置に配置する必要がある。なお、ここでの圧入とは、貫通孔３又は隙間１ｂの内面と接するように、加熱により流動性を持った絶縁性放熱シート１３が流入したことを意味する。
具体的には、押さえピン１６は、第２導電路形成板５における貫通孔３の上側部分に配置する必要がある。また、押さえピン１７、１８は、第１導電路形成板１におけるリード同士の隙間１ｂの近傍に配置する必要がある。例えば、本実施形態においては、第１導電路形成板１のダイパッドの２つの角部と、外部に露出するリードとなる２本の第１導電路形成板１との間に、２箇所のリードの隙間１ｂが形成される。従って、ダイパッドの２つの角部に押さえピン１７、１８をそれぞれ配置している。なお、外部に露出する第１導電路形成板１の本数が増えるにしたがって押さえピンの本数を増やし、対応する位置に押さえピンを配置することが望ましい。
また、本実施形態では、押さえピン１６、１７及び１８による第１導電路形成板１及び第２導電路形成板５の押圧時には、下金型１０及び上金型１１を加熱して、加熱状態としている。
このように、複数の押さえピン１６、１７及び１８によって、第２導電路形成板５を下金型１０に向けて同時に押すことにより、ポリイミド樹脂よりなる絶縁性放熱シート１３の一部が、貫通孔３に形成される空間３ａの内部と、リード同士の隙間１ｂとに圧入される。その結果、図７（ｂ）に示すように、空間３ａの内部及びリード同士の隙間１ｂに絶縁性放熱シート１３の一部が、圧入部として充填された状態となる。
ここで、貫通孔３の空間３ａへの絶縁性放熱シート１３の充填とは、絶縁性放熱シート１３が貫通孔３の内部において、突入部７の少なくとも一部と接触する状態である。このとき、絶縁性放熱シート１３が貫通孔３の内部の突入部７の全体と接触する状態が、より好ましい状態である。なお、この状態は、第１導電路形成板１（リード）の角部が、絶縁性放熱シート１３に埋め込まれた状態である。
また、リード同士の隙間１ｂへの絶縁性放熱シート１３の充填とは、隙間１ｂの体積の３０％以上の絶縁性放熱シート１３が充填された状態である。このとき、隙間１ｂの体積の５０％以上の絶縁性放熱シート１３が充填された状態が、より好ましい状態である。
本実施形態の絶縁性放熱シート１３は、下金型１０及び上金型１１が加熱状態において空間３ａ及び隙間１ｂに充填されるように、ガラス転移点温度Ｔｇが１６０℃以上且つ２００℃以下で、且つ、加熱状態の弾性率が１０ＧＰａ以上の材料を用いている。
また、絶縁性放熱シート１３を空間３ａに均一に充填させるために、押さえピン１６、１７及び１８の押圧力は、押さえピン１本当たり４．９Ｎ以上で、且つ、３本の押さえピンの押圧力が同一であることが望ましい。この押圧力は、貫通孔３の内部において、第２導電路形成板５の突入部７が、充填された絶縁性放熱シート１３の圧入部と接するのに必要な力である。すなわち、この押圧力は、貫通孔３において、突入部７と絶縁性放熱シート１３の圧入部との間には、空間３ａが残らないようにするのに必要な力である。
また、この押圧力は、図５（ａ）に示すような、貫通孔３の開口部の上端部に形成された鋭角部分（いわゆる、バリ）が押し潰されて、露出しないために必要な力でもある。さらに、この押圧力は、第１導電路形成板１のダイパッドの角部と第１導電路形成板１の外部リードとなる第１導電路形成板１との隙間１ｂにおいて、絶縁性放熱シート１３を充填させるために必要な力でもある。ここで、隙間１ｂへの絶縁性放熱シート１３の充填は、後工程で封止するために流入された封止樹脂体１９と絶縁性放熱シート１３との間に、空隙が残らない程度に充填されるのが好ましい。
次に、図８に示すように、加熱状態にある下金型１０と上金型１１との間に、流動性を持つ封止樹脂１９ｂを流入する。このとき、押さえピン１６、１７及び１８に押下された放熱板１４を、下金型１０に載置された弾性樹脂シート２０に沈み込ませた状態で保持している。この放熱板１４の沈み込みによって、放熱板１４の周囲において、弾性樹脂シート２０にシートじわ２０ａが形成される。このシートじわ２０ａにより、金型１０、１１から、弾性樹脂シート２０が剥がされた封止樹脂体１９を取り出すと、図２（ａ）及び図２（ｂ）に示すように、封止樹脂体１９の底面Ｂにシート溝１９ａが形成される。
なお、このように、下金型１０と放熱板１４との間に弾性樹脂シート２０を挟むことにより、下金型１０と上金型１１とを互いに押圧する際の押圧力を軽減することができる。
また、シートじわ２０ａによって放熱板１４の周囲にシート溝１９ａが形成されることにより、この半導体装置をセット放熱板に実装する際に、放熱板１４又はセット放熱板に塗られたグリスの染み出しを防止する効果が得られる。シート溝１９ａは、溝部の一例である。
以上により、図２（ａ）に示す樹脂封止型半導体装置を製造することができる。この樹脂封止型半導体装置は、第１導電路形成板１、第２導電路形成板５、パワー素子１２、制御素子１５、絶縁性放熱シート１３、並びに放熱板１４の露出面である上面の一部及び側面が封止樹脂体１９によって封止され、放熱板１４の下面が封止樹脂体１９から露出している。
以上説明した一変形例の製造方法の各工程について、図９に示すフローチャートを用いて説明する。
まず、ステップＳ０１において、下金型１０の内面に弾性樹脂シート２０を載置する。なお、上述したように、弾性樹脂シート２０は、放熱板１４の下面に予め貼り付けておいてもよい。すなわち、ステップＳ０１では、下金型１０の内面に、弾性樹脂シート２０を配置する。
次に、ステップＳ０２において、絶縁性放熱シート１３を介して保持された放熱板１４、パワー素子１２が接着された第１導電路形成板１、及び制御素子１５が接着された第２導電路形成板５を、金型１０、１１の中（上金型１１と下金型１０との間）に配置する。ここで、パワー素子１２が接着された第１導電路形成板１、及び制御素子１５が接着された第２導電路形成板５は、予め準備しておく。
次に、ステップＳ０３において、図５（ｂ）〜図５（ｄ）に示すように、押さえピン１６により、第２導電路形成板５における第１導電路形成板１の貫通孔３の上側部分を押圧して、突入部７を形成する。
次に、ステップＳ０４において、図７（ａ）及び図７（ｂ）に示すように、押さえピン１６、１７及び１８により、第１導電路形成板１及び第２導電路形成板５を同時に押下する。これにより、貫通孔３内の空間３ａ及びリードの隙間１ｂに、絶縁性放熱シート１３が圧入される。すなわち、貫通孔３内の空間３ａ及びリードの隙間１ｂに、絶縁性放熱シート１３を充填させる。
次に、ステップＳ０５において、図８に示すように、貫通孔３の空間３ａ及びリードの隙間１ｂに絶縁性放熱シート１３を充填した状態で、加熱された封止樹脂１９ｂを下金型１０と上金型１１との間に流入させる。これにより、金型１０、１１の内部は、封止樹脂体１９により封止される。
次に、ステップＳ０６において、冷却された金型から取り出すことにより、図２に示す樹脂封止型半導体装置を得る。
以上のように、ステップＳ０１〜Ｓ０６の各工程により、本実施形態の一変形例に係る樹脂封止型半導体装置を製造できる。なお、本変形例に係る樹脂封止型半導体装置の製造方法においては、下金型１０と放熱板１４との間に弾性樹脂シート２０を挟むことにより、下金型１０と上金型１１とを互いに押圧する際の押圧力を軽減することができる。
なお、本変形例においては、ステップＳ０３において、上金型１１と下金型１０との間に、放熱板１４と共に第１導電路形成板１と第２導電路形成板５とを配置した状態で、押さえピン１６により、第２導電路形成板５から突入部７を形成した。しかし、突入部７の形成は、この手順に限られない。例えば、突入部７は、金型に投入する前に、金型の外のポンチで行ってもよい。
また、下金型１０と放熱板１４との間に弾性樹脂シート２０を挟まない製造方法の場合には、ステップＳ０１を省略することにより、図１に示す樹脂封止型半導体装置を得ることができる。
以上説明した本実施形態及びその変形例に係る樹脂封止型半導体装置において、第１導電路形成板１に形成された貫通孔３及び隙間１ｂには、絶縁性放熱シート１３の一部が充填されている。このため、貫通孔３及びリードの隙間１ｂに電界の集中が発生する可能性を軽減することができる。従って、本実施形態及びその変形例に係る樹脂封止型半導体装置は、貫通孔３や隙間１ｂが存在する導電路形成板を樹脂封止した場合においても、十分な絶縁性能を発揮させることができる。
本発明に係る封止型半導体装置は、大電流を流すことが可能な、例えばエアコンにおける半導体スイッチング素子と制御回路との接続や、電気自動車における電池同士若しくはコンデンサ同士の直列又は並列接続等に利用することができる。
１ 第１導電路形成板
１ａ 第１接続部
１ｂ 隙間
３ 貫通孔
３ａ 空間
５ 第２導電路形成板
５ａ 第２接続部
６ ニッケルメッキ膜
７ 突入部
８ 傾斜接合面
９ ワイヤ
１０ 下金型
１１ 上金型
１２ パワー素子
１３ 絶縁性放熱シート
１４ 放熱板
１５ 制御素子
１６，１７，１８ 押さえピン
１６ａ ピン突入部
１６ｂ ピン押圧部
１９ 封止樹脂体
１９ａ シート溝
１９ｂ 封止樹脂
２０ 弾性樹脂シート
２０ａ シートじわ
前記の目的を達成するため、本発明に係る封止型半導体装置は、第１導電路形成板と、第１導電路形成板に接合された第２導電路形成板と、第１導電路形成板に接着された半導体素子と、第１導電路形成板に絶縁シートを介して保持された放熱板と、第１導電路形成板及び第２導電路形成板を封止する封止樹脂体とを備え、第１導電路形成板の絶縁シートと接する領域に貫通孔又はリードの隙間が形成され、第２導電路形成板は、第１導電路形成板に形成された貫通孔に突入した突入部によって第１導電路形成板に接合されており、絶縁シートは、貫通孔内において突入部との間に空隙が残らないように貫通孔に圧入されたことを特徴とする。
また、前記の目的を達成するため、本発明に係る封止型半導体装置の製造方法は、貫通孔又はリードの隙間を有する第１導電路形成板、及び第２導電路形成板を準備した後、第１導電路形成板に絶縁シートを介して放熱板を保持し、第１導電路形成板及び第２導電路形成板を放熱板側に押圧することにより、絶縁シートの一部を貫通孔又はリードの隙間に圧入させ、第１導電路形成板、第２導電路形成板、絶縁シート及び放熱板の一部を封止するに際し、第１導電路形成板に放熱板を保持した後で、且つ、絶縁シートの一部を貫通孔に圧入させる前に、貫通孔と対向する第２導電路形成板の一部を突入工具により押圧することにより、第２導電路形成板の一部が貫通孔内に突入した突入部を形成することを特徴とする。

Claims (16)

  1. 第１導電路形成板と、
    前記第１導電路形成板に接合された第２導電路形成板と、
    前記第１導電路形成板に接着された半導体素子と、
    前記第１導電路形成板に絶縁シートを介して保持された放熱板と、
    前記第１導電路形成板及び前記第２導電路形成板を封止する封止樹脂体と、を備え、
    前記第１導電路形成板の前記絶縁シートと接する領域に貫通孔又はリードの隙間が形成され、
    前記貫通孔又は前記リードの隙間に前記絶縁シートが圧入された、封止型半導体装置。
  2. 請求項１において、
    前記貫通孔又は前記リードの隙間に圧入された前記絶縁シートは、前記貫通孔又は前記リードの隙間の内面と接する、封止型半導体装置。
  3. 請求項１又は２において、
    前記第２導電路形成板は、前記第１導電路形成板に形成された前記貫通孔に突入した突入部によって前記第１導電路形成板に接合されており、
    前記絶縁シートは、前記貫通孔内において前記突入部と接する、封止型半導体装置。
  4. 請求項１から３のいずれか１項において、
    前記貫通孔は、前記絶縁シートと対向する側の開口径が、前記絶縁シートと反対側の開口径よりも大きい、封止型半導体装置。
  5. 請求項４において、
    前記貫通孔の前記絶縁シートと反対側の開口部にバリが形成された、封止型半導体装置。
  6. 請求項１から５のいずれか１項において、
    前記リードの隙間の体積の３０％以上の体積の前記絶縁シートが、前記リードの隙間に充填された、封止型半導体装置。
  7. 請求項１から６のいずれか１項において、
    前記絶縁シートは、ガラス転移点温度が１６０℃以上且つ２００℃以下で、且つ、加熱状態の弾性率が１０ＧＰａ以上の材料である、封止型半導体装置。
  8. 請求項１から７のいずれか１項において、
    前記絶縁シートは、ポリイミド樹脂により構成された、封止型半導体装置。
  9. 請求項１から８のいずれか１項において、
    前記第１導電路形成板に接着された前記半導体素子は、パワー素子である、封止型半導体装置。
  10. 請求項１から９のいずれか１項において、
    前記放熱板の周囲において、前記封止樹脂体に溝部が形成されている、封止型半導体装置。
  11. 貫通孔又はリードの隙間を有する第１導電路形成板、及び第２導電路形成板を準備した後、前記第１導電路形成板に絶縁シートを介して放熱板を保持し、
    前記第１導電路形成板及び前記第２導電路形成板を前記放熱板側に押圧することにより、前記絶縁シートの一部を前記貫通孔又は前記リードの隙間に圧入させ、
    前記第１導電路形成板、前記第２導電路形成板、前記絶縁シート及び前記放熱板の一部を封止する、封止型半導体装置の製造方法。
  12. 請求項１１において、
    前記絶縁シートの一部を前記貫通孔又は前記リードの隙間に圧入させることにより、前記貫通孔又は前記リードの隙間の内面と前記絶縁シートとを接触させる、封止型樹脂半導体装置の製造方法。
  13. 請求項１１又は１２において、
    前記第１導電路形成板に前記放熱板を保持した後で、且つ、前記絶縁シートの一部を前記貫通孔に圧入させる前に、
    前記貫通孔と対向する前記第２導電路形成板の一部を突入工具により押圧することにより、前記第２導電路形成板の一部が前記貫通孔内に突入した突入部を形成する、封止型半導体装置の製造方法。
  14. 請求項１３において、
    前記絶縁シートの一部が前記突入部と接するように、前記第１導電路形成板及び前記第２導電路形成板を押圧する、封止型半導体装置の製造方法。
  15. 請求項１１から１４のいずれか１項において、
    前記絶縁シートの一部を前記貫通孔又は前記リードの隙間に圧入させる前に、
    前記放熱板の前記絶縁シートと反対側の面に弾性シートを配置する、封止型半導体装置の製造方法。
  16. 請求項１１から１４のいずれか１項において、
    前記貫通孔は、前記第１導電路形成板における前記絶縁シートと対向する側から反対側に向けて貫通させることにより形成された、封止型半導体装置の製造方法。
JP2012547208A 2011-04-05 2012-03-26 封止型半導体装置及びその製造方法 Expired - Fee Related JP5649142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012547208A JP5649142B2 (ja) 2011-04-05 2012-03-26 封止型半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011083300 2011-04-05
JP2011083300 2011-04-05
JP2012547208A JP5649142B2 (ja) 2011-04-05 2012-03-26 封止型半導体装置及びその製造方法
PCT/JP2012/002089 WO2012137439A1 (ja) 2011-04-05 2012-03-26 封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012137439A1 true JPWO2012137439A1 (ja) 2014-07-28
JP5649142B2 JP5649142B2 (ja) 2015-01-07

Family

ID=46968853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012547208A Expired - Fee Related JP5649142B2 (ja) 2011-04-05 2012-03-26 封止型半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US9030003B2 (ja)
EP (1) EP2597675B1 (ja)
JP (1) JP5649142B2 (ja)
CN (1) CN102986025B (ja)
WO (1) WO2012137439A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102167858B1 (ko) * 2013-04-05 2020-10-20 온세미컨덕터코리아 주식회사 파워 모듈 및 그 제조 방법
US9368475B2 (en) * 2013-05-23 2016-06-14 Industrial Technology Research Institute Semiconductor device and manufacturing method thereof
US9620440B1 (en) * 2016-02-25 2017-04-11 Texas Instruments Incorporated Power module packaging with dual side cooling
WO2018096050A1 (en) * 2016-11-23 2018-05-31 Abb Schweiz Ag Manufacturing of a power semiconductor module
JP6891904B2 (ja) * 2017-02-06 2021-06-18 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット
CN107808868B (zh) * 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
JP6810279B2 (ja) * 2017-10-26 2021-01-06 新電元工業株式会社 電子部品
US11652078B2 (en) 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads
CN113473803B (zh) * 2021-06-30 2022-11-15 青岛海信移动通信技术股份有限公司 均温板以及终端设备
FR3124918A1 (fr) * 2021-06-30 2023-01-06 Valeo Systemes De Controle Moteur Systeme electronique et engin de mobilite comprenant un tel systeme electronique

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102571A (ja) * 1995-10-03 1997-04-15 Mitsubishi Electric Corp 電力用半導体装置の製造方法およびリードフレーム
JP2001057406A (ja) * 1999-06-11 2001-02-27 Matsushita Electric Ind Co Ltd 放熱基板及びその製造方法
JP2002050713A (ja) * 2000-07-31 2002-02-15 Hitachi Ltd 半導体装置及び電力変換装置
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006147852A (ja) * 2004-11-19 2006-06-08 Denso Corp 半導体装置およびその製造方法ならびに半導体装置の製造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
US5184285A (en) * 1987-11-17 1993-02-02 Advanced Interconnections Corporation Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor
JP2833916B2 (ja) 1992-02-26 1998-12-09 九州日本電気株式会社 半導体装置
DE19655310B4 (de) * 1995-09-19 2006-11-02 National Semiconductor Corp., Santa Clara Halbleiterkomponentensatz
US5757070A (en) * 1995-10-24 1998-05-26 Altera Corporation Integrated circuit package
JP3435271B2 (ja) * 1995-11-30 2003-08-11 三菱電機株式会社 半導体装置
JP3345241B2 (ja) * 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US5672547A (en) * 1996-01-31 1997-09-30 Industrial Technology Research Institute Method for bonding a heat sink to a die paddle
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
JP2001358263A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 半導体装置およびその回路形成方法
JP2003045920A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
US8130499B2 (en) 2007-11-30 2012-03-06 Panasonic Corporation Heat dissipating structure base board, module using heat dissipating structure base board, and method for manufacturing heat dissipating structure base board
US7683494B1 (en) * 2008-06-18 2010-03-23 Zilog, Inc. Press-fit integrated circuit package involving compressed spring contact beams
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102571A (ja) * 1995-10-03 1997-04-15 Mitsubishi Electric Corp 電力用半導体装置の製造方法およびリードフレーム
JP2001057406A (ja) * 1999-06-11 2001-02-27 Matsushita Electric Ind Co Ltd 放熱基板及びその製造方法
JP2002050713A (ja) * 2000-07-31 2002-02-15 Hitachi Ltd 半導体装置及び電力変換装置
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006147852A (ja) * 2004-11-19 2006-06-08 Denso Corp 半導体装置およびその製造方法ならびに半導体装置の製造装置

Also Published As

Publication number Publication date
EP2597675A4 (en) 2013-07-31
CN102986025A (zh) 2013-03-20
WO2012137439A1 (ja) 2012-10-11
US9030003B2 (en) 2015-05-12
EP2597675A1 (en) 2013-05-29
CN102986025B (zh) 2015-04-22
EP2597675B1 (en) 2015-10-21
US20130056885A1 (en) 2013-03-07
US9240369B2 (en) 2016-01-19
US20150235928A1 (en) 2015-08-20
JP5649142B2 (ja) 2015-01-07

Similar Documents

Publication Publication Date Title
JP5649142B2 (ja) 封止型半導体装置及びその製造方法
US9887142B2 (en) Power semiconductor device
JP6619356B2 (ja) 電力用半導体装置およびその製造方法
JP2015119072A (ja) レーザ溶接方法、レーザ溶接治具、半導体装置
JP4254527B2 (ja) 半導体装置
JP2008186890A (ja) 半導体装置
JP5910653B2 (ja) 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP2012182250A (ja) 半導体装置
JP2012142466A (ja) 半導体装置
JP5895549B2 (ja) 半導体装置及びその製造方法
KR20190005736A (ko) 반도체 모듈
JP2009206406A (ja) パワー半導体装置
JP5840102B2 (ja) 電力用半導体装置
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP2021019065A (ja) 半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2012119488A (ja) 半導体装置の製造方法及び半導体装置
JP7404834B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017092059A (ja) 半導体装置およびその製造方法
JP2021145037A (ja) 半導体装置の製造方法及び半導体装置
JP2014120717A (ja) 電子装置およびその製造方法
JP2013069911A (ja) 半導体装置
JP2014073517A (ja) 金属片の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141106

R151 Written notification of patent or utility model registration

Ref document number: 5649142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees